JP2017079282A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017079282A JP2017079282A JP2015207251A JP2015207251A JP2017079282A JP 2017079282 A JP2017079282 A JP 2017079282A JP 2015207251 A JP2015207251 A JP 2015207251A JP 2015207251 A JP2015207251 A JP 2015207251A JP 2017079282 A JP2017079282 A JP 2017079282A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- nitride semiconductor
- semiconductor layer
- active region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims abstract description 34
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 33
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 107
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 16
- 229910002601 GaN Inorganic materials 0.000 description 15
- 238000002513 implantation Methods 0.000 description 11
- 238000000137 annealing Methods 0.000 description 9
- 230000004913 activation Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- -1 SiN Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910004541 SiN Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】共通基板上の複数の半導体装置を電気的に十分に分離することが可能な半導体装置の製造方法を提供する。
【解決手段】不純物を窒化物半導体層１２にイオン注入することにより、ソース電極３１とオーミック接触を成す活性領域２１及びドレイン電極３２とオーミック接触を成す活性領域２２を形成する第１工程と、窒化物半導体層１２上に形成された保護膜を介して活性領域２１、２２に熱処理を施す第３工程と、第２工程の後に、不純物を窒化物半導体層１２にイオン注入することにより、活性領域２１、２２を囲む不活性領域２６を形成する第３工程とを備える。
【選択図】図１
【解決手段】不純物を窒化物半導体層１２にイオン注入することにより、ソース電極３１とオーミック接触を成す活性領域２１及びドレイン電極３２とオーミック接触を成す活性領域２２を形成する第１工程と、窒化物半導体層１２上に形成された保護膜を介して活性領域２１、２２に熱処理を施す第３工程と、第２工程の後に、不純物を窒化物半導体層１２にイオン注入することにより、活性領域２１、２２を囲む不活性領域２６を形成する第３工程とを備える。
【選択図】図１
Description
本発明は、半導体装置の製造方法に関するものである。
高出力及び高耐圧を有する窒化ガリウム（ＧａＮ）系材料を用いた半導体装置（パワー半導体デバイス）として、高電子移動度トランジスタ（ＨＥＭＴ）が知られている。例えば非特許文献１には、ＨＥＭＴにおける半導体層と電極との間の接触抵抗を低下させるために、半導体層における電極と接する領域に低抵抗の活性領域（ｎ＋領域）を設けることが記載されている。また、非特許文献２には、III族窒化物からなるウエハに形成された複数のトランジスタを互いに電気的に分離するための高い抵抗率を有する不活性領域を、イオン注入により形成することが記載されている。
Recht et al., "Nonalloyed ohmic contacts in AlGaN/GaN HEMTs by ionimplantation with reduced activation annealing temperature", IEEE ElectronDevice Letters, Volume 27, p.205 (2006)
Ohishi et al., "Highly resistive GaN layers formed by ionimplantation of Zn along the c axis", Journal of Applied Physics, Volume 94, pp.1662-1666(2003).
III族窒化物半導体からなる半導体装置において、上述した非特許文献１及び２に記載されているように、オーミック電極と半導体層とをオーミック接触させるための活性領域と、素子分離のための高い抵抗率を有する不活性領域とをそれぞれイオン注入により形成する技術が知られている。活性領域を形成するためにはイオン注入後に活性化のためのアニール処理が必要であるが、III族窒化物半導体では、その際の温度として例えば１０００℃以上といった高い温度が望まれる。
しかしながら、そのような高い温度下においては不活性領域の抵抗率が低下するという問題がある。すなわち不活性領域では、イオン注入による原子間の衝突によって、構成元素であるIII族原子およびＶ族原子を本来の配列から変位させ、これによって電子を捕獲するための欠陥が形成されて高抵抗化される。しかし、上記のような高い温度下では、変位した原子配列が部分的に戻り、電子を捕獲するための欠陥の一部が消滅してしまう。これにより、不活性領域の抵抗率が低下することとなる。従って、共通基板上の複数の半導体装置を電気的に十分に分離することが困難となるおそれがある。
本発明は、このような問題点に鑑みてなされたものであり、共通基板上の複数の半導体装置を電気的に十分に分離することが可能な半導体装置の製造方法を提供することを目的とする。
上述した課題を解決するために、本発明の一実施形態に係る半導体装置の製造方法は、基板上の窒化物半導体層上に開口を有する第１マスクを形成する第１工程と、該開口を介して窒化物半導体層に第１不純物をイオン注入することにより、ソース電極とオーミック接触を成す第１活性領域、及びドレイン電極とオーミック接触を成す第２活性領域を形成する第２工程と、第１マスクを除去する工程の後、イオン注入された窒化物半導体層上を第２マスクで覆った状態で、第１活性領域及び第２活性領域に１０００℃以上１３００℃以下の範囲で熱処理を施す第３工程と、第３工程の後であって第２マスクの除去後に、窒化物半導体層上に形成された第３マスクに開口を形成し、該開口を介して窒化物半導体層に第２不純物をイオン注入することにより、第１活性領域及び第２活性領域を囲む不活性領域を形成する第４工程と、第４工程の後であって第３マスクの除去後に、窒化物半導体層上に第４マスクを形成する第５工程とを備える。
本発明による半導体装置の製造方法によれば、ウエハ上の複数のトランジスタを電気的に十分に分離することができる。
［本願発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態に係る半導体装置の製造方法は、基板上の窒化物半導体層上に開口を有する第１マスクを形成する第１工程と、該開口を介して窒化物半導体層に第１不純物をイオン注入することにより、ソース電極とオーミック接触を成す第１活性領域、及びドレイン電極とオーミック接触を成す第２活性領域を形成する第２工程と、第１マスクを除去する工程の後、イオン注入された窒化物半導体層上を第２マスクで覆った状態で、第１活性領域及び第２活性領域に１０００℃以上１３００℃以下の範囲で熱処理を施す第３工程と、第３工程の後であって第２マスクの除去後に、窒化物半導体層上に形成された第３マスクに開口を形成し、該開口を介して窒化物半導体層に第２不純物をイオン注入することにより、第１活性領域及び第２活性領域を囲む不活性領域を形成する第４工程と、第４工程の後であって第３マスクの除去後に、窒化物半導体層上に第４マスクを形成する第５工程とを備える。
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態に係る半導体装置の製造方法は、基板上の窒化物半導体層上に開口を有する第１マスクを形成する第１工程と、該開口を介して窒化物半導体層に第１不純物をイオン注入することにより、ソース電極とオーミック接触を成す第１活性領域、及びドレイン電極とオーミック接触を成す第２活性領域を形成する第２工程と、第１マスクを除去する工程の後、イオン注入された窒化物半導体層上を第２マスクで覆った状態で、第１活性領域及び第２活性領域に１０００℃以上１３００℃以下の範囲で熱処理を施す第３工程と、第３工程の後であって第２マスクの除去後に、窒化物半導体層上に形成された第３マスクに開口を形成し、該開口を介して窒化物半導体層に第２不純物をイオン注入することにより、第１活性領域及び第２活性領域を囲む不活性領域を形成する第４工程と、第４工程の後であって第３マスクの除去後に、窒化物半導体層上に第４マスクを形成する第５工程とを備える。
この製造方法では、ソース電極及びドレイン電極と窒化物半導体層とのオーミック接触のための第１活性領域及び第２活性領域に対する熱処理（活性化アニール）の後に、不活性領域を形成している。これにより、活性領域のアニール処理における高温下に不活性領域を曝すことなく、不活性領域の機能を維持できる。従って、不活性領域の抵抗率の低下を回避することができる。
また、この製造方法の第３工程では、１０００℃以上１３００℃以下の範囲内に含まれる温度にて熱処理を行う。このような高い温度で活性化アニールが行われる場合であっても、上記の製造方法によれば、不活性領域を高温下に曝すことなく、不活性領域の機能を維持できる。
また、この製造方法は、第２工程の前に、窒化物半導体層上に第１マスクを形成する工程を含み、第２工程では、この第１マスクを介してイオン注入を行う。このように、マスクを介してイオン注入を行うことにより、窒化物半導体の表面を保護し、表面の平坦性を保つことができる。
また、上記の半導体装置の製造方法において、第１不純物はシリコンであり、第２工程では第１不純物のドーズ量を１×１０14ｃｍ-2以上１×１０16ｃｍ-2以下としてもよい。
また、上記の半導体装置の製造方法において、第２不純物はアルゴンであり、第４工程では第２不純物のドーズ量を１×１０12ｃｍ-2以上５×１０15ｃｍ-2以下としてもよい。
また、上記の半導体装置の製造方法において、第１マスク、第２マスクおよび第４マスクは窒化シリコン膜であり、第３マスクはフォトレジストであってもよい。
［本願発明の実施形態の詳細］
本発明の実施形態に係る半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
本発明の実施形態に係る半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本実施形態に係る半導体装置の構成を示す断面図である。図１に示されるように、半導体装置１ＡはＨＥＭＴであり、基板１１、窒化物半導体層１２、ソース電極３１、ドレイン電極３２、ゲート電極３３、並びに絶縁膜４１を備えている。窒化物半導体層１２は、バッファ層１３、ＧａＮ層１４、及び電子供給層１５、及びキャップ層１６がこの順に積層されて成り、活性領域２１及び２２、並びに不活性領域２６を含む。この半導体装置１Ａは絶縁性の保護膜４２によって覆われており、ソース電極３１及びドレイン電極３２は、保護膜４２に形成された開口を介して金属配線３４，３５にそれぞれ接続されている。
基板１１は、結晶成長用の基板である。基板１１の構成材料としては、例えばＳｉ、ＳｉＣ、サファイア、又はダイヤモンドが挙げられる。一例では、基板１１はＳｉＣ基板である。バッファ層１３は、ＡｌＮであり、基板１１上にエピタキシャル成長した層である。バッファ層１３の厚さは、例えば５ｎｍ以上５０ｎｍ以下である。バッファ層１３は、例えばＡｌＮ又はＡｌＧａＮといった窒化物半導体からなる。ＧａＮ層１４は、バッファ層１３上にエピタキシャル成長した層である。ＧａＮ層１４の厚さは、例えば０．３μｍ以上２μｍ以下である。
電子供給層１５は、ＧａＮ層１４上にエピタキシャル成長した層である。電子供給層１５は、ＧａＮ層１４よりも電子親和力が大きい窒化物半導体からなり、例えばＡｌＧａＮ、ＩｎＡｌＮ、又はＩｎＡｌＧａＮからなる。一例では、電子供給層１５はｎ型のＡｌＧａＮからなる。電子供給層１５の厚さは、例えば１ｎｍ以上３０ｎｍ以下である。半導体装置１Ａが動作する際には、ＧａＮ層１４と電子供給層１５との界面に２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が生じることにより、ＧａＮ層１４における電子供給層１５側の表面近傍に、チャネル領域が形成される。キャップ層１６は、電子供給層１５上にエピタキシャル成長した層であって、必要に応じて設けられる。キャップ層１６は、例えばＧａＮからなる。キャップ層１６の厚さは、例えば０．５ｎｍ以上１０ｎｍ以下である。
活性領域２１は本実施形態における第１活性領域であり、ソース電極３１とオーミック接触を成す。また、活性領域２２は本実施形態における第２活性領域であり、ドレイン電極３２とオーミック接触を成す。活性領域２１，２２は、ＧａＮ層１４、電子供給層１５、及びキャップ層１６にイオン化した不純物（第１不純物）が注入されることによって形成されている。注入される不純物としては、ＧａＮ層１４、電子供給層１５、及びキャップ層１６に対してドーパントとして機能するＳｉ（シリコン）等が挙げられる。これにより、活性領域２１，２２は、高濃度ｎ型領域として機能する。なお、活性領域２１，２２の厚さ（すなわち窒化物半導体層１２の表面からの注入深さ）は、例えば５ｎｍ以上３００ｎｍ以下である。
不活性領域２６は、共通の基板１１上において半導体装置１Ａと、隣接する他のトランジスタとを電気的に分離するための高抵抗領域である。不活性領域２６は、窒化物半導体層１２の積層方向から見て活性領域２１，２２を一括して囲むように（言い換えれば、活性領域２１及び２２、並びに活性領域２１と活性領域２２とによって挟まれた領域を囲むように）形成されている。不活性領域２６は、ＧａＮ層１４、電子供給層１５、及びキャップ層１６にイオン化した不純物（第２不純物）が注入されることによって形成されている。注入される不純物としては、Ａｒ、Ｏ（酸素）等が挙げられる。不活性領域２６へのドーズ量は、例えば１．０×１０12ｃｍ-2以上５×１０15ｃｍ-2以下である。不活性領域２６の厚さ（すなわち窒化物半導体層１２の表面からの注入深さ）は、例えば５０ｎｍ以上３００ｎｍ以下である。また、不活性領域２６の比抵抗は、例えば１．０×１０5Ω／ｍ2である。
ソース電極３１、ゲート電極３３、及びドレイン電極３２は、窒化物半導体層１２上においてこの順に並んで形成されている。ソース電極３１は活性領域２１上に設けられて活性領域２１と接触しており、ドレイン電極３２は活性領域２２上に設けられて活性領域２２と接触している。ソース電極３１及びドレイン電極３２は、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。なお、ソース電極３１及びドレイン電極３２それぞれは、活性領域２１及び２２それぞれの一部がエッチングされて形成された凹部上に設けられてもよい。ゲート電極３３は、窒化物半導体層１２において活性領域２１と活性領域２２とに挟まれた表面（例えばキャップ層１６の表面）に接して設けられている。ゲート電極３３は、例えばニッケル（Ｎｉ）層とパラジウム（Ｐｄ）層と金（Ａｕ）層との積層構造を有する。
絶縁膜４１は、キャップ層１６上、及び活性領域２１，２２上（ソース電極３１及びドレイン電極３２が形成された領域上を除く）に設けられている。絶縁膜４１には開口部４１ａ〜４１ｃが形成されている。開口部４１ａは活性領域２１上に形成されており、開口部４１ａを介してソース電極３１と活性領域２１とが接触している。開口部４１ｂは活性領域２２上に形成されており、開口部４１ｂを介してドレイン電極３２と活性領域２１とが接触している。開口部４１ｃは活性領域２１と活性領域２２との間の領域上に形成されており、開口部４１ｃを介してゲート電極３３と窒化物半導体層１２とが接触している。絶縁膜４１は、例えばＳｉＮ、ＳｉＯ2、或いはＳｉＯＮといったシリコン化合物やＡｌＮ、Ａｌ2Ｏ3などのアルミ化合物からなる。
以上の構成を備える本実施形態の半導体装置１Ａを製造する方法について説明する。図２〜図５は、本実施形態に係る半導体装置１Ａの製造方法に含まれる各工程を示す断面図である。
まず、図２（ａ）に示されるように、例えば有機金属気相成長法（ＭＯＶＰＥ:Metal Organic Vapor Phase Epitaxy）によって、基板１１上にバッファ層１３、ＧａＮ層１４、電子供給層１５、及びキャップ層１６を順にエピタキシャル成長することにより、これらの層１３〜１６を含む窒化物半導体層１２を形成する。次に、図２（ｂ）に示されるように、窒化物半導体層１２上に第１マスクとしてのスルー注入膜Ｍ１を形成する（第１工程の一部）。スルー注入膜Ｍ１は、例えばＳｉＮ、ＳｉＯ2、或いはＳｉＯＮといったシリコン化合物からなり、例えば化学気相成長法（ＣＶＤ法）によって形成される。スルー注入膜Ｍ１の厚さを変更することにより、次のイオン注入工程において注入される不純物の濃度を制御することができる。スルー注入膜Ｍ１の厚さは、例えば５０ｎｍである。
続いて、図２（ｃ）に示されるように、スルー注入膜Ｍ１上にレジストマスクＲ１を塗布した後、フォトリソグラフィー技術を用いてレジストマスクＲ１に開口Ｒ１１，Ｒ１２を形成する（第１工程の残部）。開口Ｒ１１，Ｒ１２は、活性領域２１，２２にそれぞれ対応する位置に形成される。そして、開口Ｒ１１，Ｒ１２を介して、イオン化した不純物Ａ１を窒化物半導体層１２に注入する。このとき、イオン化した不純物Ａ１はスルー注入膜Ｍ１を通過して窒化物半導体層１２に到達する。これにより、活性領域２１及び２２が形成される（第２工程）。不純物Ａ１がシリコンである場合、不純物Ａ１のドーズ量を例えば１×１０14ｃｍ-2以上１×１０16ｃｍ-2以下とするとよい。その後、レジストマスクＲ１及びスルー注入膜Ｍ１を除去する（図３（ａ））。レジストマスクＲ１を除去する際には、例えば酸素ガスを用いたアッシング及び剥離処理を行うとよい。また、スルー注入膜Ｍ１を除去する際には、例えばフッ酸を用いたドライエッチング若しくはフッ酸を用いたウェットエッチングを行うとよい。
続いて、図３（ｂ）に示されるように、保護膜Ｍ２（第２マスク）を窒化物半導体層１２上に形成する。保護膜Ｍ２は、例えばＳｉＮ、ＳｉＯ2、或いはＳｉＯＮといったシリコン化合物からなり、例えばＣＶＤ法によって形成される。保護膜Ｍ２の厚さは例えば１０〜３００ｎｍであり、一実施例では１００ｎｍである。そして、窒化物半導体層１２の表層部が保護膜Ｍ２に覆われた状態で、保護膜Ｍ２を介して活性領域２１，２２に熱処理（活性化アニール）を施す（第３工程）。この熱処理の温度は、例えば１０００℃以上１３００℃以下の範囲内に含まれる。このとき、保護膜Ｍ２は、窒化物半導体層１２（特に、キャップ層１６）の表層部から原子が抜けることを抑制し、半導体表面のモフォロジーを維持する。その後、保護膜Ｍ２を除去する（図３（ｃ））。保護膜Ｍ２を除去する際には、例えばドライエッチングやフッ酸を用いたウェットエッチングを行うとよい。
続いて、図４（ａ）に示されるように、窒化物半導体層１２上にレジストマスクＲ２（第３マスク）を塗布する。レジストマスクＲ２を塗布する理由は、次の通りである。すなわち、保護膜Ｍ２は、非常に高温な熱処理において窒化物半導体層１２の表面を保護するため、緻密性が求められ、その結果、窒化物半導体層１２に対するストレス（応力）が強くなる。そのため、窒化物半導体層１２へのストレスを低減するために、後述する不純物Ａ２をイオン注入する工程では、ストレスの小さいレジストマスクＲ２が用いられる。これにより、レジストマスクＲ２が窒化物半導体層１２から剥離することなどを抑制することができる。
その後、フォトリソグラフィー技術を用いてレジストマスクＲ２に開口Ｒ２１を形成する。開口Ｒ２１は、不活性領域２６に対応する位置に形成される。そして、開口Ｒ２１を介して、イオン化した不純物Ａ２を窒化物半導体層１２に注入する。これにより、不活性領域２６が形成される（第４工程）。不純物Ａ２がアルゴンである場合、不純物Ａ２のドーズ量を例えば１×１０12ｃｍ-2以上５×１０15ｃｍ-2以下とするとよい。その後、レジストマスクＲ２を除去する。
続いて、図４（ｂ）に示されるように、例えばＣＶＤ法を用いて窒化物半導体層１２上に絶縁膜４１（第４マスク）を形成する（第５工程）。そして、図４（ｃ）に示されるように、フォトリソグラフィー技術を用いて絶縁膜４１に開口４１ａ及び４１ｂを形成する。また、絶縁膜４１は、レジストマスクＲ２を除去した後、形成されることが好ましい。それは、絶縁膜４１は、窒化物半導体層１２の表面の保護膜として用いられるため、絶縁膜４１が汚染されていない膜であることが好ましいからである。そして、図５（ａ）に示されるように、絶縁膜４１をマスクとして窒化物半導体層１２のエッチングを行う。絶縁膜４１の開口４１ａ，４１ｂは活性領域２１，２２上に形成されているので、活性領域２１，２２の表面に凹部２１ａ，２２ａがそれぞれ形成される。凹部２１ａ，２２ａの深さは、例えば電子供給層１５に達する深さである。
その後、図５（ｂ）に示されるように、ソース電極３１を凹部２１ａ上に、ドレイン電極３２を凹部２２ａ上に、それぞれ形成する。ソース電極３１及びドレイン電極３２の形成には、例えば蒸着リフトオフ法が用いられる。この後、熱処理を行う。このときの温度は、例えば３００℃〜１０００℃である。続いて、図５（ｃ）に示されるように、ソース電極３１とドレイン電極３２との間の絶縁膜４１の一部を除去し、開口部４１ｃを形成する。そして、窒化物半導体層１２と接するゲート電極３３を開口部４１ｃ上に形成する。ゲート電極３３の形成には、例えば蒸着リフトオフ法が用いられる。
続いて、図６（ａ）に示されるように、ソース電極３１、ドレイン電極３２、ゲート電極３３、及び絶縁膜４１を覆う保護膜４２を形成する。そして、ソース電極３１上の保護膜４２、及びドレイン電極３２上の保護膜４２にそれぞれ開口４２ａ，４２ｂを形成する。開口４２ａから露出したソース電極３１上に金属配線３４を形成し、開口４２ｂから露出したドレイン電極３２上に金属配線３５を形成する。最後に、不活性領域２６と重なるスクライブラインに沿ってウエハを切断することにより、チップ状の半導体装置１Ａが完成する。
以上に説明した、本実施形態に係る半導体装置１Ａの製造方法によって得られる効果について説明する。この製造方法では、ソース電極３１及びドレイン電極３２と窒化物半導体層１２とのオーミック接触のための活性領域２１，２２に対する熱処理（活性化アニール）の後に、不活性領域２６を形成している。これにより、活性領域２１，２２のアニール処理における高温下に不活性領域２６を曝すことなく、不活性領域２６の機能を維持できる。従って、不活性領域２６の抵抗率の低下を回避することができ、共通基板上の複数の半導体装置１Ａを電気的に十分に分離することができる。
また、本実施形態のように、１０００℃以上１３００℃以下の範囲内に含まれる温度にて活性領域２１，２２の熱処理を行ってもよい。このような高い温度で活性化アニールが行われる場合であっても、本実施形態の製造方法によれば、不活性領域２６を高温下に曝すことなく、不活性領域２６の機能を好適に維持できる。
また、本実施形態のように、窒化物半導体層１２上にマスクとしてのスルー注入膜Ｍ１を形成し、このスルー注入膜Ｍ１を介して活性領域２１及び２２のためのイオン注入を行ってもよい。このように、マスクを介してイオン注入を行うことにより、窒化物半導体層１２の表面を保護し、表面の平坦性を保つことができる。
また、本実施形態のように、活性領域２１，２２を形成するための不純物がシリコンである場合、シリコンのドーズ量は１×１０14ｃｍ-2以上１×１０16ｃｍ-2以下であってもよい。これにより、熱処理後、低抵抗な活性領域２１，２２が形成される。また、不活性領域２６を形成するための不純物がアルゴンである場合、アルゴンのドーズ量は１×１０12ｃｍ-2以上５×１０15ｃｍ-2以下であってもよい。これにより、隣接する他の半導体装置との電気的な分離を十分に行うことができる。
また、本実施形態のように、半導体装置１Ａが完成した後における不活性領域２６の比抵抗は、１．０×１０5Ω／ｍ2以上であってもよい。上記の製造方法によれば、不活性領域２６の抵抗値をこのような高い値のまま維持することができ、隣接する他のトランジスタとの電気的な分離を十分に行うことができる。なお、不活性領域２６の比抵抗の測定方法は２端子による電流・電圧測定であり、測定条件は１００Ｖ印加時の抵抗値を測定することである。
なお、本実施形態では熱処理の際に窒化物半導体層１２を保護する保護膜Ｍ２とは別のスルー注入膜Ｍ１を熱処理工程の前に形成しているが、スルー注入膜Ｍ１及び保護膜Ｍ２を同一の膜としてもよい。すなわち、スルー注入膜及び保護膜としての第２マスクを窒化物半導体層１２上に形成し、この第２マスクを介して活性領域２１及び２２のためのイオン注入を行い、その第２マスクを除去せずに活性領域２１及び２２の熱処理を行ってもよい。このような場合であっても、本実施形態による上記効果を好適に得ることができる。
また、本実施形態では、ソース電極３１及びドレイン電極３２が形成される窒化物半導体層１２の領域にそれぞれ凹部２１ａ，２２ａを形成しているが、このような凹部を形成せずに（言い換えれば、平坦な窒化物半導体層１２の表面上に）ソース電極３１及びドレイン電極３２を形成してもよい。
本発明による半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態ではＨＥＭＴに対して本発明を適用したが、ＨＥＭＴに限らず、オーミック接触のための活性領域を備える他の様々な半導体装置構造に対して本発明を適用できる。
１Ａ…半導体装置、１１…基板、１２…窒化物半導体層、１３…バッファ層、１４…ＧａＮ層、１５…電子供給層、１６…キャップ層、２１，２２…活性領域、２１ａ，２２ａ…凹部、２６…不活性領域、３１…ソース電極、３２…ドレイン電極、３３…ゲート電極、３４，３５…金属配線、４１…絶縁膜、４２…保護膜、Ａ１，Ａ２…不純物、Ｍ１…スルー注入膜、Ｍ２…保護膜、Ｒ１，Ｒ２…レジストマスク。
Claims (4)
- 基板上の窒化物半導体層上に開口を有する第１マスクを形成する第１工程と、
該開口を介して前記窒化物半導体層に第１不純物をイオン注入することにより、ソース電極とオーミック接触を成す第１活性領域、及びドレイン電極とオーミック接触を成す第２活性領域を形成する第２工程と、
前記第１マスクを除去する工程の後、前記イオン注入された窒化物半導体層上を第２マスクで覆った状態で、前記第１活性領域及び前記第２活性領域に１０００℃以上１３００℃以下の範囲で熱処理を施す第３工程と、
前記第３工程の後であって前記第２マスクの除去後に、前記窒化物半導体層上に形成された第３マスクに開口を形成し、該開口を介して前記窒化物半導体層に第２不純物をイオン注入することにより、前記第１活性領域及び前記第２活性領域を囲む不活性領域を形成する第４工程と、
前記第４工程の後であって前記第３マスクの除去後に、前記窒化物半導体層上に第４マスクを形成する第５工程と、
を備える、半導体装置の製造方法。 - 前記第１不純物はシリコンであり、前記第２工程では前記第１不純物のドーズ量を１×１０14ｃｍ-2以上１×１０16ｃｍ-2以下とする、請求項１に記載の半導体装置の製造方法。
- 前記第２不純物はアルゴンであり、前記第４工程では前記第２不純物のドーズ量を１×１０12ｃｍ-2以上５×１０15ｃｍ-2以下とする、請求項１または２に記載の半導体装置の製造方法。
- 前記第１マスク、前記第２マスクおよび前記第４マスクは窒化シリコン膜であり、前記第３マスクはフォトレジストである、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015207251A JP6641876B2 (ja) | 2015-10-21 | 2015-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015207251A JP6641876B2 (ja) | 2015-10-21 | 2015-10-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017079282A true JP2017079282A (ja) | 2017-04-27 |
| JP6641876B2 JP6641876B2 (ja) | 2020-02-05 |
Family
ID=58666192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015207251A Active JP6641876B2 (ja) | 2015-10-21 | 2015-10-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6641876B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108598149A (zh) * | 2018-04-20 | 2018-09-28 | 苏州闻颂智能科技有限公司 | 一种GaN基HEMT器件 |
-
2015
- 2015-10-21 JP JP2015207251A patent/JP6641876B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108598149A (zh) * | 2018-04-20 | 2018-09-28 | 苏州闻颂智能科技有限公司 | 一种GaN基HEMT器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6641876B2 (ja) | 2020-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI767726B (zh) | 改良之氮化鎵結構 | |
| US9502524B2 (en) | Compound semiconductor device having gallium nitride gate structures | |
| JP6627408B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8525274B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6401053B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004273486A (ja) | 半導体装置およびその製造方法 | |
| US10002956B1 (en) | High electron mobility transistor | |
| CN108198855B (zh) | 半导体元件、半导体基底及其形成方法 | |
| JP2015065241A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2016136579A (ja) | 半導体装置及びその製造方法 | |
| JP5224741B2 (ja) | 半導体装置及びその製造方法 | |
| JP2016174140A (ja) | 高電子移動度トランジスタ装置及びその製造方法 | |
| JP2017079288A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP6447231B2 (ja) | 半導体装置およびその製造方法 | |
| JP6442800B2 (ja) | 半導体装置及び半導体装置を製造する方法 | |
| JP6641876B2 (ja) | 半導体装置の製造方法 | |
| JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
| JP2019009459A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6524888B2 (ja) | 化合物半導体装置及びその製造方法 | |
| KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| JP2014060427A (ja) | 半導体装置及びその製造方法 | |
| JP6360239B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4546051B2 (ja) | 半導体装置の製造方法 | |
| TWI791364B (zh) | 常關型氮化鎵元件的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6641876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |