JP2017079268A - 半導体装置 - Google Patents

Abstract

【課題】大型化を抑制することができるとともに放熱効率が良い半導体装置を提供する。
【解決手段】多層基板には表面から裏面にかけて貫通する貫通孔５４，５５からなる開口部が形成されている。多層基板の裏面パターンには開口部と重なる金属板５６，５７が半田で実装されている。パワー素子３７，３８の一方の電極はリード３７ｃ，３８ｃを介して表面パターン１２５ａに半田で実装されるとともにパワー素子３７，３８の他方の電極３７ｂ，３８ｂは金属板５６，５７の実装パッドに対して半田で実装されている。表面パターンまたは裏面パターンにはパワー素子３８を制御する制御ＩＣが半田で実装されている。パワー素子３７，３８とアルミケース３０とは金属板５６，５７を介して熱的に繋がっている。
【選択図】図１２

Description

本発明は、半導体装置に関するものである。

放熱部材を用いてパワー素子の熱を放熱することが行われている。具体的には例えば、パワー素子が絶縁基板の上面に搭載され、当該絶縁基板における前記パワー素子の配置箇所での下面に放熱部材が配置され、パワー素子で発生する熱は絶縁基板を介して放熱部材に伝達して放熱する（例えば特許文献１等）

特開２０１０−１５３７２２号公報

ところが、パワー素子が実装される基板と制御素子が実装される基板とを別々に設けると、コネクタ等が必要になり、大型化を招く。また、特許文献１の構造であると、絶縁基板を介してパワー素子の熱を放熱しているため、放熱効率が悪い。

本発明の目的は、大型化を抑制することができるとともに放熱効率が良い半導体装置を提供することにある。

請求項１に記載の発明では、複数の絶縁層と複数のパターンとを積層してなる多層基板と、前記多層基板に実装されるパワー素子と、前記パワー素子の熱を放熱する放熱部材と、を備える半導体装置であって、前記多層基板の表面には表面パターンを露出させる第１のレジストが形成されており、前記多層基板の裏面には裏面パターンを露出させる第２のレジストが形成されており、前記多層基板には表面から裏面にかけて貫通する貫通孔または切欠きからなる開口部が形成されており、前記多層基板の裏面パターンには前記開口部と重なる金属板が半田で実装され、前記パワー素子の一方の電極は前記表面パターンに半田で実装されるとともに前記パワー素子の他方の電極は前記金属板の実装パッドに対して半田で実装され、前記表面パターンまたは前記裏面パターンには前記パワー素子を制御する制御素子が半田で実装され、前記パワー素子と前記放熱部材とは前記金属板を介して熱的に繋がっていることを要旨とする。

請求項１に記載の発明によれば、パワー素子が実装される基板と制御素子が実装される基板とを一体化することによりコネクタ等を不要にして大型化を抑制することができる。また、パワー素子で発生する熱は金属板を介して放熱部材に逃がされ、パワー素子で発生する熱を絶縁基板を介して放熱部材に逃がす場合に比べ放熱性に優れている。よって、大型化を抑制することができるとともに放熱効率が良いものとすることができる。

請求項２に記載のように、請求項１に記載の半導体装置において、前記金属板には凸部が形成され、前記凸部が前記開口部内に配置されているとよい。
請求項３に記載のように、請求項１または２に記載の半導体装置において、前記金属板と前記放熱部材との間には放熱シートまたは放熱グリスが介在されているとよい。

請求項４に記載のように、請求項１〜３のいずれか１項に記載の半導体装置において、前記多層基板の裏面にはトランスの二次巻線が配置され、前記多層基板の表面には前記トランスの一次巻線が配置されているとよい。

本発明によれば、大型化を抑制することができるとともに放熱効率が良いものとすることができる。

実施形態における絶縁型ＤＣ−ＤＣコンバータを示す平面図。 絶縁型ＤＣ−ＤＣコンバータの斜視図。 絶縁型ＤＣ−ＤＣコンバータの電気的構成を示す回路図。 絶縁型ＤＣ−ＤＣコンバータの分解斜視図。 絶縁型ＤＣ−ＤＣコンバータの斜視図。 絶縁型ＤＣ−ＤＣコンバータの斜視図。 絶縁型ＤＣ−ＤＣコンバータの斜視図。 絶縁型ＤＣ−ＤＣコンバータの斜視図。 多層基板の平面図。 多層基板の下面図。 多層基板の一部断面図。 （ａ），（ｂ）は絶縁型ＤＣ−ＤＣコンバータの一部断面図。 （ａ）はトランス部分を示す平面図、（ｂ）は（ａ）のＡ−Ａ線での断面図。 （ａ）はトランス部分を示す平面図、（ｂ）は（ａ）のＡ−Ａ線での断面図。

以下、絶縁型ＤＣ−ＤＣコンバータに具体化した一実施形態を図面に従って説明する。
図３に示すように、絶縁型ＤＣ−ＤＣコンバータ１０は、フォワード形ＤＣ−ＤＣコンバータであって、トランス１１を備えている。トランス１１は一次巻線１１ａと二次巻線１１ｂを備えている。絶縁型ＤＣ−ＤＣコンバータ１０は自動車用であり、車両に搭載される。絶縁型ＤＣ−ＤＣコンバータ１０は、トランス１１の一次側の入力電圧を降圧してトランス１１の二次側に出力する。例えば、３００ボルトを入力して１２ボルトに降圧して出力する。

トランス１１の一次巻線１１ａには一次電流Ｉ１として１５Ａが流れるとともに二次巻線１１ｂには二次電流Ｉ２として８０Ａが流れる。つまり、トランス１１の一次側の電圧がトランス１１の二次側の電圧より大きい場合、トランス１１の二次側に流れる電流はトランス１１の一次側に流れる電流より大きな電流になる。

一次巻線１１ａの一方の端子は入力端子と接続され、入力端子はバッテリ１２の正極端子と接続される。一次巻線１１ａの他方の端子は一次側スイッチング素子１４を介して接地されている。一次側スイッチング素子１４としてパワーＭＯＳＦＥＴが用いられている。

入力端子とトランス１１の一次巻線１１ａとの間には平滑コンデンサ１３の正極が接続され、平滑コンデンサ１３の負極は接地されている。平滑コンデンサ１３には電解コンデンサが使用される。平滑コンデンサ１３によりトランス１１の一次側電圧が平滑される。

トランス１１の二次巻線１１ｂにはダイオード１６，１７よりなる整流回路が接続されている。ダイオード１６は、トランス１１の二次側のグランドにアノードが接続され、トランス１１の二次巻線１１ｂの一方端にカソードが接続される。ダイオード１７は、ダイオード１６のアノードにアノードが接続され、トランス１１の二次巻線１１ｂの他方端にカソードが接続される。

さらに、コンデンサ１９がダイオード１７に並列接続されている。直列接続されたコイル１８ａ，１８ｂが、トランス１１の二次巻線１１ｂとコンデンサ１９との間に設けられている。また、コンデンサ２１がコンデンサ１９に並列接続されている。コイル２０が、コンデンサ１９とコンデンサ２１との間に設けられている。

一次側スイッチング素子１４のゲート端子に制御ＩＣ１５が接続されている。制御ＩＣ１５から一次側スイッチング素子１４のゲート端子にパルス信号が出力され、このパルス信号により一次側スイッチング素子１４がスイッチングされる。一次側スイッチング素子１４がオンしているときに一次側の電源からエネルギーを二次側へ供給する。一次側スイッチング素子１４がオフしているときにコイル１８ａ，１８ｂ，２０に溜め込んだエネルギーを出力へ放出する。詳しくは、直流電圧が平滑コンデンサ１３を通してトランス１１の一次巻線１１ａに供給され、制御ＩＣ１５により、一次側スイッチング素子１４がオン／オフ制御され、このオン／オフ動作における、一次側スイッチング素子１４のオン期間において一次巻線１１ａに一次電流が流れ、トランス１１の起電力で二次電流が流れる。一次側スイッチング素子１４がオフしているときにコイル１８ａ，１８ｂ，２０の電流がコイル１８ａ，１８ｂ，２０の逆起電力でダイオードＤ１７経由で出力に流れる。

制御ＩＣ１５には検出回路２２が接続され、検出回路２２により出力電圧Ｖｏｕｔが検出される。検出回路２２による出力電圧Ｖｏｕｔの測定結果が制御ＩＣ１５に送られる。制御ＩＣ１５は検出回路２２による出力電圧Ｖｏｕｔの測定結果をフィードバック信号として出力電圧Ｖｏｕｔが所望の一定値となるように一次側スイッチング素子１４のデューティを制御する。

このように絶縁型ＤＣ−ＤＣコンバータ１０の駆動に伴いスイッチング損失や導通損失により一次側スイッチング素子１４や整流素子（ダイオード１６，１７）は発熱する。
以下、具体的構造について説明する。

図１に絶縁型ＤＣ−ＤＣコンバータ１０の平面を、図２に絶縁型ＤＣ−ＤＣコンバータ１０の斜視を、図４に絶縁型ＤＣ−ＤＣコンバータ１０の分解斜視を示す。
図４に示すように、絶縁型ＤＣ−ＤＣコンバータ１０は、放熱部材としてのアルミケース３０と、多層基板４０と、上下一対のコア６０と、上下一対のコア７０と、上下一対のコア８０と、を備える。多層基板４０は、入力端子１００，１０１と出力端子１０２を有する。

多層基板４０は、図１１に示すように、複数の絶縁層１２０，１２１，１２２と複数のパターン１２３，１２４，１２５，１２６とが積層されている。詳しくは、絶縁層１２０の上面に内層の配線パターン１２３が形成されているとともに絶縁層１２０の下面に内層の配線パターン１２４が形成されている。絶縁層１２０の上面には絶縁層１２１が積層されている。絶縁層１２０の下面には絶縁層１２２が積層されている。絶縁層１２１の上面には配線パターン１２５が形成されている。絶縁層１２２の下面には配線パターン１２６が形成されている。

絶縁層１２１の上面において配線パターン１２５がレジスト１２７で覆われている。また、絶縁層１２２の下面において配線パターン１２６がレジスト１２８で覆われている。即ち、多層基板４０の表面にはレジスト１２７，１２８が形成されている。つまり、多層基板４０の表面（上面）には表面パターンを露出させる第１のレジスト１２７が形成され、多層基板４０の裏面（下面）には裏面パターンを露出させる第２のレジスト１２８が形成されている。

図４に示すように、コア６０は、下コア６１と上コア６２よりなる。下コア６１は、Ｉ型コアであり、下コア６１は、水平方向に延設された板状をなしている。上コア６２はＥ型コアであり、上コア６２は、長方形の板状をなし、水平方向に延設された本体部６２ａと、本体部６２ａの一方の面（下面）の中央部から突出する中央磁脚６２ｂと、本体部６２ａの一方の面（下面）の端部から突出する両側磁脚６２ｃ，６２ｄとからなる。中央磁脚６２ｂは円柱状をなしている。

同様に、コア７０は下コア７１と上コア７２よりなる。下コア７１は、Ｉ型コアであり、下コア７１は、水平方向に延設された板状をなしている。上コア７２はＥ型コアであり、上コア７２は、長方形の板状をなし、水平方向に延設された本体部７２ａと、本体部７２ａの一方の面（下面）の中央部から突出する中央磁脚７２ｂと、本体部７２ａの一方の面（下面）の端部から突出する両側磁脚７２ｃ，７２ｄとからなる。中央磁脚７２ｂおよび両側磁脚７２ｃ，７２ｄは角柱状をなしている。

また、コア８０は下コア８１と上コア８２よりなる。下コア８１は、Ｉ型コアであり、下コア８１は、水平方向に延設された板状をなしている。上コア８２はＵ型コアであり、上コア８２は、長方形の板状をなし、水平方向に延設された本体部８２ａと、本体部８２ａの一方の面（下面）の端部から突出する両側磁脚８２ｂ，８２ｃとからなる。両側磁脚８２ｂ，８２ｃは角柱状をなしている。

そして、アルミケース３０の上に、下コア６１，７１，８１が配置され、その上に多層基板４０が配置され、その上に、上コア６２，７２，８２が配置される。ここで、下コア６１の上面と上コア６２の中央磁脚６２ｂとが突き合わされるとともに下コア６１の上面と上コア６２の両側磁脚６２ｃ，６２ｄとが突き合わされる。同様に、下コア７１の上面と上コア７２の中央磁脚７２ｂとが突き合わされるとともに下コア７１の上面と上コア７２の両側磁脚７２ｃ，７２ｄとが突き合わされる。また、下コア８１の上面と上コア８２の両側磁脚８２ｂ，８２ｃとが突き合わされる。

図８に示すように、放熱用のベース部材であるアルミケース３０は、四角板状の本体部３１を有し、その上面には、コア６０の位置決め用の突部３２ａ，３２ｂ，３２ｃ，３２ｄ、および、コア７０，８０の位置決め用の突部３２ｅ，３２ｆ，３２ｇ，３２ｈが形成されている。そして、突部３２ａ，３２ｂ，３２ｃ，３２ｄにより図７に示すように下コア６１が位置決めされた状態でアルミケース３０上に配置される。また、図８の突部３２ｅ，３２ｆ，３２ｇ，３２ｈにより図７に示すように下コア７１および下コア８１が位置決めされた状態でアルミケース３０上に配置される。

また、図８に示すように、アルミケース３０の本体部３１の上面には、パワー素子載置用の突部３３ａ，３３ｂ，３３ｃが形成されている。突部３３ａ，３３ｂ，３３ｃの上面は平坦化されている。突部３３ａの上面には放熱シート３６ａ（図７参照）を介して図６に示すようにパワー素子３７が後記金属板５６（図１２参照）を介して配置される。パワー素子３７は図３のダイオード１６，１７に相当する。図８の突部３３ｂの上面には放熱シート３６ｂ（図７参照）を介して図６に示すようにパワー素子３８が後記金属板５７（図１２参照）を介して配置される。パワー素子３８は図３の一次側スイッチング素子１４に相当する。図８の突部３３ｃの上面には放熱シート３６ｃ（図７参照）を介して図６に示すように多層基板４０上のパワー素子３９が配置される。

図８に示すように、アルミケース３０の本体部３１の上面には、複数の基板載置用突起３４が設けられている。そして、各基板載置用突起３４の上に、図６に示すように多層基板４０が載置される。そして、図２，４に示すように、ネジＳｃ４を各基板載置用突起３４に螺入することにより基板４０がアルミケース３０に固定される。

図８に示すように、アルミケース３０の本体部３１の上面における突部３３ａの両端にはネジ締結用突起３５ａ，３５ｂが形成されている。
図８に示すように、アルミケース３０の本体部３１の上面にはブラケット締結用突起３５ｃ，３５ｄ，３５ｅが形成されている。

そして、図２，４に示すように、コア６０は上面に金属製押え板であるブラケット９０が配置され、ブラケット９０の一端部を貫通するネジＳｃ１をアルミケース３０のブラケット締結用突起３５ｃに螺入することによりブラケット９０の他端側によりコア６０がアルミケース３０に押圧および支持される。

同様に、コア７０は上面に金属製押え板であるブラケット９１が配置され、ブラケット９１の一端部を貫通するネジＳｃ２をアルミケース３０のブラケット締結用突起３５ｄに螺入することによりブラケット９１の他端側によりコア７０がアルミケース３０に押圧および支持される。

また、コア８０は上面に金属製押え板であるブラケット９２が配置され、ブラケット９２の一端部を貫通するネジＳｃ３をアルミケース３０のブラケット締結用突起３５ｅに螺入することによりブラケット９２の他端側によりコア８０がアルミケース３０に押圧および支持される。

図９には多層基板４０の上面を示すとともに図１０には多層基板４０の下面を示す。
図９に示すように、多層基板４０の上面には、トランス１１の一次側のパターンとしての巻回部４１が実装されている。つまり、巻回部４１により図３の一次巻線１１ａが構成されている。即ち、多層基板４０の表面（上面）にはトランスの一次巻線が配置されている。巻回部４１は、金属の断面円形の線材を渦巻状に成形したものである。この線材の表面は樹脂の絶縁材で被覆されている。一次巻線を構成する巻回部４１の両端は多層基板４０を貫通して多層基板４０の下面に延びている。多層基板４０における巻回部４１の配置部分における巻回部４１の中央には円形の貫通孔４２が形成されている。つまり、貫通孔４２の周囲に巻回部４１が延設（実装）されている。また、多層基板４０における巻回部４１の配置部分における巻回部４１の両側には貫通孔４３および切欠き４４が形成されている。貫通孔４２にはコア６０の上コア（Ｅ型コア）６２の中央磁脚６２ｂが挿通する。また、貫通孔４３および切欠き４４には上コア６２の両側磁脚６２ｃ，６２ｄが挿通する。

図１０に示すように、多層基板４０の下面には、トランスの二次側のパターンとしての第１金属板４５が実装されている。つまり、第１金属板４５のパターンにより図３の二次巻線１１ｂが構成されている。即ち、多層基板４０の裏面（下面）にはトランスの二次巻線が配置されている。第１金属板４５は、銅板を、プレス加工により、「Ω」字状に形成したものである。第１金属板４５の一端および他端は多層基板４０を貫通して多層基板４０の上面に延びている。第１金属板４５は、貫通孔４２の周囲に延びている。即ち、貫通孔４２の周囲に第１金属板４５が延設（実装）されている。

図９に示すように、多層基板４０の上面には、コイル１８ａの導線部を構成する第２金属板４６が実装されている。つまり、第２金属板４６のパターンにより図３のコイル１８ａが構成されている。第２金属板４６は、銅板を、プレス加工により、四角環状に形成したものである。第２金属板４６の一端および他端は多層基板４０を貫通して多層基板４０の下面に延びている。多層基板４０における第２金属板４６の配置部分における中央には矩形の貫通孔４７が形成されている。また、多層基板４０における第２金属板４６の配置部分における両側には矩形の貫通孔４８，４９が形成されている。貫通孔４７にはコア７０の上コア（Ｅ型コア）７２の中央磁脚７２ｂが挿通する。また、貫通孔４８，４９には上コア７２の両側磁脚７２ｃ，７２ｄが挿通する。

図１０に示すように、多層基板４０の下面には、コイル１８ｂ，２０の導線部等を構成する第３金属板５０が実装されている。つまり、第３金属板５０のパターンにより図３のコイル１８ｂ，２０等が構成されている。第３金属板５０は、銅板を、プレス加工により、所望の形状にしたものである。第３金属板５０の端部Ｃ，Ｄ，Ｅは多層基板４０を貫通して多層基板４０の上面に延びている。第３金属板５０は、貫通孔４７の周囲および後記貫通孔５２，５３の間に延びている。

図１０において端部Ｃに図３のコイル１８ａが繋がり、図１０の端部Ｄに図３のコンデンサ１９が繋がり、図１０の端部Ｅに図３のコンデンサ２１が繋がる。
図１０に示すように、多層基板４０の下面には制御素子としての制御ＩＣ５１が多層基板４０に実装されている。制御ＩＣ５１は、樹脂部５１ａを有し、側面からリード５１ｂが突設されている。制御ＩＣ５１は図３の制御ＩＣ１５に相当する。このように、表面パターンまたは裏面パターンにはパワー素子３８を制御する制御ＩＣ５１が半田で実装されている。

また、図９，１０に示すように、多層基板４０には長方形の貫通孔５２，５３が形成されている。多層基板４０における貫通孔５２，５３の間を第３金属板５０が延設されている。貫通孔５２，５３にはコア８０の上コア（Ｕ型コア）８２の両側磁脚８２ｂ，８２ｃが挿通する。

このように必要な箇所のみ厚銅板である金属板４５，４６，５０を用いており、小型化が図られている。
図９，１０に示すように、多層基板４０には長方形の貫通孔５４が形成されている。即ち、多層基板４０には表面から裏面にかけて貫通する貫通孔５４からなる開口部が形成されている。多層基板４０の下面における貫通孔５４の形成箇所には、図１２（ａ）に示すように、貫通孔５４の開口部に重なるように帯板状の第４金属板５６が実装されている。即ち、多層基板４０の裏面パターンには開口部と重なる金属板５６が半田で実装されている。詳しくは、第４金属板５６は両端が多層基板４０の下面に、はんだ付けにて固定されている。第４金属板５６は銅板よりなる。第４金属板５６には凸部５６ａが形成され、凸部５６ａが開口部（貫通孔５４）内に配置されている。即ち、第４金属板５６は貫通孔５４において屈曲形成され、下面開口部から上面開口に延び、かつ、上面開口部において多層基板上面と面一となっている。この面一となっている部位にパワー素子（トランスの二次側のダイオード）３７が多層基板４０に接合（実装）されている。パワー素子３７は樹脂部３７ａを有し、下面に下面電極３７ｂが形成されているとともに、図１２（ｂ）に示すように側面から電極としてのリード３７ｃが突設されている。パワー素子３７の下面電極３７ｂが第４金属板５６に接合（実装）されている。多層基板４０の上面においてパワー素子３７のリード３７ｃが多層基板４０の上面のパターン１２５ａと接合（実装）されている。このように、パワー素子３７の一方の電極はリード３７ｃを介して表面パターン１２５ａに半田で実装されるとともにパワー素子３７の他方の電極３７ｂは金属板５６の実装パッドに対して半田で実装されている。

第４金属板５６は図３の２つのダイオード１６，１７の共通のアノードとグランドを繋ぐラインを形成している。
第４金属板５６の凸部５６ａの上面と多層基板４０の上面とを面一にすることにより多層基板４０の上面の配線のパターン１２５ａとパワー素子（トランスの二次側のダイオード１６，１７）のリード３７ｃとを接続しやすくしている。

同様に、図９，１０に示すように、多層基板４０には長方形の貫通孔５５が形成されている。即ち、多層基板４０には表面から裏面にかけて貫通する貫通孔５５からなる開口部が形成されている。そして、図１２を用いて説明したものと同様なパワー素子の放熱構成となっている。

つまり、多層基板４０の下面における貫通孔５５の形成箇所には、図１２（ａ）に示すように、貫通孔５５の開口部に重なるように帯板状の第５金属板５７が実装されている。即ち、多層基板４０の裏面パターンには開口部と重なる金属板５７が半田で実装されている。詳しくは、第５金属板５７は両端が多層基板４０の下面に、はんだ付けにて固定されている。第５金属板５７は銅板よりなる。第５金属板５７には凸部５７ａが形成され、凸部５７ａが開口部（貫通孔５５）内に配置されている。即ち、第５金属板５７は貫通孔５５において屈曲形成され、下面開口部から上面開口に延び、かつ、上面開口部において多層基板上面と面一となっている。この面一となっている部位にパワー素子（パワーＭＯＳＦＥＴ）３８が多層基板４０に接合（実装）されている。

図１２（ａ）に示すように、パワー素子３８は樹脂部３８ａを有し、下面に下面電極３８ｂが形成されているとともに、図１２（ｂ）に示すように側面から電極としてのリード３８ｃが突設されている。パワー素子３８の下面電極３８ｂが第５金属板５７に接合（実装）されている。多層基板４０の上面においてパワー素子３８のリード３８ｃが多層基板４０の上面のパターン１２５ａと接合（実装）されている。このように、パワー素子３８の一方の電極はリード３８ｃを介して表面パターン１２５ａに半田で実装されるとともにパワー素子３８の他方の電極３８ｂは金属板５７の実装パッドに対して半田で実装されている。

図１２（ａ），（ｂ）に示すように、アルミケース３０の本体部３１の上面に形成された突部３３ａは、多層基板４０の貫通孔５４に向かって延びている。突部３３ａの平坦な上面と第４金属板５６との間には放熱シート３６ａが介在されている。これにより、第４金属板５６とアルミケース３０とは熱的に繋がっている。つまり、パワー素子３７は第４金属板５６および放熱シート３６ａを介してアルミケース３０と熱的に結合している。その結果、パワー素子３７とアルミケース３０とは金属板５６を介して熱的に繋がっている。パワー素子３７で発生する熱は第４金属板５６および放熱シート３６ａを介してアルミケース３０に放熱される。このとき、パワー素子３７に発生する熱は、樹脂を介さずに逃がしやすくなっている。また、多層基板４０の下面にパワー素子（ダイオード）３７を配置すると樹脂部３７ａを介して放熱することになり放熱性が悪いが、本実施形態ではパワー素子（ダイオード）３７の下面電極３７ｂから放熱しており、放熱性に優れる。

同様に、アルミケース３０の本体部３１の上面に形成された突部３３ｂは、多層基板４０の貫通孔５５に向かって延びている。突部３３ｂの平坦な上面と第５金属板５７との間には放熱シート３６ｂが介在されている。これにより、第５金属板５７とアルミケース３０とは熱的に繋がっている。つまり、パワー素子３８は第５金属板５７および放熱シート３６ｂを介してアルミケース３０と熱的に結合している。その結果、パワー素子３８とアルミケース３０とは金属板５７を介して熱的に繋がっている。パワー素子３８で発生する熱は第５金属板５７および放熱シート３６ｂを介してアルミケース３０に放熱される。

このように、絶縁型ＤＣ−ＤＣコンバータ１０は、多層基板４０と、多層基板４０に実装されるパワー素子３７，３８と、パワー素子３７，３８の熱を放熱するアルミケース３０と、を備える。多層基板４０の表面には表面パターンを露出させる第１のレジスト１２７が形成されている。多層基板４０の裏面には裏面パターンを露出させる第２のレジスト１２８が形成されている。多層基板４０には表面から裏面にかけて貫通する貫通孔５４，５５からなる開口部が形成されている。多層基板４０の裏面パターンには開口部と重なる金属板５６，５７が半田で実装されている。パワー素子３７，３８の一方の電極はリード３７ｃ，３８ｃを介して表面パターン１２５ａに半田で実装されるとともにパワー素子３７，３８の他方の電極３７ｂ，３８ｂは金属板５６，５７の実装パッドに対して半田で実装されている。表面パターンまたは裏面パターンにはパワー素子３８を制御する制御ＩＣ５１が半田で実装されている。パワー素子３７，３８とアルミケース３０とは金属板５６，５７を介して熱的に繋がっている。また、多層基板４０の裏面にはトランスの二次巻線（金属板４５）が配置され、多層基板４０の表面にはトランスの一次巻線（巻回部４１）が配置されている。

次に、組み付け工程について説明する。
図８に示すようにアルミケース３０を用意する。そして、図７に示すように、アルミケース３０に各下コア６１，７１，８１を嵌め込む。また、放熱シート３６ａ，３６ｂ，３６ｃを搭載する。

さらに、図６に示すように、アルミケース３０の上に多層基板４０を搭載する。そして、図５に示すように、上コア６２，７２，８２を搭載する。そして、ネジＳｃ４を多層基板４０を貫通してアルミケース３０に螺入して多層基板４０をアルミケース３０に固定する。

また、上コア６２，７２，８２上に金属製押え板であるブラケット９０，９１，９２を配置し、ネジＳｃ１，Ｓｃ２，Ｓｃ３をアルミケース３０に螺入してブラケット９０，９１，９２によりコア６０，７０，８０を押さえて固定する。

次に、作用について説明する。
図１，２，４において、パワー素子３８（図３の一次側スイッチング素子１４に相当）のスイッチング動作に伴いトランスの一次巻線を構成する巻回部４１、二次巻線を構成する第１金属板４５に電流が流れる。パワー素子３７（ダイオード１６，１７に相当）およびパワー素子３８（一次側スイッチング素子１４に相当）に発生する熱は金属板５６，５７を介してアルミケース３０に伝わり、アルミケース３０から大気に逃がされる。

また、パワー素子３７，３８の熱が金属板５６，５７および放熱シート３６ａ，３６ｂを介してアルミケース３０に放熱される。よって、熱伝導性が劣る部材である絶縁基板を介さないので高放熱化が図られる。その結果、パワー素子の高放熱を併せ持つ一体構造基板を構築することができる。

上記実施形態によれば、以下のような効果を得ることができる。
（１）半導体装置としての絶縁型ＤＣ−ＤＣコンバータ１０は、複数の絶縁層１２０，１２１，１２２と複数のパターン１２３，１２４，１２５．１２６とを積層してなる多層基板４０と、多層基板４０に実装されるパワー素子３７，３８と、パワー素子３７，３８の熱を放熱する放熱部材としてのアルミケース３０と、を備える。多層基板４０の表面には表面パターンを露出させる第１のレジスト１２７が形成されている。多層基板４０の裏面には裏面パターンを露出させる第２のレジスト１２８が形成されている。多層基板４０には表面から裏面にかけて貫通する貫通孔５４，５５からなる開口部が形成されている。多層基板４０の裏面パターンには開口部と重なる金属板５６，５７が半田で実装されている。パワー素子３７，３８の一方の電極は表面パターン１２５ａに半田で実装されるとともにパワー素子３７，３８の他方の電極３７ｂ，３８ｂは金属板５６，５７の実装パッドに対して半田で実装されている。表面パターンまたは裏面パターンにはパワー素子３８を制御する制御素子としての制御ＩＣ５１が半田で実装されている。パワー素子３７，３８とアルミケース３０とは金属板５６，５７を介して熱的に繋がっている。よって、大型化を抑制することができるとともに放熱効率が良いものとすることができる。

より詳しくは、パワー素子が実装される基板と制御素子が実装される基板とを別々に設けると、コネクタ等が必要になり、部品点数増加、大型化に繋がる。また、特許文献１の構造であると、絶縁基板を介してパワー素子の熱を放熱しているため、放熱効率が悪い。これに対し本実施形態では、パワー素子３７，３８が実装される基板と制御ＩＣ５１が実装される基板とを一体化することによりコネクタ等を不要にして大型化を抑制することができる。また、パワー素子３７，３８で発生する熱は金属板５６，５７を介してアルミケース３０に逃がされ、パワー素子３７，３８で発生する熱を絶縁基板を介してアルミケース３０に逃がす場合に比べ放熱性に優れている。つまり、共通の基板にパワー素子と制御素子を実装する場合、絶縁基板を介さずに金属板を介して放熱しているので放熱効率が良い。

（２）金属板５６，５７には凸部５６ａ，５７ａが形成され、凸部５６ａ，５６ａが開口部（貫通孔５４，５５）内に配置されている。よって、金属板５６，５７の凸部５６ａ，５７ａの上面と多層基板４０の上面とを面一にすることができ、多層基板４０の上面のパターン１２５ａとパワー素子のリード３７ｃ，３８ｃとを接続しやすくできる。

（３）金属板５６，５７とアルミケース３０との間には放熱シート３６ａ，３６ｂが介在されている。よって、放熱性に優れている。
（４）多層基板４０の裏面にはトランスの二次巻線（金属板４５）が配置され、多層基板４０の表面にはトランスの一次巻線（巻回部４１）が配置されている。よって、実用的である。

（５）パワー素子の樹脂部３７ａ，３８ａ側から放熱させる場合には放熱性が悪いが、本実施形態では貫通孔５４，５５を設けることによりパワー素子の下面電極３７ｂ，３８ｂ側から放熱でき放熱性に優れている。

（６）パワー素子が実装される基板と制御素子が実装される基板とを単に一体とする構成では、パワー素子が実装される部分のパターンの熱容量と制御素子が実装される部分のパターンの熱容量とが異なるため、パワー素子が実装される部分と制御素子が実装される部分とに、はんだを一括で塗布し、リフローして一括はんだ付けすることは困難である。しかし、本実施形態では、大電流が流れる金属板４５，４６，５０を多層基板４０に実装するため、パワー素子が実装される部分と制御素子が実装される部分とを一括はんだ付けすることが可能となる。

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・図１４においては二次巻線としての金属板４５ｂの厚さがｔ２であり、幅がＷ２である。これに対し、図１３に示すように二次巻線としての金属板４５ａの厚さは、ｔ２よりも厚いｔ１であり、幅がＷ２よりも狭いＷ１である。このように、図１４に比べて図１３に示すように巻線の小型化を図るようにしてもよい。つまり、金属板（４５ａ，４５ｂ）の厚さｔ１を厚くして幅Ｗ１を狭くすることにより巻枠を小さくして小型化を図ることができる。即ち、上コア６２における金属板によるパターンを入れるだけのスペースを狭くし巻枠を小さくすることにより小型化を図るようにしてもよい。

・貫通孔５４，５５に代わり切欠きを用いてもよい。つまり、多層基板には切欠きからなる開口部が形成されており、多層基板の一方の面には開口部に重なるように金属板が実装され、金属板には凸部が形成され、凸部が切欠き内に配置されている構成としてもよい。

・パワー素子として、例えば低ＯＮ抵抗ＭＯＳを使用することで低損失化を図る上で好ましい。
・一次側スイッチング素子としてパワーＭＯＳＦＥＴ以外にも、例えばＩＧＢＴ等を用いてもよい。

・金属板４５，４６，５０は銅板以外の金属板で構成してもよい。
・放熱シート３６ａ，３６ｂに代わり放熱グリスを用いてもよい。
・半導体装置は絶縁型ＤＣ−ＤＣコンバータ１０であったが、これに限るものではない。例えば、コンバータは、トランスの一次側の入力電圧を昇圧してトランスの二次側に出力する昇圧型であってもよい。また、ＤＣ−ＤＣコンバータに限ることなく他の機器に適用してもよい。

１０…絶縁型ＤＣ−ＤＣコンバータ、３０…アルミケース、３６ａ…放熱シート、３６ｂ…放熱シート、３７…パワー素子、３７ａ…樹脂部、３７ｂ…下面電極、３７ｃ…リード、３８…パワー素子、３８ａ…樹脂部、３８ｂ…下面電極、３８ｃ…リード、４０…多層基板、４１…巻回部、４５…金属板、５１…制御ＩＣ、５１ａ…樹脂部、５４…貫通孔、５５…貫通孔、５６…金属板、５６ａ…凸部、５７…金属板、５７ａ…凸部、１２０…絶縁層、１２１…絶縁層、１２２…絶縁層、１２３…パターン、１２４…パターン、１２５…パターン、１２５ａ…パターン、１２６…パターン、１２７…レジスト、１２８…レジスト。

Claims (4)

1. 複数の絶縁層と複数のパターンとを積層してなる多層基板と、
   前記多層基板に実装されるパワー素子と、
   前記パワー素子の熱を放熱する放熱部材と、
   を備える半導体装置であって、
   前記多層基板の表面には表面パターンを露出させる第１のレジストが形成されており、
   前記多層基板の裏面には裏面パターンを露出させる第２のレジストが形成されており、
   前記多層基板には表面から裏面にかけて貫通する貫通孔または切欠きからなる開口部が形成されており、
   前記多層基板の裏面パターンには前記開口部と重なる金属板が半田で実装され、
   前記パワー素子の一方の電極は前記表面パターンに半田で実装されるとともに前記パワー素子の他方の電極は前記金属板の実装パッドに対して半田で実装され、
   前記表面パターンまたは前記裏面パターンには前記パワー素子を制御する制御素子が半田で実装され、
   前記パワー素子と前記放熱部材とは前記金属板を介して熱的に繋がっていることを特徴とする半導体装置。
2. 前記金属板には凸部が形成され、前記凸部が前記開口部内に配置されていることを特徴とする請求項１に記載の半導体装置。
3. 前記金属板と前記放熱部材との間には放熱シートまたは放熱グリスが介在されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記多層基板の裏面にはトランスの二次巻線が配置され、前記多層基板の表面には前記トランスの一次巻線が配置されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。

Images