JP2017059770A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017059770A JP2017059770A JP2015185720A JP2015185720A JP2017059770A JP 2017059770 A JP2017059770 A JP 2017059770A JP 2015185720 A JP2015185720 A JP 2015185720A JP 2015185720 A JP2015185720 A JP 2015185720A JP 2017059770 A JP2017059770 A JP 2017059770A
- Authority
- JP
- Japan
- Prior art keywords
- well
- conductivity type
- semiconductor device
- forming
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
図2は、本発明の第1の実施形態に係る半導体装置100の構成を示す断面図である。半導体装置100は、N型の半導体基板10の表面に形成されたP型のPウェル12と、Pウェル12の内側に形成されたN型のNウェル14と、を含む所謂WELL in WELL構造を有する。
図5は、本発明の第2の実施形態に係る半導体装置100Aの構成を示す断面図である。半導体装置100Aは、N型の半導体基板10の表面に形成されたP型のPウェル12と、Pウェル12の内側に互いに離間して配置されたN型の複数のNウェル14と、を含む所謂WELL in WELL構造を有する。すなわち、本実施形態に係る半導体装置100Aにおいて、Nウェル14は、ラインとスペースとを繰り返すストライプ状のパターンを有する。
12 Pウェル
14 Nウェル
14A 凹部
16 N型半導体領域
20 素子分離部
31 エミッタ
32 コレクタコンタクト部32
33 ベースコンタクト部
41 エミッタ電極
42 コレクタ電極
100、100A 半導体装置
Claims (8)
- 第1の導電型を有する第1のウェルを含んで構成されるコレクタと、
前記第1のウェル内に設けられた前記第1の導電型とは異なる第2の導電型を有する第2のウェルを含んで構成されるベースと、
前記第2のウェルに形成された凹部の表面に設けられた前記第1の導電型を有するエミッタと、
を含む半導体装置。 - 第1の導電型を有する第1のウェルを含んで構成されるコレクタと、
前記第1のウェル内に設けられた前記第1の導電型とは異なる第2の導電型を有する複数の第2のウェルを含んで構成されるベースと、
前記複数の第2のウェルの各々に形成された凹部の各々の表面に設けられた前記第1の導電型を有するエミッタと、
を含む半導体装置。 - 前記第2のウェルは、表面からの深さ位置が深くなる程、不純物濃度が低下する濃度分布を有する
請求項1または請求項2に記載の半導体装置。 - 前記第1のウェルに設けられたMOSFETおよび前記第2のウェルに設けられたMOSFETの少なくとも一方を更に含む
請求項1から請求項3のいずれか1項に記載の半導体装置。 - 半導体基板に第1の導電型を有する第1のウェルを形成する工程と、
前記第1のウェル内に前記第1の導電型とは異なる第2の導電型を有する第2のウェルを形成する工程と、
前記第2のウェルの内側領域を含む前記半導体基板の表面の所定位置に絶縁体からなる素子分離部を形成する工程と、
前記第2のウェルの内側領域に形成された前記素子分離部を除去することにより、前記第2のウェルの内側領域に凹部を形成する工程と、
前記凹部の表面に前記第1の導電型を有するエミッタを形成する工程と、
を含む半導体装置の製造方法。 - 前記第1のウェルの表面に、前記第1のウェルの不純物濃度よりも高い不純物濃度の第1の導電型を有するコレクタコンタクト部を形成する工程と、
前記第2のウェルの表面に、前記第2のウェルの不純物濃度よりも高い不純物濃度の第2の導電型を有するベースコンタクト部を形成する工程と、
を更に含む
請求項5に記載の製造方法。 - 半導体基板に第1の導電型を有する第1のウェルを形成する工程と、
前記第1のウェル内に前記第1の導電型とは異なる第2の導電型を有する複数の第2のウェルを形成する工程と、
前記複数の第2のウェルの各々の内側領域を含む前記半導体基板の表面の所定位置に絶縁体からなる素子分離部を形成する工程と、
前記複数の第2のウェルの各々の内側領域に形成された前記素子分離部の各々を除去することにより、前記複数の第2のウェルの各々の内側領域にそれぞれ凹部を形成する工程と、
前記凹部の各々の表面に前記第1の導電型を有するエミッタを形成する工程と、
を含む半導体装置の製造方法。 - 前記第1のウェル内に、前記複数の第2のウェルに接する前記第2の導電型を有する半導体領域を形成する工程と、
前記半導体領域の表面に前記半導体領域の不純物濃度よりも高い不純物濃度の第2の導電型を有するベースコンタクト部を形成する工程と、
前記第1のウェルの表面に、前記第1のウェルの不純物濃度よりも高い不純物濃度の第1の導電型を有するコレクタコンタクト部を形成する工程と、
を更に含む
請求項7に記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015185720A JP6619187B2 (ja) | 2015-09-18 | 2015-09-18 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015185720A JP6619187B2 (ja) | 2015-09-18 | 2015-09-18 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017059770A true JP2017059770A (ja) | 2017-03-23 |
JP6619187B2 JP6619187B2 (ja) | 2019-12-11 |
Family
ID=58391752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015185720A Active JP6619187B2 (ja) | 2015-09-18 | 2015-09-18 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6619187B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088271A (ja) * | 1994-06-17 | 1996-01-12 | Sony Corp | バイポーラトランジスタのエミッタ構造およびその製造方法 |
JPH08162472A (ja) * | 1994-12-02 | 1996-06-21 | Mitsubishi Electric Corp | バイポーラトランジスタ,バイポーラトランジスタを有する半導体装置およびその製造方法 |
JP2003142613A (ja) * | 2001-11-07 | 2003-05-16 | Denso Corp | 半導体装置の製造方法および半導体装置 |
JP2004207438A (ja) * | 2002-12-25 | 2004-07-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2015
- 2015-09-18 JP JP2015185720A patent/JP6619187B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088271A (ja) * | 1994-06-17 | 1996-01-12 | Sony Corp | バイポーラトランジスタのエミッタ構造およびその製造方法 |
JPH08162472A (ja) * | 1994-12-02 | 1996-06-21 | Mitsubishi Electric Corp | バイポーラトランジスタ,バイポーラトランジスタを有する半導体装置およびその製造方法 |
JP2003142613A (ja) * | 2001-11-07 | 2003-05-16 | Denso Corp | 半導体装置の製造方法および半導体装置 |
JP2004207438A (ja) * | 2002-12-25 | 2004-07-22 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6619187B2 (ja) | 2019-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5519140B2 (ja) | 半導体装置及びその製造方法 | |
JP5703790B2 (ja) | 半導体装置及びその製造方法 | |
KR20140011289A (ko) | 낮은 임계 전압 금속 산화물 반도체 | |
KR100832716B1 (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
US8232157B2 (en) | Semiconductor device and method of manufacturing the same | |
US8372723B2 (en) | Bipolar device having buried contacts | |
JP2012238741A (ja) | 半導体装置及びその製造方法 | |
JP6619187B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4744103B2 (ja) | 抵抗素子を含む半導体装置及びその製造方法 | |
US8507339B2 (en) | BiCMOS device | |
JP2010177273A (ja) | 半導体装置の製造方法 | |
KR101009395B1 (ko) | 이미지 센서의 트랜지스터 및 그 제조 방법 | |
US20070090412A1 (en) | Semiconductor device | |
KR100818892B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
US20150270268A1 (en) | Semiconductor device | |
US6905935B1 (en) | Method for fabricating a vertical bipolar junction transistor | |
KR100442785B1 (ko) | 바이-씨모스 트랜지스터 제조방법 | |
JP2015005639A (ja) | 半導体装置 | |
JP2009295654A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009088449A (ja) | 半導体装置およびその製造方法 | |
US20120241870A1 (en) | Bipolar junction transistor with surface protection and manufacturing method thereof | |
JP5562628B2 (ja) | 半導体装置の製造方法 | |
JP2013172085A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009016503A (ja) | 半導体装置 | |
JP2008205055A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6619187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |