JP2017050392A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2017050392A
JP2017050392A JP2015172187A JP2015172187A JP2017050392A JP 2017050392 A JP2017050392 A JP 2017050392A JP 2015172187 A JP2015172187 A JP 2015172187A JP 2015172187 A JP2015172187 A JP 2015172187A JP 2017050392 A JP2017050392 A JP 2017050392A
Authority
JP
Japan
Prior art keywords
layer
refractive index
light emitting
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015172187A
Other languages
English (en)
Other versions
JP6694650B2 (ja
Inventor
伊藤 洋平
Yohei Ito
洋平 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015172187A priority Critical patent/JP6694650B2/ja
Publication of JP2017050392A publication Critical patent/JP2017050392A/ja
Application granted granted Critical
Publication of JP6694650B2 publication Critical patent/JP6694650B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】光取り出し効率を向上できる半導体発光素子を提供する。【解決手段】半導体発光素子30は、基板2と、基板2上の金属層3と、金属層3上に形成され、発光層8、発光層8に対して基板2側に配置されたp型半導体層9、および発光層8に対して基板2の反対側に配置されたn型半導体層10を含むAlInGaP系半導体積層構造5と、金属層3とAlInGaP系半導体積層構造5との間の屈折率naを有する透光導電層4と、透光導電層4とAlInGaP系半導体積層構造5との間の絶縁層31であって、屈折率naよりも高い屈折率nbを有する絶縁層31とを含み、透光導電層4は、絶縁層31を貫通してp型半導体層9に接続されたコンタクト部32を含む。【選択図】図5

Description

本発明は、半導体発光素子に関する。
特許文献1の発光ダイオードは、支持基板の一面にオーミックコンタクト層、第2金属層、第1金属層、絶縁層、p型コンタクト層、p型クラッド層、MQW(Multiple Quantum Well :多重量子井戸)活性層、n型クラッド層およびn型コンタクト層がこの順に積層された半導体層を有すると共に、ODR構造を有している。すなわち、p型コンタクト層と第1金属層との間の絶縁層の一部領域にはコンタクト部が埋設されており、これにより第1金属層とp型コンタクト層とが電気的に接続されている。支持基板の裏面にはp側電極が、またn型コンタクト層上にはリング状のn側電極がそれぞれ設けられている。
特開2007−221029号公報
特許文献1の発明では、ODR構造によって光取り出し効率の向上を図っているものの、未だ光取り出し効率を低下させる要因が残っている。たとえば、ODR構造のコンタクト部がAuZnからなり、その接続対象であるp型コンタクト層がAlGaInP系半導体からなるため、それらの接合部が共晶部となる。当該共晶部は光を吸収する性質を有するため、金属層における光の反射率が低下し、その結果、光取り出し効率の低下を招く。
本発明の目的は、従来に比べて光取り出し効率を向上できる半導体発光素子を提供することである。
本発明の一実施形態に係る半導体発光素子は、基板と、前記基板上の金属層と、前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、前記金属層と前記半導体層との間の透光導電層であって、少なくとも、屈折率nを有する第1部分と、当該第1部分に対して前記金属層側に配置され、当該屈折率nよりも低い屈折率nを有する第2部分とを含む透光導電層とを含む。
この構成によれば、半導体層から金属層へ向かうにしたがって、透光導電層の屈折率が第1部分および第2部分の順に段階的に小さくなっているので、半導体層に近い部分の屈折率を半導体層の屈折率に近づけることができる。これにより、半導体層と透光導電層との界面での屈折率差を小さくできるので、発光層で発生して金属層へ向かう光が透光導電層への入射前に反射することを抑制することができる。そのため、透光導電層における光の透過率が向上し、金属層での反射率を向上させることができる。しかも、相対的に屈折率が低い第2部分が金属層側に配置されているため、金属層で反射した光が透光導電層を通過する際、第2部分から第1部分への入射は、屈折率が小さい媒質から大きい媒質への進入となる。したがって、第1部分と第2部分との境界部で金属層側に再度反射して戻ってくることを抑制することもできる。その結果、半導体発光素子の光取り出し効率を向上させることができる。
本発明の一実施形態に係る半導体発光素子において、前記第1部分は、前記屈折率nを有する第1透光導電層であり、前記第2部分は、前記屈折率nを有する第2透光導電層であってもよい。
本発明の一実施形態に係る半導体発光素子において、前記第1透光導電層および前記第2透光導電層は、ITO(酸化インジウムスズ)、ZnO(酸化亜鉛)およびIZO(酸化インジウム亜鉛)の組み合わせからなっていてもよい。
本発明の一実施形態に係る半導体発光素子において、前記第1導電型層は、前記透光導電層に接続され、前記屈折率nよりも高い屈折率nを有するコンタクト層を含んでいてもよい。
この場合、第1導電型のコンタクト層から透光導電層の第1部分を経て第2部分へ向かって、屈折率がn>n>nの関係になっており、第1部分が、コンタクト層と第2部分との間の屈折率差を補う屈折率緩和部として機能する。
また、本発明の他の実施形態に係る半導体発光素子は、基板と、前記基板上の金属層と、前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、前記金属層と前記半導体層との間の屈折率nを有する透光導電層と、前記透光導電層と前記半導体層との間の絶縁層であって、当該屈折率nよりも高い屈折率nを有する絶縁層とを含み、前記透光導電層は、前記絶縁層を貫通して前記第1導電型層に接続されたコンタクト部を含む。
この構成によれば、絶縁層が、半導体層と透光導電層との間の屈折率差を補う屈折率緩和部として機能するので、半導体層に近い部分の屈折率を半導体層の屈折率に近づけることができる。これにより、発光層で発生して金属層へ向かう光が透光導電層への入射前に反射することを抑制することができる。また、透光導電層のコンタクト部と第1導電型層との接合が共晶接合とならないため、当該接合部において光が吸収されることを抑制することができる。そのため、透光導電層における光の透過率が向上し、金属層での反射率を向上させることができる。
しかも、相対的に屈折率が低い透光導電層が金属層側に配置されているため、金属層で反射した光が透光導電層および絶縁層を通過する際に、透光導電層と絶縁層との界面で金属層側に再度反射して戻ってくることを抑制することもできる。さらに、コンタクト部を利用して半導体層に透光導電層を選択的に接続しているので、コンタクト部の配列形態を調節することによって、半導体層の面内に万遍なく電流を流すことができる。その結果、半導体発光素子の光取り出し効率を向上させることができる。
本発明の他の実施形態に係る半導体発光素子において、前記第1導電型層は、前記コンタクト部に接続され、前記絶縁層の屈折率nよりも高い屈折率nを有するコンタクト層を含んでいてもよい。
この場合、第1導電型のコンタクト層から絶縁層を経て透光導電層へ向かって、屈折率がn>n>nの関係になっており、絶縁層が、コンタクト層と透光導電層との間の屈折率差を補う屈折率緩和部として機能する。
本発明の他の実施形態に係る半導体発光素子において、前記透光導電層は、前記半導体層から前記金属層へ向かうにしたがって段階的に小さくなる屈折率を有していてもよい。
この構成によれば、絶縁層に近い部分の屈折率を絶縁層の屈折率に近づけることができるので、絶縁層と透光導電層との界面での屈折率差を小さくできる。これにより、当該界面での反射を抑制できるので、透光導電層における光の透過率を一層向上することができる。
本発明の他の実施形態に係る半導体発光素子において、前記絶縁層は、SiN膜を含んでいてもよく、その場合、前記SiN膜は、前記半導体層から前記金属層へ向かうにしたがって段階的に小さくなる屈折率を有していてもよい。
本発明の他の実施形態に係る半導体発光素子において、前記透光導電層は、ITO(酸化インジウムスズ)を含んでいてもよい。
本発明の他の実施形態に係る半導体発光素子において、前記絶縁層が、1.9〜2.2の屈折率および3000Å〜3500Åの厚さを有するSiN膜の単層膜からなり、前記透光導電層が、550Å〜650Åの厚さを有するITOの単層膜からなっていてもよい。
このような組み合わせによって、たとえば500nm〜900nmの波長帯域の光の反射率を向上させることができる。
本発明の他の実施形態に係る半導体発光素子において、前記コンタクト部は、前記基板の面内に離散的に配列された複数のコンタクト部を含んでいてもよい。
また、本発明の一実施形態および他の実施形態に係る半導体発光素子では、以下の構成であってもよい。
たとえば、前記コンタクト層は、p型のGaPを含んでいてもよく、前記p型のGaPは、不純物として炭素を含んでいてもよい。
また、前記金属層は、Auを含んでいてもよく、前記基板は、シリコン基板を含んでいてもよい。
また、前記半導体発光素子は、前記半導体層上の表面電極を含んでいてもよく、前記基板の裏面上の裏面電極を含んでいてもよい。
また、前記半導体層の表面は、微細な凹凸形状に形成されていてもよい。
図1は、本発明の一実施形態に係る半導体発光素子を示す平面図である。 図2は、図1のII−II線に沿う断面図である。 図3Aは、図1および図2の半導体発光素子の製造工程を示す図である。 図3Bは、図3Aの次の工程を示す図である。 図3Cは、図3Bの次の工程を示す図である。 図3Dは、図3Cの次の工程を示す図である。 図3Eは、図3Dの次の工程を示す図である。 図3Fは、図3Eの次の工程を示す図である。 図3Gは、図3Fの次の工程を示す図である。 図3Hは、図3Gの次の工程を示す図である。 図3Iは、図3Hの次の工程を示す図である。 図4は、本発明の他の実施形態に係る半導体発光素子を示す平面図である。 図5は、図4のV−V線に沿う断面図である。 図6Aは、図4および図5の半導体発光素子の製造工程を示す図である。 図6Bは、図6Aの次の工程を示す図である。 図6Cは、図6Bの次の工程を示す図である。 図6Dは、図6Cの次の工程を示す図である。 図6Eは、図6Dの次の工程を示す図である。 図6Fは、図6Eの次の工程を示す図である。 図6Gは、図6Fの次の工程を示す図である。 図6Hは、図6Gの次の工程を示す図である。 図6Iは、図6Hの次の工程を示す図である。 図6Jは、図6Iの次の工程を示す図である。 図7は、図1および図2の半導体発光素子の変形例を示す図である。 図8は、図5に示す絶縁層の変形例を示す図である。 図9は、本発明の効果を説明するためのグラフである。 図10は、本発明の効果を説明するためのグラフである。 図11は、本発明の効果を説明するためのグラフである。 図12は、本発明の効果を説明するためのグラフである。 図13は、本発明の効果を説明するためのグラフである。 図14は、本発明の効果を説明するためのグラフである。 図15は、本発明の効果を説明するためのグラフである。 図16は、本発明の効果を説明するためのグラフである。 図17は、比較例に係る半導体発光素子の構造を示す図である。 図18は、参考例に係る半導体発光素子の構造を示す図である。 図19は、実施例、比較例および参考例の輝度を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体発光素子1を示す平面図である。図2は、図1のII−II線に沿う断面図である。
この半導体発光素子1は、基板2と、基板2上の金属層3と、金属層3上の透光導電層4と、透光導電層4上の本発明の半導体層の一例としてのAlInGaP系半導体積層構造5と、基板2の裏面(AlInGaP系半導体積層構造5と反対側の表面)に接触するように形成されたp側電極6(裏面電極)と、AlInGaP系半導体積層構造5の表面に接触するように形成されたn側電極7(表面電極)とを含む。
基板2は、この実施形態では、シリコン基板で構成されている。むろん、基板2は、たとえば、GaAs(ガリウム砒素)、GaP(リン化ガリウム)等の半導体基板で構成されていてもよい。基板2は、この実施形態では、図1に示すように平面視略正方形状に形成されているが、基板2の平面形状は特に制限されず、たとえば、平面視長方形状であってもよい。また、基板2の厚さは、たとえば、150μm程度であってもよい。
金属層3は、この実施形態では、AuまたはAuを含む合金で構成されている。金属層3は、Au層およびAu合金層それぞれの単層であってもよいし、これらの層および他の金属層が複数積層された層であってもよい。金属層3は、複数の積層構造である場合、少なくとも透光導電層4との接触面がAu層またはAu合金層(たとえば、AuBeNi等)で構成されていることが好ましい。一例として、(透光導電層4側)Au/Mo/Au/Ti(基板2側)で示される積層構造が挙げられる。さらに、金属層3は、金属層3を構成する複数の金属材料間に明瞭な境界が形成されず、当該複数の金属材料が、たとえば基板2側から順々に分布して構成されていてもよい。一方、この実施形態では、金属層3は、後述するように、成長基板24(後述)と基板2との貼り合わせによって第1金属層26(後述)と第2金属層27(後述)とが接合して形成されるものである。したがって、金属層3を構成するAu層の厚さ方向途中に、当該貼り合わせ工程の際に生じる貼り合わせ面に起因する境界が存在していてもよい。
金属層3は、基板2の表面全域を覆うように形成されている。また、金属層3の(総)厚さは、たとえば、0.5μm程度であってもよい。
透光導電層4は、少なくとも、屈折率nを有する第1部分と、当該第1部分に対して金属層3側に配置され、当該屈折率nよりも低い屈折率nを有する第2部分とを含む。この実施形態では、当該第1部分の一例としての第1透光導電層41(屈折率n)と、当該第2部分の一例としての第2透光導電層42(屈折率n)との2層構造で構成されている。透光導電層4は、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって屈折率が段階的に小さくなる構成であれば、たとえば、第2透光導電層42と金属層3との間に、さらに、第3透光導電層(屈折率n<屈折率n)、第4透光導電層(屈折率n<屈折率n)・・・第n透光導電層(屈折率n<屈折率nn−1)を含んでいてもよい。
第1透光導電層41および第2透光導電層42は、たとえば、ITO(酸化インジウムスズ)、ZnO(酸化亜鉛)およびIZO(酸化インジウム亜鉛)の組み合わせからなっていてもよい。これらの材料の屈折率は、たとえば、ITO=1.7〜2.3、ZnO=2.0およびIZO=1.9〜2.4である。組み合わせとしては、たとえば、第1透光導電層41がZnOであり、第2透光導電層42がITOであってもよい。これにより、金属層3と透光導電層4との界面をAu/ITO界面とすることができるため、金属層3と透光導電層4との密着力を十分に確保することができる。
また、透光導電層4は、金属層3の表面全域を覆うように形成されている。また、透光導電層4の(総)厚さは、たとえば、600Å程度であってもよい。
AlInGaP系半導体積層構造5は、発光層8と、p型半導体層9と、n型半導体層10とを含む。p型半導体層9は発光層8に対して基板2側に配置されており、n型半導体層10は発光層8に対してn側電極7側に配置されている。こうして、発光層8が、p型半導体層9およびn型半導体層10によって挟持されていて、ダブルヘテロ接合が形成されている。発光層8には、n型半導体層10から電子が注入され、p型半導体層9から正孔が注入される。これらが発光層8で再結合することによって、光が発生するようになっている。
p型半導体層9は、基板2側から順に、p型GaPコンタクト層11(たとえば0.3μm厚)、p型GaPウィンドウ層12(たとえば1.0μm厚)およびp型AlInPクラッド層13(たとえば0.8μm厚)を積層して構成されている。一方、n型半導体層10は、発光層8の上に、順に、n型AlInPクラッド層14(たとえば0.8μm厚)、n型AlInGaPウィンドウ層15(たとえば1.8μm厚)およびn型GaAsコンタクト層16(たとえば0.3μm厚)を積層して構成されている。
p型GaPコンタクト層11およびn型GaAsコンタクト層16は、それぞれp側電極6およびn側電極7とのオーミックコンタクトをとるための低抵抗層である。p型GaPコンタクト層11は、GaPにたとえばp型ドーパントとしてのC(カーボン)を高濃度にドープ(ドーピング濃度は、たとえば、2.0×1019cm−3)することによってp型半導体とされている。C(カーボン)をドーパントとして含むGaPであれば、透光導電層4の材料として使用されるITOと良好なオーミックコンタクトが得られる。また、n型GaAsコンタクト層16は、GaAsにたとえばn型ドーパントとしてのSiを高濃度にドープ(ドーピング濃度は、たとえば、1.0×1018cm−3)することによってn型半導体層とされている。
p型GaPウィンドウ層12は、GaPにたとえばp型ドーパントとしてのMgをドープ(ドーピング濃度は、たとえば、2.0×1018cm−3)することによってp型半導体とされている。一方、n型AlInGaPウィンドウ層15は、AlInGaPにたとえばn型ドーパントとしてのSiをドープ(ドーピング濃度は、たとえば、1.0×1018cm−3)することによってn型半導体層とされている。
p型AlInPクラッド層13は、AlInPにたとえばp型ドーパントとしてのMgをドープ(ドーピング濃度は、たとえば、5.0×1017cm−3)することによってp型半導体とされている。一方、n型AlInPクラッド層14は、AlInPにn型ドーパントとしてのSiをドープ(ドーピング濃度は、たとえば、5.0×1017cm−3)することによってn型半導体層とされている。
発光層8は、たとえばInGaPを含むMQW(multiple-quantum well)構造(多重量子井戸構造)を有しており、電子と正孔とが再結合することによって光が発生し、その発生した光を増幅させるための層である。
発光層8は、この実施形態では、InGaP層からなる量子井戸層(たとえば5nm厚)とAlInGaP層からなる障壁層(たとえば4nm厚)とを交互に複数周期繰り返し積層して構成された多重量子井戸(MQW:Multiple-Quantum Well)構造を有している。この場合に、InGaPからなる量子井戸層は、Inの組成比が5%以上とされることによって、バンドギャップが比較的小さくなり、AlInGaPからなる障壁層は、バンドギャップが比較的大きくなる。たとえば、量子井戸層(InGaP)と障壁層(AlInGaP)とは交互に10〜40周期繰り返し積層されており、これにより、多重量子井戸構造の発光層8が構成されている。発光波長は、量子井戸層のバンドギャップに対応しており、バンドギャップの調整は、Inの組成比を調整することによって行うことができる。Inの組成比を大きくするほど、バンドギャップが小さくなり、発光波長が大きくなる。この実施形態では、発光波長は、量子井戸層(InGaP層)におけるInの組成を調整することによって、610nm〜680nm(たとえば625nm)とされている。
図1および図2に示すように、AlInGaP系半導体積層構造5は、その一部が除去されることによって、メサ部17を形成している。より具体的には、AlInGaP系半導体積層構造5の表面から、n型半導体層10、発光層8およびp型半導体層9の一部がAlInGaP系半導体積層構造5の全周に亘ってエッチング除去され、横断面視略四角形状のメサ部17が形成されている。メサ部17の形状は、断面視略四角形状に限らず、たとえば台形状であってもよい。これにより、p型半導体層9のp型GaPウィンドウ層12およびこれよりも基板2側の層が、メサ部17から横方向に引き出された引き出し部18を構成している。図1に示すように、平面視において、メサ部17は引き出し部18に取り囲まれている。
メサ部17の表面には、この実施形態では、微細な凹凸形状19が形成されている。この微細な凹凸形状19によって、AlInGaP系半導体積層構造5から取り出される光を拡散させることができる。この実施形態では、後述するようにn型GaAsコンタクト層16がn側電極7の形状に合わせて選択的に除去されることによってn型AlInGaPウィンドウ層15が露出しており、この露出面に微細な凹凸形状19が形成されている。なお、図1では、明瞭化のため微細な凹凸形状19を省略している。
裏面電極としてのp側電極6は、この実施形態では、AuまたはAuを含む合金で構成されている。具体的には、(基板2側)Ti/Au/Mo/Auで示される積層構造であってもよい。また、p側電極6は、基板2の裏面全域を覆うように形成されている。
表面電極としてのn側電極7は、この実施形態では、AuまたはAuを含む合金で構成されている。具体的には、(AlInGaP系半導体積層構造5側)Au/Ge/Ni/Auで示される積層構造であってもよい。
また、n側電極7は、パッド電極部20と、当該パッド電極部20の周囲に一定の領域を区画するようにパッド電極部20から選択的に枝状に延びる枝状電極部21とを一体的に含む。この実施形態では、平面視において、パッド電極部20がメサ部17の略中央に配置されており、当該パッド電極部20とメサ部17の4つの隅のそれぞれとの間に包囲領域22A,22B,22C,22Dを区画するように枝状電極部21が形成されている。各包囲領域22A〜22Dは、パッド電極部20からメサ部17の各周縁に向かって十字状に延びる枝状電極部21Aと、当該十字型の枝状電極部21に交差してメサ部17の各周縁に沿って延びる枝状電極部21Bと、パッド電極部20によって取り囲まれている。一方、包囲領域22A〜22Dを除く枝状電極部21Bの外側の領域は、メサ部17の外周領域23となっている。
そして、この実施形態では、n型GaAsコンタクト層16がn側電極7と同じ形状を有していることから、包囲領域22A〜22Dおよび外周領域23にn型AlInGaPウィンドウ層15が露出している。
図3A〜図3Iは、図1および図2の半導体発光素子1の製造工程を工程順に示す図である。
半導体発光素子1を製造するには、たとえば図3Aに示すように、GaAs等からなる成長基板24上に、エピタキシャル成長によってAlInGaP系半導体積層構造5が形成される。成長方法は、たとえば、分子線エピタキシャル成長法、有機金属気相成長法等、公知の成長方法を適用できる。この段階では、AlInGaP系半導体積層構造5は、成長基板24の側から順に、n型AlInGaPエッチングストップ層25、n型GaAsコンタクト層16、n型AlInGaPウィンドウ層15、n型AlInPクラッド層14、発光層8、p型AlInPクラッド層13、p型GaPウィンドウ層12およびp型GaPコンタクト層11を含んでいる。AlInGaP系半導体積層構造5の形成後、たとえば蒸着法によって、透光導電層4が形成される。
次に、図3Bに示すように、たとえば蒸着法によって、透光導電層4上に第1金属層26(たとえば1.7μm厚)が形成される。第1金属層26は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。
次の工程は、成長基板24と基板2との貼り合わせ工程である。貼り合わせ工程では、成長基板24上の第1金属層26と基板2上の第2金属層27とが接合される。第2金属層27は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。この第2金属層27は、貼り合わせ前に、たとえば蒸着法によって、基板2の表面(前述のp側電極6が形成される面の反対面)に形成されたものである。
より具体的には、図3Cに示すように、第1および第2金属層26,27同士を向い合せた状態で成長基板24と基板2とを重ね合わせ、第1および第2金属層26,27を接合する。第1および第2金属層26,27の接合は、たとえば熱圧着によって行ってもよい。熱圧着の条件は、たとえば、温度が250℃〜700℃、好ましくは約300℃〜400℃であり、圧力が10MPa〜20MPaであってもよい。この接合によって、図3Dに示すように、第1および第2金属層26,27が合わさって金属層3が形成される。
次に、図3Dに示すように、たとえばウエットエッチングによって、成長基板24が除去される。ここで、AlInGaP系半導体積層構造5の最表面にn型AlInGaPエッチングストップ層25が形成されていることから、当該ウエットエッチングの際に、半導体発光素子1の特性に寄与するn型GaAsコンタクト層16やn型AlInGaPウィンドウ層15等に影響を与えなくて済む。その後、n型AlInGaPエッチングストップ層25も除去される。
次の工程は、n側電極7の形成工程である。この実施形態では、リフトオフ法によってn側電極7が形成される。より具体的には、図3Eに示すように、まず、n側電極7の電極パターンと同一パターンの開口を有するレジスト28が、n型GaAsコンタクト層16上に形成される。次に、たとえば蒸着法によって、AlInGaP系半導体積層構造5上に電極材料膜29が積層される。
次に、図3Fに示すように、レジスト28上の電極材料膜29が、レジスト28と共に除去される。これにより、n型GaAsコンタクト層16上に残った電極材料膜29からなるn側電極7が形成される。その後、n側電極7から露出するn型GaAsコンタクト層16がエッチングによって除去される。これにより、n側電極7以外の部分にn型AlInGaPウィンドウ層15が露出することになる。
次に、図3Gに示すように、たとえばフロスト処理(ウエットエッチング)等によって、n型AlInGaPウィンドウ層15の表面に微細な凹凸形状19が形成される。なお、フロスト処理は、ドライエッチングによって行ってもよい。
次に、図3Hに示すように、AlInGaP系半導体積層構造5の周縁部が選択的に除去されることによって、メサ部17および引き出し部18が形成される。メサ部17および引き出し部18の形成は、たとえば、ウエットエッチングによって行ってもよい。
次に、図3Iに示すように、たとえば蒸着法によって、基板2の裏面にp側電極6が形成される。以上の工程を経て、半導体発光素子1が得られる。
以上、この半導体発光素子1によれば、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって、透光導電層4の屈折率が第1透光導電層41(屈折率n)および第2透光導電層42(屈折率n<n)の順に段階的に小さくなっているので、AlInGaP系半導体積層構造5に近い部分の屈折率をAlInGaP系半導体積層構造5の屈折率に近づけることができる。
より具体的には、たとえば図2において、透光導電層4をITO(たとえば屈折率nITO=1.89)の単層膜で構成した場合、透光導電層4とp型GaPコンタクト層11(たとえば屈折率nGaP=3.4)との屈折率差(nGaP−nITO)が1.51となる。一方で、この実施形態のように、ITOとGaPとの間の屈折率差を補う屈折率緩和層として、たとえばIZO(たとえば屈折率nIZO=2.4)をITOとGaPとの間に挿入することによって、各層の界面での屈折率差を小さくすることができる。たとえば、IZOを挿入することで、GaP/IZO界面の屈折率差(nGaP−nIZO)を1.0にでき、IZO/ITO界面の屈折率差(nIZO−nITO)を0.51にでき、いずれの場合もGaP/ITO界面を形成した場合に比べて、屈折率差が小さくなっている。これにより、発光層8で発生して金属層3へ向かう光がAlInGaP系半導体積層構造5から透光導電層4へ入射するときに反射することを抑制することができる。そのため、透光導電層4における光の透過率が向上し、金属層3での反射率を向上させることができる。
しかも、相対的に屈折率が低い第2透光導電層42が金属層3側に配置されているため、金属層3で反射した光が透光導電層4を通過する際、第2透光導電層42から第1透光導電層41への入射は、屈折率が小さい媒質から大きい媒質への進入となる。したがって、第1透光導電層41と第2透光導電層42との界面で金属層3側に再度反射して戻ってくることを抑制することもできる。その結果、半導体発光素子1の光取り出し効率を向上させることができる。
なお、上記では、透光導電層4として互いに異なる材料を用いることで屈折率差を設ける例を示した。しかし、ITO、ZnOおよびIZOは、その組成、成膜方法、結晶構造等によって屈折率を変化させることができるので、第1および第2透光導電層41,42として、互いに屈折率が異なる同一材料を用いることもできる。たとえば、屈折率nITOが2.3のITOを第1透光導電層41として使用し、屈折率nITOが1.89のITOを第2透光導電層42として使用してもよい。
図4は、本発明の他の実施形態に係る半導体発光素子30を示す平面図である。図5は、図4のV−V線に沿う断面図である。図4および図5において、前述の図1および図2に示された要素と同じ要素については同一の参照符号を付し、その説明を省略する。
半導体発光素子30では、透光導電層4とAlInGaP系半導体積層構造5との間に絶縁層31が配置されている。
絶縁層31は、この実施形態では、透光導電層4の屈折率nよりも高い屈折率nを有する絶縁材料で構成されている。具体的には、絶縁層31は、SiN膜からなっていてもよく、この実施形態では、絶縁層31はSiNの単層膜で構成されている。SiNの屈折率は、たとえば、SiN膜を成膜するときのガス流量を変えることで簡単に制御できる。たとえば、SiH、NHおよびNを使用してSiN膜を成膜する場合、Siの供給源であるSiHガスの流量を増やせば屈折率を上げることができ、SiHガスの流量を減らせば屈折率を下げることができる。これにより、SiNの屈折率を、たとえば、1.85〜2.4の範囲に制御することができる。すなわち、当該絶縁層31と金属層3との間の透光導電層4の屈折率nを考慮して、絶縁層31の屈折率を調節すればよい。
一方、絶縁層31によって透光導電層4とAlInGaP系半導体積層構造5との間が隔てられることから、透光導電層4は、絶縁層31を貫通するコンタクトホール33を介してp型GaPコンタクト層11に接続されたコンタクト部32を有している。これにより、半導体発光素子30には、ODR(Omni-Directional-Reflector)構造が形成されている。
コンタクト部32は、図4に示すように、基板2の面内に離散的に配列されている。たとえば、平面視四角形状のメサ部17内に行列状に配列されていてもよい。
この実施形態では、一対の枝状電極部21Bの外側の各外周領域23に、複数のコンタクト部32からなる外側列321が一列ずつ設けられている。各外側列321において、コンタクト部32は、枝状電極部21Bとの間に等しい間隔を保って枝状電極部21Bに沿って配列されている。
一方、一対の枝状電極部21Bの内側の包囲領域22A〜22Dには、複数のコンタクト部32からなる内側列322が設けられている。内側列322は、たとえば、外側列321と平行に複数列設けられている。この実施形態では、包囲領域22Aと包囲領域22Dとの間を跨るように二列形成され、包囲領域22Bと包囲領域22Cとの間を跨るように二列形成されている。
また、各コンタクト部32は、図5に示すように、AlInGaP系半導体積層構造5に向かうにしたがって先が窄まる断面視テーパ形状であってもよい。
また、透光導電層4は、この実施形態では、ITO、ZnOまたはIZOの単層膜で構成されている。たとえば、絶縁層31および透光導電層4の好ましい組み合わせとしては、絶縁層31が、1.9〜2.2の屈折率nおよび3000Å〜3500Åの厚さを有するSiN膜の単層膜からなり、透光導電層4が、550Å〜650Åの厚さを有するITOの単層膜からなることが挙げられる。このような組み合わせによって、たとえば500nm〜900nmの波長帯域の光の反射率を向上させることができる。むろん、透光導電層4は、絶縁層31よりも低い屈折率を有する範囲内では、前述の実施形態のように、少なくとも、屈折率nを有する第1部分と、当該第1部分に対して金属層3側に配置され、当該屈折率nよりも低い屈折率nを有する第2部分とを含んでいてもよい。つまり、透光導電層4は、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって段階的に小さくなる屈折率を有していてもよい。
図6A〜図6Jは、図4および図5の半導体発光素子30の製造工程を工程順に示す図である。
半導体発光素子30を製造するには、たとえば図6Aに示すように、GaAs等からなる成長基板24上に、エピタキシャル成長によってAlInGaP系半導体積層構造5が形成される。成長方法は、たとえば、分子線エピタキシャル成長法、有機金属気相成長法等、公知の成長方法を適用できる。この段階では、AlInGaP系半導体積層構造5は、成長基板24の側から順に、n型AlInGaPエッチングストップ層25、n型GaAsコンタクト層16、n型AlInGaPウィンドウ層15、n型AlInPクラッド層14、発光層8、p型AlInPクラッド層13、p型GaPウィンドウ層12およびp型GaPコンタクト層11を含んでいる。AlInGaP系半導体積層構造5の形成後、たとえばCVD法によって、絶縁層31が形成される。その後、絶縁層31が選択的にエッチングされることによってコンタクトホール33が形成される。
次に、図6Bに示すように、たとえば蒸着法によって、絶縁層31上に透光導電層4が形成される。透光導電層4はコンタクトホール33に入り込み、p型GaPコンタクト層11に接続される。
次に、図6Cに示すように、たとえば蒸着法によって、透光導電層4上に第1金属層26(たとえば1.7μm厚)が形成される。第1金属層26は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。
次の工程は、成長基板24と基板2との貼り合わせ工程である。貼り合わせ工程では、成長基板24上の第1金属層26と基板2上の第2金属層27とが接合される。第2金属層27は、AuまたはAuを含む合金で構成されており、少なくとも最表面がAu層で構成されている。この第2金属層27は、貼り合わせ前に、たとえば蒸着法によって、基板2の表面(前述のp側電極6が形成される面の反対面)に形成されたものである。
より具体的には、図6Dに示すように、第1および第2金属層26,27同士を向い合せた状態で成長基板24と基板2とを重ね合わせ、第1および第2金属層26,27を接合する。第1および第2金属層26,27の接合は、たとえば熱圧着によって行ってもよい。熱圧着の条件は、たとえば、温度が250℃〜700℃、好ましくは約300℃〜400℃であり、圧力が10MPa〜20MPaであってもよい。この接合によって、図6Eに示すように、第1および第2金属層26,27が合わさって金属層3が形成される。
次に、図6Eに示すように、たとえばウエットエッチングによって、成長基板24が除去される。ここで、AlInGaP系半導体積層構造5の最表面にn型AlInGaPエッチングストップ層25が形成されていることから、当該ウエットエッチングの際に、半導体発光素子30の特性に寄与するn型GaAsコンタクト層16やn型AlInGaPウィンドウ層15等に影響を与えなくて済む。その後、n型AlInGaPエッチングストップ層25も除去される。
次の工程は、n側電極7の形成工程である。この実施形態では、リフトオフ法によってn側電極7が形成される。より具体的には、図6Fに示すように、まず、n側電極7の電極パターンと同一パターンの開口を有するレジスト28が、n型GaAsコンタクト層16上に形成される。次に、たとえば蒸着法によって、AlInGaP系半導体積層構造5上に電極材料膜29が積層される。
次に、図6Gに示すように、レジスト28上の電極材料膜29が、レジスト28と共に除去される。これにより、n型GaAsコンタクト層16上に残った電極材料膜29からなるn側電極7が形成される。その後、n側電極7から露出するn型GaAsコンタクト層16がエッチングによって除去される。これにより、n側電極7以外の部分にn型AlInGaPウィンドウ層15が露出することになる。
次に、図6Hに示すように、たとえばフロスト処理(ウエットエッチング)等によって、n型AlInGaPウィンドウ層15の表面に微細な凹凸形状19が形成される。なお、フロスト処理は、ドライエッチングによって行ってもよい。
次に、図6Iに示すように、AlInGaP系半導体積層構造5の周縁部が選択的に除去されることによって、メサ部17および引き出し部18が形成される。メサ部17および引き出し部18の形成は、たとえば、ウエットエッチングによって行ってもよい。
次に、図6Jに示すように、たとえば蒸着法によって、基板2の裏面にp側電極6が形成される。以上の工程を経て、半導体発光素子30が得られる。
以上、この半導体発光素子30によれば、絶縁層31が、AlInGaP系半導体積層構造5と透光導電層4との間の屈折率差を補う屈折率緩和部として機能するので、AlInGaP系半導体積層構造5に近い部分の屈折率を半導体層の屈折率に近づけることができる。
より具体的には、たとえば図5において、透光導電層4をITO(たとえば屈折率nITO=1.89)の単層膜で構成した場合、透光導電層4とp型GaPコンタクト層11(たとえば屈折率nGaP=3.4)との屈折率差(nGaP−nITO)が1.51となる。一方で、この実施形態のように、ITOとGaPとの間の屈折率差を補う屈折率緩和層として、たとえばSiN(たとえば屈折率nSiN=2.0)をITOとGaPとの間に挿入することによって、各層の界面での屈折率差を小さくすることができる。たとえば、SiNを挿入することで、GaP/SiN界面の屈折率差(nGaP−nSiN)を1.4にでき、SiN/ITO界面の屈折率差(nSiN−nITO)を0.11にでき、いずれの場合もGaP/ITO界面を形成した場合に比べて、屈折率差が小さくなっている。これにより、発光層8で発生して金属層3へ向かう光がAlInGaP系半導体積層構造5から透光導電層4へ入射するときに反射することを抑制することができる。
しかも、基板2の面内に離散的に配列された複数のコンタクト部32によってODR構造が形成されているため、広い範囲で電流を狭窄することができ、基板2の面内方向に万遍なく光を発生させることができる。また、透光導電層4のコンタクト部32とp型GaPコンタクト層11との接合が共晶接合とならないため、当該接合部において光が吸収されることを抑制することができる。
以上より、透光導電層4における光の透過率が向上し、金属層3での反射率を向上させることができる。
しかも、絶縁層31に対して相対的に屈折率が低い透光導電層4が金属層3側に配置されているため、金属層3で反射した光が透光導電層4から絶縁層31を通過する際、透光導電層4から絶縁層31への入射は、屈折率が小さい媒質から大きい媒質への進入となる。したがって、透光導電層4と絶縁層31との界面で金属層3側に再度反射して戻ってくることを抑制することもできる。その結果、半導体発光素子30の光取り出し効率を向上させることができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、図1および図2の実施形態において、透光導電層4は、基板2の面内全域に亘って積層構造を有しているが(つまり、積層界面が基板2の面内全域に亘って形成されている)、たとえば、光の取り出しに比較的寄与しない半導体発光素子1の周縁部には積層構造が形成されていなくてもよい。この場合、図7に示すように、第2透光導電層42は、たとえば第1透光導電層41の中央部に埋め込まれ、その底面に積層界面が形成されていてもよい。
また、図4および図5の実施形態において、絶縁層31の一例として、厚さ方向に屈折率が一定のSiN膜を挙げたが、たとえば、絶縁層31は、図8に示すように、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって段階的に小さくなる屈折率を有していてもよい。このような構成は、たとえば、SiNの成膜中にSiHガスの流量を段階的に減らしていけばよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
次に、本発明を実施例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
まず、AlInGaP系半導体積層構造5から金属層3へ向かうにしたがって屈折率を段階的に小さくすることによって得られる効果に関して、実測データに基づいて詳細に説明する。
(1)ITOのみ、SiN+ITOおよびSiO+ITOの比較
図9および図10に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。
図9および図10によると、波長が625nmの光に関してp−GaP層とAu層との間の構造による反射率を比較すると、SiN+ITO(水準3〜6)>ITOのみ(水準1)>SiO+ITO(水準2)であった。すなわち、SiOのようにp−GaPおよびITOよりも屈折率が低い層が、p−GaPとITOとの間に介在すると、高い反射率を得ることが困難であった。これは、光が閉じ込められて反射率が低下したものと考えられる。一方、水準3〜6のように、p−GaP/SiN/ITOの順に段階的に屈折率を小さくするとITOにおける光の透過率が向上し、反射率が上昇することがわかった。
また、水準3および4(ITO=1000Å)、水準5(ITO=2700Å)および水準6(ITO=4000Å)の比較から、ITO膜厚が薄いほど反射率が高いこともわかった。この点、ITO膜厚、SiN膜厚およびSiN屈折率の組み合わせについて、好ましい範囲をさらに検討した。
(2)ITO膜厚の比較(SiN膜なし)
図11に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。サンプルは4パターン作製し、それぞれITOの厚さdを、631Å、713Å、950Åおよび2774Åとした。
図11から、ITO膜厚が薄いほど振幅が大きく、厚いほど振幅が小さいことがわかった。また、波長が625nmの光に関しては、ITO=2774Åのサンプルが最も反射率が高かった。この結果から、反射率を向上させるためのITO膜厚の好ましい範囲は、図9および図10で示したSiN膜の挿入状態と、図11で示したSiN膜がない状態との間で相違することがわかった。すなわち、SiN膜を挿入するときには、それに合わせてITO膜厚も変更することが、より好ましい。
(3)SiN膜厚の比較(ITO=950Å)
図12に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。サンプルは5パターン作製し、それぞれSiN膜の厚さdを、1023Å、2428Å、2980Å、3437Åおよび3944Åとした。また、参考として、SiN膜がないサンプルの反射率も測定した。
図12から、SiN膜厚が薄いほど振幅が大きく、厚いほど振幅が小さいことがわかった。また、波長が625nmの光に関しては、SiN膜厚が3000Å〜3500Å付近で反射率が高くなることがわかった。
(4)SiN屈折率の比較(ITO=950Å)
図13に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。サンプルは3パターン作製し、それぞれSiN膜の屈折率nおよび厚さdを、(n=1.995、d=2428Å)、(n=2.261、d=2673Å)および(n=2.396、d=2413Å)とした。
図13から、SiN屈折率が高いほど反射率の波形の山が長波長側にシフトする傾向にあることがわかった。そして、波長が625nmの光にピークを合わせるためには、SiN屈折率が1.995〜2.261の範囲にする必要があることがわかる。
(5)SiN膜質とITO膜厚との関係
図14〜図16に示す[実験サンプル]の構造に対して、光を垂直に入射することによってAu層からの反射率を測定した。サンプルはSiN膜質に関して3パターンとし、それぞれSiN膜の屈折率nおよび厚さdを、(n=1.995、d=1023Å)、(n=2.008、d=2980Å)および(n=2.02、d=3437Å)とした。さらに、当該各サンプルについて、ITO膜厚が異なるものを3種類作製した。ITO膜厚dは、それぞれ、d=631Å、d=713Åおよびd=950Åとした。
図14〜図16のいずれの結果においても、ITO膜厚が薄いほど反射率が高いことがわかった。これは、SiN/ITO積層構造の場合、SiN膜質によらずITO膜厚が薄いほど反射率が高い傾向にあることを示している。
一方、図14〜図16の結果を比較したところ、SiN膜質n=2.008、d=2980ÅおよびITO膜厚d=631Åの組み合わせ(図15)が最も高い反射率(約79%)であった。したがって、SiN膜とITOとを組み合わせる場合には、SiN膜質(屈折率および膜厚)およびITO膜厚を、この数値付近に合わせれば比較的高い反射率を得ることができる。
(6)輝度評価
本願発明者は、さらに、図4および図5の実施形態(SiN/ITO)の構造によって半導体発光素子の輝度がどの程度向上するのかを調べた。他の構造との比較のため、図17の構造(比較例1)および図18の構造(参考例1および2)の輝度も測定した。
図17の構造は、透光導電層4をITOの単層膜で構成したこと以外は、図2の構造と同じである。一方、図18の構造は、透光導電層4を設けず、p型GaPコンタクト層11(Mgドープ)と金属層3との間にSiO膜(参考例1)またはSiN膜(参考例2)の絶縁層34を介在させ、金属層3を直接p型GaPコンタクト層11に接合したものである。
各サンプルの輝度の測定結果を図19に示す。図19から明らかなように、実施例1の構造では、比較例1や参考例1および2に比べて、輝度が大幅に向上していることがわかる。
1 半導体発光素子
2 基板
3 金属層
4 透光導電層
5 AlInGaP系半導体積層構造
6 p側電極
7 n側電極
8 発光層
9 p型半導体層
10 n型半導体層
11 p型GaPコンタクト層
19 微細な凹凸形状
30 半導体発光素子
31 絶縁層
32 コンタクト部
41 第1透光導電層
42 第2透光導電層

Claims (19)

  1. 基板と、
    前記基板上の金属層と、
    前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、
    前記金属層と前記半導体層との間の透光導電層であって、少なくとも、屈折率nを有する第1部分と、当該第1部分に対して前記金属層側に配置され、当該屈折率nよりも低い屈折率nを有する第2部分とを含む透光導電層とを含む、半導体発光素子。
  2. 前記第1部分は、前記屈折率nを有する第1透光導電層であり、前記第2部分は、前記屈折率nを有する第2透光導電層である、請求項1に記載の半導体発光素子。
  3. 前記第1透光導電層および前記第2透光導電層は、ITO(酸化インジウムスズ)、ZnO(酸化亜鉛)およびIZO(酸化インジウム亜鉛)の組み合わせからなる、請求項2に記載の半導体発光素子。
  4. 前記第1導電型層は、前記透光導電層に接続され、前記屈折率nよりも高い屈折率nを有するコンタクト層を含む、請求項1〜3のいずれか一項に記載の半導体発光素子。
  5. 基板と、
    前記基板上の金属層と、
    前記金属層上に形成され、発光層、前記発光層に対して前記基板側に配置された第1導電型層、および前記発光層に対して前記基板の反対側に配置された第2導電型層を含む半導体層と、
    前記金属層と前記半導体層との間の屈折率nを有する透光導電層と、
    前記透光導電層と前記半導体層との間の絶縁層であって、当該屈折率nよりも高い屈折率nを有する絶縁層とを含み、
    前記透光導電層は、前記絶縁層を貫通して前記第1導電型層に接続されたコンタクト部を含む、半導体発光素子。
  6. 前記第1導電型層は、前記コンタクト部に接続され、前記絶縁層の屈折率nよりも高い屈折率nを有するコンタクト層を含む、請求項5に記載の半導体発光素子。
  7. 前記透光導電層は、前記半導体層から前記金属層へ向かうにしたがって段階的に小さくなる屈折率を有している、請求項5または6に記載の半導体発光素子。
  8. 前記絶縁層は、SiN膜を含む、請求項5〜7のいずれか一項に記載の半導体発光素子。
  9. 前記SiN膜は、前記半導体層から前記金属層へ向かうにしたがって段階的に小さくなる屈折率を有している、請求項8に記載の半導体発光素子。
  10. 前記透光導電層は、ITO(酸化インジウムスズ)を含む、請求項5〜9のいずれか一項に記載の半導体発光素子。
  11. 前記絶縁層が、1.9〜2.2の屈折率および3000Å〜3500Åの厚さを有するSiN膜の単層膜からなり、
    前記透光導電層が、550Å〜650Åの厚さを有するITOの単層膜からなる、請求項5または6に記載の半導体発光素子。
  12. 前記コンタクト部は、前記基板の面内に離散的に配列された複数のコンタクト部を含む、請求項5〜11のいずれか一項に記載の半導体発光素子。
  13. 前記コンタクト層は、p型のGaPを含む、請求項12に記載の半導体発光素子。
  14. 前記p型のGaPは、不純物として炭素を含んでいる、請求項13に記載の半導体発光素子。
  15. 前記金属層は、Auを含む、請求項1〜14のいずれか一項に記載の半導体発光素子。
  16. 前記基板は、シリコン基板を含む、請求項1〜15のいずれか一項に記載の半導体発光素子。
  17. 前記半導体層上の表面電極を含む、請求項1〜16のいずれか一項に記載の半導体発光素子。
  18. 前記基板の裏面上の裏面電極を含む、請求項1〜17のいずれか一項に記載の半導体発光素子。
  19. 前記半導体層の表面は、微細な凹凸形状に形成されている、請求項1〜18のいずれか一項に記載の半導体発光素子。
JP2015172187A 2015-09-01 2015-09-01 半導体発光素子 Active JP6694650B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015172187A JP6694650B2 (ja) 2015-09-01 2015-09-01 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015172187A JP6694650B2 (ja) 2015-09-01 2015-09-01 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2017050392A true JP2017050392A (ja) 2017-03-09
JP6694650B2 JP6694650B2 (ja) 2020-05-20

Family

ID=58280156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015172187A Active JP6694650B2 (ja) 2015-09-01 2015-09-01 半導体発光素子

Country Status (1)

Country Link
JP (1) JP6694650B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020065041A (ja) * 2018-10-12 2020-04-23 ローム株式会社 半導体発光装置および半導体発光装置の製造方法
JP7046236B1 (ja) 2021-01-05 2022-04-01 聯嘉光電股▲ふん▼有限公司 電流が効果的に分散される高信頼性の垂直型発光ダイオード構造
US11557691B2 (en) * 2018-02-13 2023-01-17 Osram Oled Gmbh Method of manufacturing a semiconductor device and semiconductor device
US11626539B2 (en) 2018-10-12 2023-04-11 Rohm Co., Ltd. Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP7360822B2 (ja) 2019-06-13 2023-10-13 ローム株式会社 半導体発光装置
JP7373435B2 (ja) 2020-03-06 2023-11-02 ローム株式会社 半導体発光素子
US11881544B2 (en) 2013-11-14 2024-01-23 Osram Oled Gmbh Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067075A1 (ja) * 2010-11-15 2012-05-24 日本電気株式会社 光素子
KR20120137180A (ko) * 2011-06-10 2012-12-20 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP2012256811A (ja) * 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子
KR20130039168A (ko) * 2011-10-11 2013-04-19 엘지이노텍 주식회사 발광소자
JP2014501447A (ja) * 2010-12-28 2014-01-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複合基板、複合基板を有する半導体チップ、並びに複合基板及び半導体チップの製造方法
DE102012111573A1 (de) * 2012-11-29 2014-03-13 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements
US20150091037A1 (en) * 2013-10-02 2015-04-02 Lg Innotek Co., Ltd. Light emitting device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067075A1 (ja) * 2010-11-15 2012-05-24 日本電気株式会社 光素子
JP2014501447A (ja) * 2010-12-28 2014-01-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 複合基板、複合基板を有する半導体チップ、並びに複合基板及び半導体チップの製造方法
JP2012256811A (ja) * 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子
KR20120137180A (ko) * 2011-06-10 2012-12-20 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20130039168A (ko) * 2011-10-11 2013-04-19 엘지이노텍 주식회사 발광소자
DE102012111573A1 (de) * 2012-11-29 2014-03-13 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements
US20150091037A1 (en) * 2013-10-02 2015-04-02 Lg Innotek Co., Ltd. Light emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11881544B2 (en) 2013-11-14 2024-01-23 Osram Oled Gmbh Method for producing optoelectronic semiconductor devices and optoelectronic semiconductor device
US11557691B2 (en) * 2018-02-13 2023-01-17 Osram Oled Gmbh Method of manufacturing a semiconductor device and semiconductor device
JP2020065041A (ja) * 2018-10-12 2020-04-23 ローム株式会社 半導体発光装置および半導体発光装置の製造方法
US11626539B2 (en) 2018-10-12 2023-04-11 Rohm Co., Ltd. Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP7364376B2 (ja) 2018-10-12 2023-10-18 ローム株式会社 半導体発光装置および半導体発光装置の製造方法
JP7360822B2 (ja) 2019-06-13 2023-10-13 ローム株式会社 半導体発光装置
JP7373435B2 (ja) 2020-03-06 2023-11-02 ローム株式会社 半導体発光素子
JP7046236B1 (ja) 2021-01-05 2022-04-01 聯嘉光電股▲ふん▼有限公司 電流が効果的に分散される高信頼性の垂直型発光ダイオード構造
JP2022105949A (ja) * 2021-01-05 2022-07-15 聯嘉光電股▲ふん▼有限公司 電流が効果的に分散される高信頼性の垂直型発光ダイオード構造

Also Published As

Publication number Publication date
JP6694650B2 (ja) 2020-05-20

Similar Documents

Publication Publication Date Title
JP6694650B2 (ja) 半導体発光素子
JP5953155B2 (ja) 半導体発光装置
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
JP5178360B2 (ja) 窒化物半導体発光素子
JP2015060886A (ja) Iii族窒化物半導体発光素子
JP5661660B2 (ja) 半導体発光素子
JP2007123517A (ja) 半導体発光素子及び半導体発光装置
JP5377725B1 (ja) 半導体発光素子
CN107306012B (zh) 垂直腔发光元件及其制造方法
WO2013051326A1 (ja) 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
US10164154B2 (en) Semiconductor light emitting device
JP2014154727A (ja) 半導体発光素子
TW201637240A (zh) 半導體發光元件及其製造方法
TWI653769B (zh) 點光源發光二極體
JP2019531606A (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
US9508900B2 (en) Light-emitting device
WO2016152397A1 (ja) 窒化物半導体発光素子
JP5865870B2 (ja) 半導体発光素子
CN109686829B (zh) 半导体发光器件
JP2006269807A (ja) 半導体発光ダイオード
JP6190591B2 (ja) 半導体発光素子
JP7138517B2 (ja) 半導体発光装置
JP2018085431A (ja) 発光素子の製造方法
JP2017069437A (ja) 半導体発光素子
KR101895227B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200416

R150 Certificate of patent or registration of utility model

Ref document number: 6694650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250