JP2017017385A - 位相同期回路、無線通信装置および無線通信方法 - Google Patents

Abstract

【課題】低消費電力で、かつ位相同期状態での発振器の動作を安定化させることができる。
【解決手段】位相同期回路は、発振器の出力信号および出力信号の分周信号である発振信号の少なくとも一方の周期の数を計測して整数位相を検出する整数位相検出器と、基準信号と発振信号との１周期未満の小数位相を検出する小数位相検出器と、基準信号の周波数を制御する周波数制御信号と、整数位相および小数位相と、に基づいて、基準信号と発振信号との周波数誤差信号を生成する周波数誤差生成器と、周波数誤差信号の絶対値が所定の閾値以上の場合には、周波数誤差信号を補正したグリッチ補正信号を生成して出力するグリッチ補正部と、グリッチ補正部の出力信号を時間積分して位相誤差信号を生成する位相誤差生成器と、位相誤差信号に基づいて、発振信号の発振周波数を制御する発振器制御部と、グリッチ補正部の出力信号に基づいて、基準信号の位相と発振信号の位相とが同期したことを検出すると、整数位相の検出を停止させる同期検出器と、を備える。
【選択図】図１

Description

本発明の実施形態は、位相同期回路、無線通信装置および無線通信方法に関する。

ディジタル位相同期回路では、発振器の位相を位相検出器で検出し、検出した位相情報に基づいて発振器の周波数の制御を行う。位相検出は、位相の整数部に相当する部分（整数位相）をカウンタで計測し、小数部に相当する部分（小数位相）を時間‐ディジタル変換回路（ＴＤＣ：Ｔｉｍｅ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）で検出する。

カウンタとＴＤＣは、発振器の周波数レートで動作するため、消費電力が大きい。そこで、発振器が位相同期状態に近づくにつれて、発振器の位相差変動量が小さくなることを利用し、位相同期状態に近づいた時点でカウンタの動作を停止することにより、位相同期回路の消費電力を削減する技術が提案されている。

しなしながら、位相同期回路においてカウンタの動作を停止させると、周波数誤差信号あるいは位相誤差信号に、グリッチが発生する。グリッチは、真の位相情報とは異なっており、ＴＤＣの入力レンジより大きい値で発生するため、ＴＤＣの出力信号に基づいて周波数制御を行う発振器の周波数安定度が低下し、位相同期状態を維持できなくなる。

特開２０１１−２２９０２８号公報

本発明が解決しようとする課題は、低消費電力で、かつ位相同期状態での発振器の動作を安定化させることができる位相同期回路、無線通信装置および無線通信方法を提供することである。

本実施形態によれば、発振器の出力信号および前記出力信号の分周信号である発振信号の少なくとも一方の周期の数を計測して整数位相を検出する整数位相検出器と、
基準信号と前記発振信号との１周期未満の小数位相を検出する小数位相検出器と、
前記基準信号の周波数を制御する周波数制御信号と、前記整数位相および前記小数位相と、に基づいて、前記基準信号と前記発振信号との周波数誤差信号を生成する周波数誤差生成器と、
前記周波数誤差信号の絶対値が所定の閾値以上の場合には、前記周波数誤差信号を補正したグリッチ補正信号を生成して出力し、前記周波数誤差信号の絶対値が前記閾値未満の場合には、前記周波数誤差信号を出力するグリッチ補正部と、
前記グリッチ補正部の出力信号を時間積分して位相誤差信号を生成する位相誤差生成器と、
前記位相誤差信号に基づいて、前記発振信号の発振周波数を制御する発振器制御部と、
前記グリッチ補正部の出力信号に基づいて、前記基準信号の位相と前記発振信号の位相とが同期したことを検出し、同期が検出されると、前記整数位相検出器の検出を停止させる同期検出器と、を備える位相同期回路が提供される。

第１の実施形態による位相同期回路１の概略構成を示すブロック図。 分周器を設けた位相同期回路１のブロック図。 基準位相の変化を示すグラフ。 発振器位相の変化を示すグラフ。 グリッチのない位相誤差を示すグラフ。 グリッチを有する位相誤差を示すグラフ。 周波数誤差生成器の内部構成の一例を示すブロック図。 グリッチ補正部の内部構成の一例を示すブロック図。 第２の実施形態による位相同期回路の概略構成を示すブロック図。 位相誤差生成器の内部構成の一例を示すブロック図。 グリッチ補正部の内部構成の一例を示すブロック図。 位相同期回路を有する無線通信装置の内部構成を示すブロック図。 ＰＣとマウスとの間で無線通信を行う例を示す図。 ＰＣとウェアラブル端末との間で無線通信を行う例を示す図。

以下、図面を参照しながら、本発明の実施形態を説明する。

（第１の実施形態）
図１は第１の実施形態による位相同期回路１の概略構成を示すブロック図である。図１の位相同期回路１は、カウンタ（整数位相検出器）２と、ＴＤＣ（小数位相検出器）３と、周波数誤差生成器４と、グリッチ補正部５と、位相誤差生成器６と、発振器制御部７と、発振器８と、同期検出器９とを備えたＡＤＰＬＬ（All Digital Phase Locked Loop）回路である。

発振器８は、ＬＣ発振器やリング発振器などで構成される電圧制御型発振器（ＶＣＯ：Votage Control Oscillator）やデジタル制御発振器（ＤＣＯ：Digitally Control Oscillator）である。ＶＣＯはアナログ制御電圧により発振周波数を制御し、ＤＣＯはデジタル制御コードにより発振周波数を制御する。

図１では、発振器８の出力信号をカウンタ２とＴＤＣ３に入力しているが、図２に示すように、発振器８の出力信号を分周器１０で分周した分周信号をカウンタ２とＴＤＣ３に入力してもよい。これにより、カウンタ２とＴＤＣ３の動作速度を遅くして、消費電力の低減を図ることができる。本実施形態は、発振器８から直接または分周器を介してカウンタ２とＴＤＣ３に入力される信号を発振信号と呼ぶ。

カウンタ２は、発振信号の周期の数を計測して、発振信号の整数位相を検出する。ＴＤＣ３は、基準信号と発振信号の時間差（位相差）を計測することにより、発振信号の小数位相を検出する。

周波数誤差生成器４は、周波数制御信号、整数位相および小数位相に基づいて、周波数制御信号ＦＣＷで指定される周波数を持つ基準信号ＲＥＦと発振信号との周波数誤差信号ＦＥを生成する。周波数誤差信号ＦＥの中には、グリッチが含まれる場合がある。グリッチは真の位相情報とは異なる雑音であるため、ＴＤＣ３の出力信号に基づく発振器８の周波数安定度が低下し、位相同期状態を維持できなくなるおそれがある。そこで、本実施形態では、グリッチ補正部５を設けている。

グリッチ補正部５は、周波数誤差信号ＦＥの絶対値が所定の閾値以上の場合には、周波数誤差信号ＦＥを補正したグリッチ補正信号ＦＥgcを生成して出力し、周波数誤差信号ＦＥの絶対値が閾値未満の場合には、周波数誤差信号ＦＥを出力する。位相誤差生成器６は、グリッチ補正部５の出力信号を時間積分して位相誤差信号を生成する。発振器制御部７は、位相誤差信号に基づいて、発振器８の発振周波数を制御するための発振制御信号を生成する。

同期検出器９は、グリッチ補正部５の出力信号に基づいて、基準信号ＲＥＦと発振信号とが位相同期状態にあることを検出し、位相同期状態になると、カウンタ２の計測動作を停止させるための制御信号ＬＣＫを所定の論理にする。この制御信号ＬＣＫは、カウンタ２に入力される。カウンタ２は、制御信号ＬＣＫが所定の論理になると、計測動作を停止する。ここで、位相同期状態とは、厳密に位相同期が確立した状態を指すのではなく、基準信号ＲＥＦと発振信号との周波数誤差が所定の値以下にまで減少した状態を指す。すなわち、基準信号ＲＥＦと発振信号との整数位相が一致した状態を指す。このように、同期検出器９は、位相同期状態になると、整数位相の検出を停止させる。

図３Ａおよび図３Ｂはカウンタ２の計測動作を停止する前後での基準信号ＲＥＦと発振器８の位相変化を示す図である。また、図４Ａおよび図４Ｂは位相誤差中にグリッチが含まれない場合と含まれる場合を示す図である。

カウンタ２が計測動作を継続している最中は、図３Ａおよび３Ｂのように基準信号ＲＥＦと発振信号の位相は増加し続けるが、カウンタ２が計測動作を停止すると、小数位相だけになるため、基準信号ＲＥＦと発振信号の位相はともに、位相が１（＝２π）になった時点で不連続になる。このように、小数位相が不連続になるとは、小数位相の桁上がりまたは桁下がりが発生したことを意味する。ところが、基準信号ＲＥＦと発振信号は、雑音等により、桁上がりまたは桁下がりが発生するタイミングがずれてしまい、本来カウンタ２が所持しているはずの整数位相の情報も失われているため、このずれにより、周波数誤差生成器４から出力される周波数誤差信号ＦＥに図４Ｂのような瞬間的なグリッチが発生してしまう。

上述したグリッチ補正部５は、周波数誤差信号ＦＥに含まれるグリッチを検出し、グリッチの影響を完全に無くす処理を行う。これにより、グリッチが発生しても、発振器８（位相同期回路１）の動作を安定化させることができる。

図５は周波数誤差生成器４の内部構成の一例を示すブロック図である。図５の周波数誤差生成器４は、加算器１１と、微分器１２と、減算器１３と、床関数演算器１４と、乗算器１５と、減算器１６とを有する。加算器１１は、カウンタ２で得られた整数位相Ｄiと、ＴＤＣ３で得られた小数位相Ｄfとを加算する。微分器１２は、加算器１１の出力信号を微分して、周波数成分信号を生成する。減算器１３は、基準信号ＲＥＦの周波数を制御するためのデジタル制御信号ＦＣＷと微分器の出力信号との差分信号を生成する。

床関数演算器１４は、周波数制御信号ＦＣＷに床関数を適用し、周波数制御信号ＦＣＷの整数部分を抽出する。乗算器１５は、同期検出器９からの制御信号ＬＣＫと床関数演算器１４の出力信号とを乗算する。よって、乗算器１５は、制御信号ＬＣＫ＝０の場合、すなわち基準信号と発振信号とが位相同期状態でなければ、ゼロを出力する。一方、制御信号ＬＣＫ＝１の場合、すなわち位相同期状態の場合は、床関数演算器１４の出力である周波数制御信号ＦＣＷの整数部分を出力する。

減算器１６は、減算器１３の出力信号から乗算器１５の出力信号を減じた信号を周波数誤差信号ＦＥとして出力する。

図５に示した周波数誤差生成器４の内部構成は一例にすぎない。最終的に周波数誤差信号ＦＥを生成することができれば、具体的な内部構成は問わない。また、図５の構成において、少なくとも一部の演算順序を入れ替えてもよい。例えば、減算器１６の減算処理を減算器１３の減算処理の前に行ってもよい。また、床関数演算器１４および乗算器１５の代わりに、周波数制御信号ＦＣＷの整数部分にゼロを代入する処理を行ってもよい。

図６はグリッチ補正部５の内部構成の一例を示すブロック図である。図６のグリッチ補正部５は、カウンタ２の停止中に、発振器８の雑音やＴＤＣ３の量子化雑音などによって、発振器位相と基準位相が異なるタイミングで桁上りまたは桁下がりを起こして擬似的に大きな周波数誤差が発生するのを防止する。グリッチ補正部５は、動作状態と停止状態を制御信号ＬＣＫによって切替可能である。

グリッチ補正部５は、絶対値演算部２１と、絶対値判定部２２と、符号判定部２３と、演算器２４と、乗算器２５と、減算器２６とを有する。

絶対値演算部２１は、周波数誤差信号ＦＥの絶対値を求める。絶対値判定部２２は、周波数誤差信号ＦＥの絶対値が所定の閾値以上か否かを判定する。位相同期状態では、大きな周波数誤差が発生することは本来ないため、周波数誤差信号ＦＥの絶対値が閾値以上になるのは、周波数誤差信号ＦＥにグリッチが含まれる場合である。そこで、符号判定部２３は、周波数誤差信号ＦＥが正か負かを判定する。そして、演算器２４は、周波数誤差信号ＦＥが正であれば、周波数誤差信号ＦＥからカウンタ２の１ＬＳＢ相当の値（１位相（＝２π））を減算し、周波数誤差信号ＦＥが負であれば、周波数誤差信号ＦＥにカウンタの１ＬＳＢ相当の値（１位相（＝２π））を加算する。減算器２６から出力されるグリッチ補正後の周波数誤差信号ＦＥgcは、以下の（１）式で表される。

ＦＥgc＝ＦＥ−sign（ＦＥ） …（１）

また、周波数誤差信号ＦＥの絶対値がＴＤＣ３の入力レンジに相当する値未満の場合には、グリッチはないと見なして、演算器２４の出力信号はゼロになり、減算器２６の出力信号ＦＥgcは周波数誤差信号ＦＥと同じ値になる。また、同期検出器９が位相同期状態でないと判断している場合は、制御信号ＬＣＫがロウとなり、乗算器２５の出力はゼロになる。よって、位相同期状態でなければ、グリッチ補正部５は、周波数誤差信号ＦＥをそのまま出力する。

このように、グリッチ補正部５は、雑音によって生じた擬似的な周波数誤差から、上述した（１）式の演算を行うことで、真の周波数誤差情報になるよう補正を行う。

なお、閾値の値は、任意である。演算量を削減するために、より簡易的な手法により絶対値判定部２２の処理を行ってもよい。

このように、第１の実施形態では、基準信号ＲＥＦと発振信号とが位相同期状態になると、整数位相は変化しないと判断してカウンタ２の計測動作を停止させて消費電力の削減を図る。そして、周波数誤差信号ＦＥの絶対値を閾値と比較して、周波数誤差信号ＦＥの絶対値が閾値以上になると、グリッチが発生したと判断する。そして、周波数誤差信号ＦＥからグリッチの影響分を除去したグリッチ補正信号ＦＥgcを生成する。そして、グリッチ補正信号ＦＥgcに基づいてＴＤＣ３にて基準信号ＲＥＦと発振信号との周波数を合わせる処理を行うため、周波数誤差信号ＦＥのグリッチの影響を受けることなく、基準信号ＲＥＦと発振信号との位相同期状態を安定して維持することができる。

（第２の実施形態）
第２の実施形態は、周波数誤差ではなく、位相誤差を検出するものである。

図７は第２の実施形態による位相同期回路１の概略構成を示すブロック図である。図７の位相同期回路１は、カウンタ２と、ＴＤＣ３と、位相誤差生成器３１と、グリッチ補正部３２と、発振器制御部３３と、発振器８と、同期検出器３４とを備えたＡＤＰＬＬ回路である。図７の位相同期回路１は、図１の周波数誤差生成器４の代わりに位相誤差生成器３１を備えている。位相誤差生成器３１は、周波数制御信号ＦＣＷ、カウンタ２で検出された整数位相、およびＴＤＣ３で検出された小数位相に基づいて、周波数制御信号ＦＣＷで指定される周波数を持つ基準信号ＲＥＦと発振信号との位相誤差信号を生成する。

グリッチ補正部３２は、位相誤差信号ＰＨＥに含まれるグリッチを検出して、グリッチによる影響を除去したグリッチ補正信号ＰＨＥgcを生成する。

図８は位相誤差生成器３１の内部構成の一例を示すブロック図である。図８の位相誤差生成器３１は、床関数演算器４１と、乗算器４２と、減算器４３と、基準位相累積部４４と、加算器４５と、減算器４６とを有する。

床関数演算器４１は、周波数制御信号ＦＣＷに床関数を適用し、周波数制御信号ＦＣＷの整数部分を抽出する。乗算器４２は、同期検出器３４からの制御信号ＬＣＫと床関数演算器４１の出力信号とを乗算する。減算器４３は、周波数制御信号ＦＣＷから乗算器４２の出力信号を減算する。基準位相累積部４４は、減算器４３の出力信号を時間積分して、基準信号ＲＥＦの位相を検出する。加算器４５は、整数位相と小数位相とを加算する。減算器４６は、基準位相累積部４４の出力信号から加算器４５の出力信号を減算し、基準信号ＲＥＦと発振信号の位相誤差信号ＰＨＥを検出する。

図９は図７のグリッチ補正部３２の内部構成の一例を示すブロック図である。図９のグリッチ補正部３２は、ブロック構成としては、図６と同様であり、絶対値演算部５１と、絶対値判定部５２と、符号判定部５３と、演算器５４と、乗算器５５と、減算器５６とを有する。

絶対値演算部５１は、位相誤差信号ＰＨＥの絶対値を求める。絶対値判定部５２は、位相誤差信号ＰＨＥの絶対値が所定の閾値以上か否かを判定する。位相同期状態では、大きな位相誤差が発生することは本来ないため、位相誤差信号ＰＨＥの絶対値が閾値以上になるのは、位相誤差信号ＰＨＥにグリッチが含まれる場合である。そこで、符号判定部５３は、位相誤差信号ＰＨＥが正か負かを判定する。そして、演算器５４は、位相誤差信号ＰＨＥが正であれば、位相誤差信号ＰＨＥからカウンタの１ＬＳＢ相当の値（１位相（＝２π））を減算し、位相誤差信号ＰＨＥが負であれば、位相誤差信号ＰＨＥにカウンタの１ＬＳＢ相当の値（１位相（＝２π））を加算する。減算器５６から出力されるグリッチ補正後の位相誤差信号ＰＨＥgcは、以下の（２）式で表される。

ＰＨＥgc＝ＰＨＥ−sign（ＰＨＥ） …（２）

また、位相誤差信号ＰＨＥの絶対値がＴＤＣ３の入力レンジに相当する値未満の場合には、グリッチはないと見なして、演算器５４の出力信号はゼロになり、減算器５６の出力信号ＰＨＥgcは位相誤差信号ＰＨＥと同じ値になる。

このように、第２の実施形態では、位相同期状態において、周波数制御信号ＦＣＷ、整数位相および小数位相に基づいて位相誤差信号ＰＨＥを求め、位相誤差信号ＰＨＥに含まれるグリッチを閾値と比較して、グリッチを補正するため、整数位相を計測するカウンタ２の停止後に、グリッチによる影響を除去するため、位相同期状態を安定して維持できるようになる。

（第３の実施形態）
上述した第１および第２の実施形態における位相同期回路１は、受信回路６１または、受信回路６１および送信回路６２を備えた無線通信装置６３にて用いられることができる。図１０は第１および第２の実施形態における位相同期回路１（ＡＤＰＬＬ回路）を有する受信回路６１および無線通信装置６３の内部構成を示すブロック図である。

図１０の無線通信装置６３は、ＲＦ部９１とベースバンド部９２とを備えている。ＲＦ部９１は、送信回路６２と、受信回路６１と、送信回路６２および受信回路６１が共用する局部発振信号を生成するＡＤＰＬＬ回路１と、アンテナ部８０に接続されたバンドパスフィルタ（ＢＰＦ）６４とを有する。ベースバンド部９２は、ベースバンド処理を行う信号処理部（ＤＳＰ）６５とを有する。図１０のＡＤＰＬＬ回路１は、第１および第２の実施形態で説明した位相同期回路１である。図１０の無線通信装置６３のすべては、１チップのＩＣ（Integrated Circuit：集積回路）で構成可能である。あるいは、図１０の無線通信装置６３を複数のチップで構成してもよい。例えば、ＲＦ部９１とベースバンド部９２を別個のチップで構成してもよいし、ＲＦ部９１を複数のチップで構成してもよいし、ベースバンド部９２を複数のチップで構成してもよい。

受信回路６１は、送受切替スイッチ７１と、低雑音増幅器（ＬＮＡ）７２と、Ｉ信号受信用のミキサ（ＭＩＸ）７３、ローパスフィルタ（ＬＰＦ）７４およびＡ／Ｄ変換器（ＡＤＣ）７５と、Ｑ信号受信用のミキサ（ＭＩＸ）７６、ローパスフィルタ（ＬＰＦ）７７およびＡ／Ｄ変換器（ＡＤＣ）７８と、ＡＤＰＬＬ回路１からの局部発振信号を分周する分周器７９とを有する。

送信回路６２は、送受切替スイッチ８１と、パワーアンプ（ＰＡ）８２と、Ｉ信号送信用のミキサ（ＭＩＸ）８３、ローパスフィルタ（ＬＰＦ）８４およびＤ／Ａ変換器（ＤＡＣ）８５と、Ｑ信号送信用のミキサ（ＭＩＸ）８６、ローパスフィルタ（ＬＰＦ）８７およびＤ／Ａ変換器（ＤＡＣ）８８と、ＡＤＰＬＬ回路１からの局部発振信号を分周する分周器８９とを有する。

信号処理部６５は、送信処理機能と、受信処理機能と、ＭＡＣ（Media Access Control）層またはその上位のネットワーク階層の処理を行う機能とを備えている。

図１０の受信回路機６１と送信回路６２のそれぞれを単体で備える無線通信装置６３を設けてもよい。

図１０の無線通信装置６３は、一つのアンテナ部８０しか備えていないが、アンテナの数には特に制限はない。例えば、送信用のアンテナ部８０と受信用のアンテナ部８０を別個に設けてもよいし、Ｉ信号用のアンテナ部８０とＱ信号用のアンテナ部８０を別個に設けてもよい。アンテナ部８０が一つだけのときは、送受切替スイッチで、送信と受信を切り替えればよい。

図１０に示した無線通信装置６３は、アクセスポイントや無線ルータ、コンピュータなどの据置型の無線通信装置６３にも適用できるし、スマートフォンや携帯電話等の携帯可能な無線端末にも適用できるし、マウスやキーボードなどのホスト装置と無線通信を行う周辺機器にも適用できるし、無線機能を内蔵したカード状部材にも適用できるし、生体情報を無線通信するウェアラブル端末にも適用できる。図１０に示した無線通信装置６３同士での無線通信の無線方式は、特に限定されるものではなく、第３世代以降のセルラー通信、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、近接無線通信など、種々のものが適用可能である。

図１１はホスト装置であるＰＣ９１と周辺機器であるマウス９２との間で無線通信を行う例を示しており、ＰＣ９１とマウス９２の双方に、図１０に示した無線通信装置６３が内蔵されている。マウス９２は、内蔵バッテリの電力を利用して無線通信を行うが、バッテリを内蔵するスペースは限られているため、できるだけ低消費電力で無線通信を行う必要がある。このため、Bluetooth（登録商標）４．０の規格の中で策定されたBluetooth Low Energyなどの低消費無線通信が可能な無線方式を用いて無線通信を行うのが望ましい。

図１２はウェアラブル端末９３とホスト装置（例えばＰＣ９１）との間で無線通信を行う例を示している。ウェアラブル端末９３は、人間の身体に装着されるものであり、図１２のように腕に装着するタイプだけでなく、シールタイプなどの身体に貼り付けるものや、眼鏡タイプおよびイヤホンタイプなどの腕以外の身体に装着するものや、ペースメーカなどの身体の内部に入れるものなど、種々のものが考えられる。図１２の場合も、ウェアラブル端末９３とＰＣ９１の両方に、図１０に示した無線通信装置６３が内蔵されている。なお、ＰＣ９１とは、コンピュータやサーバなどである。ウェアラブル端末９３も、人間の身体に装着されるため、内蔵バッテリのためのスペースが限られているため、上述したBluetooth Low Energy等の低消費電力での無線通信が可能な無線方式を採用するのが望ましい。

また、図１０に示した無線通信装置６３同士で無線通信を行う場合、無線通信によって送受される情報の種類は特に限定されない。ただし、動画像データのようなデータ量の多い情報を送受する場合と、マウス９２の操作情報のようにデータ量の少ない情報を送受する場合とでは、無線方式を変えるのが望ましく、送受される情報量に応じて最適な無線方式で無線通信を行う必要がある。

さらに、図１０に示した無線通信装置６３同士で無線通信を行う場合、無線通信の動作状態をユーザに報知する報知部を設けてもよい。報知部の具体例としては、例えば、ＬＥＤ等の表示装置に動作状態を表示してもよいし、バイブレータの振動により動作状態を報知してもよいし、スピーカやブザー等による音声情報より動作状態を報知してもよい。

上述した実施形態で説明した位相同期回路１および無線通信装置６３の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、位相同期回路１および無線通信装置６３の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。

また、位相同期回路１および無線通信装置６３の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 位相同期回路、２ カウンタ、３ ＴＤＣ、４ 周波数誤差生成器、５ グリッチ補正部、６ 位相誤差生成器、７ 発振器制御部、８ 発振器、９ 同期検出器、１１ 加算器、１２ 微分器、１３ 減算器、１４ 床関数演算器、１５ 乗算器、１６ 減算器、２１ 絶対値演算部、２２ 絶対値判定部、２３ 符号判定部、２４ 演算器、２５ 乗算器、２６ 減算器、３１ 位相誤差生成器、３２ グリッチ補正部、３３ 発振器制御部、３４ 同期検出器、４１ 床関数演算器、４２ 乗算器、４３ 減算器、４４ 基準位相累積部、４５ 加算器、４６ 減算器、６１ 受信回路、６２ 送信回路、６３ 無線通信装置、６４ バンドパスフィルタ、６５ 信号処理部、７１ 送受切替スイッチ、７２ 低雑音増幅器、７３ ミキサ、７４ ローパスフィルタ、７５ Ａ／Ｄ変換器、７６ ミキサ、７７ ローパスフィルタ、７８ Ａ／Ｄ変換器、７９ 分周器、８１ 送受切替スイッチ、８２ パワーアンプ、８３ ミキサ、８４ ローパスフィルタ、８５ Ｄ／Ａ変換器、８６ ミキサ、８７ ローパスフィルタ、８８ Ｄ／Ａ変換器、８９ 分周器

Claims (13)

1. 発振器の出力信号および前記出力信号の分周信号である発振信号の少なくとも一方の周期の数を計測して整数位相を検出する整数位相検出器と、
   基準信号と前記発振信号との１周期未満の小数位相を検出する小数位相検出器と、
   前記基準信号の周波数を制御する周波数制御信号と、前記整数位相および前記小数位相と、に基づいて、前記基準信号と前記発振信号との周波数誤差信号を生成する周波数誤差生成器と、
   前記周波数誤差信号の絶対値が所定の閾値以上の場合には、前記周波数誤差信号を補正したグリッチ補正信号を生成して出力し、前記周波数誤差信号の絶対値が前記閾値未満の場合には、前記周波数誤差信号を出力するグリッチ補正部と、
   前記グリッチ補正部の出力信号を時間積分して位相誤差信号を生成する位相誤差生成器と、
   前記位相誤差信号に基づいて、前記発振信号の発振周波数を制御する発振器制御部と、
   前記グリッチ補正部の出力信号に基づいて、前記基準信号の位相と前記発振信号の位相とが同期したことを検出し、同期が検出されると、前記整数位相の検出を停止させる同期検出器と、を備える位相同期回路。
2. 前記周波数誤差生成器は、前記同期検出器で同期が検出されていない場合は、前記周波数誤差信号を出力する請求項１に記載の位相同期回路。
3. 前記グリッチ補正部は、前記整数位相検出器の計測動作が停止している最中に、前記小数位相が不連続になった場合に、前記グリッチ補正信号を生成して出力する請求項１または２に記載の位相同期回路。
4. 前記グリッチ補正部は、前記周波数誤差信号の絶対値が前記閾値以上で、かつ前記周波数誤差信号が正の場合には、前記周波数誤差信号から前記整数位相検出器で検出される１位相分の値を減算して前記グリッチ補正信号を生成し、前記周波数誤差信号の絶対値が前記閾値以上で、かつ前記周波数誤差信号が負の場合には、前記周波数誤差信号に前記１位相分の値を加算して前記グリッチ補正信号を生成する請求項３に記載の位相同期回路。
5. 発振器の出力信号および前記出力信号の分周信号である発振信号の少なくとも一方の周期の数を計測して整数位相を検出する整数位相検出器と、
   基準信号と前記発振信号との１周期未満の小数位相を検出する小数位相検出器と、
   前記基準信号の周波数を制御する周波数制御信号と、前記整数位相および前記小数位相と、に基づいて、前記基準信号と前記発振信号との位相誤差信号を生成する位相誤差生成器と、
   前記位相誤差信号の絶対値が所定の閾値以上の場合には、前記位相誤差信号を補正したグリッチ補正信号を生成して出力し、前記位相誤差信号の絶対値が前記閾値未満の場合には、前記位相誤差信号を出力するグリッチ補正部と、
   前記グリッチ補正部の出力信号に基づいて、前記発振信号の発振周波数を制御する発振器制御部と、
   前記グリッチ補正部の出力信号に基づいて、前記基準信号の位相と前記発振信号の位相とが同期したことを検出し、同期が検出されると、前記整数位相の検出を停止させる同期検出器と、を備える位相同期回路。
6. 前記位相誤差生成器は、前記同期検出器で同期が検出されていない場合は、前記位相誤差信号を出力する請求項５に記載の位相同期回路。
7. 前記グリッチ補正部は、前記整数位相検出器の計測動作が停止している最中に、前記小数位相が不連続になった場合に、前記グリッチ補正信号を生成して出力する請求項５または６に記載の位相同期回路。
8. 前記グリッチ補正部は、前記位相誤差信号の絶対値が前記閾値以上で、かつ前記位相誤差信号が正の場合には、前記位相誤差信号から前記整数位相検出器で検出される１位相分の値を減算して前記グリッチ補正信号を生成し、前記位相誤差信号の絶対値が前記閾値以上で、かつ前記位相誤差信号が負の場合には、前記位相誤差信号に前記１位相分の値を加算して前記グリッチ補正信号を生成する請求項７に記載の位相同期回路。
9. 前記発振器制御部は、ループフィルタを有する請求項１乃至８のいずれか１項に記載の位相同期回路。
10. 請求項１乃至９のいずれか１項に記載の位相同期回路を含む集積回路。
11. 請求項９に記載の集積回路と、
    少なくとも１つのアンテナと、を備える無線通信装置。
12. ＲＦ部と、ベースバンド部とを備えた無線通信装置であって、
    前記ＲＦ部は、送信回路と、受信回路と、を有し、
    前記ベースバンド部は、送信処理回路と、受信処理回路と、を有し、
    前記受信回路は、
    発振器の出力信号および前記出力信号の分周信号である発振信号の少なくとも一方の周期の数を計測して整数位相を検出する整数位相検出器と、
    基準信号と前記発振信号との１周期未満の小数位相を検出する小数位相検出器と、
    前記基準信号の周波数を制御する周波数制御信号と、前記整数位相および前記小数位相と、に基づいて、前記基準信号と前記発振信号との周波数誤差または位相誤差を表す誤差信号を生成する誤差生成器と、
    前記誤差信号の絶対値が所定の閾値以上の場合には、前記誤差信号を補正したグリッチ補正信号を生成して出力し、前記誤差信号の絶対値が前記閾値未満の場合には、前記誤差信号を出力するグリッチ補正部と、
    前記誤差信号に基づいて、前記発振信号の発振周波数を制御する発振器制御部と、
    前記グリッチ補正部の出力信号に基づいて、前記基準信号の位相と前記発振信号の位相とが同期したことを検出し、同期が検出されると、前記整数位相の検出を停止させる同期検出器と、を備える無線通信装置。
13. 発振器の出力信号および前記出力信号の分周信号である発振信号の少なくとも一方の周期の数を計測して整数位相を検出するステップと、
    基準信号と前記発振信号との１周期未満の小数位相を検出するステップと、
    前記基準信号の周波数を制御する周波数制御信号と、前記整数位相および前記小数位相と、に基づいて、前記基準信号と前記発振信号との周波数誤差または位相誤差を表す誤差信号を生成するステップと、
    前記誤差信号の絶対値が所定の閾値以上の場合には、前記誤差信号を補正したグリッチ補正信号を生成して出力し、前記誤差信号の絶対値が前記閾値未満の場合には、前記誤差信号を出力するステップと、
    前記誤差信号に基づいて、前記発振信号の発振周波数を制御するステップと、
    前記誤差信号に基づいて、前記基準信号の位相と前記発振信号の位相とが同期したことを検出し、同期が検出されると、前記整数位相の検出を停止させるステップと、を備える無線通信方法。