JP2016533146A5

JP2016533146A5 -

Info

Publication number: JP2016533146A5
Application number: JP2016520605A
Authority: JP
Filing date: 2014-10-07
Publication date: 2017-03-16
Anticipated expiration: 2034-10-07

Description

[0045]先の記載は、本開示の様々な実施形態を、特定の実施形態の態様がどのように実装され得るかについて示した例とともに示している。先の例は、それらの実施形態のみであると見なされるべきではなく、以下の特許請求の範囲によって定められる特定の実施形態の柔軟性と利点とを示すために提示されている。先の開示および以下の特許請求の範囲に基づいて、特許請求の範囲によって定められる本開示の範囲から逸脱することなく、他の構成、実施形態、実装形態、および等価物が採用されてよい。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
回路であって、
電源に接続するための第１の入力端子と、
基準電位に接続するための第２の入力端子と、
負荷に接続するための出力端子と、
前記出力端子に接続された誘導性素子と、
前記出力端子と前記第２の入力端子との間に接続された容量性素子と、
前記第１の入力端子と前記誘導性素子との間に接続された第１のスイッチと、
前記誘導性素子と前記第２の入力端子との間に接続された第２のスイッチと、
基準信号を生成するように動作可能な基準発生器と、
前記出力端子に接続された入力と、前記基準発生器に接続された入力とを有する、パルス幅変調器（ＰＷＭ）モジュールと、前記ＰＷＭモジュールが、前記第１のスイッチと前記第２のスイッチとを駆動するためのパルス波形を生成するように動作可能である、
を備え、
前記基準発生器が、電圧オフセットを前記基準信号内に含めるようにさらに動作可能であり、前記電圧オフセットは前記ＰＷＭモジュールからの前記パルス波形と同期して変化する、
回路。
［Ｃ２］
前記電圧オフセットが、ステップ関数に従って変化する、Ｃ１に記載の回路。
［Ｃ３］
前記ステップ関数が、前記基準信号を発生させるために使用されるクロック信号である、Ｃ２に記載の回路。
［Ｃ４］
前記電圧オフセットが、ディケイ特性を有するステップ関数に従って変化する、Ｃ１に記載の回路。
［Ｃ５］
前記電圧オフセットが、前記パルス波形の立上りエッジおよび立下りエッジに従って変化する、Ｃ１に記載の回路。
［Ｃ６］
前記電圧オフセットが、前記パルス波形の前記立上りエッジに対しては第１の極性をもち、前記電圧オフセットが、前記パルス波形の前記立下りエッジに対しては第２の極性をもつ、Ｃ５に記載の回路。
［Ｃ７］
前記基準発生器が、変調信号を生成するように動作可能な変調器回路と、前記ＰＷＭモジュールから前記パルス波形を受け取るように接続されたレベルシフタとを備え、前記レベルシフタが前記変調器回路とともに、前記基準信号を生成するために、前記変調信号内の前記電圧オフセットを前記パルス波形と同期して変化させるように動作する、Ｃ１に記載の回路。
［Ｃ８］
前記レベルシフタが、前記ＰＷＭモジュールに接続されたデジタルバッファと、前記デジタルバッファの出力に接続されたキャパシタディバイダネットワークとを備える、Ｃ７に記載の回路。
［Ｃ９］
前記レベルシフタが、前記変調器回路の出力にＡＣ結合される、Ｃ７に記載の回路。
［Ｃ１０］
前記第１のスイッチおよび前記第２のスイッチに接続されたドライバ回路をさらに備え、前記ドライバ回路が、前記ＰＷＭモジュールから前記パルス波形を受け取るように結合され、前記パルス波形に従って前記第１のスイッチと前記第２のスイッチとを駆動するための駆動信号を生成するように動作可能である、Ｃ１に記載の回路。
［Ｃ１１］
前記基準信号が、三角ランプまたはのこぎり歯ランプである、Ｃ１に記載の回路。
［Ｃ１２］
回路であって、
電源に接続するための第１の入力端子と、
基準電位に接続するための第２の入力端子と、
負荷に接続するための出力端子と、
前記出力端子にインダクタを介して接続するためのノードを有する、スイッチング回路と、
基準信号を生成するように動作可能な基準発生器と、
前記出力端子から信号を受け取るための第１の入力と、前記基準発生器から前記基準信号を受け取るための第２の入力と、前記スイッチング回路と電気的に連通する出力とを有する、パルス幅変調器（ＰＷＭ）モジュールと、前記ＰＷＭモジュールが、前記ＰＷＭモジュールの前記出力においてパルス波形を出力するように動作可能である、
を備え、
前記基準発生器が、前記基準信号のレベルを、前記ＰＷＭモジュールからの前記パルス波形に基づいてシフトさせるようにさらに動作可能である、
回路。
［Ｃ１３］
前記基準信号の前記レベルが、前記パルス波形の立上りエッジおよび立下りエッジに従ってシフトされる、Ｃ１２に記載の回路。
［Ｃ１４］
前記基準発生器が、前記基準信号を生成するように動作可能な変調器回路と、前記パルス波形を受け取るように接続され、前記パルス波形に従って前記基準信号の前記レベルをシフトさせるための電圧オフセットを生成するように動作する、レベルシフタと、を備える、Ｃ１２に記載の回路。
［Ｃ１５］
前記レベルシフタが、前記ＰＷＭモジュールに接続されたデジタルバッファと、デジタルバターの出力に接続されたキャパシタディバイダネットワークと、前記変調器回路の出力に接続された出力キャパシタとを備える、Ｃ１４に記載の回路。
［Ｃ１６］
前記電圧オフセットが、前記パルス波形の立上りエッジに対しては第１の極性をもち、前記電圧オフセットが、前記パルス波形の立下りエッジに対しては第２の極性をもつ、Ｃ１４に記載の回路。
［Ｃ１７］
前記ＰＷＭモジュールから前記パルス波形を受け取るための入力を有し、前記パルス波形に従ってスイッチングモジュールを駆動するための駆動信号を生成するように動作可能な、ドライバ回路をさらに備える、Ｃ１２に記載の回路。
［Ｃ１８］
前記スイッチング回路が、第１のトランジスタと第２のトランジスタとを備える、Ｃ１２に記載の回路。
［Ｃ１９］
回路であって、
基準電圧を受け取るための回路入力と、
出力電圧を提供するための回路出力と、前記回路出力が、負荷に接続可能である、
前記回路入力で受け取られた前記基準電圧を用いて変調信号を提供するための出力を有する、変調器回路と、
前記回路出力から信号を受け取るための入力と、前記変調器回路によって生成された前記変調信号を受け取るための入力と、パルス波形を提供するための出力とを有する、パルス幅変調器（ＰＷＭ）モジュールと、
前記ＰＷＭモジュールからの前記パルス波形に応答して動作可能な第１のスイッチングトランジスタと第２のスイッチングトランジスタとを備える、スイッチング回路と、
前記変調器回路の前記出力に接続されたレベルシフタ回路と、前記レベルシフタ回路が、前記変調信号内のレベルを、前記ＰＷＭモジュールからの前記パルス波形の立上りエッジおよび立下りエッジと同期してシフトさせるように動作可能である、
を備え、
基準発生器が、前記ＰＷＭモジュールからの前記パルス波形に基づいて基準信号のレベルをシフトさせるようにさらに動作可能である、
回路。
［Ｃ２０］
前記レベルシフタが、前記ＰＷＭモジュールに接続されたデジタルバッファと、デジタルバターの出力に接続されたキャパシタディバイダネットワークと、前記変調器回路の出力に接続された出力キャパシタとを備える、Ｃ１９に記載の回路。

Claims

回路であって、
電源に接続するための第１の入力端子と、
基準電位に接続するための第２の入力端子と、
負荷に接続するための出力端子と、
前記出力端子に接続された誘導性素子と、
前記出力端子と前記第２の入力端子との間に接続された容量性素子と、
前記第１の入力端子と前記誘導性素子との間に接続された第１のスイッチと、
前記誘導性素子と前記第２の入力端子との間に接続された第２のスイッチと、
三角波またはのこぎり波を備える基準信号を生成するように動作可能な基準発生器と、
前記出力端子に接続された入力と、前記基準発生器に接続された入力とを有する、パルス幅変調器（ＰＷＭ）モジュールと、前記ＰＷＭモジュールが、前記第１のスイッチと前記第２のスイッチとを駆動するためのパルス波形を生成するように動作可能である、
を備え、
前記基準発生器が、追加の電圧オフセットを前記基準信号の前記三角波または前記のこぎり波内に含めるようにさらに動作可能であり、前記電圧オフセットは前記ＰＷＭモジュールからの前記パルス波形と同期して変化する、
回路。
前記電圧オフセットが、ステップ関数に従って変化する、請求項１に記載の回路。
前記ステップ関数が、前記基準信号を発生させるために使用されるクロック信号である、請求項２に記載の回路。
前記電圧オフセットが、ディケイ特性を有するステップ関数に従って変化する、請求項１に記載の回路。
前記電圧オフセットが、前記パルス波形の立上りエッジおよび立下りエッジに従って変化する、請求項１に記載の回路。
前記電圧オフセットが、前記パルス波形の前記立上りエッジに対しては第１の極性をもち、前記電圧オフセットが、前記パルス波形の前記立下りエッジに対しては第２の極性をもつ、請求項５に記載の回路。
前記基準発生器が、変調信号を生成するように動作可能な変調器回路と、前記ＰＷＭモジュールから前記パルス波形を受け取るように接続されたレベルシフタとを備え、前記レベルシフタが前記変調器回路とともに、前記基準信号を生成するために、前記変調信号内の前記電圧オフセットを前記パルス波形と同期して変化させるように動作する、請求項１に記載の回路。
前記レベルシフタが、
前記ＰＷＭモジュールに接続されたデジタルバッファと、
前記デジタルバッファの出力に接続されたキャパシタディバイダネットワークと
を備える、請求項７に記載の回路。
前記レベルシフタが、前記変調器回路の出力にＡＣ結合される、請求項７に記載の回路。
前記第１のスイッチおよび前記第２のスイッチに接続されたドライバ回路をさらに備え、前記ドライバ回路が、前記ＰＷＭモジュールから前記パルス波形を受け取るように結合され、前記パルス波形に従って前記第１のスイッチと前記第２のスイッチとを駆動するための駆動信号を生成するように動作可能である、請求項１に記載の回路。
回路であって、
電源に接続するための第１の入力端子と、
基準電位に接続するための第２の入力端子と、
負荷に接続するための出力端子と、
前記出力端子にインダクタを介して接続するためのノードを有する、スイッチング回路と、
三角波またはのこぎり波を備える基準信号を生成するように動作可能な基準発生器と、
前記出力端子から信号を受け取るための第１の入力と、前記基準発生器から前記基準信号を受け取るための第２の入力と、前記スイッチング回路と電気的に連通する出力とを有する、パルス幅変調器（ＰＷＭ）モジュールと、前記ＰＷＭモジュールが、前記ＰＷＭモジュールの前記出力においてパルス波形を出力するように動作可能である、
を備え、
前記基準発生器が、前記基準信号の前記三角波または前記のこぎり波のレベルを、前記ＰＷＭモジュールからの前記パルス波形に基づいてシフトさせるようにさらに動作可能である、
回路。
前記基準信号の前記レベルが、前記パルス波形の立上りエッジおよび立下りエッジに従ってシフトされる、請求項１１に記載の回路。
前記基準発生器が、前記基準信号を生成するように動作可能な変調器回路と、前記パルス波形を受け取るように接続され、前記パルス波形に従って前記基準信号の前記レベルをシフトさせるための電圧オフセットを生成するように動作する、レベルシフタと、を備える、請求項１１に記載の回路。
前記レベルシフタが、
前記ＰＷＭモジュールに接続されたデジタルバッファと、
前記デジタルバッファの出力に接続されたキャパシタディバイダネットワークと、
前記変調器回路の出力に接続された出力キャパシタと
を備える、請求項１３に記載の回路。
前記電圧オフセットが、前記パルス波形の立上りエッジに対しては第１の極性をもち、前記電圧オフセットが、前記パルス波形の立下りエッジに対しては第２の極性をもつ、請求項１３に記載の回路。
前記ＰＷＭモジュールから前記パルス波形を受け取るための入力を有し、前記パルス波形に従って前記スイッチング回路を駆動するための駆動信号を生成するように動作可能な、ドライバ回路をさらに備える、請求項１１に記載の回路。
前記スイッチング回路が、第１のトランジスタと第２のトランジスタとを備える、請求項１１に記載の回路。
回路であって、
基準電圧を受け取るための回路入力と、
出力電圧を提供するための回路出力と、前記回路出力が、負荷に接続可能である、
前記回路入力で受け取られた前記基準電圧を用いて変調信号を提供するための出力を有する、変調器回路と、前記変調信号が、三角波またはのこぎり波を備える、
前記回路出力から信号を受け取るための入力と、前記変調器回路によって生成された前記変調信号を受け取るための入力と、パルス波形を提供するための出力とを有する、パルス幅変調器（ＰＷＭ）モジュールと、
前記ＰＷＭモジュールからの前記パルス波形に応答して動作可能な第１のスイッチングトランジスタと第２のスイッチングトランジスタとを備える、スイッチング回路と、
前記変調器回路の前記出力に接続されたレベルシフタ回路と、前記レベルシフタ回路が、前記変調信号の前記三角波または前記のこぎり波内のレベルを、前記ＰＷＭモジュールからの前記パルス波形の立上りエッジおよび立下りエッジと同期してシフトさせるように動作可能である、
を備える、
回路。
前記レベルシフタが、
前記ＰＷＭモジュールに接続されたデジタルバッファと、
前記デジタルバッファの出力に接続されたキャパシタディバイダネットワークと、
前記変調器回路の出力に接続された出力キャパシタと
を備える、請求項１８に記載の回路。