CN115021755A - 一种电压-电流结合的事件驱动型模数转换器 - Google Patents

一种电压-电流结合的事件驱动型模数转换器 Download PDF

Info

Publication number
CN115021755A
CN115021755A CN202210674633.5A CN202210674633A CN115021755A CN 115021755 A CN115021755 A CN 115021755A CN 202210674633 A CN202210674633 A CN 202210674633A CN 115021755 A CN115021755 A CN 115021755A
Authority
CN
China
Prior art keywords
current
output
signal
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210674633.5A
Other languages
English (en)
Inventor
魏榕山
黄黎杰
林铖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN202210674633.5A priority Critical patent/CN115021755A/zh
Publication of CN115021755A publication Critical patent/CN115021755A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods
    • H03M1/125Asynchronous, i.e. free-running operation within each conversion cycle

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种电压‑电流结合的事件驱动型模数转换器。包括电压‑电流转换器、两个相同的7bit电流舵DAC、电平交叉检测电路、LC逻辑电路、校准补偿电路,所述电平交叉检测电路由两个相同的电流电压转换器、两个相同的连续时钟比较器组成,所述校准补偿电路由两个相同的4bit电流舵DAC、振荡器组成。本发明模数转换器解决了因采用电压型DAC而导致的电路低频性能下降的问题,同时采用事件驱动型模数转换器来替代传统奈奎斯特ADC电路,降低了整体电路功耗,增加了生物信号检测设备的使用时间。

Description

一种电压-电流结合的事件驱动型模数转换器
技术领域
本发明涉及一种电压-电流结合的事件驱动型模数转换器。
背景技术
随着人们对自身健康水平的关注越来越高,可穿戴医疗检测设备市场正在以爆发式的速度扩张。可穿戴医疗检测设备通过感知生物电信号,将其转化为模拟信号,经过信号调理电路转换为数字信号,转换得到的数据通过DSP处理后输出。集成的信号调理电路一般由模拟数字转换器组建,可穿戴医疗检测设备通常为一个便携式或者独立的系统,一般由电池供电,这对模拟数字转换电路的功耗提出了更高的要求。
传统奈奎斯特采样模数转换器,以均匀采样模式对信号进行采样,由于生物电信号(以心电信号为例)具有“稀疏”特点,当信号处于“静息”状态时,奈奎斯特采样会产生大量的冗余数据,从而增加了系统功耗。而Level Crossing ADC在对信号进行采样时无需时钟参与,并能符合生物电信号“稀疏”采样要求,当信号处于“静息”状态时,事件驱动型模数转换器能够降低采样数据量,从而达到降低功耗的目的;当信号处于“突变”态时,事件驱动型模数转换器能够提高采样数据量从而保证采样精度。所以在对生物电信号采样时,事件驱动型模数转换器能够拥有足够精度的同时确保绝佳能效。两种采样方式对比如图1所示。
由于生物电信号的频率常常小于100Hz,甚至低于Hz,传统的事件驱动型模数转换器在电压域处理信号,使用电压型DAC作为反馈支路DAC,该结构在处理低频信号时存在电荷泄漏问题,降低了电路的低频性能。 电压-电流结合模式的事件驱动型模数转换器,采用电流型DAC作为反馈支路DAC,在处理低频信号时不存在低频泄漏问题,保证了电路在低频应用的性能。电荷泄漏影响示意图如图2所示,其中长虚线为带泄漏影响的门限电压,短虚线为不受泄漏影响的门限电压。
发明内容
本发明的目的在于解决因采用电压型DAC而导致的电路低频性能下降的问题,提供一种电压-电流结合的事件驱动型模数转换器。
为实现上述目的,本发明的技术方案是:一种电压-电流结合的事件驱动型模数转换器,包括电压-电流转换器、两个相同的7bit电流舵DAC、电平交叉检测电路、LC逻辑电路、校准补偿电路,所述电平交叉检测电路由两个相同的电流电压转换器、两个相同的连续时钟比较器组成,所述校准补偿电路由两个相同的4bit电流舵DAC、振荡器组成。输入信号Vip、Vin通过电压-电流转换器输入,电压-电流转换器的输出端、两个相同的7bit电流舵DAC的输出端、校准补偿电路的输出端共同连接至电平交叉检测电路的输入端;两个相同的电流电压转换器作为电平交叉检测电路的输入端,两个相同的电流电压转换器的输出端分别与两个相同的连续时钟比较器的输入端相连,两个相同的连续时钟比较器的输出端口作为电平交叉检测电路的输出端,并与LC逻辑电路相连,LC逻辑电路的输出端分别与两个相同的7bit电流舵DAC的输入端及校准补偿电路的输入端相连,同时LC逻辑电路也作为整个模数转换器的信号输出。
相较于现有技术,本发明具有以下有益效果:本发明将传统电压域处理信号的过程转移至电流域上处理,避免了纯电压域结构存在的低频性能降低的问题,提高了电路在处理Hz及mHz信号时的精度。同时在电流域对信号进行处理,避免了电压域下电压值较难相加减的问题,降低了设计难度。该发明在生物电信号的采集处理系统中具有广大的应用前景,以无时钟参与的异步采样模式对生物电信号进行采样,由于生物电信号具有“稀疏”特点,当生物电信号处于“静息”状态时,时间驱动型模数转换器能够降低系统功耗;当生物电信号处于“突变”态时,该电路能够保证采样精度,从而使本发明在降低功耗的同时保证了采样精度。
附图说明
图1两种采样方式比较示意图,(a)传统奈奎斯特采样模数转换器,(b)事件驱动型模数转换器。
图2为电荷泄漏对门限电压的影响示意图。
图3为本发明电压-电流结合的事件驱动型模数转换器的整体电路图。
图4为校准补偿电路在执行电路校准时工作时序。
图5为校准补偿电路对对节点A、B、C、D之间误差补偿示意图。
图6为本发明在对信号采样时的工作状态图。
具体实施方式
下面结合附图,对本发明的技术方案进行具体说明。
本发明提出了用于生物电信号采集的电压-电流结合模式事件驱动型模数转换器,解决了因采用电压型DAC而导致的电路低频性能下降的问题,同时采用事件驱动型模数转换器来替代传统奈奎斯特ADC电路,降低了整体电路功耗,增加了生物信号检测设备的使用时间。
本发明整体电路图如图3所示。该模数转换器由电压-电流转换器1,两个相同的7bit电流舵DAC2和3,电平交叉检测电路4,LC逻辑5,校准补偿电路6,其中电平交叉检测电路4由两个相同的电流电压转换器7和9、两个相同连续时钟比较器8和10组成,而校准补偿电路6由两个相同的4bit电流舵DAC11和12、振荡器13组成。
在该系统中,输入信号(Vip、Vin)通过电压-电流转换器1输入,电压-电流转换器1的输出端、7bit电流舵DAC3和4的输出端、校准补偿电路6的输出端共同连接至电平交叉检测电路4的输入端。电流电压转换器7和9作为电平交叉检测电路4的输入端,电流电压转换器7和9与连续时钟比较器8和10的输入端相连,连续时钟比较器8和10的输出端口作为电平交叉检测电路4的输出端与LC逻辑5相连,LC逻辑5的输出端分别与7bit电流舵DAC2和3及校准补偿电路6相连,同时LC逻辑5也作为电路的信号输出。
该模数转换器复位时校准补偿电路6的工作时序图,如图4所示。首先通过外置的RST信号对整个电路进行复位,此时7bit电流舵DAC2和3输出固定电流至节点A、B、C和D,并只有校准补偿电路6开始工作,由于实际电路在制造过程中受到工艺误差的影响,导致节点A与节点B、节点C与节点D之间存在较大误差,通过电平交叉检测电路4和LC逻辑5对差值及差值方向进行判断,当差值大于正负2倍电流舵DAC输出电流的LSB时,LC逻辑5根据连续时钟比较器8和10的输出做出逻辑判断,将误差方向及对误差的采样信号传输至校准补偿电路6中,振荡器13向4bit电流舵DAC11和12提供振荡信号,从而使校准补偿电路6通过LC逻辑5提供的误差方向对A、B、C和D节点的电流进行补偿,当A与B节点,C与D节点之间的电流差值均小于等于2倍电流舵DAC的LSB电流时或补偿次数到达8次时,4bit电流舵DAC11和12向振荡器13发出暂停信号,使振荡器13停止振荡,从而完成补偿,校准补偿电路6保持此刻的电流输出,直到下一次外部复位信号RST置位。此时A与B节点,C与D节点之间的电流差值均小于等于2倍电流舵DAC的LSB电流,电路等待输入信号进入。校准补偿电路6对节点A、B、C、D的补偿示意图如图5所示。
该模数转换器的工作状态图,如图6所示。输入信号(Vip、Vin)通过电压-电流转换器1转换为电流后输入节点A、B、C和D,分别与7bit电流舵DAC2和3的四个正负输出端口、校准补偿电路5中4bit电流舵DAC11和12的四个正负输出端口相连,电流舵DAC的输出电流与电压-电流转换器1产生的电流在节点A、B、C和D相加/减,产生残余电流Ia、Ib、Ic和Id,此时7bit电流舵DAC2的输出电流为初始状态二进制所对应的电流值(1000000和0111111)。节点A、B、C和D所得到的残余电流Ia、Ib、Ic和Id流入电平交叉检测电路4,电平交叉检测电路4中的电流电压转换器7和9将四个节点的流入残余电流Ia、Ib、Ic和Id转换残余电压Va、Vb、Vc和Vd,残余电压Va和Vb、Vc和Vd分别通过连续时钟比较器CMP18和CMP210对电路进行比较,当Va和Vb之间的残余电压相交时,连续时钟比较器CMP18输出高电平,连续时钟比较器CMP210的输出则保持低电平,此时LC逻辑5接收到信号CMP1=1、CMP2=0,通过LC逻辑5输出此时的方向信号UD=1和采样脉冲Cc,该方向信号UD和采样脉冲Cc同时作为7bit电流舵DAC2和3的输入信号,控制7bit电流舵DAC2和3的输出电流方向,使得DAC的输出电流支路1和支路4递增,支路2和支路3递减。变化后的电流与电压-电流转换器1转换得到的电流相加减,使得残余电流Ia和Ib、Ic和Id之间差值恢复到2倍或小于2倍(根据校准结果决定)电流舵DAC输出电流LSB,此时将电平交叉检测电路4的输出信号CMP1和CMP2均恢复至低电平,则电路完成一次上升信号的采样,此时CMP18的输出端口表现为脉冲,该脉冲也为LC逻辑5的输出脉冲信号Cc。当输入信号的变化使节点C和D之间的残余电流相交时,电平交叉检测电路4产生信号,连续时钟比较器CMP18输出保持低电平,连续时钟比较器CMP210的输出为高电平,此时逻辑表达为CMP1=0、CMP2=1,通过LC逻辑5输出此时的方向信号UD=0和采样脉冲Cc,该方向信号UD和采样脉冲Cc同时控制7bit电流舵DAC2和3的输出电流支路2和支路3递增,支路1和支路4递减。同样使残余电流Ia和Ib、Ic和Id之间的差值均恢复到2或小于2倍(根据校准结果决定)电流舵DAC输出电流LSB,此时将电平交叉检测电路4的输出信号CMP1和CMP2均恢复至低电平,则电路完成一次下降信号的采样,此时CMP210的输出端口表现为脉冲,该脉冲也为LC逻辑5的输出脉冲信号Cc。
电路输出信号由UD和Cc信号组成,输出信号波形如6 所示。输出信号由两阶段组成,阶段1为UD=1时的采样脉冲信号Cc,该阶段意味着输入信号处于上升沿状态。阶段2为UD=0时的采样脉冲信号Cc,该阶段意味着输入信号处于下降沿状态。通过UD信号和Cc脉冲信号的上升沿时刻,能够重构出输入信号波形,并用于后续数据处理分析。
本发明电压-电流结合的事件驱动型模数转换器设计,电路包括电压-电流转换器,7bit电流舵DAC,电平交叉检测电路,LC逻辑,校准补偿电路和偏置电路,通过将传统电压域处理信号的过程转移至电流域上处理,避免了纯电压域结构存在的低频性能降低的问题,提高了电路在处理Hz及mHz信号时的精度。以无时钟的异步采样方式对信号进行采样,有效降低了信号处于“静息”状态时的系统功耗,同时又能保证信号变化时的系统精度。从而在降低电路功耗的同时保证电路性能。
以上是本发明的较佳实施例,凡依本发明技术方案所作的改变,所产生的功能作用未超出本发明技术方案的范围时,均属于本发明的保护范围。

Claims (5)

1.一种电压-电流结合的事件驱动型模数转换器,其特征在于,包括电压-电流转换器、两个相同的7bit电流舵DAC、电平交叉检测电路、LC逻辑电路、校准补偿电路,所述电平交叉检测电路由两个相同的电流电压转换器、两个相同的连续时钟比较器组成,所述校准补偿电路由两个相同的4bit电流舵DAC、振荡器组成。
2.根据权利要求1所述的一种电压-电流结合的事件驱动型模数转换器,其特征在于,输入信号Vip、Vin通过电压-电流转换器输入,电压-电流转换器的输出端、两个相同的7bit电流舵DAC的输出端、校准补偿电路的输出端共同连接至电平交叉检测电路的输入端;两个相同的电流电压转换器作为电平交叉检测电路的输入端,两个相同的电流电压转换器的输出端分别与两个相同的连续时钟比较器的输入端相连,两个相同的连续时钟比较器的输出端口作为电平交叉检测电路的输出端,并与LC逻辑电路相连,LC逻辑电路的输出端分别与两个相同的7bit电流舵DAC的输入端及校准补偿电路的输入端相连,同时LC逻辑电路也作为整个模数转换器的信号输出。
3.根据权利要求1所述的一种电压-电流结合的事件驱动型模数转换器,其特征在于,所述两个相同的4bit电流舵DAC的输入端作为校准补偿电路的输入端,两个相同的4bit电流舵DAC的输出端作为校准补偿电路的输出端,两个相同的4bit电流舵DAC还与振荡器相连。
4.根据权利要求1所述的一种电压-电流结合的事件驱动型模数转换器,其特征在于,校准补偿电路的复位过程为:首先通过外置的RST信号对整个模数转换器进行复位,此时两个相同的7bit电流舵DAC输出固定电流至节点A、B、C和D,并只有校准补偿电路开始工作,通过电平交叉检测电路和LC逻辑电路对节点A与节点B之间、节点C与节点D之间的差值及差值方向进行判断,当差值大于正负2倍7bit电流舵DAC输出电流的LSB时,LC逻辑电路根据两个相同的连续时钟比较器的输出做出逻辑判断,将差值方向及对差值的采样信号传输至校准补偿电路中,振荡器向两个相同的4bit电流舵DAC提供振荡信号,使校准补偿电路通过LC逻辑电路提供的差值方向对A、B、C和D节点的电流进行补偿;当节点A与节点B之间、节点C与节点D之间的电流差值均小于等于2倍7bit电流舵DAC的LSB电流时或补偿次数到达8次时,两个相同的4bit电流舵DAC向振荡器发出暂停信号,使振荡器停止振荡,完成补偿,校准补偿电路保持此刻的电流输出,直到下一次外部复位信号RST置位;此时节点A与节点B之间,节点C与节点D之间的电流差值均小于等于2倍7bit电流舵DAC的LSB电流,整个模数转换器等待输入信号进入。
5.根据权利要求1所述的一种电压-电流结合的事件驱动型模数转换器,其特征在于,所述模数转换器工作原理为:输入信号Vip、Vin通过电压-电流转换器转换为电流后输入节点A、B、C和D,分别与两个相同的7bit电流舵DAC的四个正负输出端口、校准补偿电路中两个相同的4bit电流舵DAC的四个正负输出端口相连,各电流舵DAC的输出电流与电压-电流转换器产生的电流在节点A、B、C和D相加/减,产生残余电流Ia、Ib、Ic和Id,此时两个7bit电流舵DAC的正负输出电流为初始状态时二进制码(1000000和0111111)所对应的电流值;节点A、B、C和D所得到的残余电流Ia、Ib、Ic和Id流入电平交叉检测电路,电平交叉检测电路中的两个相同的电流电压转换器将四个节点的流入残余电流Ia、Ib、Ic和Id转换残余电压Va、Vb、Vc和Vd,残余电压Va和Vb、Vc和Vd分别通过两个相同的连续时钟比较器进行比较,当Va和Vb之间的残余电压相交时,第一连续时钟比较器输出高电平即CMP1=1,第二连续时钟比较器的输出则保持低电平即CMP2=0,此时LC逻辑电路接收到信号CMP1=1、CMP2=0,通过LC逻辑电路输出此时的方向信号UD=1和采样脉冲Cc,该方向信号UD和采样脉冲Cc同时作为两个相同的7bit电流舵DAC的输入信号,控制两个相同的7bit电流舵DAC的输出电流方向,使得两个相同的7bit电流舵DAC的第一、第四输出电流支路递增,第二、第三输出电流支路递减;变化后的电流与电压-电流转换器转换得到的电流相加减,使得残余电流Ia和Ib、Ic和Id之间差值恢复到2倍或小于2倍7bit电流舵DAC输出电流LSB,此时将电平交叉检测电路的输出信号CMP1和CMP2均恢复至低电平,则电路完成一次上升信号的采样,此时第一连续时钟比较器的输出端口表现为脉冲,该脉冲也为LC逻辑电路的输出脉冲信号Cc;当输入信号的变化使节点C和D之间的残余电流相交时,电平交叉检测电路产生信号,连续第一连续时钟比较器输出保持低电平,第二连续时钟比较器的输出为高电平,此时逻辑表达为CMP1=0、CMP2=1,通过LC逻辑电路输出此时的方向信号UD=0和采样脉冲Cc,该方向信号UD和采样脉冲Cc同时控制两个相同的7bit电流舵DAC第二、第三输出电流支路递增,第一、第四输出电流支路递减;同样使残余电流Ia和Ib、Ic和Id之间的差值均恢复到2或小于2倍7bit电流舵DAC输出电流LSB,此时将电平交叉检测电路的输出信号CMP1和CMP2均恢复至低电平,则电路完成一次下降信号的采样,此时第二连续时钟比较器的输出端口表现为脉冲,该脉冲也为LC逻辑电路的输出脉冲信号Cc。
CN202210674633.5A 2022-06-15 2022-06-15 一种电压-电流结合的事件驱动型模数转换器 Pending CN115021755A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210674633.5A CN115021755A (zh) 2022-06-15 2022-06-15 一种电压-电流结合的事件驱动型模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210674633.5A CN115021755A (zh) 2022-06-15 2022-06-15 一种电压-电流结合的事件驱动型模数转换器

Publications (1)

Publication Number Publication Date
CN115021755A true CN115021755A (zh) 2022-09-06

Family

ID=83075461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210674633.5A Pending CN115021755A (zh) 2022-06-15 2022-06-15 一种电压-电流结合的事件驱动型模数转换器

Country Status (1)

Country Link
CN (1) CN115021755A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612685A (zh) * 2013-10-08 2016-05-25 高通股份有限公司 补偿降压调节器中的等效串联电感(esl)影响的电路和方法
CN107819465A (zh) * 2017-10-25 2018-03-20 深圳锐越微技术有限公司 SoC基带芯片及其电流舵数模转换器的失配校准电路
US20210376844A1 (en) * 2020-06-02 2021-12-02 Short Circuit Technologies Llc Event Driven Quasi-Level Crossing Delta Modulator Analog To Digital Converter With Adaptive Resolution

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612685A (zh) * 2013-10-08 2016-05-25 高通股份有限公司 补偿降压调节器中的等效串联电感(esl)影响的电路和方法
CN107819465A (zh) * 2017-10-25 2018-03-20 深圳锐越微技术有限公司 SoC基带芯片及其电流舵数模转换器的失配校准电路
US20210376844A1 (en) * 2020-06-02 2021-12-02 Short Circuit Technologies Llc Event Driven Quasi-Level Crossing Delta Modulator Analog To Digital Converter With Adaptive Resolution

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
魏榕山等: "一种用于心电信号采集的LCADC", 微电子学, vol. 52, no. 2, 30 April 2022 (2022-04-30), pages 312 - 317 *

Similar Documents

Publication Publication Date Title
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
Li et al. A sub-microwatt asynchronous level-crossing ADC for biomedical applications
US7629917B2 (en) Integrator and cyclic AD converter using the same
CN111211783B (zh) 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
CN105391451A (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
WO2011028674A2 (en) Low-power area-efficient sar adc using dual capacitor arrays
CN104158545A (zh) 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
WO2011149428A1 (en) An analogue to digital converter, an integrated circuit and a medical device
CN109787633A (zh) 带斩波稳定的适用于混合型adc结构的σδadc
TW201306492A (zh) 同步取樣單端與差動雙輸入類比數位轉換器
US20130050003A1 (en) Sigma-delta analog to digital converter
KR102656345B1 (ko) 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치
Li et al. A 12.1 bit-ENOB noise shaping SAR ADC for biosensor applications
CN115021755A (zh) 一种电压-电流结合的事件驱动型模数转换器
CN112202449B (zh) 一种基于模拟-数字转换器的电容测量电路及测量方法
Zamani et al. A Neurochemical Recording Microsystem with Analog Background Current Subtraction and 400V/s FSCV Sensing Using a 1 st-Order ΔΣM
CN113612480B (zh) 基于分段式差分电容阵列的逐次逼近型模数转换器
TWI477083B (zh) 連續近似式類比數位轉換器
Surkar et al. Analysis of Analog to Digital Converter for Biomedical Applications
CN114301466A (zh) 一种基于输入幅度压缩斩波调制的Sigma-Delta调制器
Ravanshad et al. A fully-synchronous offset-insensitive level-crossing analog-to-digital converter
CN104485961A (zh) 一种用于逐次逼近型模数转换器单调开关的方法及电路
Singh et al. Energy efficient analog-to-information converter for biopotential acquisition systems
Liu et al. An Offset Calibration Technique in a SAR ADC for Biomedical Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination