JP2016531833A - 電磁力を用いた材料劈開のための制御された亀裂伝播の方法 - Google Patents

電磁力を用いた材料劈開のための制御された亀裂伝播の方法 Download PDF

Info

Publication number
JP2016531833A
JP2016531833A JP2016537802A JP2016537802A JP2016531833A JP 2016531833 A JP2016531833 A JP 2016531833A JP 2016537802 A JP2016537802 A JP 2016537802A JP 2016537802 A JP2016537802 A JP 2016537802A JP 2016531833 A JP2016531833 A JP 2016531833A
Authority
JP
Japan
Prior art keywords
substrate material
voltage
bulk substrate
dielectric
cleaved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016537802A
Other languages
English (en)
Inventor
イアンク、アンドレイ・ティー
プリンツ、フリードリッヒ・ビー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leland Stanford Junior University
Original Assignee
Leland Stanford Junior University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leland Stanford Junior University filed Critical Leland Stanford Junior University
Publication of JP2016531833A publication Critical patent/JP2016531833A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00Severing by tearing or breaking
    • Y10T225/10Methods
    • Y10T225/12With preliminary weakening

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】被劈開基板の生産量を向上させかつコストを削減する基板材料分離方法が必要とされている。【解決手段】当分野におけるニーズに応えるために、基板材料を劈開する方法であって、バルク基板材料において、該バルク基板材料の劈開面に沿って位置するように初期亀裂を形成するステップと、所定の制御された環境において、上電極及び下電極からなる2つの平行電極間に、該2つの平行電極に対して平行をなすように劈開面の向きを調整し、さらにバルク基板材料の下部部分を下電極に物理的かつ電気的に接続させるステップと、2つの平行電極間に少なくとも50kVの電圧を印加し、該電圧によってバルク基板材料の頂面に均一な電磁力を発生させ、該電磁力によって、劈開面に沿った亀裂伝播の誘導及びバルク基板材料からの被劈開基板材料の分離を可能ならしめるステップとを含む方法を提供する。【選択図】図1a

Description

本発明は、材料の劈開に関する。より詳細には、本発明は、高スループットかつ低コストの材料劈開方法に関する。
半導体製造プロセスでは、多くの場合、バルク成長させた結晶をワイヤソーで削り、ウェハを切り出している。しかし残念ながら、この方法では、材料損失が非常に大きくなり(例えば約50%)、コストの増大を招くので望ましくない。
被劈開基板の生産量を向上させかつコストを削減する基板材料分離方法が必要とされている。
当分野におけるニーズに応えるために、基板材料の劈開方法であって、バルク基板材料において、該バルク基板材料の劈開面に沿って位置するように初期亀裂を形成するステップと、所定の制御された環境において、上電極及び下電極からなる2つの平行電極間に、該2つの平行電極に対して平行をなすように劈開面の向きを調整し、さらにバルク基板材料の下部部分を下電極に物理的かつ電気的に接続させるステップと、2つの平行電極間に少なくとも50kVの電圧を印加し、該電圧によってバルク基板材料の頂面に均一な電磁力を発生させ、該電磁力によって、劈開面に沿った亀裂伝播の誘導及びバルク基板材料からの被劈開基板材料の分離を可能ならしめるステップとを含む方法を提供する。
本発明の一態様によれば、初期亀裂を形成するステップは、マスク(masked)ドライエッチング、マスクプラズマエッチング、マスク蒸気エッチング、マスクウェットエッチング、メカニカルスクライビング、メカニカルインデンテーション(機械的窪み形成)またはレーザアブレーションを用いるステップを含む。
本発明の別の態様では、制御された環境は真空対応チャンバを含み、該真空対応チャンバは気体誘電体を含む。この実施形態の一態様では、気体誘電体は、10−12ないし10Torrの範囲内の圧力を含有する。この実施形態の一態様では、気体誘電体は、乾燥窒素、亜酸化窒素または六フッ化硫黄を含む。
本発明のさらなる態様では、制御された環境は圧力対応チャンバを含み、該圧力対応チャンバは気体誘電体を含有する。この実施形態の一態様では、気体誘電体は、1,000ないし80,000Torrの範囲内の圧力を有する。この実施形態のさらなる態様では、気体誘電体は、乾燥窒素、亜酸化窒素または六フッ化硫黄を含む。
本発明の別の態様によれば、制御された環境は、液体誘電体を含有する圧力対応チャンバを含む。この実施形態の別の態様によれば、液体誘電体は、シリコーンオイル、ヘキサン、変圧器油、液体窒素または液体酸素を含む。
本発明の別の態様によれば、電圧は、被変換直流電圧、一連の電圧パルス、または被変換交流電圧であり得る。
本発明のさらに別の態様では、バルク基板材料は、ケイ素、ヒ化ガリウム、リン化インジウムまたはゲルマニウムを含むことができる。
本発明のさらなる態様によれば、被劈開基板材料と上電極との間に絶縁材料が配置され、該絶縁材料が上電極を保護する。
劈開装置の概略図であって、チャンバ内において2つの電極間に置かれ、電界からの静電気力を受ける、初期亀裂を有する基板を示す。 本発明の一実施形態による、チャンバ内で基板から取り出された被劈開基板を示す。 本発明の種々の実施形態による、初期亀裂形成前の基板の概略図を示す。 本発明の種々の実施形態による、導電性膜が形成された非導電性基板の概略図を示す。 本発明の種々の実施形態による、1つの初期亀裂が形成された基板の概略図を示す。 本発明の種々の実施形態による、一連の初期亀裂が形成された基板の概略図を示す。 本発明の種々の実施形態による、チャンバ内において正極と負極/接地電極との間に置かれた初期亀裂を有する基板を示す。 本発明の種々の実施形態による、チャンバ内で基板から取り出された被劈開基板を示す。 本発明の一実施形態による、正極に保護のために配置された電極パッドを示す。 本発明の一実施形態による、正極に保護のために配置された電極パッドを示す。 本発明の一実施形態による、チャンバ内における高誘電率の液体誘電体を示す。 本発明の一実施形態による、チャンバ内における高誘電率の液体誘電体を示す。
本発明は、非常に高いスループットかつ低コストで、実質的に任意の材料を劈開する方法を提供する。一実施形態では、本発明は、半導体産業材料、例えば、ケイ素、ヒ化ガリウム、リン化インジウムまたはゲルマニウムなどに関する。別の実施形態では、本発明は、正確な劈開が望ましいその他の場合を対象にする。本発明によれば、先ず、劈開すべき基板または材料において所望の劈開面に初期亀裂または亀裂群を形成し、後に続く亀裂の伝播が全てこの望ましい経路に沿って集中するように確実に劈開面を完全に画定する(図2c〜図2dを参照)。亀裂の深さは、当該材料の破壊靱性及び、印加可能な電磁力の大きさの最大値に基づく。初期亀裂の幅は、亀裂形成に用いた方法によって決定され、劈開の精度を高めるため及び不必要な材料損失を最低限に抑えるためにできる限り小さくするべきである。初期亀裂の形成のために、マスクドライエッチング、マスクプラズマエッチング、マスク蒸気エッチング、マスクウェットエッチング、メカニカルスクライビング/インデンテーション、レーザアブレーションなどの任意の方法を用いることができる。
初期亀裂を設け、劈開面を完全に画定したら、所定の制御された環境において、互いに平行で平坦かつ研磨された2つの金属電極間に、劈開すべき基板材料を載置する(図1a〜図1bを参照)。そして、2つの電極に対して平行をなすように劈開面の向きを調整する。バルク基板材料自体も、2つの電極の一方に物理的かつ電気的に接続させる。その後、被劈開材料の表面に強力かつ均一な電磁力を発生させるために、2つの電極間に非常に大きな電圧(通常は少なくとも50kV)を印加する。この電磁力は、事前に跡を付けた劈開面に沿って、迅速な亀裂伝播を効果的に生じさせることになる。亀裂が適切な大きさを持ちかつ適切な位置に形成された場合、材料は瞬時に劈開面に沿って分割され、被劈開材料片は、バルク基板材料を取り付けたのとは逆側の電極に直ちに引き付けられることになる。さらなる実施形態によれば、逆側の電極は、劈開すべき材料の近くかまたは離れたところに配置することができる。
基板材料及び2つの電極が置かれる制御された環境は、電極に非常に大きな電圧が印加されても両者間において電気絶縁破壊が生じない環境である。この目的を達成する主な方法は3つある。第1の方法は、真空対応チャンバ(図3a〜図3bを参照)を誘電強度の高い気体誘電体、例えば、乾燥窒素、亜酸化窒素または六フッ化硫黄などで満たし、その後ポンプにて10−12ないし10Torrの範囲内の真空圧力まで減圧したものの使用を含む。第2の方法は、高圧対応チャンバ(図3c〜図3dを参照)を誘電強度の高い気体誘電体、例えば、乾燥窒素、亜酸化窒素または六フッ化硫黄などで満たし、気体圧力を1,000ないし80,000Torrの範囲内の圧力に増圧したものを含む。第3の方法は、大気圧のチャンバ(図3e〜図3fを参照)を誘電強度の高い液体誘電体、例えば、シリコーンオイル、ヘキサン、変圧器油、液体窒素、液体酸素などで満たしたものを含む。これら全ての場合において、電極間の容量の破壊電界強度は、基板材料の劈開に用いられる印加電界のレベルを上回るレベルまで増加することになる。
一実施形態では、劈開すべき材料に或る程度の導電性を持たせて、2つの電極間に印加される電圧によって、材料が接続されている電極の表面ではなく材料の表面で終わるような(図1a〜図1bを参照)電界を発生させることが好ましい。材料が絶縁材である場合には、当該材料を先ず薄い導電層(図2bを参照)でコーティングすることができ、導電層は、材料表面に強力に接合される。このコーティングは、金属スパッタ法、金属蒸発法、原子層堆積法(ALD)、化学気相成長法(CVD)、電極蒸着法、噴霧熱分解法などを含む様々な手法によって達成することができる。電導性コーティング膜は、劈開プロセスが完了した後に除去することができる。
亀裂伝播ステップ中に、材料が劈開され、劈開片は対向する電極に強力に引き付けられることになる。電極への損傷を防止するために、好適には、電気絶縁材料からなる静止層(図3c〜図3dを参照)によって電極を覆うか、劈開片を捕捉して保持するために材料と対向する電極との間に浮かせる。電極と被劈開材料との間における電磁場分布に大きな影響を及ぼさない任意の誘電材料を用いることができるが、その機械的特性は、対向する電極に向けて加速されるときに劈開片によって加えられる強い力に耐えられるものとすべきである。
2つの電極間に印加される電圧は、被変換直流電圧、一連の電圧パルス、または被変換交流電圧であり得る。亀裂伝播に必要な電圧よりも印加電圧の大きさの方が大きい場合、同様の結果が得られる。エネルギー利用の観点から、劈開面全域にわたる完全な亀裂伝播に必要な時間よりも電圧印加時間が僅かに長い直流電圧が最適である。亀裂伝播のために必要な電圧の大きさが、直流電源によって供給するにはあまりにも大きすぎる場合には、パルス電圧システムが必要である。
本発明を最も重要かつ即座に適用できるのは、ケイ素(シリコン)及び他の半導体材料のインゴットのカーフレス劈開である。半導体産業の様々な融液成長法によって製作される円柱形インゴットを容易かつ安価にて劈開して実質的に任意の厚さのウェハを製造することができる。この手法は、任意の他の正確な液晶劈開の例にも適用できる。
本発明の手法は、大きな利点を提供する。本方法は、まさに材料損失をほぼ完全に排除するという事実に基づいて、既存の方法よりも経済的である。さらに、対応する機器は、比較的低コストであり、時間と共に著しい維持管理を必要とすることはない。最後に、劈開プロセスの物理現象は非常に高いスループットが可能であるので、低速で削り屑が出るソーイングプロセスや複雑で有害なイオン注入ステップが一般的に含まれるような現行の方法よりも、産業利用にとってずっと魅力的である。
本発明についてすでに幾つかの例示的な実施形態に従って説明してきたが、これらの実施形態は限定的なものではなく、あらゆる側面において例示を目的としたものである。したがって、本発明は、具体的な実施において多くの変形形態が可能であり、それらは本明細書に記載されている説明から当業者が導き出すことができる。例えば、被材料の幾何学的形状を異ならせることが可能であり、電極の大きさ及び形状を変更することによって複雑な幾何学的形状を劈開することができる。さらに、劈開を生じさせる環境を異ならせることができ、例えば、誘電強度の高い気体誘電体を含む低圧真空チャンバ、誘電強度の高い気体誘電体を含む超高圧チャンバ、または誘電強度の高い液体誘電体を含む大気圧チャンバを用いることができる。真空・高圧チャンバの場合、システム内に存在する気体は、確実に高い誘電強度を有しかつ適切なチャンバ圧力を与えるように制御される。操作環境の選択は、初期システム費用及び維持費用に影響を及ぼすことになる。さらに、使用する電圧源の種類を異ならせることが可能であり、適切に被変換DC源のみによって劈開できる材料もあれば、より高い電圧パルス線源を必要とし得る材料もある。必要な印加電圧の大きさは、劈開面の全体にわたって初期亀裂を伝播させるのに必要な力に基づく。
全てのそのような変形形態は、以下の各請求項に記載された文言及びその法的同等物によって画定される本発明の範囲及び趣旨に含まれるものと考えられる。

Claims (13)

  1. 基板材料を劈開する方法であって、
    a.バルク基板材料において、該バルク基板材料の劈開面に沿って位置するように初期亀裂を形成するステップと、
    b.所定の制御された環境において、上電極及び下電極からなる2つの平行電極間に、該2つの平行電極に対して平行をなすように前記劈開面の向きを調整し、さらに前記バルク基板材料の下部部分を前記下電極に物理的かつ電気的に接続させるステップと、
    c.前記2つの平行電極間に少なくとも50kVの電圧を印加し、該電圧によって前記バルク基板材料の頂面に均一な電磁力を発生させ、該電磁力によって、前記劈開面に沿った亀裂伝播の誘導及び前記バルク基板材料からの被劈開基板材料の分離を可能ならしめるステップとを含むことを特徴とする方法。
  2. 前記初期亀裂を形成する前記ステップが、マスクドライエッチング、マスクプラズマエッチング、マスク蒸気エッチング、マスクウェットエッチング、メカニカルスクライビング、メカニカルインデンテーションまたはレーザアブレーションを用いるステップを含むことを特徴とする請求項1に記載の方法。
  3. 前記制御された環境が真空対応チャンバを含み、該真空対応チャンバが気体誘電体を含むことを特徴とする請求項1に記載の方法。
  4. 前記気体誘電体が、10−12ないし10Torrの範囲内の圧力を有することを特徴とする請求項3に記載の方法。
  5. 前記気体誘電体が、乾燥窒素、亜酸化窒素または六フッ化硫黄を含むことを特徴とする請求項3に記載の方法。
  6. 前記制御された環境が圧力対応チャンバを含み、該圧力対応チャンバが気体誘電体を含むことを特徴とする請求項1に記載の方法。
  7. 前記気体誘電体が、1,000ないし80,000Torrの範囲内の圧力を有することを特徴とする請求項5に記載の方法。
  8. 前記気体誘電体が、乾燥窒素、亜酸化窒素または六フッ化硫黄を含むことを特徴とする請求項5に記載の方法。
  9. 前記制御された環境が圧力対応チャンバを含み、該圧力対応チャンバが液体誘電体を含むことを特徴とする請求項1に記載の方法。
  10. 前記液体誘電体が、シリコーンオイル、ヘキサン、変圧器油、液体窒素または液体酸素を含むことを特徴とする請求項9に記載の方法。
  11. 前記電圧が、被変換直流電圧、一連の電圧パルス、または被変換交流電圧を含むことを特徴とする請求項1に記載の方法。
  12. 前記バルク基板材料が、ケイ素、ヒ化ガリウム、リン化インジウムまたはゲルマニウムを含むことを特徴とする請求項1に記載の方法。
  13. 前記被劈開基板材料と前記上電極との間に、該上電極を保護する絶縁材料を配置することを特徴とする請求項1に記載の方法。
JP2016537802A 2013-08-29 2014-08-27 電磁力を用いた材料劈開のための制御された亀裂伝播の方法 Pending JP2016531833A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361871820P 2013-08-29 2013-08-29
US61/871,820 2013-08-29
PCT/US2014/052846 WO2015031444A1 (en) 2013-08-29 2014-08-27 Method of controlled crack propagation for material cleavage using electromagnetic forces

Publications (1)

Publication Number Publication Date
JP2016531833A true JP2016531833A (ja) 2016-10-13

Family

ID=51494542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537802A Pending JP2016531833A (ja) 2013-08-29 2014-08-27 電磁力を用いた材料劈開のための制御された亀裂伝播の方法

Country Status (10)

Country Link
US (1) US9659764B2 (ja)
EP (1) EP3039711A1 (ja)
JP (1) JP2016531833A (ja)
KR (1) KR20160047496A (ja)
CN (1) CN105493247A (ja)
AU (1) AU2014311321A1 (ja)
MX (1) MX2016002284A (ja)
PH (1) PH12016500319A1 (ja)
SG (1) SG11201601133XA (ja)
WO (1) WO2015031444A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9718215B2 (en) * 2015-04-15 2017-08-01 Halo Industries, Inc. Capacitive clamping process for cleaving work pieces using crack propagation
FR3054930B1 (fr) * 2016-08-02 2018-07-13 Soitec Utilisation d'un champ electrique pour detacher une couche piezo-electrique a partir d'un substrat donneur
DE102017009136A1 (de) * 2017-09-28 2019-03-28 Hochschule Mittweida (Fh) Verfahren zum Trennen und Ablösen von Scheiben von einem Rohling aus einem sprödharten Material
US10940611B2 (en) 2018-07-26 2021-03-09 Halo Industries, Inc. Incident radiation induced subsurface damage for controlled crack propagation in material cleavage
EP3826803A4 (en) * 2018-07-26 2022-04-20 Halo Industries, Inc. UNDERGROUND DAMAGE INDUCED BY INCIDENT RADIATION FOR CONTROLLED CRACK PROPAGATION IN MATERIAL CLEAVAGE

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
DE19834447A1 (de) * 1998-07-30 2000-02-10 Wacker Chemie Gmbh Verfahren zum Behandeln von Halbleitermaterial
DE19955824A1 (de) * 1999-11-20 2001-06-13 Schott Spezialglas Gmbh Verfahren und Vorrichtung zum Schneiden eines Werkstückes aus sprödbrüchigem Werkstoff
US6717212B2 (en) * 2001-06-12 2004-04-06 Advanced Micro Devices, Inc. Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure
WO2003021663A1 (en) * 2001-09-02 2003-03-13 Borealis Technical Limited Electrode sandwich separation
KR100745577B1 (ko) * 2005-12-29 2007-08-03 주식회사 탑 엔지니어링 자기식 압력 조절 스크라이버
US7932164B2 (en) * 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
EP2483029A1 (en) * 2009-09-29 2012-08-08 PicoDrill SA A method of cutting a substrate and a device for cutting
DE102010025968B4 (de) * 2010-07-02 2016-06-02 Schott Ag Erzeugung von Mikrolöchern
US8637382B2 (en) * 2011-08-01 2014-01-28 Silicon Genesis Corporation Layer transfer of films utilizing thermal flux regime for energy controlled cleaving

Also Published As

Publication number Publication date
EP3039711A1 (en) 2016-07-06
CN105493247A (zh) 2016-04-13
US20150060509A1 (en) 2015-03-05
AU2014311321A1 (en) 2016-03-10
US9659764B2 (en) 2017-05-23
MX2016002284A (es) 2016-06-10
PH12016500319A1 (en) 2016-05-16
WO2015031444A1 (en) 2015-03-05
KR20160047496A (ko) 2016-05-02
SG11201601133XA (en) 2016-03-30

Similar Documents

Publication Publication Date Title
JP2016531833A (ja) 電磁力を用いた材料劈開のための制御された亀裂伝播の方法
KR101244596B1 (ko) 기판에서 에지 폴리머를 제거하기 위한 장치 및 그 제거를위한 방법
WO2014164300A1 (en) Pulsed pc plasma etching process and apparatus
KR20130050924A (ko) 절연체-위-반도체 형 기판의 마무리 방법
US20190006156A1 (en) Plasma Processing Apparatus
CN104701232A (zh) 静电抓持方法及设备
CN105870012B (zh) 通过原位刻蚀监控制备凹栅增强型hemt器件的方法及系统
CN101866846B (zh) 刻蚀沟槽的方法
CN105719930A (zh) 等离子体蚀刻方法
WO2013027584A1 (ja) 真空処理装置及び真空処理方法
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
JP2019087666A5 (ja)
CN103275342A (zh) 一种脉冲偏压辅助等离子体高速处理有机薄膜的方法
TWI540634B (zh) 具有控制施於基材上之電漿偏壓能力的線性連續腔體電漿製程設備
JP6433202B2 (ja) プラズマ処理装置および当該装置を用いたsoiウエハの加工方法
KR20010082405A (ko) 플라즈마 다이싱 방법 및 장치
JP2017197837A5 (ja)
CN106024610B (zh) 一种下部电极、干法刻蚀设备
JP5048346B2 (ja) 真空処理装置
CN109346518B (zh) 一种微腔等离子体晶体管及其制备方法
CN109561563B (zh) 利用低温等离子体改善聚酰亚胺基材激励器粘结性能的装置及方法
Sakamoto et al. Aluminum Nitride Ion Production by a Magnetron Sputtering Type Ion Source with a Temperature Controlled Al Target
JP2015183242A (ja) 薄膜製造方法
JP2000003904A (ja) 静電吸着装置及び真空処理装置
KR100698739B1 (ko) 플라스마 식각 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190319