JP2016531011A - 半導体パッケージのスルーホール構造の改良された構成 - Google Patents

半導体パッケージのスルーホール構造の改良された構成 Download PDF

Info

Publication number
JP2016531011A
JP2016531011A JP2016538905A JP2016538905A JP2016531011A JP 2016531011 A JP2016531011 A JP 2016531011A JP 2016538905 A JP2016538905 A JP 2016538905A JP 2016538905 A JP2016538905 A JP 2016538905A JP 2016531011 A JP2016531011 A JP 2016531011A
Authority
JP
Japan
Prior art keywords
edges
arm
portions
row
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016538905A
Other languages
English (en)
Other versions
JP6205496B2 (ja
Inventor
ホン テー、ウェン
ホン テー、ウェン
ケイ. ハネイ、サラ
ケイ. ハネイ、サラ
ファン リム、シィ
ファン リム、シィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016531011A publication Critical patent/JP2016531011A/ja
Application granted granted Critical
Publication of JP6205496B2 publication Critical patent/JP6205496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015Cantilevers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0035Constitution or structural means for controlling the movement of the flexible or deformable elements
    • B81B3/0051For defining the movement, i.e. structures that guide or limit the movement of an element
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468Releasing structures
    • B81C1/00476Releasing structures removing a sacrificial layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20Structure, shape, material or disposition of high density interconnect preforms
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/01Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/07Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0714Forming the micromechanical structure with a CMOS process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/07Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/07Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757Topology for facilitating the monolithic integration
    • B81C2203/0771Stacking the electronic processing unit and the micromechanical structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

半導体パッケージは、複数のスルーホール構造の構成を含む垂下ビーム部を備える。実施形態において、垂下ビーム部の第1の面は、その各々が第1の面及び第2の面の間を延びる複数のスルーホールの中からスルーホールのそれぞれを部分的に画定する複数のエッジを含む。第1の面は、その各々が、複数のエッジ隣接エッジのペアのそれぞれの間に位置する複数のアーム部を備える。第1の面は、その各々が、複数のアーム部のうち3つまたはそれより多くの接合部分のそれぞれに位置する複数のノード部を備える。他の実施形態において、複数のノード部の各々について、ノード部において互いを接合する複数のアーム部の総数のそれぞれは、4以外の数であり、または、ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する中線のそれぞれを有する。

Description

本発明の複数の実施形態は、半導体パッケージ分野に関し、詳細には、マイクロ電子機械システム(MEMS)構造を有する半導体パッケージに関する。
今日の家電市場は、多くの場合、非常に複雑な回路を必要とする複数の複雑な機能を要求する。基本的な構成単位が、例えばトランジスタのようなより一層小さいスケールになったため、各々が進歩的な生産性を有するより一層複雑な回路を、単一のダイに組み込むことが可能となった。半導体パッケージは、集積回路(IC)チップまたはダイを保護し、さらに、外部回路との電気インタフェースをダイに提供するために用いられる。より小さい電子デバイスへの要求の高まりにより、半導体パッケージは、より一層コンパクトになるように設計され、より大きい回路密度をサポートしなければならない。
さらに、過去数年間で、マイクロ電子機械システム(MEMS)構造は、家電製品においてますます重要な役割を担うようになった。例えば、センサ、アクチュエータ及びミラーのようなMEMSデバイスは、車両におけるエアバッグのトリガからビジュアルアート産業におけるディスプレイまで多岐にわたる製品において、見ることができる。これらの技術の成熟により、このようなMEMS構造の精度及び機能性に対する要求が、エスカレートしてきた。さらに、MEMSデバイスの性能に対する一貫性要件(デバイス内及びデバイスツーデバイスの両方)により、このようなMEMSデバイスの製造に用いられる複数の処理は、極めて洗練される必要がある場合が多い。
パッケージングのスケールは、典型的には、サイズ縮小と見られるが、所与の空間に機能を追加することも考えられる。しかしながら、パッケージにさらに収容される追加機能と共に半導体ダイをパッケージしようと試みた場合、複数の構造的問題が生じることがある。例えば、複数のパッケージMEMSデバイスの追加は、機能を追加することもあるが、半導体パッケージにおける空間利用可能性の減少により、このような機能の追加に障害を与えることがある。
パッケージの一部としてモノリシックなMEMSを構築するべく、基板パッケージングビルドアップ技術を追求するに当たり、具体的な課題は、アクティブMEMS要素のパターニングされた複数のリリースホールを用いて、下層の犠牲材料を等方的にエッチングする能力である。その理由は、シリコンMEMSと異なり、パッケージングビルドアップMEMSデバイスの物理的寸法は、アクティブMEMSデバイス及び犠牲層の寸法の両方に対して、より著しく大きい。これらのより大きい寸法は、リリースエッチング処理のマージンの実質的な縮小に対応する傾向がある。さらに、リリースエッチング処理は、典型的には、幾つかの商用フィルム製品の複数の誘電材料にちりばめられた複数のフィラーの存在によって、困難度が高くなる。
本発明の様々な実施形態が、複数の添付図面の複数の図において、限定としてではなく、例として示される。
実施形態に係るパッケージMEMSデバイスを製造する処理の動作の断面図を示す。 実施形態に係るパッケージMEMSデバイスを製造する処理の動作の断面図を示す。 実施形態に係るパッケージMEMSデバイスを製造する処理の動作の断面図を示す。 実施形態に係るパッケージMEMSデバイスを製造する処理の動作の断面図を示す。 実施形態に係るパッケージMEMSデバイスを製造する処理の動作の断面図を示す。 実施形態に係るパッケージMEMSデバイスを製造する処理の動作の断面図を示す。 実施形態に係るパッケージMEMSデバイスを製造する処理の動作の断面図を示す。 実施形態に係るパッケージMEMSデバイスを製造する処理の動作の断面図を示す。
実施形態に係る複数のスルーホール構造の構成を含むMEMSデバイスの複数の要素を示す正投影図である。
複数のスルーホール構造の従来の構成を示すレイアウト図である。
実施形態に係る複数のスルーホール構造の各構成を示すレイアウト図である。 実施形態に係る複数のスルーホール構造の各構成を示すレイアウト図である。 実施形態に係る複数のスルーホール構造の各構成を示すレイアウト図である。 実施形態に係る複数のスルーホール構造の各構成を示すレイアウト図である。 実施形態に係る複数のスルーホール構造の各構成を示すレイアウト図である。 実施形態に係る複数のスルーホール構造の各構成を示すレイアウト図である。
実施形態に係る半導体パッケージの製造方法の複数の要素を示すフロー図である。
一実施形態に係るコンピュータシステムの概略図である。
本明細書で説明される複数の実施形態は、改良された構成の複数のスルーホール構造を含むように、半導体パッケージにおいて第1の面を多様な形で提供する。複数のスルーホール構造は、MEMSデバイスの垂下部分を下層から分離するエアギャップを形成するべく改良されたエッチングを与え、または、他の場合には、垂下部分に近接する。実施形態において、第1の面は、複数のエッジを含み、その各々は、構造の第1の面及び第2の面の間を延びる複数のスルーホールの中からスルーホールのそれぞれを部分的に画定する。第1の面は、複数のアーム部を備えてもよく、その各々は、複数のエッジのうちエッジ隣接エッジのペアのそれぞれ間に位置する。第1の面は、複数のノード部をさらに備えてもよく、その各々は、複数のアーム部のうち3つまたはそれより多くの接合部分のそれぞれに位置する。複数のノード部の各々について、ノード部において互いを接合するアーム部の総数のそれぞれは、4以外の数であってもよい。代替的に、またはさらに、複数のノード部の各々について、ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する中線のそれぞれを有してもよい。
パッケージMEMSデバイスは、複数の異なる実施形態に係る様々なパッケージングオプションのいずれかに収容されてもよい。1つのこのようなオプションは、BBUL処理によって形成された基板におけるハウジングである。例えば、図1A−図1Hは、例示的な実施形態に従って垂下ビーム構造を有するパッケージMEMSデバイスを製造する処理の様々な動作の複数の断面図を示す。
図1Aを参照すると、2つのパネルサイド102および102'を含むキャリア101の簡素化された図である100aが示される。完全エンベデッド処理が、ダイ104/104'をパッケージするべく、パネル102/102'のいずれかにおいてそれぞれ実行されてもよい。例として、図1Bは、レベル2(L2)金属層画定までのBBUL完全エンベデッドダイ処理の図である100bを示す。BBULは、シリコンダイをプロセッサパッケージワイヤに取り付けるために通常の小さいはんだのバンプを用いないため、バンプのないプロセッサパッケージング技術である。これは、シリコンダイの周りで成長または構築されるため、ビルドアップ層を有する。複数の特定の実施形態は、この点に関して限定されるものではないが、幾つかの半導体パッケージは、ここで、従来的な基板において一般に見られる厚い樹脂コア層を含まないコアレス基板を用いる。実施形態において、BBUL処理の一部として、複数の導電ビア及び複数のルーティング層は、残りの複数の層を完成させるべく、セミアディティブ処理(SAP)を用いて半導体ダイ104/104'のアクティブ側の上方に形成される。
つまり、再び図1Bを参照すると、半導体ダイは、キャリアのパネルにおいてパッケージングされてもよい。キャリア101は、複数の平面パネル、または各々が半導体ダイ104/104'を受容するようなサイズの複数の孔が中に配置された複数のパネルを有するように与えられてもよい。複数の特定の実施形態は、この点に関して限定されるものではないが、複数の同一構造(例えば、102及び102')は、処理ユーティリティ用のバックツーバック装置を構築するべく、処理の間に係合されてもよい。結果として、処理スループットは、効果的に倍加される。図1Bに示される構造は、同様のまたは同一の断面を有する複数の同一領域を有するより大きいキャリア/パネル構造の一部を形成してもよい。
例えば、キャリアは、いずれかのサイドに1000の凹部を有する複数のパネルを含んでもよく、これにより、単一キャリアから2000の個々のパッケージを製造することが可能となる。パネルは、接着リリース層及び接着バインダを含んでもよい。切削ゾーンが、分離処理のために、装置102または102'の各端部に設けられてもよい。半導体ダイの裏面は、ダイ結合フィルムを有するパネルに結合されてもよい。複数のカプセル化層は、積層処理によって形成されてもよい。他の実施形態において、1つまたは複数のカプセル化層は、複数の装置のウェハスケールアレイ上で誘電体をスピンオン及び硬化することによって形成されてもよく、ここで、装置102/102'は、例示のために簡略化された単なるサブセットである。
実施形態において、MEMS底部電極(図示せず)は、複数のビルドアップ層の1つにおいて、例えば、一連の無電解めっき、ドライフィルムレジスト(DFR)パターニング、電気めっき及びフラッシュエッチング処理によって、形成されてもよい。このようなMEMS底部電極は、このような電極を結合するべく、MEMSアクチュエータ/センサ構造の最大の静電起動または容量感知検出のために設けられてもよい。例示的な実施形態に係る1つのこのようなBBUL MEMS構造118の形成は、図1C−図1Hを参照して説明される。
図1Cの図である100cを参照すると、BBUL MEMS底部犠牲層108は、例えば、ビルドアップ層のリリースエッチング停止層の積層された層(例えば、低E味の素ビルドアップフィルムまたは標準的なABFフィルムより低いプラズマエッチングレートを有するそれらの派生物)において、画定されてもよい。BBULパネルの1つのサイドのみが、図1C及びそれ以降からは、簡略化されて示されることに留意されたい。図1Dの図である100dに示されるように、複数の壁109は、BBUL MEMS底部犠牲層108において、MEMSアクチュエータ構造118の機械的アンカー点を位置決め及び/または提供するホールを画定するように形成されてもよい。BBUL MEMS底部犠牲層108におけるホールの形成は、CO2レーザ、紫外線(UV)レーザ等によって、例えば、BBUL MEMS底部犠牲層108の厚さに応じて、実行されてもよい。
BBUL MEMS底部犠牲層108の材料は、例えば、アルコキシエタノールのような有機酸または様々な他のアルカリ塩基膨張剤のいずれかを用いて、制御された膨張処理を受けてもよい。このような制御された膨張は、BBUL MEMS底部犠牲層108上に及び/またはこれを通して、膨張ゾーンの形成をもたらすことがある。このような膨張に続き、後でその上に配置される材料、例えば、銅または他の金属のシード層のために、BBUL MEMS底部犠牲層108の面を少なくとも部分的に準備するべく、デスミアが実行されてもよい。例えば、BBUL MEMS底部犠牲層108のデスミアは、複数のポケットまたは他のこのようなくぼみ構造をデスミアされた面に多様な形で形成するための複数の動作を含んでもよい。代替的に、またはさらに、このようなデスミアは、少なくとも部分的に、複数の壁109を形成するレーザドリル動作によって生成されるもののような残留物を除去するべく実行されてもよい。
BBUL MEMS底部犠牲層108の膨張及びデスミアエッチングに続き、BBUL MEMS構造118(例えば、アンカー120及びカンチレバー122を含む)は、次に組み立てられる。限定ではなく例示として、パターニングされたドライフィルム抵抗器(DFR)層112は、図1Eの図である100eにおいて示されるように、デスミアされたBBUL MEMS底部犠牲層108上に画定されてもよい。その後、銅または他の金属は、BBUL MEMS底部犠牲層108の選択的に露出された複数の部分に対して、スパッタリング、めっき及び/またはさもなければDFR層112のパターンを介して配置されてもよい。図1Fの図である100fに示されるように、結果として得られたBBUL MEMS構造118は、複数のスルーホールを形成するための複数の構造を備える、アンカー120及びカンチレバー122を含む。
ここで図1Gの図である100gを参照すると、BBUL MEMS上部犠牲層130は、その後のエッチングがBBUL MEMS構造118の少なくとも一部をリリースするように、BBUL MEMS底部犠牲層108及びMEMS構造118上で画定されてもよい。例えば、パターニングされたDRF層140は、BBUL MEMS上部犠牲層130上で形成されてもよく、ここで、DRF層140においてパターニングされた複数のホールは、カンチレバー122及び/またはアンカー120に隣接するBBUL MEMS上部犠牲層130及び/またはBBUL MEMS底部犠牲層108の複数部分を除去するべく、その後、制御されたフラッシュエッチングを可能にする。複数のスルーホール150がカンチレバー122に存在することで、カンチレバー122下側と、半導体パッケージの近接層、例えば、リリースエッチング停止層の積層された層との間の材料を露出させて除去するための、改良されたエッチングが容易になる。除去の結果、オープンなギャップ155が形成されてもよく、これは、カンチレバー122を下層から分離し、その結果、カンチレバー122を少なくとも部分的に近接層上方から垂下させる。
実施形態において、半導体ダイ104のアクティブ面は、複数の半導体デバイスを含み、これらは、限定されるものではないが、ダイの複数の機能回路との相互接続構造によって一緒に相互接続され、それによって集積回路を形成するトランジスタ、キャパシタ及び抵抗器のようなものである。当業者に理解されるように、半導体ダイ104のデバイス側は、集積回路及び相互接続を有するアクティブ部分を含んでもよい。半導体ダイは、任意の適した集積回路デバイスであってもよく、これは、限定されるものではないが、幾つかの異なる実施形態に係るマイクロプロセッサ(シングルまたはマルチコア)、メモリデバイス、チップセット、グラフィックスデバイス、特定用途集積回路を含む。他の実施形態において、1つより多くのダイが、同一パッケージにエンベデッドされる。例えば、一実施形態において、パッケージ半導体ダイは、第2の積層ダイをさらに含む。第1のダイは、1つまたは複数のスルーシリコンビアがその中に配置されてもよい(TSVダイ)。第2のダイは、1つまたは複数のスルーシリコンビアを介してTSVダイと電気的に結合されてもよい。一実施形態において、両方のダイが、コアレス基板にエンベデッドされる。
パッケージ半導体ダイ104は、実施形態において、完全にエンベデッドされ、かつ囲まれた半導体ダイであってもよい。本開示で用いられる「完全にエンベデッドされ、かつ囲まれた」とは、半導体ダイの全ての面が、基板の(誘電層のような)カプセル化フィルムに接触し、または、カプセル化フィルム内に収容された材料に少なくとも接触することを意味する。他の態様では、「完全にエンベデッドされ、かつ囲まれた」とは、半導体ダイの全ての露出された面が、基板のカプセル化フィルムに接触することを意味する。
パッケージ半導体ダイ104は、実施形態において、完全にエンベデッドされた半導体ダイであってもよい。本開示で用いられるように、「完全にエンベデッドされた」とは、半導体ダイのアクティブ面及び複数の側壁全体が、基板の(誘電層のような)カプセル化フィルムに接触し、または、カプセル化フィルム内に収容された材料に少なくとも接触することを意味する。他の態様では、「完全にエンベデッドされた」とは、半導体ダイにおいて、アクティブ面の全ての露出された領域及び複数の側壁全体の露出された部分が、基板のカプセル化フィルムに接触することを意味する。しかしながら、このような場合、半導体ダイは、半導体ダイの裏面が基板のカプセル化フィルムまたはカプセル化フィルム内に収容された材料に接触しない限り、「囲まれて」いてもよく、そうでなくてもよい。第1の実施形態において、半導体ダイの裏面は、基板のダイ面のグローバルプラナリティを有する面から突出する。第2の実施形態において、半導体ダイの面は、基板のダイ面のグローバルプラナリティを有する面からいずれも突出しない。
「完全にエンベデッドされ、かつ囲まれた」、「完全にエンベデッドされた」という上述の画定とは対照的に、「部分的にエンベデッドされた」ダイは、面全体及び複数の側壁の一部のみが、(コアレス基板のような)基板のカプセル化フィルムに接触し、または、カプセル化フィルム内に収容された材料に少なくとも接触するダイである。さらに対照的に、「エンベデッドされない」ダイとは、最大で1つの面が、(コアレス基板のような)基板のカプセル化フィルムに接触し、または、カプセル化フィルム内に収容された材料に接触するが、複数の側壁のいずれの部分もこのように接触しないダイである。
実施形態において、複数の外部導体接触のアレイ(図示せず)は、後で形成されてもよい。複数の外部導体接触は、形成された基板を基礎基板に結合してもよい。複数の外部導体接触は、基礎基板との電気通信のために用いられてもよい。一実施形態において、複数の外部導体接触のアレイは、ボールグリッドアレイ(BGA)である。他の複数の実施形態において、複数の外部導体接触のアレイは、限定されるものではないが、ランドグリッドアレイ(LGA)または複数のピンのアレイ(PGA)のようなアレイである。実施形態において、上述されたように、基板は、BBUL基板である。BBUL処理について詳細に上述されたが、他の複数の処理フローが、代わりに用いられてもよい。例えば、他の実施形態において、ダイ104は、基板のコアに収容される。他の実施形態において、複数のファンアウト層が、用いられる。
用語「MEMS」は、概して、マイクロ電子デバイスに相当する寸法スケールを有する幾つかの機械的構造を組み込んだ装置を指す。機械的構造は、典型的には、幾つかの形の機械的な動きが可能であり、約250ミクロン未満の寸法を有する。しかしながら、実施形態において、パッケージ構造のMEMSは、合計サイズが約1mmを超えるが、ビーム幅は、最大で数十ミクロンのオーダである。つまり、本明細書において想定される複数のMEMS構造は、実施形態において、複数のMEMS技術の範囲内にある任意のデバイスである。例えば、MEMS構造は、必須の寸法が約250ミクロンより小さく、基板の上でリソグラフィ、蒸着及びエッチング処理を用いて組み立てられる任意の機械的及び電子的構造であってもよい。本発明の一実施形態によれば、MEMS構造は、限定されるものではないが、共振器、センサ、検出器、フィルタまたはミラーのようなデバイスである。一実施形態において、MEMS構造は、共振器である。特定の実施形態において、共振器は、限定されるものではないが、ビーム、プレート及びチューニングフォークまたはカンチレバーアームのようなものである。
図2は、実施形態に係る複数のスルーホールを含む半導体パッケージ200の複数の要素を示す。半導体パッケージ200は、例えば、図1A−図1Hにおいて示される処理によって形成された半導体パッケージの幾つかまたは全ての特徴を含んでもよい。しかしながら、半導体パッケージ200の製造は、異なる実施形態において、様々な追加のまたは代替的な技術のいずれかに従って実行されてもよい。
半導体パッケージ200は、例示的なビルドアップ層210によって一部が表される複数のビルドアップ層を含んでもよい。限定ではなく例示として、半導体パッケージ200は、ダイ(図示せず)周囲に、交互のパターニングされた導体材料及び絶縁材料の複数の層を形成してもよく、ここで、例えば、パターニングされた導体材料の複数の層のうち少なくとも1つは、MEMSデバイスをダイの接触点に結合する。MEMSデバイスは、プラットフォーム要素230(本明細書において、ビーム要素とも称される)を備えてもよく、これは、例えば、プルーフマス、カンチレバー、共振器または他のアクティブ要素として機能するためのものである。プラットフォーム要素230の部分は、ギャップ240によってビルドアップ層210から分離され(例えば、その上に垂下し)てもよい。このような分離は、例えば、垂下部分220によって与えられてもよく、これは、プラットフォーム要素230に少なくとも1つのアンカー点を与える。
実施形態において、プラットフォーム要素230の面は、複数のスルーホール構造の構成250を含み、これは、少なくとも部分的に複数のスルーホールを画定する。本明細書で用いられるスルーホール(本明細書において、「リリースホール」または簡潔さのために単に「ホール」とも称される」は、構造、例えば、ビーム、カンチレバー、プルーフマスまたはMEMSデバイスの他の要素の少なくとも一部を含む構造の垂下部分の全長にわたって延びるホールを指す。複数の特定の実施形態は、半導体パッケージのMEMSデバイスにおいて、複数のスルーホール構造の改良された構成を、多様な形で与える。このような複数の改良された構成は、MEMSデバイスの垂下部分をそこに近接する他の構造から分離するギャップを形成するべく、改良されたエッチングを容易にすることがある。同様に、このような改良されたエッチングは、複数のスルーホールが、従来技術によって配置された複数のスルーホール構造のサイズ及び/または数と比較して、より小さいサイズ及び/または数とすることを可能にしてもよい。例えば、図4A−4Fは、異なる実施形態に係る複数のスルーホール構造の様々な構成を示す。このような複数の構成の形状を説明するために用いられる様々な用語が、以下に画定される。
本明細書において他に示されない限り、「面」は、MEMSデバイスのこのような垂下部分の2つの対向面のいずれかを指し、複数のスルーホールは、2つの対向面の間を多様な形で延びる。面は、平坦面であってもよいが、複数の特定の実施形態は、この点に関して限定されるものではない。他に示されない限り、「エッジ」は、本明細書において、対応するスルーホールを少なくとも部分的に画定する面の部分を指すために用いられる。例えば、面は、その各々が当該面と対応するスルーホールとの交差部分を画定する複数のエッジを含んでもよい。限定ではなく例示として、図4Aの構成400は、エッジE01、E02、E11、E12、E13を示し、これらはそれぞれ、複数のスルーホールの中から対応するスルーホールH01、H02、H11、H12、H13を少なくとも部分的に画定する。
複数のエッジの各々は、自己によって囲まれてもよく、それぞれ1つまたは複数の連続的な、例えば、直線または平滑なカーブの部分を含んでもよく、これらの各々は、本明細書において「サイド」と称される。エッジは、サイド内に正円、楕円、長楕円または他の円形プロファイルを有するホールを部分的に画定するべく、裏からそれ自体に連続的にカーブする単一のサイドを有してもよい。代替的に、またはさらに、エッジは、複数の直線エッジを含んでもよく、これらは、サイド内に多角形プロファイルを有するホールを部分的に画定する。他に示されない限り、「コーナー」は、本明細書において、当該エッジの2つのサイドの、ある角度で接合するエッジの部分を指すために用いられる。例えば、エッジE12の4つのサイドは、サイド410及びサイド412を含み、これらは、面においてコーナー414で交わる。複数の特定の実施形態は、この点に関して限定されるものではないが、エッジE01、E02、E11、E13の各々は同様に、それぞれ直線エッジと、このような直線エッジの様々な接合部分においてコーナーのそれぞれとを含む。
用語「エッジに隣接」は、本明細書において、複数のエッジが互いに比較的近接していることを説明するために用いられる。第1のエッジ及び第2のエッジは、エッジに隣接するものとみなされ、ここで、第1のエッジは、第2のエッジに最も近接する1つまたは複数の点を含み、第1のエッジ以外では、第2のエッジ(及び例えば、任意の他の第3のエッジ)は、1つまたは複数の点に最も近いエッジである。
第1のエッジの所与の第1のサイド及び第2のエッジの所与の第2のサイドにおいて、第1のサイドは、本明細書において、第2のサイドに「向く」ものとみなされ、ここで、第1のサイドの幾つかの点において、第1のサイドに直交する線は、第1のエッジから離れるように延び、第2のサイドと交差するように示されてもよい。所与のサイドの部分(簡潔さのために、本明細書において「サイド部」と称される)が異なるエッジの幾つかの他のサイドに向く場合、同一の所与のサイドの他の部分は、異なるエッジの他のサイドに向かなくてもよく、当該異なるエッジに全く向かなくてもよい。
実施形態において、面は、本明細書において「アーム部」及び「ノード部」と称される部分を含んでもよく、これらは、多様な形で、複数のスルーホール構造の互いに対する相対的な構成を少なくとも部分的に画定する。本明細書で用いられる「アーム部」(または単に「ap」)は、その各々が特定のエッジ隣接エッジのペア間に位置する1つまたは複数の点を含む面の部分を指す。アーム部は、2つのエッジ隣接エッジ間を最小限に分離するエリアを含んでもよい。実施形態において、アーム部は、面の複数の点を含み、これらを介して、2つのエッジ隣接エッジのうち少なくとも1つは、2つのエッジ隣接エッジの他方に向く。例えば、アーム部は、線に沿った点を含んでもよく、これを介して、複数のエッジ隣接エッジの各々は、複数のエッジ隣接エッジの他方に向く。代替的に、またはさらに、このようなアーム部は、線に沿った点を含んでもよく、これを介して、エッジ隣接エッジのペアの1つのみが、エッジ隣接エッジのペアの他方に向く。
本明細書で用いられる「ノード部」(または単に「up」)は、対応する複数の、例えば3つまたはそれより多くのアーム部の接合部分にある面の部分を指す。複数のアーム部の接合部分は、本明細書において、複数のこのようなアーム部が互いに収束し、さもなければこれらと交わる位置を意味するものと理解されよう。所与のノード部について、対応する複数のエッジのセットは、ノード部の周りに位置してもよく、ここで、複数のエッジのセットの1つまたは複数のコーナーのそれぞれ及び/またはサイド部の様々な組み合わせのいずれかは、少なくとも部分的にノード部を画定する。
複数の特定の実施形態は、多様な形で、所与のノード部における複数のアーム部の直線構成のタイプの例を防止し、さもなければこれらを限定する。図3は、このような従来の構成300の一例を示し、これは、例えば、複数の公知技術に係る複数のシリコンMEMSデバイスにおいて設けられることがある。
構成300において、四角ホールH1、H2、H3、H4は、正確に4つのアーム部の十字またはさもなければ垂直接合を画定するそれぞれのエッジによって画定される。構成300の複数のアーム部は、各々、ノードの他のサイドにあるそれぞれの対向するアーム部と平行かつ整合する。四角ホールH1、H2、H3、H4及びこれらの互いに対する直線構成は、比較的容易に実装される。しかしながら、複数の特定の実施形態は、このようなホールH1、H2、H3、H4の直線構成が、構成300下の材料エッチングに関する特定の非効率性に関連することを認識した結果である。
例えば、構成300に示されるノード部を画定する複数のエッジの中で、これらのエッジのコーナーのそれぞれのみが、当該ノード部に隣接する。さらに、これらのコーナーを画定する複数のサイドの中で、いずれのサイドもノード部に向かない。結果として、構成300のノード部の下にある犠牲材料のエッチングへの露出は、例えば、このような露出が、ノード部を画定するホールH1、H2、H3、H4の複数の近接コーナーを主に介する場合、比較的限定されることがある。
対照的に、構成400は、複数のアーム部のこのような十字構成の複数の例を限定またはさもなければ防止するように配置される複数のエッジの一例を示す。構成400において、面におけるエッジE01、E02、E11、E12、E13は、ホールH01、H02、H11、H12、H13のそれぞれを少なくとも部分的に画定する。例えば、エッジE01、E02、E11、E12、E13は、ホールH01、H02、H11、H12、H13の各々に対して、ホールの面との交差のそれぞれを画定してもよい。構成400の例示的な実施形態において、エッジE01、E11及びE12は、各々が互いにエッジに隣接する。さらに、または代替的に、エッジE02、E12及びE13は、各々が互いにエッジに隣接してもよく、及び/または、エッジE01、E02は、互いにエッジに隣接してもよい。従って、構成400に示される面は、複数のエッジ隣接エッジの中で、ペアE01/E11、E01/E12、E02/E12、E02/E13及びE01/E02の各々に対して、異なるそれぞれのアーム部を含んでもよい。
構成400に示される面は、その各々がE01、E11及びE12の異なるそれぞれのペア間にある複数のアーム部の接合部分において、ノード部を含んでもよい。例えば、E01、E11及びE12は、複数のアーム部の接合部分にあるノード部の周りに位置し、これを少なくとも部分的に画定してもよく、ここで、複数のアーム部の総数は、4以外の数であり、この場合は3である。構成400に示される面は、その各々がE02、E12及びE13の異なるそれぞれのペア間にある複数のアーム部の接合部分において、他のノード部を含む。E02、E12及びE13によって少なくとも部分的に画定されるノード部は、他の複数のアーム部の接合部分に位置してもよく、ここで、他の複数のアーム部の総数も、4以外の数である。
結果として、構成400の幾つかまたは全てのノード部は、正確に4つのアーム部の垂直接合に関連するもの以外のタイプの各々である。限定ではなく例示として、構成400の1つまたは複数のアーム部は、各々、例示的な中線420、422、426、428によって表される中線のそれぞれに関連してもよい。中線420、422、426は、各々が多様な形で、線のそれぞれに沿って、隣接するノード部及び当該ノード部を少なくとも部分的に画定するエッジの両方に交差する方向に延びてもよい。1つまたは複数のアーム部は、互いに整合されてもよく、例えば、複数のアーム部が共通の中線428を共有する場合に、構成400の複数のノード部は、各々、当該ノード部を画定する複数のエッジの(隣接する単なる複数のコーナーと対照的に)少なくとも1つのサイド部に隣接してもよい。
図4Bは、実施形態に係る複数のスルーホール構造の他の構成430の複数の特徴を示す。構成430において、エッジE21、E22、E31、E32は、対応するスルーホールH21、H22、H31、H32を、それぞれ少なくとも部分的に画定する。構成430の例示的な実施形態において、エッジE21及びE22は、互いにエッジに隣接する。さらに、または代替的に、エッジE21及びE31は、互いにエッジに隣接してもよく、及び/または、エッジE22及びE32は、互いにエッジに隣接してもよい。エッジE32、E21は、互いに隣接してもよいが、これらは、(例えば、少なくとも、これらの互いに最も近接する複数の点が、直交する線を引けない複数のコーナーのそれぞれである限り)互いを向くサイドのそれぞれを含まなくてもよいことに留意されたい。
従って、構成430に示される面は、複数のエッジ隣接エッジのペアE21/E22、E21/E31、 E22/E32及びE31/E32の各々に対して、異なるそれぞれのアーム部を含んでもよい。ノード部は、複数のこのようなアーム部の接合部分に位置してもよく、ここで、エッジE21、E22、E31、E32は、多様な形で、当該ノード部に隣接し、その周りに位置してもよい。実施形態において、エッジE21、E22、E31、E32の幾つかまたは全ては、それぞれ異なる向きを有し、例えば、E21及びE31のサイドは、線のそれぞれに沿って、互いに対して傾斜する方向に延びる。結果として、1つまたは複数のサイド部は、E21、E22、E31、E32の単なるコーナーではなく、むしろ、ノード部に隣接してもよい。例えば、エッジE32のサイド部及び/またはE31のサイド部は、ノード部に隣接してもよく、これは、複数の従来技術による複数のスルーホール構成と比較して、このようなノード部下の材料が、エッチングにより良く露出されることを可能にする。
図4Cは、実施形態に係る複数のスルーホール構造の他の構成440の複数の特徴を示す。構成440は、複数の特定の点に関して、構成440と同様であり、1つの例外は、複数のエッジの複数の隣接行間の不整合がより大きいことである。構成440において、エッジE41、E42、E51、E52は、対応する複数のスルーホールH41、H42、H51、H52のそれぞれを少なくとも部分的に画定する。構成440に示される面は、複数のエッジ隣接エッジのペアE41/E42、E41/E51、E42/E52及びE51/E52の各々に対して異なるそれぞれのアーム部を含んでもよい。ノード部は、複数のこのようなアーム部の接合部分に位置してもよく、ここで、エッジE41、E42、E51、E52は、多様な形で、当該ノード部に隣接し、これらの周りに位置する。エッジE41、E44、E51、E52によって画定される形状のそれぞれが異なる向きであることに加え、構成440は、(例えば、1つのこのような行がエッジE41、E42を含み、他のこのような行が、エッジE51、E52を含む場合に)複数のエッジの複数の行の比較的大きな不整合を与える。結果として、E41、E42、E51、E52のサイド部は、エッジE21、E22、E31、E32のサイド部がこれらの対応するノード部に隣接するより大きい範囲にまで、多様な形でノード部に隣接してもよい。
図4Dは、実施形態に係る複数のスルーホール構造の他の構成450の複数の特徴を示す。構成450において、エッジE61、E62、E63、E64は、対応するスルーホールH61、H62、H63、H64をそれぞれ少なくとも部分的に画定する。エッジE61、E62、E63、E64の幾つかまたは全ては、多様な形で、矩形形状以外の複数のそれぞれの多角形形状、例えば六角形を、面に画定してもよい。複数のこのような多角形形状は、ノード部において互いに傾斜角をなすように交わる複数のアーム部を画定するように配置されてもよい。代替的に、またはさらに、1つまたは複数のこのような多角形形状は、ノード部に隣接する複数の鈍角コーナーを含んでもよい。
構成450の例示的な実施形態において、エッジE61、E62及びE63は、各々、互いにエッジに隣接する。さらに、または代替的に、エッジE62、E63及びE64は、各々が、互いエッジに隣接してもよい。従って、構成450に示される面は、複数のエッジ隣接エッジのペアE61/E62、E62/E63、E61/E63、E62/E64、及びE63/E64の各々に対して、異なるそれぞれのアーム部を含んでもよい。構成450に示される面は、その各々がE61、E62及びE63の異なるそれぞれのペア間にある複数のアーム部の接合部分において、ノード部を含んでもよい。例えば、E61、E62及びE63は、合計で3つのアーム部の接合部分にあるノード部の周りに位置し、これらを少なくとも部分的に画定してもよい。構成450に示される面は、その各々が異なるそれぞれのペアE62、E63及びE64の間にある複数のアーム部の接合部分において、他のノード部を含む。E62、E63及びE64によって少なくとも部分的に画定されたノード部は、他の合計で3つのアーム部の接合部分に位置してもよい。
図4Eは、実施形態に係る複数のスルーホール構造の他の構成460の複数の特徴を示す。構成460において、エッジE71、E72、E73、E74は、対応するスルーホールH71、H72、H73、H74を、それぞれ少なくとも部分的に画定する。エッジE71、E72、E73、E74の幾つかまたは全ては、多様な形で、複数の円形状、例えば正円を、面に画定してもよい。このような複数の円形状は、ノード部において互いに傾斜角をなすように交じわる複数のアーム部を画定するように配置されてもよい。構成460の例示的な実施形態において、エッジE71、E72及びE74は、各々、互いにエッジに隣接する。さらに、または代替的に、エッジE71、E73及びE74は、各々、互いにエッジに隣接してもよい。従って、構成460に示される面は、複数のエッジ隣接エッジのペアE71/E72、E72/E74、E71/E73、E73/E74及びE71/E74の各々に対して、異なるそれぞれのアーム部を含んでもよい。構成460に示される面は、その各々がE71、E72及びE74の異なるそれぞれのペアの間にある複数のアーム部の接合部分において、ノード部を含んでもよい。構成460に示される面は、その各々がE71、E73及びE74の異なるそれぞれのペアの間にある複数のアーム部の接合部分において、他のノード部を含む。
図4Fは、実施形態に係る複数のスルーホール構造の他の構成470の複数の特徴を示す。構成470において、エッジE80、E81、E82、E83は、対応するスルーホールH80、H81、H82、H83を、それぞれ少なくとも部分的に画定する。エッジE80、E81、E82、E83の幾つかまたは全ては、多様な形で、面に複数のダイヤモンド形状を画定してもよい。複数のこのようなダイヤモンド形状は、ノード部において互いに傾斜角をなすように交じわる複数のアーム部を画定するように配置されてもよい。代替的に、またはさらに、1つまたは複数のこのようなダイヤモンド形状は、ノード部に隣接する複数の鈍角コーナーを含んでもよい。
構成470の例示的な実施形態において、エッジE80、E81及びE83は、各々、互いにエッジに隣接する。さらに、または代替的に、エッジE80、E82及びE83は、各々、互いにエッジに隣接してもよい。従って、構成470に示される面は、複数のエッジ隣接エッジのペアE80/E81、E81/E83、E80/E82及びE82/E83の各々に対して、異なるそれぞれのアーム部を含んでもよい。構成470に示される面は、その各々が、E80、E81、E82及びE83の異なるそれぞれのペア間にある複数のアーム部の接合部分において、ノード部を含んでもよい。
図5は、実施形態に係る半導体パッケージを製造するための方法500の複数の要素を示す。半導体パッケージは、例えば、構成250、400、430、440、450、460、470のいずれかの特徴の幾つかまたは全てを備える複数のスルーホール構造の構成を含んでもよい。実施形態において、方法500は、図1A−1Hに表される複数の動作の幾つかまたは全てを実行する。
方法500は、510において、第1のビルドアップ層を積層する段階を含む、ダイ用ビルドアップキャリアの第1の部分を形成する段階を含んでもよい。第1のビルドアップ層は、リリースエッチング停止層の積層された層を含んでもよく、こでは、限定されるものではないが、様々な低E味の素ビルドアップフィルムまたはそれらの均等物のいずれかを含む。実施形態において、方法500は、520において、その各々がスルーホールのそれぞれを部分的に画定する複数のエッジを含む第1の面を備えるビーム要素を形成する段階をさらに備え、ここで、第1の面は、複数のアーム部と、その各々が複数のアーム部のうち3つまたはそれより多くの接合部分のそれぞれに位置する複数のノード部と、を含む。
複数のアーム部は、各々が、複数のエッジの複数のエッジ隣接エッジのペアのそれぞれの間に位置してもよい。複数のノード部の各々について、ノード部において互いを接合するアーム部の総数のそれぞれは、4以外の数であり、または、ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する中線のそれぞれを有する。実施形態において、複数のノード部の各々は、ノード部が第1、第2、第3及び第4のアーム部のそれぞれの接合部分に位置し、第1のアーム部及び第2のアーム部の中線のそれぞれが互いに平行であり、かつ、第3のアーム部及び第4のアーム部の中線のそれぞれが互いに平行である場合、第1のアーム部及び第3のアーム部の中線のそれぞれは、互いに対して傾斜(及び/または、第2のアーム部及び第4のアーム部の中線のそれぞれが互いに対して傾斜)する。
複数のエッジは、円形状、例えば、正円または楕円を、第1の面に画定するエッジを含んでもよい。代替的に、またはさらに、複数のエッジは、第1の面に多角形形状、例えば、三角形、六角形、八角形等を画定するエッジを含んでもよく、多角形形状のサイドの総数は、4以外の数である。代替的に、またはさらに、複数のエッジは、ダイヤモンド形状(例えば、矩形以外の平行四辺形)を第1の面に画定するエッジを含んでもよい。
実施形態において、複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行を含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの第1の行及び複数の矩形エッジの第2の行の各々について、その行の1つまたは複数のエッジは、各々、第1の線の方向に沿って延びるそれぞれ直線のサイドを含む。このような実施形態において、第1の行のエッジ及び第2の行のエッジは、対応する複数のサイドを含んでもよく、これらは、互いに平行であり、第1の線の方向に沿って、例えば、第1の線の方向に沿った複数のエッジのうちの1つの長さより小さい距離だけ互いからオフセットする。このような構成は、例えば、図4Aに示される。
他の実施形態において、複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの第1の行の1つまたは複数のエッジは、各々、第1の線の方向に対して傾斜する第2の線の方向に沿って延びるサイドのそれぞれを含む。実施形態において、複数のノード部は、複数のアーム部のうち3つのみの接合部分において、第1のノード部を含む。代替的に、またはさらに、複数のノード部は、5つまたはそれより多くのアーム部の接合部分にあるノード部を含んでもよい。
方法530は、530において、ビーム要素から第1のビルドアップ層の部分を分離するエアギャップを形成するべく、複数のスルーホールを介してエッチングを(例えば、少なくとも部分的に)実行する段階を含んでもよい。430において実行されるエッチングは、例えば、制御されたフラッシュエッチングを含んでもよい。実施形態において、エッチングは、エアギャップによってビーム要素から分離される第1のビルドアップ層の部分を露出させるべく、第1のビルドアップ層の他の部分を除去する。
図6は、本発明の一実施形態に係るコンピュータシステム600の概略図である。コンピュータシステム600(電子システム600とも称される)は、図示されるように、幾つかの開示された実施形態及び本開示において説明されるこれらの均等物のいずれかに従って、機械的ヒューズをその中に有する半導体パッケージを具現し得る。コンピュータシステム600は、ネットブックコンピュータのようなモバイルデバイスであってもよい。コンピュータシステム600は、無線スマートフォンのようなモバイルデバイスであってもよい。コンピュータシステム600は、デスクトップコンピュータであってもよい。コンピュータシステム600は、ハンドヘルドリーダであってもよい。
実施形態において、電子システム600は、コンピュータシステムであり、これは、電子システム600の様々なコンポーネントを電気的に結合させるシステムバス620を含む。システムバス620は、単一のバスまたは様々な実施形態に係る複数のバスの任意の組み合わせである。電子システム600は、集積回路610に電力を提供する電圧源630を含む。幾つかの実施形態において、電圧源630は、システムバス620を介して集積回路610に電流を供給する。
集積回路610は、システムバス620に電気的に結合され、実施形態に係る任意の回路または複数の回路の組み合わせを含む。実施形態において、集積回路610は、任意のタイプたり得るプロセッサ612を含む。本明細書で用いられるように、プロセッサ612は、限定されるものではないが、マイクロプロセッサ、マイクロコントローラ、グラフィックスプロセッサ、デジタル信号プロセッサまたは他のプロセッサのような任意のタイプの回路を意味してもよい。実施形態において、プロセッサ612は、本明細書において開示されるように、その中に機械的ヒューズを有する半導体パッケージを含み、またはこれに含まれる。実施形態において、プロセッサの複数のメモリキャッシュに、複数のSRAM実施形態が見られる。集積回路610に含まれ得る他の複数のタイプの回路は、カスタム回路、または、携帯電話、スマートフォン、ページャ、ポータブルコンピュータ、ツーウェイラジオ及び同様の電子システムにおいて、無線デバイスで用いるための通信回路614のような特定用途集積回路(ASIC)である。実施形態において、プロセッサ610は、静的ランダムアクセスメモリ(SRAM)のようなオンダイメモリ616を含む。実施形態において、プロセッサ610は、エンベデッド動的ランダムアクセスメモリ(eDRAM)のようなエンベデッドオンダイメモリ616を含む。
実施形態において、集積回路610は、後続の集積回路611によって補完される。有用な複数の実施形態は、デュアルプロセッサ613と、デュアル通信回路615と、SRAMのようなデュアルオンダイメモリ617とを含む。実施形態において、デュアル集積回路610は、eDRAMのようなエンベデッドオンダイメモリ617を含む。
実施形態において、電子システム600は、外部メモリ640をさらに含み、これは、同様に、RAM形式のメインメモリ642、1つまたは複数のハードドライブ644、及び/または1つまたは複数のドライブのような、リムーバブルメディア646を処理する、ディスケット、コンパクトディスク(CD)、デジタル可変ディスク(DVD)、フラッシュメモリドライブ、及び当分野で公知の他のリムーバブルメディアのような特定用途に適した1つまたは複数のメモリ要素を含んでもよい。外部メモリ640は、また、一実施形態によれば、エンベデッドTSVダイスタックにおける第1のダイのようなエンベデッドメモリ648であってもよい。
実施形態において、電子システム600は、ディスプレイデバイス650とオーディオ出力660とをさらに含む。実施形態において、電子システム600は、コントローラ670のような入力デバイスを含み、これは、キーボード、マウス、トラックボール、ゲームコントローラ、マイクロフォン、音声認識デバイス、または電子システム600に情報を入力する任意の他の入力デバイスであってもよい。実施形態において、入力デバイス670は、カメラである。実施形態において、入力デバイス670は、デジタルサウンドレコーダである。実施形態において、入力デバイス670は、カメラ及びデジタルサウンドレコーダである。
本明細書において示されるように、集積回路610は、幾つかの開示された実施形態及びこれらの均等物のいずれかに係る機械的ヒューズを中に有する半導体パッケージ、電子システム、コンピュータシステム、集積回路を製造する1つまたは複数の方法、及び、本明細書において様々な実施形態ならびにこれらの分野で認識される均等物で説明された幾つかの開示された実施形態のいずれかに係る機械的ヒューズを中に有する半導体パッケージを含む電子アセンブリを製造する1つまたは複数の方法、を含む、多数の異なる実施形態において、実装されてもよい。複数の要素、複数の材料、複数の形状、複数の寸法、及び一連の動作は、全て、幾つかの開示された実施形態及びこれらの均等物のいずれかに係る機械的ヒューズを中に有する幾つかの開示された半導体パッケージのいずれかに係る基板を搭載するプロセッサにエンベデッドされたマイクロ電子ダイのアレイ接触回数、アレイ接触構成を含む特定のI/O結合要件に適合するように変更可能である。基礎基板が、図6の破線によって表されるように、含まれてもよい。複数の受動デバイスが、図6にさらに示されるように、さらに含まれてもよい。
一実装において、半導体パッケージは、ダイに結合されるビルドアップキャリアを備え、ビルドアップキャリアは、第1のビルドアップ層と、エアギャップによって第1のビルドアップ層の部分から分離されるビーム要素とを含む。ビーム要素は、第1の面及び第2の面を含み、第1の面は、その各々が第1の面及び第2の面の間を延びる複数のスルーホールの中からスルーホールのそれぞれを部分的に画定する複数のエッジを含む。第1の面は、その各々が、複数のエッジのうち複数のエッジ隣接エッジのペアのそれぞれの間に位置する複数のアーム部と、その各々が、複数のアーム部のうち3つまたはそれより多くの接合部分のそれぞれに位置する複数のノード部と、を含み、複数のノード部の各々について、ノード部において互いを接合する複数のアーム部の総数のそれぞれは、4以外の数であり、または、ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する複数の中線のそれぞれを有する。
実施形態において、第1のアーム部、第2のアーム部、第3のアーム部及び第4のアーム部のそれぞれの接合部分に位置する複数のノード部の各々について、第1のアーム部及び第2のアーム部の中線のそれぞれが互いに平行であり、かつ、第3のアーム部及び第4のアーム部の中線のそれぞれが互いに平行である場合、第1のアーム部及び第3のアーム部の中線のそれぞれは、互いに対して傾斜する。他の実施形態において、複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの第1の行及び複数の矩形エッジの第2の行の各々について、その行の1つまたは複数のエッジは、各々、第1の線の方向に沿って延びるサイドのそれぞれを含む。他の実施形態において、複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの第1の行の1つまたは複数のエッジは、各々、第1の線の方向に対して傾斜する第2の線の方向に沿って延びるサイドのそれぞれを含む。
他の実施形態において、複数のノード部の第1のノード部は、3つのアーム部のみの接合部分にある。他の実施形態において、複数のノード部の第1のノード部は、5つまたはそれより多くのアーム部の接合部分にある。他の実施形態において、複数のエッジは、第1の面に円形状を画定するエッジを含む。他の実施形態において、円形状は、正円を含む。他の実施形態において、複数のエッジは、第1の面に三角形状を画定するエッジを含む。他の実施形態において、複数のエッジは、第1の面に多角形形状を画定するエッジを含み、多角形形状のサイドの総数は、4より大きい。他の実施形態において、複数のエッジは、第1の面にダイヤモンド形状を画定するエッジを含む。他の実施形態において、複数のスルーホールは、ホールに接触する複数のスルーホールのセットである。
一実装において、方法は、ダイ用のビルドアップキャリアの第1の部分を形成する段階であって、第1のビルドアップ層を積層する段階を含む、段階と、第1の面及び第2の面を含むビーム要素を形成する段階であって、第1の面は、その各々が第1の面及び第2の面の間に延びる複数のスルーホールの中からスルーホールのそれぞれを部分的に画定する、複数のエッジを含む、段階と、を備える。第1の面は、その各々が、複数のエッジのうち複数のエッジ隣接エッジのペアのそれぞれの間に位置する複数のアーム部と、その各々が、複数のアーム部のうち3つまたはそれより多くの接合部分のそれぞれに位置する複数のノード部と、を含み、複数のノード部の各々について、ノード部において互いを接合する複数のアーム部の総数のそれぞれは、4以外の数であり、または、ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する中線のそれぞれを有する。方法は、第1のビルドアップ層の部分をビーム要素から分離するエアギャップを形成するべく、複数のスルーホール介してエッチングを実行する段階を、さらに備える。
実施形態において、第1のアーム部、第2のアーム部、第3のアーム部及び第4のアーム部のそれぞれの接合部分に位置する複数のノード部の各々について、第1のアーム部及び第2のアーム部の中線のそれぞれが互いに平行であり、かつ、第3のアーム部及び第4のアーム部の中線のそれぞれが互いに平行である場合、第1のアーム部及び第3のアーム部の中線のそれぞれは、互いに対して傾斜する。他の実施形態において、複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行を含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの第1の行及び複数の矩形エッジの第2の行の各々について、その行の1つまたは複数のエッジは、各々、第1の線の方向に沿って延びるサイドのそれぞれを含む。他の実施形態において、複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの第1の行の1つまたは複数のエッジは、各々、第1の線の方向に対して傾斜する第2の線の方向に沿って延びるサイドのそれぞれを含む。
他の実施形態において、複数のノード部の第1のノード部は、3つのアーム部のみの接合部分にある。他の実施形態において、複数のノード部の第1のノード部は、5つまたはそれより多くのアーム部の接合部分にある。他の実施形態において、複数のエッジは、第1の面に円形状を画定するエッジを含む。他の実施形態において、円形状は、正円を含む。他の実施形態において、複数のエッジは、第1の面に三角形状を画定するエッジを含む。他の実施形態において、複数のエッジは、第1の面に多角形形状を画定するエッジを含み、多角形形状のサイドの総数は、4より大きい。他の実施形態において、複数のエッジは、第1の面にダイヤモンド形状を画定するエッジを含む。他の実施形態において、複数のスルーホールは、ホールに接触する複数のスルーホールのセットである。
一実装において、システムは、ビルドアップキャリアに配置されたマイクロプロセッサを含むパッケージを含むコンピューティングデバイスであって、ビルドアップキャリアが、第1のビルドアップ層を含む、コンピューティングデバイスと、エアギャップによって、第1のビルドアップ層の部分から分離されるビーム要素と、を備える。ビーム要素は、第1の面及び第2の面を含み、第1の面は、その各々が第1の面及び第2の面の間を延びる複数のスルーホールの中からスルーホールのそれぞれを部分的に画定する複数のエッジを含む。第1の面は、その各々が、複数のエッジのうち複数のエッジ隣接エッジのペアのそれぞれの間に位置する複数のアーム部と、その各々が、複数のアーム部のうち3つまたはそれより多くの接合部分のそれぞれに位置する複数のノード部と、を含み、複数のノード部の各々について、ノード部において互いを接合する複数のアーム部の総数のそれぞれは、4以外の数であり、または、ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する複数の中線のそれぞれを有する。
実施形態において、複数のノード部の各々について、ノード部が第1のアーム部、第2のアーム部、第3のアーム部及び第4のアーム部のそれぞれの接合部分に位置し、第1のアーム部及び第2のアーム部の中線のそれぞれが互いに平行であり、かつ、第3のアーム部及び第4のアーム部の中線のそれぞれが互いに平行である場合、第1のアーム部及び第3のアーム部の中線のそれぞれは、互いに対して傾斜する。他の実施形態において、複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行を含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの第1の行及び複数の矩形エッジの第2の行の各々について、その行の1つまたは複数のエッジは、各々、第1の線の方向に沿って延びるサイドのそれぞれを含む。他の実施形態において、複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの第1の行の1つまたは複数のエッジは、各々、第1の線の方向に対して傾斜する第2の線の方向に沿って延びるサイドのそれぞれを含む。
他の実施形態において、複数のノード部の第1のノード部は、3つのアーム部のみの接合部分にある。他の実施形態において、複数のノード部の第1のノード部は、5つまたはそれより多くのアーム部の接合部分にある。他の実施形態において、複数のエッジは、第1の面に円形状を画定するエッジを含む。他の実施形態において、円形状は、正円を含む。他の実施形態において、複数のエッジは、第1の面に三角形状を画定するエッジを含む。他の実施形態において、複数のエッジは、第1の面に多角形形状を画定するエッジを含み、多角形形状のサイドの総数は、4より大きい。他の実施形態において、複数のエッジは、第1の面にダイヤモンド形状を画定するエッジを含む。他の実施形態において、複数のスルーホールは、ホールに接触する複数のスルーホールのセットである。
半導体パッケージを提供するための複数の技術及び複数のアーキテクチャは、本明細書において説明される。上述の説明において、説明目的のために、複数の特定の実施形態に対する深い理解を与えるべく、多数の具体的な詳細が説明される。しかしながら、当業者にとっては、複数の特定の実施形態は、これらの具体的な詳細がなくとも実施可能であることは明らかであろう。他の複数の例において、複数の構造及び複数のデバイスが、説明を不明瞭にすることを回避するべく、ブロック図の形で示される。
本明細書において「一実施形態」または「実施形態」に言及する場合、その実施形態に関連して説明された特定の特徴、構造、または特性が、本発明の少なくとも一実施形態に含まれることを意味する。本明細書の様々な複数の箇所に「一実施形態において」という語句が登場するが、これは、必ずしも同一の実施形態を参照するということではない。
本明細書における詳細な説明の幾つかの部分は、コンピュータメモリ内の複数のデータビットに対する動作の複数のアルゴリズム及び複数の象徴的な表現に対して示される。これらのアルゴリズムの説明及び表現は、これらの動作の実体を他の当業者に最も効果的に伝えるべく、演算分野の当業者によって用いられる手段である。アルゴリズムは、ここで、概して、所望の結果をもたらす首尾一貫した一連の段階であると考えられる。複数の段階は、複数の物理量の複数の物理的操作を必要とするものである。通常、必ずしもそうではないものの、これらの量は、格納、伝送、組み合わせ、比較及び他の操作が可能な、電気または磁気の複数の信号という形をとる。主に共通使用を理由として、これらの信号を、ビット、バリュー、要素、記号、キャラクタ、用語、数等で表すことが、時には便利であることが明らかとなっている。
しかしながら、これらの及び同様の用語は全て、適切な物理量に関連付けられており、これらの量に適用される、単に便宜的なラベルであることを念頭に置くべきである。本明細書の説明とは明らかに異なるように具体的に説明されない限り、説明全体を通じて、「処理」または「演算」または「計算」または「決定」または「表示」等のような複数の用語を用いる複数の説明は、コンピュータシステム、またはコンピュータシステムの複数のレジスタ及び複数のメモリ内で、複数の物理(電子)量として表されるデータを操作し、コンピュータシステムの複数のメモリもしくは複数のレジスタ、または他のこのような情報のストレージ、送信またはディスプレイデバイス内で、同様に複数の物理量として表される他のデータに変換する同様の電子コンピューティングデバイスの動作及び複数の処理を指すことを理解されたい。
複数の特定の実施形態は、本明細書に記載された複数の動作を実行する装置にさらに関する。装置は、必要な目的のために特別に構築されてもよく、または、これは、コンピュータに格納されるコンピュータプログラムによって選択的にアクティブ化または再構成される汎用コンピュータを備えてもよい。このようなコンピュータプログラムは、これらに限定されるものではないが、フロッピ(登録商標)ディスク、光ディスク、CD−ROMおよび磁気光ディスクを含む任意のタイプのディスク、リードオンリメモリ(ROM)、動的RAM(DRAM)のようなランダムアクセスメモリ(RAM)、EPROM、EEPROM、磁気もしくは光カード、または、複数の電子命令の格納に適し、コンピュータシステムバスに結合される任意のタイプの媒体のようなコンピュータ可読記憶媒体に格納されてもよい。
本明細書において示される複数のアルゴリズム及び複数のディスプレイは、本来的には、任意の特定のコンピュータまたは他の装置に関するものではない。様々な汎用システムは、本明細書における複数の教示に係る複数のプログラムと共に用いられてもよく、または、必要とされる方法の複数の段階を実行するべく、より特殊な装置を構築することが便利であることが明らかとなろう。様々なこれらのシステムのために必要とされる構造は、本明細書の説明から明らかとなろう。さらに、複数の特定の実施形態は、任意の特定のプログラミング言語を参照して説明されていない。本明細書において説明されるこのような複数の実施形態の教示を実装するために、様々なプログラミング言語が利用可能であることが理解されよう。
本明細書の説明に加え、様々な変更が、開示された複数の実施形態及びそれらの複数の実装に、これらの範囲から逸脱することなくなされ得る。従って、本明細書における複数の及び複数の例は、例示であって、制限的な意味に解釈されるべきではない。本発明の範囲は、後述の特許請求の範囲を参照することによってのみ評価されるべきである。

Claims (22)

  1. ダイに結合されるビルドアップキャリアであって、第1のビルドアップ層を含むビルドアップキャリアと、
    エアギャップによって前記第1のビルドアップ層の部分から分離されるビーム要素であって、第1の面及び第2の面を備え、前記第1の面は、その各々が前記第1の面及び前記第2の面の間を延びる複数のスルーホールの中からスルーホールのそれぞれを部分的に画定する複数のエッジを含む、ビーム要素と、
    を備え、
    前記第1の面は、
    その各々が、前記複数のエッジのうち複数のエッジ隣接エッジのペアのそれぞれの間に位置する複数のアーム部と、
    その各々が、前記複数のアーム部のうち3つまたはそれより多くの接合部分のそれぞれに位置する複数のノード部と、を含み、
    前記複数のノード部の各々について、そのノード部において互いを接合する複数のアーム部の総数のそれぞれは、4以外の数であり、または、前記ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する中線のそれぞれを有する、
    半導体パッケージ。
  2. 前記複数のノード部の各々について、前記ノード部が第1のアーム部、第2のアーム部、第3のアーム部及び第4のアーム部のそれぞれの接合部分に位置し、前記第1のアーム部及び前記第2のアーム部の中線のそれぞれが互いに平行であり、かつ、前記第3のアーム部及び前記第4のアーム部の中線のそれぞれが互いに平行である場合、前記第1のアーム部及び前記第3のアーム部の中線のそれぞれは、互いに対して傾斜する、請求項1に記載の半導体パッケージ。
  3. 前記複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの前記第1の行及び複数の矩形エッジの前記第2の行の各々について、その行の1つまたは複数のエッジは、各々、前記第1の線の方向に沿って延びるサイドのそれぞれを含む、請求項1または2に記載の半導体パッケージ。
  4. 前記複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの前記第1の行の1つまたは複数のエッジは、各々、前記第1の線の方向に対して傾斜する第2の線の方向に沿って延びるサイドのそれぞれを含む、請求項1または2に記載の半導体パッケージ。
  5. 前記複数のノード部の第1のノード部は、3つのアーム部のみの接合部分にある、請求項1から4のいずれか1項に記載の半導体パッケージ。
  6. 前記複数のノード部の第1のノード部は、5つまたはそれより多くのアーム部の接合部分にある、請求項1から4のいずれか1項に記載の半導体パッケージ。
  7. 前記複数のエッジは、前記第1の面に円形状を画定するエッジを含む、請求項1から6のいずれか1項に記載の半導体パッケージ。
  8. 前記複数のエッジは、前記第1の面に多角形形状を画定するエッジを含む、請求項1から6のいずれか1項に記載の半導体パッケージ。
  9. 前記多角形形状の複数のサイドの総数は、4以外の数である、請求項8に記載の半導体パッケージ。
  10. 前記多角形形状は、ダイヤモンド形状である、請求項8に記載の半導体パッケージ。
  11. ダイ用のビルドアップキャリアの第1の部分を形成する段階であって、第1のビルドアップ層を積層する段階を含む、段階と、
    第1の面及び第2の面を備えるビーム要素を形成する段階であって、前記第1の面は、その各々が前記第1の面及び前記第2の面の間を延びる複数のスルーホールの中からスルーホールのそれぞれを部分的に画定する複数のエッジを含み、前記第1の面は、その各々が、前記複数のエッジのうち複数のエッジ隣接エッジのペアのそれぞれの間に位置する、複数のアーム部と、その各々が、前記複数のアーム部の3つまたはそれより多くの接合部分のそれぞれに位置する、複数のノード部と、を含み、前記複数のノード部の各々について、そのノード部において互いを接合する複数のアーム部の総数のそれぞれは、4以外の数であり、または、前記ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する中線のそれぞれを有する、段階と、
    前記第1のビルドアップ層の部分を前記ビーム要素から分離するエアギャップを形成するべく、前記複数のスルーホールを介してエッチングを実行する段階と、
    を備える、方法。
  12. 前記複数のノード部の各々について、前記ノード部が第1のアーム部、第2のアーム部、第3のアーム部及び第4のアーム部のそれぞれの接合部分に位置し、前記第1のアーム部及び前記第2のアーム部の中線のそれぞれが互いに平行であり、かつ、前記第3のアーム部及び前記第4のアーム部の中線のそれぞれが互いに平行である場合、前記第1のアーム部及び前記第3のアーム部の中線のそれぞれは、互いに対して傾斜する、請求項11に記載の方法。
  13. 前記複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの前記第1の行及び複数の矩形エッジの前記第2の行の各々について、その行の1つまたは複数のエッジは、各々、前記第1の線の方向に沿って延びるサイドのそれぞれを含む、請求項11または12に記載の方法。
  14. 前記複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの前記第1の行の1つまたは複数のエッジは、各々、前記第1の線の方向に対して傾斜する第2の線の方向に沿って延びるサイドのそれぞれを含む、請求項11または12に記載の方法。
  15. 前記複数のエッジは、前記第1の面に円形状を画定するエッジを含む、請求項11から14のいずれか1項に記載の方法。
  16. 前記複数のエッジは、前記第1の面に多角形形状を画定するエッジを含む、請求項11から14のいずれか1項に記載の方法。
  17. ビルドアップキャリアに配置されたマイクロプロセッサを含むパッケージを含むコンピューティングデバイスを備え、前記ビルドアップキャリアは、
    第1のビルドアップ層と、
    エアギャップによって前記第1のビルドアップ層の部分から分離されるビーム要素であって、第1の面及び第2の面を備え、前記第1の面は、その各々が前記第1の面及び前記第2の面の間を延びる複数のスルーホールの中からスルーホールのそれぞれを部分的に画定する複数のエッジを含む、ビーム要素と、
    を含み、
    前記第1の面は、
    その各々が、前記複数のエッジのうち複数のエッジ隣接エッジのペアのそれぞれの間に位置する複数のアーム部と、
    その各々が、前記複数のアーム部のうち3つまたはそれより多くの接合部分のそれぞれに位置する複数のノード部と、を含み、
    前記複数のノード部の各々について、そのノード部において互いを接合する複数のアーム部の総数のそれぞれは、4以外の数であり、または、前記ノード部において互いを接合する2つのアーム部は、互いに対して傾斜する中線のそれぞれを有する、
    システム。
  18. 前記複数のノード部の各々について、前記ノード部が第1のアーム部、第2のアーム部、第3のアーム部及び第4のアーム部のそれぞれの接合部分に位置し、前記第1のアーム部及び前記第2のアーム部の中線のそれぞれが互いに平行であり、かつ、前記第3のアーム部及び前記第4のアーム部の中線のそれぞれが互いに平行である場合、前記第1のアーム部及び前記第3のアーム部の中線のそれぞれは、互いに対して傾斜する、請求項17に記載のシステム。
  19. 前記複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの前記第1の行及び複数の矩形エッジの前記第2の行の各々について、その行の1つまたは複数のエッジは、各々、前記第1の線の方向に沿って延びるサイドのそれぞれを含む、請求項17または18に記載のシステム。
  20. 前記複数のエッジは、複数の矩形エッジの第1の行と、複数の矩形エッジの第2の行とを含み、その各々は、第1の線の方向に沿って延び、複数の矩形エッジの前記第1の行の1つまたは複数のエッジは、各々、前記第1の線の方向に対して傾斜する第2の線の方向に沿って延びるサイドのそれぞれを含む、請求項17または18に記載のシステム。
  21. 前記複数のエッジは、前記第1の面に円形状を画定するエッジを含む、請求項17から20のいずれか1項に記載のシステム。
  22. 前記複数のエッジは、前記第1の面にダイヤモンド形状を画定するエッジを含む、請求項17から20のいずれか1項に記載のシステム。
JP2016538905A 2013-09-27 2013-09-27 改良された構成のスルーホール構造を有する半導体パッケージ、半導体パッケージの製造方法、及び半導体パッケージを備えるシステム Active JP6205496B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/062457 WO2015047346A1 (en) 2013-09-27 2013-09-27 An improved arrangement of through-hole structures of a semiconductor package

Publications (2)

Publication Number Publication Date
JP2016531011A true JP2016531011A (ja) 2016-10-06
JP6205496B2 JP6205496B2 (ja) 2017-09-27

Family

ID=52744240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016538905A Active JP6205496B2 (ja) 2013-09-27 2013-09-27 改良された構成のスルーホール構造を有する半導体パッケージ、半導体パッケージの製造方法、及び半導体パッケージを備えるシステム

Country Status (6)

Country Link
US (1) US20150217995A1 (ja)
EP (1) EP3050116B1 (ja)
JP (1) JP6205496B2 (ja)
KR (1) KR101813905B1 (ja)
CN (1) CN104512858A (ja)
WO (1) WO2015047346A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104865002B (zh) * 2015-05-05 2017-04-12 苏州曼普拉斯传感科技有限公司 一种mems压力传感器装置及封装方法
US9997428B2 (en) 2015-07-14 2018-06-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Via structures for thermal dissipation
US10129972B2 (en) 2015-10-30 2018-11-13 Avago Technologies International Sales Pte. Limited Frame elements for package structures comprising printed circuit boards (PCBs)
US10199424B1 (en) * 2017-07-19 2019-02-05 Meridian Innovation Pte Ltd Thermoelectric-based infrared detector having a cavity and a MEMS structure defined by BEOL metals lines
US20190169020A1 (en) * 2017-12-05 2019-06-06 Intel Corporation Package substrate integrated devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003191199A (ja) * 2001-12-18 2003-07-08 Samsung Electronics Co Ltd Mems構造物及びその作製方法
JP2005514728A (ja) * 2001-11-07 2005-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション Cmos適合性基板上にマイクロ電気機械スイッチを作製する方法
JP2005300403A (ja) * 2004-04-14 2005-10-27 Denso Corp 半導体力学量センサ
US20100020991A1 (en) * 2008-07-25 2010-01-28 United Microelectronics Corp. Diaphragm of mems electroacoustic transducer
JP2010155306A (ja) * 2008-12-26 2010-07-15 Panasonic Corp Memsデバイス及びその製造方法
US20130056840A1 (en) * 2011-09-02 2013-03-07 Nxp B.V. Acoustic transducers with perforated membranes
JP2013103285A (ja) * 2011-11-11 2013-05-30 Toshiba Corp Mems素子
US8458888B2 (en) * 2010-06-25 2013-06-11 International Business Machines Corporation Method of manufacturing a micro-electro-mechanical system (MEMS)
JP2014155980A (ja) * 2013-02-15 2014-08-28 Toshiba Corp 電気部品およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541214B2 (en) * 1999-12-15 2009-06-02 Chang-Feng Wan Micro-electro mechanical device made from mono-crystalline silicon and method of manufacture therefore
US20070241655A1 (en) * 2004-03-30 2007-10-18 Kazuto Sakemura Electron Emitting Device and Manufacturing Method Thereof and Image Pick Up Device or Display Device Using Electron Emitting Device
US7178400B2 (en) * 2004-04-14 2007-02-20 Denso Corporation Physical quantity sensor having multiple through holes
JP2007015035A (ja) 2005-07-05 2007-01-25 Advanced Telecommunication Research Institute International 微小構造体の製造方法
JP4215076B2 (ja) * 2006-07-10 2009-01-28 ヤマハ株式会社 コンデンサマイクロホン及びその製造方法
EP1908727A1 (en) * 2006-10-03 2008-04-09 Seiko Epson Corporation Wafer-level MEMS package and manufacturing method thereof
JP4726927B2 (ja) * 2008-06-19 2011-07-20 株式会社日立製作所 集積化マイクロエレクトロメカニカルシステムおよびその製造方法
US9708178B2 (en) * 2011-12-30 2017-07-18 Intel Corporation Integration of laminate MEMS in BBUL coreless package
EP2658288B1 (en) * 2012-04-27 2014-06-11 Nxp B.V. Acoustic transducers with perforated membranes
US8692340B1 (en) * 2013-03-13 2014-04-08 Invensense, Inc. MEMS acoustic sensor with integrated back cavity

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514728A (ja) * 2001-11-07 2005-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション Cmos適合性基板上にマイクロ電気機械スイッチを作製する方法
JP2003191199A (ja) * 2001-12-18 2003-07-08 Samsung Electronics Co Ltd Mems構造物及びその作製方法
JP2005300403A (ja) * 2004-04-14 2005-10-27 Denso Corp 半導体力学量センサ
US20100020991A1 (en) * 2008-07-25 2010-01-28 United Microelectronics Corp. Diaphragm of mems electroacoustic transducer
JP2010155306A (ja) * 2008-12-26 2010-07-15 Panasonic Corp Memsデバイス及びその製造方法
US8458888B2 (en) * 2010-06-25 2013-06-11 International Business Machines Corporation Method of manufacturing a micro-electro-mechanical system (MEMS)
US20130056840A1 (en) * 2011-09-02 2013-03-07 Nxp B.V. Acoustic transducers with perforated membranes
JP2013103285A (ja) * 2011-11-11 2013-05-30 Toshiba Corp Mems素子
JP2014155980A (ja) * 2013-02-15 2014-08-28 Toshiba Corp 電気部品およびその製造方法

Also Published As

Publication number Publication date
EP3050116A4 (en) 2017-05-03
EP3050116A1 (en) 2016-08-03
US20150217995A1 (en) 2015-08-06
KR20160039246A (ko) 2016-04-08
KR101813905B1 (ko) 2018-01-02
CN104512858A (zh) 2015-04-15
EP3050116B1 (en) 2019-02-27
WO2015047346A1 (en) 2015-04-02
JP6205496B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
KR101631191B1 (ko) 기계적 퓨즈를 갖는 반도체 패키지
JP6205496B2 (ja) 改良された構成のスルーホール構造を有する半導体パッケージ、半導体パッケージの製造方法、及び半導体パッケージを備えるシステム
KR101588723B1 (ko) 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
TWI640077B (zh) 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
KR101693171B1 (ko) 공기 압력 센서를 갖는 반도체 패키지
US20140001583A1 (en) Method to inhibit metal-to-metal stiction issues in mems fabrication
TW201216389A (en) Microelectronic package and method of manufacturing same
JP2001223324A (ja) 半導体装置
US20170225946A1 (en) Integration of laminate mems in bbul coreless package
TW201535661A (zh) 用於封裝建立架構之磁場屏蔽
US9120668B2 (en) Microphone package and mounting structure thereof
US9260294B2 (en) Integration of pressure or inertial sensors into integrated circuit fabrication and packaging
TWI580631B (zh) 用於提供半導體封裝之mems結構的裝置、系統及方法
US10008442B2 (en) Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used
US8039306B2 (en) 3D integration of vertical components in reconstituted substrates
JP2008109005A (ja) 配線基板、電子回路装置およびその製造方法
JPS6122660A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170904

R150 Certificate of patent or registration of utility model

Ref document number: 6205496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250