JP2007015035A - 微小構造体の製造方法 - Google Patents

微小構造体の製造方法 Download PDF

Info

Publication number
JP2007015035A
JP2007015035A JP2005196707A JP2005196707A JP2007015035A JP 2007015035 A JP2007015035 A JP 2007015035A JP 2005196707 A JP2005196707 A JP 2005196707A JP 2005196707 A JP2005196707 A JP 2005196707A JP 2007015035 A JP2007015035 A JP 2007015035A
Authority
JP
Japan
Prior art keywords
layer
multilayer film
groove
sacrificial layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005196707A
Other languages
English (en)
Inventor
Fabrice Houlet Lionel
ファブリス ウレ リオネル
Vaccaro Pablo
バッカロ パブロ
Nobuo Saito
信雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATR Advanced Telecommunications Research Institute International
Original Assignee
ATR Advanced Telecommunications Research Institute International
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATR Advanced Telecommunications Research Institute International filed Critical ATR Advanced Telecommunications Research Institute International
Priority to JP2005196707A priority Critical patent/JP2007015035A/ja
Publication of JP2007015035A publication Critical patent/JP2007015035A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Micromachines (AREA)

Abstract

【課題】 微小なサイズの機能部を備える起立部を形成する方法を提供する。
【解決手段】 本発明の製造方法は、(i)基板11に、犠牲層12と、格子定数が互いに異なる複数の層を含む多層膜13とを順に積層する工程と、(ii)多層膜13を貫通して犠牲層12に到達する少なくとも1つの孔13hと、孔13hの周囲の一部に形成された溝であって多層膜13を貫通して犠牲層12に到達する溝14とを形成する工程と、(iii)溝14で囲まれた領域に存在する犠牲層12を除去することによって、溝14で囲まれた多層膜13を基板11から立ち上がらせて起立部を形成する工程とを含む。
【選択図】 図1

Description

本発明は、微小構造体の製造方法に関する。
従来から、半導体を用いて微小な構造体を形成する試みが行われてきた(たとえば特許文献1)。特許文献1の方法では、格子定数が異なる半導体層を積層し、それによって生じる応力を利用して半導体層を湾曲させ、半導体層の一部を基板から起立させている。
特開2001−260092号公報
しかし、非常に微小なサイズの構造体を基板から立ち上がらせる場合、たとえば数ミクロンの構造体を基板から立ち上がらせる場合、起立部が小さすぎるために基板からうまく立ち上がらない場合があった。
そのため、本発明は、従来よりも微小なサイズの機能部を備える起立部を形成する方法を提供することを目的の1つとする。
上記目的を達成するため、微小構造体を製造するための本発明の第1の方法は、(i)基板上に、犠牲層と、格子定数が互いに異なる複数の層を含む多層膜とを順に積層する工程と、(ii)前記多層膜を貫通して前記犠牲層に到達する少なくとも1つの孔と、前記孔の周囲の一部に形成された溝であって前記多層膜を貫通して前記犠牲層に到達する溝とを形成する工程と、(iii)前記溝で囲まれた領域に存在する前記犠牲層を除去することによって、前記溝で囲まれた前記多層膜を前記基板から立ち上がらせて起立部を形成する工程とを含む。
なお、この明細書において、「溝で囲まれた領域」は、3方に溝が形成された領域に加えて、2方に溝が形成された領域なども含む。
また、本発明の第2の方法は、(I)基板上に犠牲層を形成する工程と、(II)前記犠牲層上に、格子定数が互いに異なる複数の層を含む多層膜と、前記多層膜に隣接して形成された機能層とを積層する工程と、(III)前記機能層の周囲の一部に形成された溝であって前記多層膜を貫通して前記犠牲層に到達する溝を形成する工程と、(IV)前記溝で囲まれた領域に存在する前記犠牲層を除去することによって、前記溝で囲まれた前記多層膜を前記基板から立ち上がらせて起立部を形成する工程とを含む。
以下、本発明の実施の形態について説明する。なお、以下で説明する微小構造体は本発明の一例であり、本発明は以下の説明に限定されない。
<第1の方法>
微小構造体を製造するための本発明の第1の方法は、(i)基板上に、犠牲層と、格子定数が互いに異なる複数の層を含む多層膜とを順に積層する工程を含む。
基板は、その上に形成される犠牲層および多層膜に応じて選択される。基板には、たとえばGaAs基板やSi基板などが用いられる。犠牲層は、その一部が(iii)の工程で選択的に除去される層であり、選択的に除去されやすい材料で形成される。
多層膜は、格子定数が互いに異なる複数の層を含み、その内部には、格子定数の差に起因する内部応力が生じている。格子定数の差に基づく歪みを利用して、多層膜が曲げられて起立部が形成される。多層膜は、半導体で形成でき、たとえば、化合物半導体(たとえばIII−V族化合物半導体)や、Siや、Siを含む半導体で形成される。格子定数が異なる材料の組み合わせの例(格子定数が小さい材料/格子定数が大きい材料)としては、たとえば、GaAs/InGaAs、GaN/InGaN、Si/SiGeといった組み合わせが挙げられる。これらの半導体層の組成比や厚さを変化させることによって、多層膜が湾曲する角度を調節できる。
上記(i)の工程ののち、(ii)上記多層膜を貫通して犠牲層に到達する少なくとも1つの孔と、その孔の周囲の一部に形成された溝であって上記多層膜を貫通して犠牲層に到達する溝とを形成する。孔および溝は、公知の方法で形成でき、たとえばフォトリソグラフィーとエッチングとを組み合わせることによって形成できる。
次に、(iii)その溝で囲まれた領域に存在する犠牲層を除去することによって、その溝で囲まれた上記多層膜を基板から立ち上がらせて起立部を形成する。孔の部分は貫通孔となる。起立部には、孔によって形成された微小な機能部が存在する。この機能部は、サイズがより大きい起立部の一部として基板から立ち上がるため、歩留まりよく形成できる。
本発明の第1の製造方法では、(ii)の工程において、マトリックス状に配置された複数の孔が形成されてもよい。この場合、(iii)の工程においてグリッド状の起立部が形成される。この場合、グリッド状の起立部において、グリッドの幅が100nm以下であってもよい。この場合、孔部およびグリッド部のどちらを機能部として用いてもよい。
本発明の第1の製造方法では、上記孔の平面形状がU字状であってもよい。U字状の孔で囲まれた部分が、微小な機能部となる。この場合、U字状の孔で囲まれた部分の幅が100nm以下であってもよい。
また、本発明の製造方法では、起立部が円筒状であってもよい。
<第2の方法>
以下、微小構造体を製造するための本発明の第2の方法について説明する。なお、第2の方法で用いられる、基板、犠牲層、および多層膜には、第1の方法で説明したものと同様のものを用いることができる。
本発明の第2の方法は、(I)基板上に犠牲層を形成する工程を含む。
次に、(II)犠牲層上に、格子定数が互いに異なる複数の層を含む多層膜と、多層膜に隣接して形成された機能層(機能部)とを積層する。機能層は、多層膜の下に形成されてもよいし、多層膜の上に形成されてもよい。機能層は、線状、短冊状、格子状、ドット状など、様々な形状とすることができる。機能層の材料は、目的に応じて選択され、たとえば、導電性の材料で形成できる。導電性の材料としては、p型またはn型の半導体や、金属が挙げられる。なお、機能層と他の層とを絶縁するため、機能層と他の層との間に、絶縁層を配置してもよい。
次に、(III)機能層の周囲の一部に形成された溝であって多層膜を貫通して犠牲層に到達する溝を形成する。溝の形成方法は、上述した(ii)の工程と同様である。
次に、(IV)上記溝で囲まれた領域に存在する犠牲層を除去することによって、溝で囲まれた多層膜を基板から立ち上がらせて起立部を形成する。この工程は、上述した(iii)の工程と同様である。多層膜が基板から立ち上がることによって、多層膜に隣接して形成されている機能層も多層膜とともに立ち上がる。これによって、基板から立ち上がった機能層(微小構造体)が形成される。
<実施形態1>
以下、本発明の実施形態の一例として、グリッド状の起立部を製造する一例について説明する。なお、以下の実施形態は本発明の一例であり、本発明は以下の実施形態に限定されない。製造工程を図1に模式的に示す。図1(a)、(c)および(e)は平面図であり、それぞれの断面図を図1(b)、(d)および(f)に示す。
まず、図1(a)および(b)に示すように、GaAs(100)基板11上に、犠牲層12と、多層膜13とを順に積層する。犠牲層12は、厚さが0.4nmのAl0.58Ga0.42As層と厚さが0.4nmのAlAs層との積層膜を80組積層した構造からなり、全体の厚さが64nmである。
多層膜13は、基板11側から順に積層された第1の層13aと第2の層13bとを含む。第1の層13aはIn0.22Ga0.78Asからなる層(厚さ約10nm)であり、第2の層13bは、GaAsからなる層(厚さ約30nm)である。これらの層は公知の方法で形成でき、たとえば、分子線エピタキシャル成長法(MBE法)や有機金属化学的気相成長法(MOCVD法)などで形成できる。
次に、図1(c)および(d)に示すように、多層膜13を貫通して犠牲層12に到達する、複数の孔13hおよび溝14を形成する。複数の孔13hは、マトリックス状に配置される。溝14は、複数の孔13hの周囲を囲む仮想の長方形の3つの辺を構成するように形成される。溝14の2辺は、基板10の[110]方向(図1(c)参照)と平行な方向に形成されることが好ましい。これは、多層膜13が[110]方向に曲がりやすいためである。孔13hおよび溝14は、公知の方法で形成でき、具体的にはフォトリソグラフィーとエッチングとを組み合わせることによって形成できる。
図1の例では、溝14で囲まれた長方形の一部の領域に孔13hを形成する。孔13hによって、溝14で囲まれた部分の多層膜13の一部は、グリッド状となる。以下、溝14で囲まれた多層膜13のうち、グリッド状の領域をグリッド領域といい、それ以外の領域を膜領域という場合がある。
多層膜13のグリッド領域の一部拡大図を図2に示す。グリッドの幅Wg、および孔13hの幅Whに特に限定はない。一例としては、グリッドの幅Wgは10nm〜100nmの範囲であり、孔13hの幅Whは100nm〜1000nmの範囲である。
次に、図1(e)および(f)に示すように、溝14で囲まれた領域に存在する犠牲層12を除去する。犠牲層12は、たとえば、HF:H2O=1:10の割合で混合したフッ酸などのエッチング液を用いたウェットエッチングによって選択的に除去できる。エッチング液は、孔13hおよび溝14から犠牲層12に到達し、犠牲層12をエッチングする。
多層膜13は、第1の層13aと、第1の層13aよりも格子定数が小さい第2の層13bとによって構成されており、多層膜13の内部には、第2の層13b側に湾曲しようとする内部応力が存在する。そのため、犠牲層12上に積層されている状態では多層膜13は湾曲しないが、犠牲層12が除去されると、溝14で囲まれた部分の多層膜13が湾曲し、直径が5μm程度の円筒が形成される。この円筒は、内側部分が膜領域で形成されており、その周囲にグリッド領域が巻き付いた構造を有する。この方法で製造された円筒の電子顕微鏡写真を図3に示す。図3に示すように、多層膜13の膜領域31で形成されたチューブに、多層膜13のグリッド領域32が巻き付いている。形成される円筒の曲率半径は、多層膜を構成する層の組成や厚さによって制御できる。
なお、孔13hおよび溝14の形状を変えることによって、様々な円筒を形成することが可能である。孔13hおよび溝14の配置の他の例を図4に示す。図4の例では、溝14で囲まれた領域の全体に孔13hがマトリックス状に配置されている。図4の溝14で囲まれた部分の犠牲層12を除去すると、グリッド領域のみで円筒が形成される。このような円筒は、ふるい(フィルタ)として用いることができる。この場合、ふるいの目の粗さ(mesh size)は、孔13hのサイズを変えることによって制御できる。
孔13hおよび溝14の配置の他の例を図5に示す。図5の例では、多層膜13が湾曲する方向に対して垂直な方向に、2つの膜領域51と1つのグリッド領域52とが並べられている。2つの膜領域51は、グリッド領域52を挟むように配置されている。この場合、形成される円筒は、中央部分のみがグリッド状となる。このような円筒もふるい(フィルタ)として用いることが可能である。
孔および溝の配置の他の例を図6に示す。図6の例でも、複数の孔13hがグリッド状に配置される。溝61は、孔13hを囲む仮想の長方形の2辺を構成するように形成される。孔13hの端の1つの列62は、隣接する孔13hとの間隔、すなわちグリッドの幅Wgが他の列よりも狭くなるように形成されている。この列62のグリッド部分は、起立部が形成される際に切断される。すなわち、列62は溝の一部として機能する。
図6の溝61および列62で囲まれた領域の犠牲層12をエッチングすると、グリッド状の側壁を有する円筒が形成される。列62の部分は円筒の端部となる。この部分では、グリッドが切断されるため、切断されたグリッドの端部は非常に細くとがった形状となる。切断されたグリッドの端部の一例の写真を図7(a)に示し、図7(a)の一部の拡大図を図7(b)に示す。図7に示すように、この方法によれば、先端が1ミクロン以下である機能部を形成することが可能である。このような微小な機能部は、たとえばカンチレバーや電子放出源として利用できる。
なお、幅が狭いグリッドを切断して細い機能部を形成する代わりに、孔13hや溝61をエッチングで形成する際に、フォトリソグラフィーで細い機能部を形成してもよい。
溝および孔の他の例を図8に示す。この例では、孔13hは、平面形状がU字状の孔である。このU字状の孔で囲まれた部分の幅Wは、たとえば100nm以下としてもよい。この構成のように、本発明によれば、幅がたとえば100nm以下の微小な機能部を形成することが可能である。
溝14は、孔13hを囲む仮想の四角形の3辺を構成するように形成される。図8の溝14で囲まれた領域の犠牲層12をエッチングすると、多層膜13が湾曲して円筒状となる。この円筒状の壁面には、孔13hによって形成された、リボン状の微小な機能部が形成される。このような微小な機能部の一例の写真を図9に示す。図9の円筒91には、厚さが数十nmのリボン状の機能部92が形成されている。
孔13hの形状を変えることによって、円筒の側壁にカンチレバーを形成することも可能である。そのようなカンチレバーの一例の写真を図10に示す。図10の円筒状の起立部101には、サイズがサブミクロン程度の機能部102が形成されている。機能部102はカンチレバーとして用いることが可能である。
溝および孔の他の例を図11(a)に示す。図11(a)の例では、複数の孔13hがマトリックス状に配置される。多層膜13を貫通して犠牲層12に到達する溝101は、孔13hを囲む仮想の長方形の四辺のうち、隣接する二辺の一部に形成される。溝101の一端は、孔13hで形成されたグリッド領域の途中に位置している。
図11の溝101で囲まれた部分および孔13hが存在する部分の犠牲層12をエッチングすると、グリッド領域の一部の多層膜が図11(a)の点線102の部分で切断され、グリッド状の側壁を有する円筒状の起立部103が形成される(図11(b))。グリッドが切断された部分の端部104は微小な凸部となる。このような微小な凸部は、たとえばカンチレバーや電子放出源として利用できる。
<実施形態2>
以下、本発明の第2の方法で微小構造体を製造する一例について説明する。製造工程を図12(a)〜(f)に示す。図12(a)、(c)および(e)は上面図であり、(b)、(d)および(f)は、それらの断面図である。
まず、図12(a)および(b)に示すように、基板11上に、犠牲層12、多層膜13、絶縁層124、導体層(機能層)125を順に積層する。なお、多層膜13は、実施形態1と同様に、第1の層13aと第2の層13bとを含むが、簡略化して図示する。基板11、犠牲層12および多層膜13は、実施形態1で説明したものと同様のものを適用できる。
絶縁層124は、たとえばSiO2からなる。導体層125は、たとえばドープされたGaAsからなる。導体層125は、線状の層であり、矩形の絶縁層124の対角線上に形成されている。絶縁層124および導体層125は、公知の方法、たとえば蒸着法やスパッタリング法などで形成できる。
次に、図12(c)および(d)に示すように、絶縁層124の周囲の三方に、犠牲層12に到達する溝126を形成する。
次に、溝126で囲まれた部分の犠牲層12を、溝126を介してエッチングする。このエッチング工程は、実施形態1で説明したエッチング工程と同様の方法で行うことができる。これによって、溝126で囲まれた部分の膜、具体的には、多層膜13、絶縁層124および導体層125が基板11から分離し、円筒状に丸まる(図12(e)および(f))。その結果、導体層125は、螺旋状の形状となる。このように、多層膜の湾曲方向に対して斜めに伸びる機能層を形成することによって、微小なヘリカルコイルを作製することが可能である。また、導体層の形状を変えることによって、他の様々な微小構造体を形成することも可能である。
なお、本発明の方法において、多層膜上には、必要に応じて特定の機能を発揮する層を形成してもよい。また、多層膜13は、他の積層構造であってもよい。たとえば、基板11側から順に、第1の層、第2の層および第3の層を積層した多層膜であってもよい。第3の層の材料および厚さを、第1の層の材料および厚さとほぼ同じにすると、多層膜13の内部応力が打ち消しあって、3つの層が存在している場合には多層膜は湾曲しない。このような多層膜において、第3の層の一部を除去すると、格子定数が大きい第1の層と格子定数の小さい第2の層とからなる部分で多層膜が湾曲する。これを利用して、基板から所定の角度で立ち上がった平面状の起立部を形成することが可能である。そして、その起立部には、上述したグリッドや機能部を形成することが可能である。
また、本発明の方法において、多層膜は、格子定数が大きい層Aと格子定数が小さい層Bとを、厚い層A/層B/薄い層Aというように積層した多層膜であってもよい。この場合、厚い層Aが層Bに及ぼす応力の方が薄い層Aが層Bに及ぼす応力よりも大きいため、トータルでは薄い層A側に曲がろうとする応力が発生する。同様に、厚い層B/層A/薄い層Bという積層膜では、トータルでは厚い層B側に曲がろうとする応力が発生する。このような関係を利用して、多層膜を所定の方向に折り曲げることができる。
以上、本発明の実施形態について例を挙げて説明したが、本発明は上記実施形態に限定されず、本発明の技術的思想に基づいて他の実施形態に適用できる。
本発明の微小構造体は、微小な構造が必要な様々な分野に適用でき、たとえば、測定装置、マイクロマシン、フィルタなどに適用できる。特に、グリッド状の側壁を有する円筒は、ファラデーゲージやフィルタとして用いることができる。
本発明の製造方法の一例を模式的に示す工程図である。 グリッド領域の一部拡大図である。 本発明の製造方法で製造される微小構造体の一例を示す電子顕微鏡写真である。 本発明の製造方法の他の一例の一工程を模式的に示す上面図である。 本発明の製造方法のその他の一例の一工程を模式的に示す上面図である。 本発明の製造方法のその他の一例の一工程を模式的に示す上面図である。 本発明の製造方法で製造される微小構造体の他の一例を示す電子顕微鏡写真である。 本発明の製造方法のその他の一例の一工程を模式的に示す上面図である。 本発明の製造方法で製造される微小構造体のその他の一例を示す電子顕微鏡写真である。 本発明の製造方法で製造される微小構造体のその他の一例を示す電子顕微鏡写真である。 本発明の製造方法のその他の一例の一工程を模式的に示す図である。 本発明の製造方法のその他の一例の一工程を模式的に示す図である。
符号の説明
11 基板
12 犠牲層
13 多層膜
13a 第1の層
13b 第2の層
13h 孔
14、61、101、126 溝
31、51 膜領域
32、52 グリッド領域
62 列
91 円筒(起立部)
92、102 機能部
101、103、127 起立部
104 端部
124 絶縁層
125 導体層(機能層)

Claims (5)

  1. (i)基板上に、犠牲層と、格子定数が互いに異なる複数の層を含む多層膜とを順に積層する工程と、
    (ii)前記多層膜を貫通して前記犠牲層に到達する少なくとも1つの孔と、前記孔の周囲の一部に形成された溝であって前記多層膜を貫通して前記犠牲層に到達する溝とを形成する工程と、
    (iii)前記溝で囲まれた領域に存在する前記犠牲層を除去することによって、前記溝で囲まれた前記多層膜を前記基板から立ち上がらせて起立部を形成する工程とを含む、微小構造体の製造方法。
  2. 前記(ii)の工程において、マトリックス状に配置された複数の前記孔が形成され、
    前記(iii)の工程においてグリッド状の起立部が形成される請求項1に記載の微小構造体の製造方法。
  3. 前記孔の平面形状がU字状である請求項1に記載の微小構造体の製造方法。
  4. 前記起立部が円筒状である請求項1に記載の微小構造体の製造方法。
  5. (I)基板上に犠牲層を形成する工程と、
    (II)前記犠牲層上に、格子定数が互いに異なる複数の層を含む多層膜と、前記多層膜に隣接して形成された機能層とを積層する工程と、
    (III)前記機能層の周囲の一部に形成された溝であって前記多層膜を貫通して前記犠牲層に到達する溝を形成する工程と、
    (IV)前記溝で囲まれた領域に存在する前記犠牲層を除去することによって、前記溝で囲まれた前記多層膜を前記基板から立ち上がらせて起立部を形成する工程とを含む、微小構造体の製造方法。
JP2005196707A 2005-07-05 2005-07-05 微小構造体の製造方法 Pending JP2007015035A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005196707A JP2007015035A (ja) 2005-07-05 2005-07-05 微小構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005196707A JP2007015035A (ja) 2005-07-05 2005-07-05 微小構造体の製造方法

Publications (1)

Publication Number Publication Date
JP2007015035A true JP2007015035A (ja) 2007-01-25

Family

ID=37752629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005196707A Pending JP2007015035A (ja) 2005-07-05 2005-07-05 微小構造体の製造方法

Country Status (1)

Country Link
JP (1) JP2007015035A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813905B1 (ko) 2013-09-27 2018-01-02 인텔 코포레이션 반도체 패키지의 쓰루홀 구조의 향상된 배열

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813905B1 (ko) 2013-09-27 2018-01-02 인텔 코포레이션 반도체 패키지의 쓰루홀 구조의 향상된 배열

Similar Documents

Publication Publication Date Title
US8030664B2 (en) Light emitting device
JP5288852B2 (ja) 半導体素子の製造方法
TWI411129B (zh) 發光二極體的形成方法
US20120292630A1 (en) Led substrate and led
US20200280175A1 (en) Vertical-cavity surface-emitting laser
EP1837924B1 (en) Semiconductor light emitting device using a post structure
CN103165778A (zh) 用于制造半导体发光元件的方法
TWI528589B (zh) Group III nitride semiconductor element and method of manufacturing the same
JP4651312B2 (ja) 半導体素子の製造方法
KR20060043044A (ko) 캐소드 기판 및 그 제작 방법
WO2010073391A1 (ja) 熱電変換素子及びその製造方法並びに電子機器
JP2009239034A (ja) 半導体発光素子およびその製造方法
JP2001074954A (ja) 3次元フォトニック結晶構造体の作製方法
US7825399B2 (en) Optical device and method of fabricating an optical device
US20240031740A1 (en) Sound producing cell
JP2011159650A (ja) 発光素子
JP2007015035A (ja) 微小構造体の製造方法
US20230209269A1 (en) Sound producing cell, acoustic transducer and manufacturing method of sound producing cell
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
KR101550200B1 (ko) Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법
KR101259999B1 (ko) 반도체 기판 및 그 제조방법
CN114695604A (zh) 从晶片分离多个led结构的方法
JP2010074080A (ja) 半導体レーザ素子の製造方法
JP6037449B2 (ja) 窒化物半導体光素子及びその製造方法
JP2008135441A (ja) 2次元フォトニック結晶面発光レーザおよびその製造方法