JP2016528664A - エレクトロルミネセントデバイス - Google Patents

Abstract

エレクトロルミネセントデバイスは、有機エレクトロルミネセント素子と、接合トランジスタとを有し、接合トランジスタは、第１の領域と、第２の領域と、第１及び第２の領域間での電荷の流れを制御するように構成された中間の半導電性領域とを有し、接合トランジスタの少なくとも２つの隣接する領域が、１つ以上の半導電性無機金属化合物から基本的に成り、接合トランジスタの各領域及びエレクトロルミネセント素子が、共通の方向に沿って続けて積層されている。

Description

本発明は、発光デバイスに関し、特に、有機エレクトロルミネセント（ＥＬ）素子を組み入れてトランジスタ内に有機発光ダイオード（ＯＬＥＤ）を形成するトランジスタ、及びそのようなデバイスを製造する方法に関する。

ＯＬＥＤテクノロジにおける進展が、最近、ＯＬＥＤテクノロジに基づく表示装置を製造及び最適化する努力をもたらしている。ＯＬＥＤテクノロジにおける最近の進歩にかかわらず、ＯＬＥＤ表示装置の性能並びにそのような装置を製造することの容易さ及びコストを改善することが依然として望まれる。ＯＬＥＤテクノロジを向上させることは、安価な液晶ディスプレイと比較してＯＬＥＤディスプレイの競争力を向上させることになる。

アクティブマトリクス構造を持つ典型的なＯＬＥＤディスプレイは、マトリクス状の画素回路を有する。各画素回路が、ＯＬＥＤデバイスと、ＯＬＥＤデバイスのスイッチング及び駆動を行うための薄膜トランジスタ（ＴＦＴ）及びマトリクス配線を持つバックプレーンとを有する。

このような画素回路は、各ＯＬＥＤデバイスを通り抜ける電流の送達及び制御を行うことに難しさを有する。これは何故なら、各駆動ＴＦＴが、低いキャリア移動度を持つアモルファス（非晶質）シリコン（ａ−Ｓｉ）から成るためである。低いキャリア移動度は、小さいａ−Ｓｉ ＴＦＴが大きい駆動電流を送り届けることを妨げる。従って、このようなａ−Ｓｉ ＴＦＴは、連続的な電流印加を受けるときに特性の大きな変化に悩まされ、駆動回路の制御を困難にする。

これらの困難性を解消するために提案されてきた幾つかの取り組みを以下に説明する。

提案された第１のソリューションは、駆動ＴＦＴに多結晶シリコンＴＦＴを使用するものである。これは、より高いキャリア移動度を持つ駆動ＴＦＴを提供する。しかしながら、この技術は、一般にガラス基板上での、多結晶シリコンを得るための結晶化アニールプロセスを必要とする。結晶化アニールは典型的に、１０００℃を超える温度までのレーザ加熱により行われ、これは、より低いスループット及びより低い歩留りという欠点に悩まされ、ａ−Ｓｉ ＴＦＴと比較してかなり高いコストをもたらす。

提案された第２のソリューションは、駆動ＴＦＴにアモルファス酸化物ＴＦＴを使用するものである。この技術は、例えばＩｎ又はＺｎの酸化物などの金属酸化物の非結晶半導体を使用し、従って、例えばレーザアニールプロセスなどの結晶化プロセスの必要性を排除するという利点を有する。しかしながら、この技術も、かなり低めの歩留りという欠点に悩まされる。この低い歩留りは、およそ５ミクロンルールの微細加工を必要とすることによる。また、既存のａ−Ｓｉ製造ラインを用いてアモルファス酸化物ＴＦＴを製造することにも困難がある。

提案された第３のソリューションは、ＴＦＴに発光機能を与えることによって発光トランジスタを実現し、それにより、画素回路に必要なトランジスタの数を減らすものである。そのような試みの一例が特許文献１に開示されており、そこでは、ＴＦＴが、表面上の微細な線として見える光信号を持つ。しかしながら、そのようなＴＦＴは、狭い発光領域を持つことに悩まされる。狭い線発光は、表示ユニットを伴う用途において限られた範囲を有する。また、発光トランジスタ製造プロセスとバックプレーン製造プロセスとを分離することは困難である。

提案された第４のソリューションは、電界効果トランジスタであるＴＦＴとは対照的に、接合トランジスタとしての機能に基づいて動作する発光トランジスタを実現するものである。接合トランジスタ機能と有機ＥＬ機能とをインテグレートすることにより、ＴＦＴ駆動トランジスタを用いるのと比較して、駆動トランジスタ上の負荷が低減される。

接合トランジスタ機能に基づく発光トランジスタは、ＴＦＴ機能よりも現実的である。何故なら、ＴＦＴと異なり、接合トランジスタは電流を狭いチャネルに閉じ込めないからである。従って、接合トランジスタ技術は、ＴＦＴの場合よりも大きい発光領域を持つ画素を作り出すことができる。このような技術は、特許文献２−６に開示されている。これらの文献中には、有機半導体層の中央部に配置された電流制御ベース電極が開示されており、該ベース電極は、スリット状の導電体、平面状の導電体、又は積層構造を持つ導電体／半導体である。これらの技術の欠点は、電流制御ベース電極を中央部に配置した半導体層を製造するのが困難なことである。

この技術は、一部のその他の技術においてよりも、例えば、アニールを要する技術においてよりも、低い温度（例えば、３００℃又はそれ未満）でのプロセスの使用を可能にする。このような技術は、故に、発光トランジスタ製造プロセスとバックプレーン製造プロセスとの間の分離を可能にするという利点を有する。

しかしながら、有機半導体に導電体を挿入した構造は、接合トランジスタとして良好には機能しない。また、この構造は不安定であり、その不安定性が、大量生産及び大判パネルの製造にとっての妨げとなる。

従来技術のこれらの問題のうちの少なくとも１つを解決又は少なくとも改善することが望ましい。故に、本発明の様々な実施形態は、安定した、安価な、且つ／或いは高性能な発光トランジスタ又はアクティブマトリクスＯＬＥＤディスプレイを提供し得る。様々な実施形態は、発光トランジスタ製造プロセスとバックプレーン製造プロセスとの間の分離を可能にし、且つ／或いはバックプレーンにおける電流制御の負荷を低減し得る。

本明細書における如何なる従来技術の参照も、その従来技術が豪州若しくはその他の法域における常識の一部を形成すること、又は当業者によってその従来技術が関連するものとして確認、理解及び考慮されると合理的に期待され得ることを、認めたり何らかの形で示唆したりしているとして見なされるものでなく、また、そのように見なされるべきでない。

特開２００２−２４６６３９号公報 特開２００５−２９３９８０号公報 特開２００６−２６９３２３号公報 特開２００７−２００７８８号公報 特開２００９−２７２４４２号公報 特開２０１０−１３５８０９号公報

本発明の第１の態様において、有機エレクトロルミネセント素子と、接合トランジスタとを有するエレクトロルミネセントデバイスが提供され、接合トランジスタは、第１の領域と、第２の領域と、第１及び第２の領域間での電荷の流れを制御するように構成された中間の半導電性領域とを有する。少なくとも２つの隣接する領域が、１つ以上の半導電性無機金属化合物から基本的に成る。接合トランジスタの各領域及びエレクトロルミネセント素子が、共通の方向に沿って続けて積層される。

好ましくは、エレクトロルミネセントデバイスは発光トランジスタである。発光トランジスタは好ましくは、３つの電極、具体的には、上記の中間の領域に接続される第１の電極と、接合トランジスタ又はエレクトロルミネセント素子の一方に接続される第２の電極と、接合トランジスタ又はエレクトロルミネセント素子の他方に接続される第３の電極とを有する。

配置
好ましくは、中間の半導電性領域はベース領域であり、第１の領域はエミッタ領域であり、第２の領域はコレクタ領域であり、ベース領域と、エミッタ領域又はコレクタ領域の少なくとも一方とは、隣接する領域である。

好ましくは、有機エレクトロルミネセント素子は、接合トランジスタとは別であり、より好ましくは、接合トランジスタに隣接する。しかしながら、他の実施形態において、エレクトロルミネセント素子と接合トランジスタとの間に、これらを電気的に結合して、１つ以上の層（例えば、導電層）が存在してもよい。

好ましくは、エレクトロルミネセント素子及び接合トランジスタの各領域は、互いに上下にされた層である。例えば、これらの領域及び接合トランジスタは各々が平面状であって、各々が異なる面内にあるようにし得る。

より好ましくは、エレクトロルミネセント素子及び接合トランジスタの各領域は、垂直方向に沿って順次に積層される。

材料
好ましくは、上記２つの隣接する領域は、金属の酸化物、窒化物、硫化物又は炭化物から選択された１つ以上の半導電性無機金属化合物から基本的に成る。

好ましくは、中間の半導電性領域及び第１の領域が、金属の酸化物、窒化物、硫化物又は炭化物から選択された１つ以上の半導電性無機金属化合物から基本的に成る隣接する領域であり、第２の領域は、１つ以上の電荷輸送有機キャリア材料又は金属を有する。一実施形態において、第２の領域は、２．５ｅＶよりも低い又は４．０ｅＶよりも高い（＜２．５ｅＶ、又は＞４．０ｅＶ）仕事関数を持った、１つ以上の電荷輸送有機キャリア材料又は金属を有する。

他の例では、中間の半導電性領域及び第２の領域が、金属の酸化物、窒化物、硫化物又は炭化物から選択された１つ以上の半導体材料から基本的に成る隣接する領域であり、第１の領域は、１つ以上の有機材料又は金属を有する。一実施形態において、第１の領域は、２．５ｅＶよりも低い又は４．０ｅＶよりも高い仕事関数を持った、１つ以上の電荷輸送有機キャリア材料又は金属を有する。

ＰＮＰ、ＮＰＮ、Ｎ型のみ、及びＰ型のみの接合トランジスタ
好ましくは、中間の領域と、第１及び第２の領域の各々とが、少なくとも１つの半導電性材料から基本的に成る。１つ以上の実施形態において、第１の領域と中間領域との間及び中間領域と第２の領域との間にそれぞれ背中合わせのｐｎ接合が作り出され、それにより、ＰＮＰ接合トランジスタ又はＮＰＮ接合トランジスタが形成される。

他の実施形態において、中間の領域と第１及び第２の領域の各々とが全て、ｎ型又はｐ型の半導電性材料から形成される。中間領域への高抵抗（絶縁）層の追加は、第１及び第２の領域間での電荷の流れに対して電位エネルギー障壁を作り出す。中間領域の電位を調節することは、電荷の流れを制御することを可能にする。

あらゆる場合において中間の半導電層領域は接合トランジスタのベースであり、第１及び第２の領域はそれぞれ接合トランジスタの（ｉ）エミッタ及びコレクタ又は（ｉｉ）コレクタ及びエミッタの何れかを形成する。

一実施形態において、中間、第１及び第２の領域は、金属の酸化物、窒化物、硫化物又は炭化物から選択された１つ以上の半導体材料から基本的に成る。

ショットキー実施形態
しかしながら、一実施形態において、中間領域と第１の領域との間及び／又は中間領域と第２の領域との間に、更にショットキーダイオード又はショットキー接合が含められる。

場合により、中間領域と第１及び第２の領域のうちの一方のみとが半導電性材料から基本的に成り、第１及び第２の領域のうちの他方は、中間領域とショットキー接合を形成する少なくとも１つの金属から基本的に成る。

中間領域／ベース
好ましくは、中間の半導電性領域は、Ｚｎ、Ｃｕ、Ｒｕ、Ａｌ、Ｉｎ、Ｇａ、Ｓｎ又はＴｉの酸化物から選択された１つ以上の半導電性無機金属化合物から基本的に成る。

一実施形態において、中間の半導電性領域は、半導体材料の２つ以上の層を有する積層された薄膜の構造を有し、これら２つ以上の層は高抵抗層及び低抵抗層を含む。

他の実施形態において、中間の半導電性領域は、２つの層を形成するように高抵抗層と導電層若しくは低抵抗層とが積層された構造を有し、それにより、ｎ型のみ又はｐ型のみの接合を形成する。

コレクタ／エミッタ
好ましくは、第１の領域は、Ｚｎ、Ｃｕ、Ｒｕ、Ａｌ、Ｉｎ、Ｇａ、Ｓｎ又はＴｉの酸化物から選択された１つ以上の半導体材料から基本的に成る。

好ましくは、第２の領域は、Ｚｎ、Ｃｕ、Ｒｕ、Ａｌ、Ｉｎ、Ｇａ、Ｓｎ又はＴｉの酸化物から選択された１つ以上の半導体材料から基本的に成る。

光の放射／透過
好ましくは、接合トランジスタは透明である。好ましくは、エレクトロルミネセントデバイスを透過する光は、入射する光のうちの少なくとも３０％であり、すなわち、外部で発生されて当該エレクトロルミネセントデバイスに入射する光に関して、その光のうちの少なくとも３０％が当該デバイスを透過し、当該デバイスに少なくとも３０％の透過率を与える。

エレクトロルミネセント素子からの発光
好ましくは、エレクトロルミネセントデバイスは、エレクトロルミネセント素子内の有機発光層から光が発生されるように構成され、発光層は、接合トランジスタと有機エレクトロルミネセント素子の更なる層との間に配置される。

一実施形態において、これら更なる層は、正孔輸送層及び／又は電子輸送層を含む。好ましくは、エレクトロルミネセント素子は更に、正孔注入層又は電子注入層を含む。

理解されるように、エレクトロルミネセント素子は、有機発光層に起因して“有機”であるとして参照されているが、とはいえ、この素子は無機層を含むことができる。例えば、それは、例えばＬｉＦなどの無機電子注入層を含んでいてもよい。好ましくは、エレクトロルミネセント素子は、有機発光ダイオードであり、あるいはそれを含んでいる。しかしながら、他の実施形態において、有機エレクトロルミネセント素子は有機発光ダイオードの一部のみを形成し、有機発光ダイオードのその他の部分は接合トランジスタ（例えば、接合トランジスタのコレクタ）によって供される。

トップ又はボトムエミッション
場合により、発光層から発生された光は、接合トランジスタを透過し、有機エレクトロルミネセント素子の上記更なる層のうちの１つ以上によって反射される。

他の例では、発光層から発生された光は、有機エレクトロルミネセント素子の上記更なる層を透過し、接合トランジスタと基板との間に配置されたリフレクタ領域によって反射される。

トップ及びボトムエミッション
他の例では、発光層から発生された光は、接合トランジスタ及び有機エレクトロルミネセント素子の上記更なる層を透過する。

アクティブマトリクス画素回路
本発明の第２の態様において、本発明の第１の態様に従ったエレクトロルミネセントデバイスを有する画素回路が提供され、エレクトロルミネセントデバイスは、当該エレクトロルミネセントデバイスの動作を制御する制御回路に接続され、この制御回路は、スイッチング手段と、電流設定トランジスタと、キャパシタとを有する。

好ましくは、スイッチング手段は、当該スイッチング手段がオンであるときに、第１の制御ラインをエレクトロルミネセントデバイスの入力電極に選択的に結合して、入力電極における電圧を設定するように構成され、電流設定トランジスタは、当該電流設定トランジスタがバイアスされた状態にあるときに、上記入力電極を介して、エレクトロルミネセントデバイスに電流を送り届ける又はエレクトロルミネセントデバイスから電流を引き抜くように構成され、且つキャパシタは、スイッチング手段がターンオフされたときに、送り届けられる電流又は引き抜かれる電流を長引かせるよう、電流設定トランジスタがバイアスされた状態にあることを長引かせるように構成される。

接合トランジスタがＮＰＮトランジスタである実施形態において、電流設定トランジスタは、エレクトロルミネセントデバイスに電流を送り届けるように構成され、接合トランジスタがＰＮＰトランジスタである場合には、電流設定トランジスタは、エレクトロルミネセントデバイスから電流を引き抜く。

好ましくは、スイッチング手段は、ゲートが第２の制御ラインに接続され且つソース及びドレインが第１の制御ラインの上記入力電極への結合のために構成された薄膜トランジスタ（ＴＦＴ）である。

好ましくは、電流設定トランジスタは、ゲートが上記キャパシタに接続されたＴＦＴである。

好ましくは、スイッチング手段は更に、当該スイッチング手段がオンであるときに、第１の制御ラインを選択的に結合して、電流設定トランジスタをバイアスされた状態にする。

一実施形態において、スイッチング手段がオンであるときに、第２のスイッチング手段が、第１の制御ラインを選択的に結合して、上記入力電極における電圧を設定し、上記キャパシタは上記入力電極からアイソレートされる。

パッシブマトリクス画素回路
本発明の第３の態様において、本発明に従ったエレクトロルミネセントデバイスを有する画素回路が提供され、エレクトロルミネセントデバイスは、当該エレクトロルミネセントデバイスの動作を制御するマトリクス回路に接続され、当該画素回路は、
エレクトロルミネセントデバイスの入力電極に結合されて、該入力電極における電圧を設定する第１の制御ラインと、
エレクトロルミネセントデバイスに接続されて、エレクトロルミネセントデバイスのアノードとカソードとの間に電圧を印加する第２の制御ラインと
を有し、
第１及び第２の制御ラインが同期されて、第１の制御ラインが、エレクトロルミネセントデバイスから発せられるルミネセンスを制御するパルスを提供するようにされる。

好ましくは、画素マトリクス回路が、複数の上記画素回路を有し、各画素回路の第２の制御ラインが走査コントローラに接続され、各画素回路の第１の制御ラインが信号コントローラに接続される。

好ましくは、上述の画素マトリクス回路用の多重化駆動装置（ドライブ）が、各画素回路を独立に制御するように構成される信号コントローラ及び走査コントローラを有する。

本発明の第４の態様において、本発明の第３の態様に従った画素回路を少なくとも２つ有する多重化駆動装置が提供され、各回路の信号コントローラ及び走査コントローラが独立に動作するように構成される。

本発明の第５の態様において、フロントプレーンとバックプレーンとを有するエレクトロルミネセントディスプレイパネルが提供され、フロントプレーンは少なくとも、本発明に従ったエレクトロルミネセントデバイスを含み、バックプレーンは少なくとも、少なくとも２つのＴＦＴと少なくとも１つのキャパシタとを含んだ制御回路を含む。

好ましくは、これらのＴＦＴは、多結晶Ｓｉ ＴＦＴ、アモルファスＳｉ ＴＦＴ、酸化物ＴＦＴ、又は有機ＴＦＴから選択される。

好ましくは、上記少なくとも２つのＴＦＴ及び上記少なくとも１つのキャパシタは、本発明の第３の態様に従った画素回路を形成するように構成される。

製造方法
本発明の第６の態様において、本発明の従ったエレクトロルミネセントデバイスを製造する方法が提供され、当該方法は、
ａ）１つ以上の半導電性無機金属化合物で構成される層をスパッタリングによって堆積し、その後、
ｂ）エレクトロルミネセント素子を真空蒸着によって堆積する
ことを含む。

本発明の第７の態様において、本発明に従ったエレクトロルミネセントディスプレイパネルを製造する方法が提供され、バックプレーンが、少なくとも第１の種類のプロセスによって製造され、フロントプレーンを製造することは、第１の種類とは異なる第２の種類のプロセスを含む。

好ましくは、第１の種類のプロセスは、２５０−３５０℃の間の温度で実行され、第２の種類のプロセスは、２００℃より低い基板温度で実行される。好ましくは、基板温度は室温と１００℃との間である。

好ましくは、第２の種類のプロセスは、１つ以上の半導電性無機金属で構成された層の上に、少なくともエレクトロルミネセント素子を含む１つ以上の有機層を堆積するために使用される。

好ましくは、本発明の第７の態様に従った方法において、エレクトロルミネセントデバイスが、本発明の第６の態様に従った方法によって製造される。

ここで使用されるとき、文脈が別のことを要求する場合を除いて、用語“有する”並びに例えば“有している”、“有し”及び“有した”などの該用語のバリエーションは、更なる付加物、コンポーネント、整数、又はステップを排斥することを意図したものではない。

本発明の更なる態様、及び以下の段落に記述される態様の更なる実施形態が、添付の図面を参照して例により与えられる以下の説明から明らかになる。

ＰＮＰ接合トランジスタを有するエレクトロルミネセンストランジスタの一実施形態を示す図である。 ベースが複数の層を有することを除いて図１と同じであるエレクトロルミネセンストランジスタの一実施形態を示す図である。 ＮＰＮ接合トランジスタを有するエレクトロルミネセンストランジスタの他の一実施形態を示す図である。 ボトムエミッション用に構成された、図１又は２に従ったＰＮＰエレクトロルミネセンストランジスタの他の一実施形態を示す図である。 トップ及びボトムエミッション用に構成された、図１又は２に従ったＰＮＰエレクトロルミネセンストランジスタの他の一実施形態を示す図である。 リフレクタを有するとともにトップエミッション用に構成されていることを除いて図１又は２においてと同様のＰＮＰエレクトロルミネセンストランジスタの他の一実施形態を示す図である。 トップエミッション用に構成された、図３に従ったＮＰＮ接合を有するエレクトロルミネセンストランジスタの一実施形態を示す図である。 本発明に従った接合トランジスタの例示的な製造を示す上面図である。 図６Ａの接合トランジスタを通る部分Ａ−Ａの断面図を示している。 図６Ａの接合トランジスタのそれぞれのｐｎ接合について実験的に得られた電流−電圧カーブを例示する図である。 図６Ａの接合トランジスタのトランジスタ特性を示す実験的に得られた電流−電圧カーブを例示する図である。 本発明に従った発光トランジスタの例示的な製造を示す上面図である。 図８Ａの発光トランジスタを通る部分Ａ−Ａの断面図を示している。 図８Ａの発光トランジスタの発光特性を示す実験的に得られたルミネセンス−バイアス電圧カーブを例示する図である。 本発明に従ったエレクトロルミネセンストランジスタを駆動する画素のグリッドを有するディスプレイパネルを示す図である。 本発明の一実施形態に従ったＰＮＰエレクトロルミネセンストランジスタを駆動する画素回路の一例を示す図である。 本発明の一実施形態に従ったＰＮＰエレクトロルミネセンストランジスタを駆動する画素回路の他の一例を示す図である。 本発明の一実施形態に従ったＮＰＮエレクトロルミネセンストランジスタを駆動する画素回路の一例を示す図である。 本発明の一実施形態に従ったＮＰＮエレクトロルミネセンストランジスタを駆動する画素回路の他の一例を示す図である。 バックプレーンと、本発明に従ったエレクトロルミネセンストランジスタをマウントしたフロントプレーンと、を有するディスプレイパネルの一部を通る断面図を示している。 各画素回路が図１０Ａに従い且つ同じ信号ライン及び異なる走査ラインに接続された、２つの画素回路を有するアクティブマトリクス回路の一部を例示する図である。 図１２のアクティブマトリクスの部分について、走査ラインの各々がそれらそれぞれのエレクトロルミネセンストランジスタをターンオンさせるように順次にパルスを与えられるときの、信号ラインへの電流信号を例示する図である。 図１２に示したアクティブマトリクスの部分について、連続した走査サイクルにおいて画素回路が繰り返しパルスを与えられるときの、信号ラインへの電流信号と、これらの画素回路のうちの１つから発せられる光の輝度とを例示する図である。 アクティブマトリクスディスプレイの画素の例示的なレイアウトを示す図である。 本発明に従ったエレクトロルミネセントデバイスのアレイのパッシブマトリクスを示す図である。 Ｎ型のみの接合トランジスタを有するエレクトロルミネセンストランジスタの他の一実施形態を示す図である。 図１７のエレクトロルミネセンストランジスタの半導体バンド構造を例示する模式図である。

本発明に従ったエレクトロルミネセントデバイスの例示的な一実施形態を、図１に模式的に示す。エレクトロルミネセンストランジスタ１００の形態のエレクトロルミネセントデバイスは、積み重ねられた複数の薄膜又は層の構造（ここでは、“積層構造”１５０として参照する）を形成するように接合トランジスタ１１の上に積み重ねられたエレクトロルミネセント（ＥＬ）素子１２で構成されている。積層構造１５０は、各層を実質的に平坦にし且つ互いの上に置いて、基板１の上に平らに座している。基板がある平面及び先行する層がある平面に対して概して垂直な共通の方向に沿って各層がスタック（積層体）を進展させるように、各層が順次に先行層上に積層される。このような構成結果は、製造中に基板は水平面内にあるので、‘縦型’構成と称される。

接合トランジスタ１１は、半導体のスタックを形成するようにエミッタ３とコレクタ５との間に挟まれたベース４を有する。ここに記載される様々な実施形態において、接合トランジスタ１１は、ＰＮＰ、ＮＰＮ、Ｎ型のみ、又はＰ型のみの構成を有し得る。“Ｐ”は、正孔が主なキャリアとして機能するｐ型半導体を意味し、“Ｎ”は、電子が主なキャリアとして機能するｎ型半導体を意味する。３つの層を形成するようにこれらが交互に結合された接合（ジャンクション）構造を“ＰＮＰ”又は“ＮＰＮ”として参照する。

ＰＮＰバージョン
図１の実施形態において、エミッタ３、ベース４、及びコレクタ５は、それぞれ、ｐ型、ｎ型、及びｐ型の半導体であり、故にＰＮＰ接合を形成している。

ＥＬ素子１２は、接合トランジスタ１１のコレクタ５の上に座してコレクタ５と低い障壁高さのコンタクトを為す正孔輸送層６を含んでいる。ＥＬ素子１２は、互いの上に順次に積み重ねられた更なる層を有している。それらの層は、スタックの一端から他端まで順に、正孔輸送層６、発光層７、電子輸送層８、及び電子注入層９である。

積層構造１５０の下端１５４及び上端１５６として図１に示される積層構造１５０の外端は各々、それぞれ、電極２、１０と接触している。

電極２及び１０は、構造１５０に電圧１５８を印加することを可能にする電気コンタクトを積層構造１５０に提供する。ベース−エミッタ接合が順バイアスされるようにベースをバイアスするよう、第２の電圧１５９が印加されるとき、層３−９の各々に電流が流れる。図１のＰＮＰエレクトロルミネセンストランジスタの場合、通常使用において、電流（概念上の正電荷に関して）はエミッタ３に流れ込んで電子注入層９から出て行き、エミッタ３と接触した電極２がアノードとして作用し、電子注入層９と接触した電極１０がカソードとして作用する。ベース４からも電流が引き出されるが、その電流は、アノード２からカソード１０へと流れる電流と比較して小さい。一方、ＮＰＮトランジスタの場合には、ＰＮＰトランジスタとは反対の方向に電流が伝わる。

接合トランジスタ１１の少なくとも２つの隣接した半導体層は、例えば金属酸化物などの１つ以上の半導電性の無機金属化合物で構成又は基本的に構成される。例えば、ベース４及びエミッタ３が、例えば金属酸化物などの１つ以上の半導電性の無機金属化合物で構成又は基本的に構成され得る。故に、一実施形態において、接合トランジスタ素子１１を構成する半導体層３、４、５のうち、層数の大部分、そして一般に、接合トランジスタの体積の大部分が、様々な金属酸化物の形態の無機材料から成る。オプションとして、トランジスタ素子１１の半導体層３、４、５の全てが、及び、更なるオプションとして、トランジスタ素子１１と接触する電極（すなわち、図１の場合にはアノード２）が、無機材料を有し得る。一実施形態において、半導体層３、４、５の各々が金属酸化物である。

ベース４の電圧を制御するため、ベース４は低抵抗すなわち良好な導電率（概して１００ｋΩ／シートより低い）のものである必要がある。しかしながら、ベース４の導電率は、コレクタ５が金属酸化物半導体である場合に悪影響を受ける傾向にある。故に、コレクタ５がこの実施形態において、酸化物半導体又はその他の無機半導体に代えて、有機材料から成ることが有利である。この有機材料はまた、ＥＬ素子１２と有利に接触する。コレクタ５に好適な１つの有機半導体はＴｃＴａである。その他の好適な有機半導体は、ＮＰＤ、ＴＡＰＣ、ＰＤＡ、ＴＰＤ、及びｍ−ＭＴＤＡＴＡを含む。

図２に示す他の一実施形態において、接合トランジスタ１１のベース層４は、２つ以上の層を形成するように低抵抗層（概して１００ｋΩ／シートより低い）と少なくとも１つの高抵抗層（概して１ＭΩ／シートより高い）とが積層された構造から成っている。より具体的には、ベース４Ｂは、エミッタ３と接触する高抵抗層１３とコレクタ５と接触する高抵抗層１５との間に低抵抗層１４が挟まれた３つの層で構成されている。

ベース層は典型的に、エミッタ又はコレクタよりも薄く、エミッタ又はコレクタとの界面制御と同時に適正な導電率を必要とする。この理由により、２つ以上の層を形成するように低抵抗層と高抵抗層とが積層された構造は、有効なオプションである。

ベース層、及びベース４Ｂの各層は、Ｇａ、Ｚｎ、Ｃｕ、Ｒｕ、Ａｌ、Ｉｎ、及びＴｉの金属酸化物のうちの少なくとも１つを含有する。これらの金属から選択された金属酸化物の使用及びその製造条件は、エネルギー準位、キャリア密度、及びＰ型／Ｎ型を制御することを可能にする。例えば、図１の実施形態において、ベース層４は、ＺｎＯをＩｎでドーピングして透明アモルファス酸化物半導体（transparent amorphous oxide semiconductor）ＴＡＯＳを作り出すことによって得られる金属酸化膜（Ｎ型）を使用する。他の好適なＴＡＯＳ材料は、Ｉｎ及びＧａを有するＺｎＯ（ＩＧＺＯ）である。他の好適なＴＡＯＳ材料は、ＩＺＯ、ＩＧＯ、及びＩｎＯを含む。

接合トランジスタ１１がＰＮＰ型トランジスタであるので、当業者によって理解されるように、エミッタ３に入る電流のうちの小さい部分が、コレクタ５ではなくベース４から出て行くことになる。

ＮＰＮバージョン
図３に示す他の一実施形態において、接合トランジスタ１１ＢはＮＰＮ型トランジスタであり、故に通常使用において、電流はコレクタからエミッタに流れ、総エミッタ電流のうちの小さい部分が、ベースに流れ込んでエミッタから流れ出る電流成分を有する。この実施形態においては、エレクトロルミネセンストランジスタ１００Ｂは、図１及び図２に示したものとは反対の方向に電流が流れるように構成されているので、図１のデバイスの反転である。エレクトロルミネセンストランジスタ１００Ｂでは、カソード１０の底面１５３が基板１と隣接し、カソード１０の頂面１５５が積層構造１５０Ｂの底面１５４との低抵抗コンタクトを形成する。アノード２は、積層構造１５０Ｂの頂面１５６と低抵抗コンタクトを形成する。ＥＬ素子１２Ｂの層６−８は、ＥＬ素子１２の層６−８と同じ材料を有することができるが、これらの層は逆順で配置されている。故に、アノード２からコレクタ５Ｂまでの層は、順に、正孔輸送層６、発光層７、及び電子輸送層８である。この実施形態において、アノード２はＥＬ素子１２Ｂの正孔注入層として作用し、コレクタ５ＢはＥＬ素子１２Ｂの電子注入層として作用する。コレクタ５Ｂ、ベース４Ｂ、及びエミッタ３Ｂは、それぞれ、Ｎ型、Ｐ型、及びＮ型の半導体であり、故にＮＰＮ接合トランジスタ素子１１Ｂを形成している。接合トランジスタ素子１１Ｂは大部分が無機であり、Ｎ及びＰの半導体は、ＥＬデバイス１００に関して説明したのと同じ材料を有し得る。具体的には、Ｎ及びＰの半導体材料は、ここで既に述べたような金属酸化物である。例えば、ｎ型エミッタは、Ｚｎ、Ｃｕ、Ｒｕ、Ａｌ、Ｉｎ、Ｇａ、Ｓｎ、又はＴｉの酸化物から選択された１つ以上の金属酸化物とすることができ、ｐ型エミッタは、Ｚｎ、Ｃｕ、Ｒｕ、Ａｌ、Ｉｎ、Ｇａ、Ｓｎ、又はＴｉの酸化物から選択された１つ以上の金属酸化物とすることができる。コレクタ５Ｂもｐ型金属酸化物とし得るが、デバイス１００の場合においてのように、コレクタ５Ｂが有機半導体であることが、よりいっそう有利である。コレクタ５Ｂに適切な有機半導体は、ＴｍＰｙＰＢ、ＢＰｈｅｎｅ、ＰＢＤ、ＴＡＺ、ＢＮＤ、ＯＸＤ、及びＴＰＢｉを含む。

Ｎ型のみバージョン
図１７に示す他の一実施形態において、接合トランジスタ１１Ｅは、Ｎ型のみのトランジスタである。ベース４Ｅは、２つの層を形成するように高抵抗層３００（概して１ＭΩ／シートより高い）と導電層若しくは低抵抗層３０２（概して１００ｋΩ／シートより低い）とが積層された構造から成っており、故にＮ型のみの接合を形成する。

高抵抗層３００に使用されるのに好適な材料は高抵抗ＩＴＯであり、導電層に使用されるのに好適な材料は導電性ＩＧＺＯである。

通常使用において、高抵抗（絶縁）層３００は、エミッタ３とコレクタ５との間の電荷の流れに対する電位エネルギー障壁を作り出す。ベース４Ｅの電位を調節することは、そのエネルギー障壁に打ち勝って電荷の流れを制御することを可能にする。

説明として、図１８は、図１７のエレクトロルミネセンストランジスタの半導体バンド構造を示している。図１８に示すように、電子がカソード１０から最高被占分子軌道（ＨＯＭＯ）にて輸送され、他の電子がアノード２から伝導帯にて輸送される。正孔が、正孔輸送層（ＨＴＬ）６と正孔注入層（ＨＩＬ）すなわちコレクタ５との間の境界面のＰＮ接合で生成される。正孔とカソード１０からの電子とが発光層７内で再結合し、光の放射を生じさせる。注入される電流は、ベース電極４Ｅの電位を制御することによって調整されることができる。

エミッタは、導電性のＩＴＯ、ＩｎＯ、ＺｎＯ、ＩＧＺＯ、ＳｎＯから形成され得る。

Ｐ型のみバージョン
他の一実施形態（図示せず）において、接合トランジスタは、Ｐ型のみのトランジスタである。この場合も、ベースは、２つの層を形成するように高抵抗層と導電層若しくは低抵抗層とが積層された構造から成り、故にＰ型のみの接合を形成する。

エミッタは、導電性のＣｕＯ、ＣｕＡｌＯから形成され得る。

電極
ここに記載されるＮＰＮ、ＰＮＰ、ｎ型のみ、及びｐ型のみの実施形態に関し、電極２、１０は、正孔注入又は電子注入のための半導体と境界を為すという、すなわち、積層構造１５０の下端及び上端１５４、１５６で正孔注入（アノードによる）又は電子注入（カソードによる）を提供するというそれらの役割に好適な材料で構築される。正孔注入端にあるアノードは、一部の実施形態において、Ｇａ、Ｚｎ、Ｃｕ、Ｉｎ、Ｔｉ、及びＳｉの金属酸化物半導体のうちの少なくとも１つを含有する。電子注入端にあるカソードは、一部の実施形態において、Ａｌ、Ｌｉ、Ｍｇ、Ｋ、Ｎａ、Ｂａ、Ｓｒ、Ａｇ、Ｃａ、及びＣｓの金属又は金属化合物のうちの少なくとも１つを含有する。これらの材料の使用は、正孔又は電子が注入されるときの障壁高さを制御することを可能にする。

図１に従った一実施形態に関し、エミッタ３はＣｕＡｌＯ_２で形成された無機金属酸化物半導体である。エミッタ３に付着されるアノード２は、ＩＴＯ（インジウム錫酸化物）を有し、あるいは主としてＩＴＯを有する。電子注入端１５６では、Ａｌ金属（又は主としてＡｌ）がカソード１０に使用され、ＫＦ又はＬｉＦが電子注入層９に使用される。

発光構成
Ａｌカソードは、発光層７から発生された光を反射することになる。しかしながら、この実施形態において、基板１は透明であり、図３Ａに示しように、発生された光１６０が基板１を通って放たれることを可能にする。十分な光透過を可能にするため、基板１は、４００ｎｍから８００ｎｍの光波長（すなわち、可視光のスペクトルをカバーする）で少なくとも５０％の光透過率を有する。トランジスタ素子１１も透明であり、４００ｎｍから８００ｎｍの光波長で少なくとも５０％の光透過率を有する。有機ＥＬ素子１２の発光層７から発生されてカソード１０に当たる光は、カソード１０によって反射されて、ガラス基板１を通って放射される。故に、光放射１６０は主として透明基板を通って放射される。この構成は、ボトムエミッション構成と称される。このような構造は、接合トランジスタ１１の製造後に有機ＥＬ素子１２の製造を行うことを可能にし、それにより、接合トランジスタ１１の製造プロセスが有機ＥＬ素子１２を損傷させることを防止する。

この実施形態の一バリエーションにおいて、カソードは、反射性の金属ではなく、可視光に関して少なくとも５０％の透過率を有する例えば金属酸化物（例えば、ＩＴＯ）などの透明材料で製造されることができる。図３ｂのトランジスタ１００Ｃに関して示すように、これは、トランジスタの頂面とその反対側の底面との双方から光が放たれることを可能にする。カソード１０が透明であるという要件を別にして、トランジスタ１００Ｃのその他の構成要素はトランジスタ１００と同じとし得る。例えば、トランジスタ１００Ｃは、電子注入層９にＬｉＦ、コレクタ５にＴｃＴａ、ベース４にＺｎＯ−Ｉｎ、エミッタ３にＣｕＡｌＯ_２、アノード２にＩＴＯ、そして基板１にガラスを含むことができる。

更なる他の実施形態において、エレクトロルミネセンストランジスタは、図４（及び図５）に示される実施形態に示すように、基板とは反対の端部（すなわち、上端）にあるエレクトロルミネセンストランジスタの端部のみから光が放たれるように構成され得る。このような構成は、トップエミッション構成と称される。

図４は、光が主として透明カソード１０を通って放射されるようにデバイス１００Ａの基板端が透明ではなく反射性であることを除いて、図３Ｂのエレクトロルミネセンストランジスタ１００Ｃに関して説明したのと同じ特徴を持つエレクトロルミネセンストランジスタ１００Ａの一実施形態を示している。基板側の反射性は、基板１とアノード２との間のクロムのリフレクタ４６によって提供されている。

図３と一致するＮＰＮ発光トランジスタ１００Ｂに関して、トップエミッション構成の他の一実施形態を図５に示す。この実施形態においては、ＥＬ素子１２のトランジスタ側すなわち基板側に反射面が設けられる。しかしながら、図４の実施形態とは対照的に、発光トランジスタ１００Ｂは別個のリフレクタ層を必要としない。むしろ、基板と接触する接合トランジスタ電極（カソード１０）が、例えばアルミニウムなどの反射性の金属である。基板とは反対側の端部にあるアノード２は、例えば金属酸化物半導体（例えば、ＩＴＯ）などの透明材料であり、故に、光が主としてデバイス１００Ｂの頂面から放たれることを可能にする。

製造例
例１
図６Ａ及び図６Ｂは、それぞれ、接合型トランジスタ１１Ｃの例示的な製造の上面図及び断面図を示している。接合型トランジスタ１１Ｃの製造は、頂部電極２５の代わりに、図１−３に関して説明したようにＥＬ素子１２及びカソード１０を設けることによってエレクトロルミネセンストランジスタ１００を製造するように適応され得る。

接合トランジスタ１１Ｃは、約１５０ｎｍの膜厚を持つＩＴＯのアノード２１と、ベースコンタクト２６とを有している。アノード２１及びベースコンタクト２６は、ガラス基板２０上に形成される。エミッタ２２は、約８０ｎｍの膜厚を持つＰ型ＣｕＡｌＯ_２膜であり、これは、アノード２１上にスパッタリングすることによって形成される。ステンシルマスクの使用に起因して、ベース２３を有する膜の領域は面積的に制限され、それにより、電流が横方向に逸れることが制限されるとともに、基板２０の発光領域（すなわち、その領域で基板２０の底面１６４から光が放たれる領域）が、基板の中央部、すなわち、ベース２３によって覆われた基板２０の部分に制限される。

ベース２３は、発光領域を覆うとともにベースコンタクト２６と接触するように形成される。ベースは、下部の高抵抗ＺｎＯ層２７と上部の高抵抗ＺｎＯ層２９との間に挟まれた、より低抵抗のＩＴＯ層２８で構成される３つのｎ型層を有する。ＺｎＯ層２７、２９の各々は１５ｎｍの膜厚を持ち、ＩＴＯ層２８は５ｎｍの膜厚を持つ。ベース層２７−２９は、ステンシルマスクを用いて各層を順次にスパッタリングすることによって形成される。ＩＴＯ層２８の膜厚を変えることは、ベース２３の導電率を調節することを可能にする。

コレクタ２４は、約２５ｎｍの膜厚を持つＴｃＴａのＰ型有機半導体膜である。コレクタ２４は、発光領域を覆うようにステンシルマスクを用いてベース２３上に真空蒸着される。

次に、金を有する頂部電極２５が真空蒸着される。頂部電極２５の膜厚は約１００ｎｍである。

接合トランジスタ１１Ｃのこの製造を、その特性に関して評価した。図７Ａは、エミッタ２２とベース２３との間及びコレクタ２４とベース２３との間に形成されるそれぞれのｐｎ接合についての電流−電圧特性を示している。ベース−エミッタｐｎ接合特性について、エミッタ２２からベース２３（グランド）にそれぞれアノード２１及びベースコンタクト２６の電極を介して電圧Ｖ_ＥＢを印加した。アノード２１及びベースコンタクト２６は、それぞれ、エミッタ２２及びベース２３と同じ電圧である。これは、電極２１、２６とそれらそれぞれの半導体２２、２３との間の低抵抗コンタクトによる。図７Ａにおいて、Ｖ_ＥＢは、ボルト単位で測定されるバイアス電圧６６として、ｘ軸に沿って示されている。結果として得られたミリアンペア単位でのエミッタ２２からベース２３への電流が、カーブ６７によって示されており、ｙ軸はミリアンペア単位での電流６９を示している。同様に、ベースコンタクト２６及び頂部電極２５に電圧を印加することによって、ベース２３からコレクタ２４に電圧Ｖ_ＢＣが印加される。結果として得られたベース２３からコレクタ２４への電流が、カーブ７０によって示されている。

図７Ｂは、接合トランジスタ１１Ｃの動作からトランジスタ特性カーブを取得した実験の結果を示している。ｙ軸は、ｘ軸上のエミッタ２２からコレクタ２４へのバイアス電圧に対するエミッタ２２からコレクタ２４への電流をミリアンペア単位で示している。０から−１．０μＡまでの範囲の６つの異なるベース電流について特性カーブを示している。負のベース電流は、電流がベース２３からトランジスタ１１Ｃを立ち去ることを指し示す。電圧Ｖ_ＥＣを印加して、電流Ｉ_ＥＣのベース電流Ｉ_Ｂ依存性（エミッタ２２とコレクタ２４との間の電流がベース電流Ｉ_Ｂに応じて変化することを示す）を測定した。

例１
図６Ａ及び図６Ｂは、それぞれ、接合型トランジスタ１１Ｃの例示的な製造の上面図及び断面図を示している。接合型トランジスタ１１Ｃの製造は、頂部電極２５の代わりに、図１−３に関して説明したようにＥＬ素子１２及びカソード１０を設けることによってエレクトロルミネセンストランジスタ１００を製造するように適応され得る。

接合トランジスタ１１Ｃは、約１５０ｎｍの膜厚を持つＩＴＯのアノード２１と、ベースコンタクト２６とを有している。アノード２１及びベースコンタクト２６は、ガラス基板２０上に形成される。エミッタ２２は、約８０ｎｍの膜厚を持つＰ型ＣｕＡｌＯ_２膜であり、これは、アノード２１上にスパッタリングすることによって形成される。ステンシルマスクの使用に起因して、ベース２３を有する膜の領域は面積的に制限され、それにより、電流が横方向に逸れることが制限されるとともに、基板２０の発光領域（すなわち、その領域で基板２０の底面１６４から光が放たれる領域）が、基板の中央部、すなわち、ベース２３によって覆われた基板２０の部分に制限される。

ベース２３は、発光領域を覆うとともにベースコンタクト２６と接触するように形成される。ベースは、下部の高抵抗ＺｎＯ層２７と上部の高抵抗ＺｎＯ層２９との間に挟まれた、より低抵抗のＩＴＯ層２８で構成される３つのｎ型層を有する。ＺｎＯ層２７、２９の各々は１５ｎｍの膜厚を持ち、ＩＴＯ層２８は５ｎｍの膜厚を持つ。ベース層２７−２９は、ステンシルマスクを用いて各層を順次にスパッタリングすることによって形成される。ＩＴＯ層２８の膜厚を変えることは、ベース２３の導電率を調節することを可能にする。

コレクタ２４は、約２５ｎｍの膜厚を持つＴｃＴａのＰ型有機半導体膜である。コレクタ２４は、発光領域を覆うようにステンシルマスクを用いてベース２３上に真空蒸着される。

次に、金を有する頂部電極２５が真空蒸着される。頂部電極２５の膜厚は約１００ｎｍである。

接合トランジスタ１１Ｃのこの製造を、その特性に関して評価した。図７Ａは、エミッタ２２とベース２３との間及びコレクタ２４とベース２３との間に形成されるそれぞれのｐｎ接合についての電流−電圧特性を示している。ベース−エミッタｐｎ接合特性について、エミッタ２２からベース２３（グランド）にそれぞれアノード２１及びベースコンタクト２６の電極を介して電圧Ｖ_ＥＢを印加した。アノード２１及びベースコンタクト２６は、それぞれ、エミッタ２２及びベース２３と同じ電圧である。これは、電極２１、２６とそれらそれぞれの半導体２２、２３との間の低抵抗コンタクトによる。図７Ａにおいて、Ｖ_ＥＢは、ボルト単位で測定されるバイアス電圧６６として、ｘ軸に沿って示されている。結果として得られたミリアンペア単位でのエミッタ２２からベース２３への電流が、カーブ６７によって示されており、ｙ軸はミリアンペア単位での電流６９を示している。同様に、ベースコンタクト２６及び頂部電極２５に電圧を印加することによって、ベース２３からコレクタ２４に電圧Ｖ_ＢＣが印加される。結果として得られたベース２３からコレクタ２４への電流が、カーブ７０によって示されている。

図７Ｂは、接合トランジスタ１１Ｃの動作からトランジスタ特性カーブを取得した実験の結果を示している。ｙ軸は、ｘ軸上のエミッタ２２からコレクタ２４へのバイアス電圧に対するエミッタ２２からコレクタ２４への電流をミリアンペア単位で示している。０から−１．０μＡまでの範囲の６つの異なるベース電流について特性カーブを示している。負のベース電流は、電流がベース２３からトランジスタ１１Ｃを立ち去ることを指し示す。電圧Ｖ_ＥＣを印加して、電流Ｉ_ＥＣのベース電流Ｉ_Ｂ依存性（エミッタ２２とコレクタ２４との間の電流がベース電流Ｉ_Ｂに応じて変化することを示す）を測定した。

図８Ａ及び図８Ｂは、それぞれ、発光トランジスタ１００Ｄの例示的な製造の上面図及び断面図を示している。

基板３０、アノード３１、エミッタ３２、ベースコンタクト４０、及びベース３３は、接合トランジスタ１１Ｃの対応する基板２０、アノード２１、エミッタ２２、ベースコンタクト２６、及びベース２３と同じ材料で、同量で、且つ同様にして形成される。

しかしながら、接合トランジスタ１１Ｃとは異なり、コレクタ３４が、この例では、２ｎｍの膜厚を持つＨＡＴの形態の有機半導体である。コレクタ３４のＨＡＴ有機半導体は、ベース３３上に真空蒸着される。接合トランジスタ１１Ｄのコレクタ３４はまた、ＥＬ素子１２Ｄの正孔注入層としても機能する。

約２５ｎｍの膜厚を持つＴｃＴａから成るＰ型有機半導体膜が、コレクタ３４上に真空蒸着されて、正孔輸送層３５を形成する。次に、ｍＣＰ及びＦＩｒｐｉｃが共に、正孔輸送層３５上に真空蒸着されて、約４０ｎｍの膜厚を持つ発光層３６を形成する。ｍＣＰ及びＦＩｒｐｉｃは、それぞれ、約９４％及び６％の体積割合で堆積される。

次に、層３６の上に約２０ｎｍの膜厚を持つＴｍＰｙＰＢを真空蒸着することにより、電子輸送層３７が設けられる。

コレクタ３４、正孔輸送層３５、発光層３６、及び電子輸送層３７は各々、発光領域を覆うようにステンシルマスクを用いて真空蒸着される。

次に、約１ｎｍの膜厚のＬｉＦから成る電子注入層３８と、それに次ぐ、約１００ｎｍの膜厚を持つＡｌから成るカソード３９とが、発光領域を覆うようにステンシルマスクを用いて順次に真空蒸着される。このステンシルマスクは、外部電極部３９Ｄ（図８Ａ）を設けるために、カソード３９が発光領域の外側まで延在するように形成されることを可能にするよう構成される。

発光トランジスタ１００Ｄについての実験の結果を図８Ｃに示す。これは、ベース電流ＩＢの増加がどのように発光輝度の増加を変化させるかを示している。ｙ軸は、ルミネセンスをｃｄ／ｍ^２単位で示し、ｘ軸は、アノード３１からカソード３９へのバイアス電圧Ｖ_ＡＣ（カソード３９はグランドにされている）を示している。図８Ｃは、０から−１μＡまでの範囲の５つのベース電流Ｉ_Ｂ値について、Ｖ_ＡＣに対するルミネセンスを示している。

アクティブマトリクスディスプレイ
図９は、格子状の画素２０１Ａを有するアクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）２０１を示している。各画素が、それぞれ、赤色光、緑色光、及び青色光にて発光するように構成された本発明に従ったエレクトロルミネセント素子（例えば、エレクトロルミネセンストランジスタ１００）を各回路が有した、後述する３つの画素回路を含んでいる。各画素回路は、横方向の走査ライン２１９ａ（ｒ，ｇ，ｂ）から２１９ｎ（ｒ，ｇ，ｂ）と縦方向の信号ライン２１８ａ（ｒ，ｇ，ｂ）から２１８ｎ（ｒ，ｇ，ｂ）との、それ固有の交点によってアドレスされる。赤色光、緑色光、及び青色光の画素回路は各々、単一の画素（ピクセル）のサブピクセルと見なされ得る。しかしながら、便宜上、以下ではピクセルとサブピクセルとの区別は行わずに双方を“画素”と称する。

図１０Ａは、本発明の一態様に従った画素回路２００Ａを示すアクティブマトリクスディスプレイの一部の回路図である。

回路２００Ａは、例えば、発光トランジスタ１００、又は本発明に従ったその他のｐｎｐ型エレクトロルミネセンストランジスタなどの、発光トランジスタ２０２を含んでいる。

発光トランジスタ２０２は、カソード２０４及びアノード２０６を有しており、それらを通って電流がアノード２０６からカソード２０４へと流れる（単純化のため、ベース電流による電流ロスは無視する）。電流は、接合トランジスタのエミッタ（アノード２０６の位置）とコレクタとの間を通り、そして、発光素子を介してカソード２０４へと通り抜ける。アノード２０６は電源ライン２１０に直接的に電気接続され、カソード２０４はグランドライン２１２に電気接続され、それにより、カソードに対してアノードに、グランドラインに対する電源ラインの電圧に等しい一定の電源電圧Ｖ_ＡＣ２０７が保持される。

発光素子を通る電流は、ベース２０８に入る又はそれから出るベース電流Ｉ_Ｂの関数である。図１０Ａに示した画素回路では、発光トランジスタの接合トランジスタ素子はＰＮＰ型接合トランジスタであり、発光トランジスタは、ベース電流Ｉ_Ｂがベース２０８から出るときにオンである。接合トランジスタがＰＮＰ型であるので、発光トランジスタ２０２は、ベース２０８の電圧が（グランドライン２１２に向けて）ロー（低）に引き下げられるときにターンオンすることになり、ベース２０８の電圧が（電源ライン２１０に向けて）ハイ（高）に引き上げられるときにターンオフすることになる。

薄膜トランジスタ（ＴＦＴ）２２１の形態のスイッチング手段が、走査ライン２１９ａ（ｒ，ｇ，又はｂ）によって制御されて、信号ライン２１８ａ（ｒ，ｇ，又はｂ）の形態の第１の制御ラインをベース２０８に選択的に結合する。

信号ライン２１８ａがローであり且つ走査ライン２１９ａがハイであるとき、ＴＦＴ２２１はオンであり、ベース電圧をローに引き下げてベースから電流を引き込む。ベースを通る電流が、エミッタとベースとの間に電圧を生成し、それがキャパシタによって保持される。図１０Ａ及び１０Ｂでは、キャパシタ２２０がベース２０８と電源ライン２１０との間に接続されている。ベースにおける電圧は、信号ラインの電圧によって決定される所定の定常レベルに落ち着くことになり、それにより、発光トランジスタ２０２のエレクトロルミネセント素子を通り抜ける所定の電流がもたらされる。故に、所定の強度又は輝度での発光が得られる。ベース２０８から引き込まれる正確な電流は、主として、そのゲートとソース又はドレインの一方とがベース２０８に結合され且つソース又はドレインの他方がグランドライン２１２に接続された電流設定トランジスタ２２２によって決定される。故に、電流設定トランジスタ２２２が電流源として作用して、ベース２０８からグランドへと電流を引き抜く。

走査ライン２１９ａがハイに引き上げられると、ＴＦＴ２２１はターンオフする。しかし、キャパシタ２２０が、電流設定トランジスタ２２２のゲートがバイアスされた状態となる電圧を保持し、それ故に、同じレベルの電流がベース２０８から引き込まれることが続き、ひいては、発光トランジスタ２０２の所定の照明レベルが続く。

時間が経過するにつれて、キャパシタ２２０に跨って接続された発光トランジスタ２０２のベース２０８とアノード２０６との間の抵抗により、キャパシタ２２０は徐々に放電することになる。故に、電流設定トランジスタがもはやベース２０８から電流を引き込まなくなって発光トランジスタがターンオフするまで、ベース電圧が徐々に上昇することになる。しかしながら、キャパシタの存在は、キャパシタのない同じ回路と比較して、トランジスタ２０２のオン時間を引き延ばす。

他の例示的な画素回路２００Ｂ（図１０Ｂ）は、エレクトロルミネセントデバイスのベースに接続されるスイッチングトランジスタ２２１が、キャパシタ及び電流設定トランジスタのゲートからの接続を断たれていることを除いて、画素回路２００Ａと同じである。第２のスイッチングトランジスタ２２３が、独立して、信号ラインをキャパシタ及び電流設定トランジスタのゲートに結合する。斯くして、走査ラインがハイになってスイッチングトランジスタ２２１及び２２３がターンオフするとき、キャパシタがその電荷を遥かに長きにわたって保持する。何故なら、キャパシタは、発光トランジスタのベースからアイソレートされており、それ以外の低抵抗放電パスも有しないからである。

図１０Ｂの構成は、ディスプレイを構成する以下のような画素構成を提供するものとして要約され得る。すなわち、発光トランジスタと、少なくとも２つの薄膜トランジスタと、少なくとも１つのキャパシタとを含み、これらの薄膜トランジスタのうちの１つの薄膜トランジスタのゲート電圧を、発光トランジスタのベースを通らされる電流によって生成される電圧によって保持し、それにより、所定の輝度を与える画素構成であって、この薄膜トランジスタのソース又はゲート電極が発光トランジスタのベース層に接続され、キャパシタの１つの端子がこの薄膜トランジスタのゲート電極に接続され、且つこの薄膜トランジスタのゲート電圧が、信号ラインから与えられる電圧によって決定され、そして同時に、キャパシタに蓄積された電荷によって保持され、さらに、発光トランジスタのベース層を流れ抜ける電流が保持され、それにより所定の輝度が設定される画素構成を提供するものとして要約され得る。

図１０Ａ及び１０Ｂのこれらの構成の双方において、電流制御トランジスタのゲート電圧は、発光トランジスタのベースを通過した電流の結果として発光トランジスタのベースとエミッタとの間に生成される電圧によって設定される。発光トランジスタは、それにより、所定の輝度レベルを与えるようにバイアスされることができる。

この構成を用いて、所定の輝度レベルが、発光トランジスタ内に設定され、そして、次の走査サイクルで信号ラインの電圧レベルによって新たな輝度レベルが設定されるまで保持される。

このベース電流設定方法は、発光トランジスタの電気特性におけるバラつきにかかわらずに高度に再現可能な発光を提供する能力において利点を有する。特開２００８−１７１５８０号公報は、１つ又は２つのＴＦＴによって発光トランジスタが駆動される画素回路を開示しているが、その画素回路は、図１０Ａの画素回路とは対照的に、ベースを通過する電流によって生成される電圧を介して薄膜トランジスタのゲート電圧を保持することができない。

上述の画素回路は、図１０Ｃ及び１０Ｄに例示するように、ｎｐｎ型発光トランジスタ（例えば、発光トランジスタ１００Ｂ）上で動作するように変更されることができる。回路コンポーネントの各々の機能は、トポロジーにおいて幾つかのバリエーションがあるが、図１０Ａ及び１０Ｂにおいてと同じである。ｎｐｎの場合、発光トランジスタのエミッタは、ｐｎｐの場合の電源ライン側とは反対に、回路のグランドライン側にある。従って、発光トランジスタは、そのベース電極をハイに引き上げることによってターンオンする。故に、キャパシタ及び電流設定トランジスタの位置がｐｎｐの場合と比較して逆にされ、それに従って、ｎｐｎの場合には、ベースとグランドとの間にキャパシタが接続され、ベースと電源ラインとの間に電流設定トランジスタが置かれる。発光トランジスタは、信号ライン及び走査ラインがハイであるときにターンオンされて、ベース中に電流を駆動する。走査ラインがローであるとき、発光トランジスタはオフである。

図１０Ａ、１０Ｂ、１０Ｃ及び１０Ｄの画素回路は、アクティブなキャパシタ、１つ又は複数のスイッチングトランジスタ、及び電流設定トランジスタを基板１上の平坦化層１８（図１１）の中に形成するように形成される。基板１は、光が当該基板を透過することができるように（例えば、ボトムエミッション構成）、可視光の下で透明とし得る。この構造は、スイッチングＴＦＴ及び電流設定ＴＦＴ（１つのＴＦＴ１９のみを図示している）と、キャパシタ（図示せず）と、マトリクス配線とを有するバックプレーン層１６の製造プロセスと、発光トランジスタを有する別の層１７の製造プロセスとの間の分離を可能にするという利点を持つ。しかしながら、理解されるように、より基本的な制御回路を採用して、図１０Ａ−１０Ｄの画素回路においてのような２つ又は３つのトランジスタとキャパシタではなく、例えば図１１に示すように唯一のＴＦＴ（すなわち、スイッチングトランジスタ２２１）をバックプレーン層が含むようにしてもよい。

何れにしても、バックプレーンの平坦化はとりわけ有益である。何故なら、既存の製造設備を用いてバックプレーンを製造することができ、投資を要するのは、発光トランジスタ自体のための製造設備を開発することだけだからである。

本発明において、このような二層構造を持つ構成は、主として非結晶シリコン又は金属酸化物から成る活性層を薄膜トランジスタが含む場合の画素構成において、特に有効である。これは、大量生産プロセスとして既に確立されたテクノロジを使用することができるからである。従って、図１１に示した実施形態において、薄膜トランジスタはその活性層に関して主としてａ−Ｓｉから成る。しかしながら、それに代えて、多結晶シリコン又は有機半導体を、薄膜トランジスタに、その活性層として使用することもできる。同様に、図１０Ａ、１０Ｂ、１０Ｃ及び１０Ｄの薄膜トランジスタ２２１、２２２及び２２３は、好ましくはａ−Ｓｉ型ＴＦＴである。

図１２は、各々が図１０Ａの画素回路２００Ａに従った２つの画素回路５１ａ、５１ｂを示している。図１３は、第１の画素回路５１ａの走査ライン５２ａに与えられる走査パルス５３ａと、それに次いで第２の画素回路５１ｂの走査ライン５２ｂに与えられる走査パルス５３ｂと、それらの結果として信号ライン５４を介して引かれる電流５５ａとを示している。走査パルスがハイであるとき、電流が、より負となるよう、大きさ的に増大する。

上述したように、発光トランジスタの所定の輝度が、走査サイクルと同期して繰り返し設定される。

走査サイクルとは、或る走査ラインに定期的にパルス電圧が与えられるサイクルを意味する。パルス電圧が与えられる度に、適当な画素輝度設定が更新される。これは、所定の輝度を適切な画素に繰り返し設定することを可能にする。

図１４は、第１の画素回路５１ａの輝度５６を設定することに同期して、走査ライン５２ａ中に反復的に与えられる走査パルス５３ａと、結果として得られる信号ライン５４内の電流５５ｂとを示している。信号電流５５ｂが５３ｄにて示す負振幅の増大は、別の走査ライン（例えば、走査ライン５２ｂ）上のパルスに起因するものであり、画素回路５１ａからの電流輝度信号５６には影響しない。走査ライン５２ａ上の走査パルスが５３ｃで終了するとき、輝度は、次のサイクルで輝度情報が更新されるまで殆ど維持される。この駆動方法は、毎秒３０フレーム以上の高走査レートに適している。

図１５は、発光トランジスタの駆動及び制御のためにバックプレーン内の２つのＴＦＴを使用する本発明に従った発光トランジスタに基づくＲＧＢアクティブマトリクス式カラーディスプレイの画素の例示的なレイアウトを示している。このレイアウトは、５μｍ目盛のライン／スペースを示している。このレイアウトは、５０％の開口率（すなわち、画素のうちの発光を供する割合）を達成している。有利なことに、この率は、ＦＥＴ型の発光トランジスタで一般的に達成可能な３０％という率よりもかなり大きい。

パッシブマトリクス構成
図１６は、本発明に従ったエレクトロルミネセントデバイスを駆動するパッシブマトリクス式の画素回路６０を示している。パッシブマトリクス画素回路６０は、個々の画素回路６０ａを複数含んでいる。個々の画素回路６０ａは各々、エレクトロルミネセントデバイス１００の入力電極４０に結合されて該入力電極における電圧を設定する第１の制御ライン（例えば、信号ライン）６１と、エレクトロルミネセントデバイスに接続されて該デバイスのアノードとカソードとの間に電圧を印加する第２の制御ライン（例えば、走査ライン）６２とを有している。第１及び第２の制御ラインは同期され、第１の制御ラインが、エレクトロルミネセントデバイスから発せられるルミネセンスを制御するパルスを提供する。各マトリクス回路の走査ラインはまた、走査コントローラに接続され、各マトリクス回路の信号ラインはまた、信号コントローラ（図示せず）に接続される。各回路の信号コントローラ及び走査コントローラが各画素回路を独立に制御するように構成されるよう、パッシブマトリクス回路６０の多重化ドライブ（図示せず）が構成される。

理解されるように、本明細書にて開示されて規定された発明は、言及した個々の特徴又は本明細書若しくは図面から明らかな個々の特徴のうちの２つ以上の代替的な組み合わせの全てにまで及ぶものである。それら様々な組み合わせの全てが、本発明の様々な代替的な態様を構成する。

Claims (40)

1. 有機エレクトロルミネセント素子と、
   第１の領域と、第２の領域と、前記第１及び第２の領域間での電荷の流れを制御するように構成された中間の半導電性領域とを有する接合トランジスタであり、少なくとも２つの隣接する領域が、１つ以上の半導電性無機金属化合物から基本的に成る、接合トランジスタと
   を有し、
   前記接合トランジスタの各領域及び前記エレクトロルミネセント素子が、共通の方向に沿って続けて積層されている、
   エレクトロルミネセントデバイス。
2. 発光トランジスタである請求項１に記載のエレクトロルミネセントデバイス。
3. 前記中間の半導電性領域はベース領域であり、前記第１の領域はエミッタ領域であり、前記第２の領域はコレクタ領域であり、前記ベース領域と、前記エミッタ領域又は前記コレクタ領域の少なくとも一方とは、隣接する領域である、請求項１又は２に記載のエレクトロルミネセントデバイス。
4. 前記エレクトロルミネセント素子及び前記接合トランジスタの各領域が、垂直方向に沿って続けて積層されている、請求項１乃至３の何れか一項に記載のエレクトロルミネセントデバイス。
5. 前記エレクトロルミネセント素子及び前記接合トランジスタの各領域は、互いに上下にされた層である、請求項１乃至４の何れか一項に記載のエレクトロルミネセントデバイス。
6. 前記有機エレクトロルミネセント素子は、前記接合トランジスタとは別であり、且つ前記接合トランジスタに隣接している、請求項１乃至５の何れか一項に記載のエレクトロルミネセントデバイス。
7. 前記２つの隣接する領域は、金属の酸化物、窒化物、硫化物又は炭化物から選択された１つ以上の半導電性無機金属化合物から基本的に成る、請求項１乃至６の何れか一項に記載のエレクトロルミネセントデバイス。
8. 前記中間の半導電性領域及び前記第１の領域は、金属の酸化物、窒化物、硫化物又は炭化物から選択された１つ以上の半導電性無機金属化合物から基本的に成る隣接する領域であり、前記第２の領域は、１つ以上の電荷輸送有機キャリア材料又は金属を有する、請求項７に記載のエレクトロルミネセントデバイス。
9. 前記第２の領域は、２．５ｅＶよりも低い又は４．０ｅＶよりも高い仕事関数を持った、１つ以上の電荷輸送有機キャリア材料又は金属を有する、請求項８に記載のエレクトロルミネセントデバイス。
10. 前記中間の半導電性領域及び前記第２の領域は、金属の酸化物、窒化物、硫化物又は炭化物から選択された１つ以上の半導体材料から基本的に成る隣接する領域であり、前記第１の領域は、１つ以上の有機材料又は金属を有する、請求項７に記載のエレクトロルミネセントデバイス。
11. 前記第１の領域は、２．５ｅＶよりも低い又は４．０ｅＶよりも高い仕事関数を持った、１つ以上の電荷輸送有機キャリア材料又は金属を有する、請求項１０に記載のエレクトロルミネセントデバイス。
12. 前記中間、第１及び第２の領域は、金属の酸化物、窒化物、硫化物又は炭化物から選択された１つ以上の半導体材料から基本的に成る、請求項７に記載のエレクトロルミネセントデバイス。
13. 前記中間の半導電性領域は、Ｚｎ、Ｃｕ、Ｒｕ、Ａｌ、Ｉｎ、Ｇａ、Ｓｎ又はＴｉの酸化物から選択された１つ以上の半導電性無機金属化合物から基本的に成る、請求項１乃至１２の何れか一項に記載のエレクトロルミネセントデバイス。
14. 前記中間の半導電性領域は、半導体材料の２つ以上の層を有する積層された薄膜の構造を有し、前記２つ以上の層は高抵抗層及び低抵抗層を含む、請求項１乃至１３の何れか一項に記載のエレクトロルミネセントデバイス。
15. 前記中間の半導電性領域は、２つの層を形成するように高抵抗層と導電層若しくは低抵抗層とが積層された構造を有する、請求項１乃至１３の何れか一項に記載のエレクトロルミネセントデバイス。
16. 前記第２の領域は、Ｚｎ、Ｃｕ、Ｒｕ、Ａｌ、Ｉｎ、Ｇａ、Ｓｎ又はＴｉの酸化物から選択された１つ以上の半導体材料から基本的に成る、請求項１乃至１５の何れか一項に記載のエレクトロルミネセントデバイス。
17. 前記第１の領域は、Ｚｎ、Ｃｕ、Ｒｕ、Ａｌ、Ｉｎ、Ｇａ、Ｓｎ又はＴｉの酸化物から選択された１つ以上の半導体材料から基本的に成る、請求項１乃至１６の何れか一項に記載のエレクトロルミネセントデバイス。
18. 前記接合トランジスタは透明である、請求項１乃至１７の何れか一項に記載のエレクトロルミネセントデバイス。
19. 当該エレクトロルミネセントデバイスは、前記エレクトロルミネセント素子内の有機発光層から光が発生されるように構成され、前記発光層は、前記接合トランジスタと前記有機エレクトロルミネセント素子の更なる層との間に配置される、請求項１乃至１８の何れか一項に記載のエレクトロルミネセントデバイス。
20. 前記発光層から発生された光は、前記接合トランジスタを透過し、前記有機エレクトロルミネセント素子の前記更なる層のうちの１つ以上によって反射される、請求項１９に記載のエレクトロルミネセントデバイス。
21. 前記発光層から発生された光は、前記有機エレクトロルミネセント素子の前記更なる層を透過し、前記接合トランジスタと基板との間に配置されたリフレクタ領域によって反射される、請求項１９に記載のエレクトロルミネセントデバイス。
22. 前記発光層から発生された光は、前記接合トランジスタ及び前記有機エレクトロルミネセント素子の前記更なる層を透過する、請求項１９に記載のエレクトロルミネセントデバイス。
23. 当該エレクトロルミネセントデバイスから透過される光は入射光のうちの少なくとも３０％である、請求項１乃至２２の何れか一項に記載のエレクトロルミネセントデバイス。
24. 請求項１乃至２３の何れか一項に記載のエレクトロルミネセントデバイスを有する画素回路であって、
    前記エレクトロルミネセントデバイスは、前記エレクトロルミネセントデバイスの動作を制御する制御回路に接続され、
    前記制御回路は、
    スイッチング手段と、
    電流設定トランジスタと、
    キャパシタと
    を有する、
    画素回路。
25. 前記スイッチング手段は、前記スイッチング手段がオンであるときに、第１の制御ラインを前記エレクトロルミネセントデバイスの入力電極に選択的に結合して、前記入力電極における電圧を設定するように構成され、
    前記電流設定トランジスタは、前記電流設定トランジスタがバイアスされた状態にあるときに、前記入力電極を介して、前記エレクトロルミネセントデバイスに電流を送り届ける又は前記エレクトロルミネセントデバイスから電流を引き抜くように構成され、且つ
    前記キャパシタは、前記スイッチング手段がターンオフされたときに、前記送り届けられる電流又は引き抜かれる電流を長引かせるよう、前記電流設定トランジスタが前記バイアスされた状態にあることを長引かせるように構成される、
    請求項２４に記載の画素回路。
26. 前記スイッチング手段は、ゲートが第２の制御ラインに接続され且つソース及びドレインが前記第１の制御ラインの前記入力電極への前記結合のために構成された薄膜トランジスタ（ＴＦＴ）である、請求項２４又は２５に記載の画素回路。
27. 前記電流設定トランジスタは、ゲートが前記キャパシタに接続されたＴＦＴである、請求項２４乃至２６の何れか一項に記載の画素回路。
28. 前記スイッチング手段は更に、前記スイッチング手段がオンであるときに、前記第１の制御ラインを選択的に結合して、前記電流設定トランジスタをバイアスされた状態にする、請求項２４乃至２７の何れか一項に記載の画素回路。
29. 前記スイッチング手段がオンであるときに、第２のスイッチング手段が、前記第１の制御ラインを選択的に結合して、前記入力電極における前記電圧を設定し、前記キャパシタは、前記入力電極からアイソレートされている、請求項２４乃至２８の何れか一項に記載の画素回路。
30. 請求項１乃至２３の何れか一項に記載のエレクトロルミネセントデバイスを有する画素回路であって、前記エレクトロルミネセントデバイスは、前記エレクトロルミネセントデバイスの動作を制御するマトリクス回路に接続され、当該画素回路は、
    前記エレクトロルミネセントデバイスの入力電極に結合されて、前記入力電極における電圧を設定する第１の制御ラインと、
    前記エレクトロルミネセントデバイスに接続されて、前記エレクトロルミネセントデバイスのアノードとカソードとの間に電圧を印加する第２の制御ラインと
    を有し、
    前記第１及び第２の制御ラインが同期されて、前記第１の制御ラインが、前記エレクトロルミネセントデバイスから発せられるルミネセンスを制御するパルスを提供するようにされる、
    画素回路。
31. 請求項３０に記載の画素回路を複数有する画素マトリクス回路であって、各画素回路の前記第２の制御ラインが走査コントローラに接続され、各画素回路の前記第１の制御ラインが信号コントローラに接続される、画素マトリクス回路。
32. 請求項３１に記載の画素マトリクス回路用の多重化駆動装置であって、前記信号コントローラ及び走査コントローラが各画素回路を独立に制御するように構成される、多重化駆動装置。
33. フロントプレーン及びバックプレーンを有し、
    前記フロントプレーンは少なくとも、請求項１乃至２３の何れか一項に記載のエレクトロルミネセントデバイスを含み、且つ
    前記バックプレーンは少なくとも、少なくとも２つのＴＦＴと少なくとも１つのキャパシタとを含んだ制御回路を含む、
    エレクトロルミネセントディスプレイパネル。
34. 前記ＴＦＴは、多結晶Ｓｉ ＴＦＴ、アモルファスＳｉ ＴＦＴ、酸化物ＴＦＴ、又は有機ＴＦＴから選択されている、請求項３３に記載のエレクトロルミネセントディスプレイパネル。
35. 前記エレクトロルミネセントデバイス、前記少なくとも２つのＴＦＴ、及び前記少なくとも１つのキャパシタは、請求項２４乃至２９の何れか一項に記載の画素回路を形成するように構成されている、請求項３３又は３４に記載のエレクトロルミネセントディスプレイパネル。
36. 請求項１乃至２３の何れか一項に記載のエレクトロルミネセントデバイスを製造する方法であって、
    ａ）１つ以上の半導電性無機金属化合物で構成される層をスパッタリングによって堆積し、その後、
    ｂ）前記エレクトロルミネセント素子を真空蒸着によって堆積する
    ことを含む方法。
37. 請求項３３乃至３５の何れか一項に記載のエレクトロルミネセントディスプレイパネルを製造する方法であって、前記バックプレーンが、少なくとも第１の種類のプロセスによって製造され、前記フロントプレーンを製造することは、前記第１の種類とは異なる第２の種類のプロセスを含む、方法。
38. 前記第１の種類のプロセスは１０００℃以上で実行され、前記第２の種類のプロセスは３００℃以下で実行される、請求項３７に記載の方法。
39. 前記第２の種類のプロセスは、１つ以上の半導電性無機金属で構成された層の上に、少なくとも前記エレクトロルミネセント素子を含む１つ以上の有機層を堆積するために使用される、請求項３７又は３８に記載の方法。
40. 前記エレクトロルミネセントデバイスが、請求項３６に記載の方法によって製造される、請求項３７乃至３９の何れか一項に記載の方法。

Images