JP2016526808A - デジタル制御発振器における雑音を低減させるためのデバイスおよび方法 - Google Patents
デジタル制御発振器における雑音を低減させるためのデバイスおよび方法 Download PDFInfo
- Publication number
- JP2016526808A JP2016526808A JP2016516090A JP2016516090A JP2016526808A JP 2016526808 A JP2016526808 A JP 2016526808A JP 2016516090 A JP2016516090 A JP 2016516090A JP 2016516090 A JP2016516090 A JP 2016516090A JP 2016526808 A JP2016526808 A JP 2016526808A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- capacitor
- dco
- capacitance value
- control word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 45
- 239000003990 capacitor Substances 0.000 claims abstract description 592
- 230000001419 dependent effect Effects 0.000 claims abstract description 104
- 230000009467 reduction Effects 0.000 claims abstract description 79
- 230000007704 transition Effects 0.000 claims abstract description 52
- 238000003860 storage Methods 0.000 claims description 26
- 230000008859 change Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 11
- 238000012937 correction Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 2
- 101150099612 Esrrb gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0088—Reduction of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2202/00—Aspects of oscillators relating to reduction of undesired oscillations
- H03B2202/01—Reduction of undesired oscillations originated from distortion in one of the circuit elements of the oscillator
- H03B2202/017—Reduction of undesired oscillations originated from distortion in one of the circuit elements of the oscillator the circuit element being a frequency determining element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/36—Circuit arrangements for, e.g. increasing the tuning range, linearizing the voltage-capacitance relationship, lowering noise, constant slope in different bands
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
[0001]本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、2013年7月10日に出願された「DEVICES AND METHODS FOR REDUCING NOISE IN DIGITALLY CONTROLLED OSCILLATOR」と題する仮出願第13/938,727号の優先権を主張する。
[0041]1つの特徴は、可変コンデンサと雑音低減回路とを備えるデジタル制御発振器(DCO)に関する。可変コンデンサは、DCOの出力周波数を制御する可変容量値を有する。可変容量値は、第1のコンデンサバンクによって与えられる第1のバンク容量値、第2のコンデンサバンクによって与えられる第2のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく。雑音低減回路は、第1のバンク容量値および/または第2のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ補助バンク容量値を調整することによって可変容量値を調整するようになっている。可変容量値を調整する前に、雑音低減回路は、受け取られた入力DCO制御ワードがコンデンサバンク依存境界を横切って遷移すると決定し得る。コンデンサバンク依存境界は、雑音低減回路がなければ、第1のコンデンサバンクの少なくとも1つのコンデンサおよび第2のコンデンサバンクの少なくとも1つのコンデンサの無効にすることまたは有効にすることを必要とする入力DCO制御ワード間の境界を示す。
[0042]図2は、本開示の一態様による雑音低減回路を有するDCOを備えるPLL200の概略ブロック図を示す。PLL200は、デジタル位相/周波数検出器202と、時間デジタル変換器204と、雑音低減回路206を有するデジタル制御発振器(DCO)と、分周器208とを含む。デジタル位相/周波数検出器202は、基準信号および分周器208の出力(基本的にDCO 206のフィードバック信号)をデジタル位相/周波数検出器202の入力として受け取る。デジタル位相/周波数検出器202は、基準信号とDCOフィードバック信号が同相であり、同じ周波数で動作しているかどうかを決定し、この情報を時間デジタル変換器204に出力する。時間デジタル変換器204は、基準信号とDCOフィードバック信号との間の位相および周波数の差に関する情報を時間デジタル変換器204の入力として受け取り、hビットを有する制御ワードを出力する。制御ワードは、DCO 206に入力としてDCO 206によって受け取られ、入力された制御ワードに応じて特定の周波数を出力するよう命令する。DCO 206の出力はクロック分配に使用され得る。上述のように、DCO 206の出力はまた、(フィードバックされる出力の周波数がDCO 206出力周波数の一部であるにもかかわらず)分周器208を介してデジタル位相/周波数検出器202にフィードバックされる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1]
デジタル制御発振器(DCO)であって、前記デジタル制御発振器は下記を備える、
前記DCOの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、前記可変容量値は、第1のコンデンサバンクによって与えられる第1のバンク容量値、第2のコンデンサバンクによって与えられる第2のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、
前記可変コンデンサに結合される雑音低減回路、ここで、前記雑音低減回路は、前記第1のバンク容量値および/または前記第2のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整するように適合される。
[C2]
前記雑音低減回路はさらに、
入力DCO制御ワードを受け取るように適合される、C1に記載のDCO。
[C3]
前記雑音低減回路はさらに、
可変容量値を調整する前に、前記受け取られた入力DCO制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するように適合され、ここで、前記コンデンサバンク依存境界は、前記雑音低減回路がない場合には前記第1のコンデンサバンクの少なくとも1つのコンデンサおよび前記第2のコンデンサバンクの少なくとも1つのコンデンサを無効にすることまたは有効にすることを必要とする入力DCO制御ワード間の境界を示す、C2に記載のDCO。
[C4]
前記雑音低減回路はさらに、
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を既定の回数だけ遷移したと決定するように適合される、C2に記載のDCO。
[C5]
前記雑音低減回路はさらに、
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するように適合される、C2に記載のDCO。
[C6]
インダクタと、前記可変コンデンサと固定コンデンサとを含むコンデンサタンクとをさらに備える、C1に記載のDCO。
[C7]
前記雑音低減回路は、前記DCOの出力に対して前記補助コンデンサバンクの少なくとも1つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整する、C1に記載のDCO。
[C8]
前記雑音低減回路はさらに、
前記第1のバンク容量値および/または第2のバンク容量値の少なくとも一方を変更することを試みる入力DCO制御ワードを受け取り、
前記入力DCO制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成し、
前記第1のバンク容量値を実質的に変更されない状態に維持するために前記第1のコンデンサバンクおよび前記第2のコンデンサバンクに前記修正制御ワードを与えるようになっている、C7に記載のDCO。
[C9]
前記第1のコンデンサバンクは、複数の第1のコンデンサを備え、前記第2のコンデンサバンクは複数の第2のコンデンサを備え、前記補助コンデンサバンクは複数の補助コンデンサを備える、C1に記載のDCO。
[C10]
前記第2のコンデンサバンクの前記第2のコンデンサの各々は、容量値C B を有し、前記第1のバンクコンデンサ容量値は、n*C B に等しく、ここで、nは3以上の整数であり、前記第1のコンデンサバンクの前記第1のコンデンサの各々は、容量値(n+1)*C B を有する、C9に記載のDCO。
[C11]
前記補助コンデンサバンクの前記補助コンデンサの各々は、(1/f)*C B に等しい容量値C Z を有し、ここで、fは1以上である、C10に記載のDCO。
[C12]
fは正の整数でもあり、前記補助コンデンサバンクは、前記第2のコンデンサバンクを備える第2のコンデンサの数にfを乗じた値の2分の1のコンデンサを含む、C11に記載のDCO。
[C13]
デジタル制御発振器(DCO)において使用可能な方法であって、前記方法は下記を備える、
第1のコンデンサバンクによって与えられる第1のバンク容量値、第2のコンデンサバンクによって与えられる第2のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用して前記DCOの出力周波数を部分的に制御することと、
前記第1のバンク容量値および/または前記第2のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整すること。
[C14]
入力DCO制御ワードを受け取ることをさらに備える、C13に記載の方法。
[C15]
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードがコンデンサバンク依存境界を横切って遷移すると決定することをさらに備え、ここで、前記コンデンサバンク依存境界は、他の方法では前記第1のコンデンサバンクの少なくとも1つのコンデンサおよび前記第2のコンデンサバンクの少なくとも1つのコンデンサを無効にすることまたは有効にすることを必要とする入力DCO制御ワード間の境界を示す、C14に記載の方法。
[C16]
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を既定の回数だけ遷移したと決定することをさらに備える、C14に記載の方法。
[C17]
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定することをさらに備える、C14に記載の方法。
[C18]
前記DCOの出力に対して前記補助コンデンサバンクの少なくとも1つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整することをさらに備える、C13に記載の方法。
[C19]
前記第1のバンク容量値および/または第2のバンク容量値の少なくとも一方を変更することを試みる入力DCO制御ワードを受け取ることと、
前記入力DCO制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成することと、
前記第1のバンク容量値を実質的に変更されない状態に維持するために前記第1のコンデンサバンクおよび前記第2のコンデンサバンクに前記修正制御ワードを与えることと、
をさらに備える、C18に記載の方法。
[C20]
デジタル制御発振器(DCO)であって、前記デジタル制御発振回路は下記を備える、
前記DCOの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、前記可変容量値は、第1のコンデンサバンクによって与えられる第1のバンク容量値、第2のコンデンサバンクによって与えられる第2のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、
前記第1のバンク容量値および/または前記第2のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整するための手段。
[C21]
入力DCO制御ワードを受け取るための手段をさらに備える、C20に記載のDCO。
[C22]
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するための手段をさらに備え、ここで、前記コンデンサバンク依存境界は、前記可変容量値を調整するための手段がない場合には前記第1のコンデンサバンクの少なくとも1つのコンデンサおよび前記第2のコンデンサバンクの少なくとも1つのコンデンサを無効にすることまたは有効にするすることを必要とする入力DCO制御ワード間の境界を示す、C21に記載のDCO。
[C23]
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を既定の回数だけ遷移したと決定するための手段をさらに備える、C21に記載のDCO。
[C24]
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するための手段をさらに備える、C21に記載のDCO。
[C25]
前記可変容量値を調整するための前記手段は、前記DCOの出力に対して前記補助コンデンサバンクの少なくとも1つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整する、C20に記載のDCO。
[C26]
前記第1のバンク容量値および/または第2のバンク容量値の少なくとも一方を変更することを試みる入力DCO制御ワードを受け取るための手段と、
前記入力DCO制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成するための手段と、
前記第1のバンク容量値を実質的に変更されない状態に維持するために前記第1のコンデンサバンクおよび前記第2のコンデンサバンクに前記修正制御ワードを与えるための手段と、
をさらに備える、C25に記載のDCO。
[C27]
1つまたは複数の命令が記憶されたプロセッサ可読記憶媒体であって、少なくとも1つのプロセッサによって実行されたときに、前記プロセッサに、
第1のコンデンサバンクによって与えられる第1のバンク容量値、第2のコンデンサバンクによって与えられる第2のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用して前記DCOの出力周波数を部分的に制御することと、
前記第1のバンク容量値および/または前記第2のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整することと、
を行わせるプロセッサ可読記憶媒体。
[C28]
前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
入力DCO制御ワードを受け取らせる、C27に記載のプロセッサ可読記憶媒体。
[C29]
前記プロセッサによって実行されたときに、前記プロセッサにさらに、
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードがコンデンサバンク依存境界を横切って遷移すると決定させ、ここで、前記コンデンサバンク依存境界は、他の方法では前記第1のコンデンサバンクの少なくとも1つのコンデンサおよび前記第2のコンデンサバンクの少なくとも1つのコンデンサを無効にすることまたは有効にすることを必要とする入力DCO制御ワード間の境界を示す、C28に記載のプロセッサ可読記憶媒体。
[C30]
前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
前記DCOの出力に対して前記補助コンデンサバンクの少なくとも1つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整させる、C27に記載のプロセッサ可読記憶媒体。
[C31]
前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
前記第1のバンク容量値および/または第2のバンク容量値の少なくとも一方を変更することを試みる入力DCO制御ワードを受け取ることと、
前記入力DCO制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成することと、
前記第1のバンク容量値を実質的に変更されない状態に維持するために前記第1のコンデンサバンクおよび前記第2のコンデンサバンクに前記修正制御ワードを与えることと、
を行わせる、C30に記載のプロセッサ可読記憶媒体。
Claims (31)
- デジタル制御発振器(DCO)であって、前記デジタル制御発振器は下記を備える、
前記DCOの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、前記可変容量値は、第1のコンデンサバンクによって与えられる第1のバンク容量値、第2のコンデンサバンクによって与えられる第2のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、
前記可変コンデンサに結合される雑音低減回路、ここで、前記雑音低減回路は、前記第1のバンク容量値および/または前記第2のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整するように適合される。 - 前記雑音低減回路はさらに、
入力DCO制御ワードを受け取るように適合される、請求項1に記載のDCO。 - 前記雑音低減回路はさらに、
可変容量値を調整する前に、前記受け取られた入力DCO制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するように適合され、ここで、前記コンデンサバンク依存境界は、前記雑音低減回路がない場合には前記第1のコンデンサバンクの少なくとも1つのコンデンサおよび前記第2のコンデンサバンクの少なくとも1つのコンデンサを無効にすることまたは有効にすることを必要とする入力DCO制御ワード間の境界を示す、請求項2に記載のDCO。 - 前記雑音低減回路はさらに、
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を既定の回数だけ遷移したと決定するように適合される、請求項2に記載のDCO。 - 前記雑音低減回路はさらに、
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するように適合される、請求項2に記載のDCO。 - インダクタと、前記可変コンデンサと固定コンデンサとを含むコンデンサタンクとをさらに備える、請求項1に記載のDCO。
- 前記雑音低減回路は、前記DCOの出力に対して前記補助コンデンサバンクの少なくとも1つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整する、請求項1に記載のDCO。
- 前記雑音低減回路はさらに、
前記第1のバンク容量値および/または第2のバンク容量値の少なくとも一方を変更することを試みる入力DCO制御ワードを受け取り、
前記入力DCO制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成し、
前記第1のバンク容量値を実質的に変更されない状態に維持するために前記第1のコンデンサバンクおよび前記第2のコンデンサバンクに前記修正制御ワードを与えるようになっている、請求項7に記載のDCO。 - 前記第1のコンデンサバンクは、複数の第1のコンデンサを備え、前記第2のコンデンサバンクは複数の第2のコンデンサを備え、前記補助コンデンサバンクは複数の補助コンデンサを備える、請求項1に記載のDCO。
- 前記第2のコンデンサバンクの前記第2のコンデンサの各々は、容量値CBを有し、前記第1のバンクコンデンサ容量値は、n*CBに等しく、ここで、nは3以上の整数であり、前記第1のコンデンサバンクの前記第1のコンデンサの各々は、容量値(n+1)*CBを有する、請求項9に記載のDCO。
- 前記補助コンデンサバンクの前記補助コンデンサの各々は、(1/f)*CBに等しい容量値CZを有し、ここで、fは1以上である、請求項10に記載のDCO。
- fは正の整数でもあり、前記補助コンデンサバンクは、前記第2のコンデンサバンクを備える第2のコンデンサの数にfを乗じた値の2分の1のコンデンサを含む、請求項11に記載のDCO。
- デジタル制御発振器(DCO)において使用可能な方法であって、前記方法は下記を備える、
第1のコンデンサバンクによって与えられる第1のバンク容量値、第2のコンデンサバンクによって与えられる第2のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用して前記DCOの出力周波数を部分的に制御することと、
前記第1のバンク容量値および/または前記第2のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整すること。 - 入力DCO制御ワードを受け取ることをさらに備える、請求項13に記載の方法。
- 前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードがコンデンサバンク依存境界を横切って遷移すると決定することをさらに備え、ここで、前記コンデンサバンク依存境界は、他の方法では前記第1のコンデンサバンクの少なくとも1つのコンデンサおよび前記第2のコンデンサバンクの少なくとも1つのコンデンサを無効にすることまたは有効にすることを必要とする入力DCO制御ワード間の境界を示す、請求項14に記載の方法。
- 前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を既定の回数だけ遷移したと決定することをさらに備える、請求項14に記載の方法。
- 前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定することをさらに備える、請求項14に記載の方法。
- 前記DCOの出力に対して前記補助コンデンサバンクの少なくとも1つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整することをさらに備える、請求項13に記載の方法。
- 前記第1のバンク容量値および/または第2のバンク容量値の少なくとも一方を変更することを試みる入力DCO制御ワードを受け取ることと、
前記入力DCO制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成することと、
前記第1のバンク容量値を実質的に変更されない状態に維持するために前記第1のコンデンサバンクおよび前記第2のコンデンサバンクに前記修正制御ワードを与えることと、
をさらに備える、請求項18に記載の方法。 - デジタル制御発振器(DCO)であって、前記デジタル制御発振回路は下記を備える、
前記DCOの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、前記可変容量値は、第1のコンデンサバンクによって与えられる第1のバンク容量値、第2のコンデンサバンクによって与えられる第2のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、
前記第1のバンク容量値および/または前記第2のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整するための手段。 - 入力DCO制御ワードを受け取るための手段をさらに備える、請求項20に記載のDCO。
- 前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するための手段をさらに備え、ここで、前記コンデンサバンク依存境界は、前記可変容量値を調整するための手段がない場合には前記第1のコンデンサバンクの少なくとも1つのコンデンサおよび前記第2のコンデンサバンクの少なくとも1つのコンデンサを無効にすることまたは有効にするすることを必要とする入力DCO制御ワード間の境界を示す、請求項21に記載のDCO。
- 前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を既定の回数だけ遷移したと決定するための手段をさらに備える、請求項21に記載のDCO。
- 前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードが2つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するための手段をさらに備える、請求項21に記載のDCO。
- 前記可変容量値を調整するための前記手段は、前記DCOの出力に対して前記補助コンデンサバンクの少なくとも1つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整する、請求項20に記載のDCO。
- 前記第1のバンク容量値および/または第2のバンク容量値の少なくとも一方を変更することを試みる入力DCO制御ワードを受け取るための手段と、
前記入力DCO制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成するための手段と、
前記第1のバンク容量値を実質的に変更されない状態に維持するために前記第1のコンデンサバンクおよび前記第2のコンデンサバンクに前記修正制御ワードを与えるための手段と、
をさらに備える、請求項25に記載のDCO。 - 1つまたは複数の命令が記憶されたプロセッサ可読記憶媒体であって、少なくとも1つのプロセッサによって実行されたときに、前記プロセッサに、
第1のコンデンサバンクによって与えられる第1のバンク容量値、第2のコンデンサバンクによって与えられる第2のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用して前記DCOの出力周波数を部分的に制御することと、
前記第1のバンク容量値および/または前記第2のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整することと、
を行わせるプロセッサ可読記憶媒体。 - 前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
入力DCO制御ワードを受け取らせる、請求項27に記載のプロセッサ可読記憶媒体。 - 前記プロセッサによって実行されたときに、前記プロセッサにさらに、
前記可変容量値を調整する前に、前記受け取られた入力DCO制御ワードがコンデンサバンク依存境界を横切って遷移すると決定させ、ここで、前記コンデンサバンク依存境界は、他の方法では前記第1のコンデンサバンクの少なくとも1つのコンデンサおよび前記第2のコンデンサバンクの少なくとも1つのコンデンサを無効にすることまたは有効にすることを必要とする入力DCO制御ワード間の境界を示す、請求項28に記載のプロセッサ可読記憶媒体。 - 前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
前記DCOの出力に対して前記補助コンデンサバンクの少なくとも1つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整させる、請求項27に記載のプロセッサ可読記憶媒体。 - 前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
前記第1のバンク容量値および/または第2のバンク容量値の少なくとも一方を変更することを試みる入力DCO制御ワードを受け取ることと、
前記入力DCO制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成することと、
前記第1のバンク容量値を実質的に変更されない状態に維持するために前記第1のコンデンサバンクおよび前記第2のコンデンサバンクに前記修正制御ワードを与えることと、
を行わせる、請求項30に記載のプロセッサ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/938,727 | 2013-07-10 | ||
US13/938,727 US9100026B2 (en) | 2013-07-10 | 2013-07-10 | Devices and methods for reducing noise in digitally controlled oscillators |
PCT/US2014/045539 WO2015006192A1 (en) | 2013-07-10 | 2014-07-07 | Devices and methods for reducing noise in digitally controlled oscillators |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016526808A true JP2016526808A (ja) | 2016-09-05 |
JP6046312B2 JP6046312B2 (ja) | 2016-12-14 |
Family
ID=51263494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016516090A Expired - Fee Related JP6046312B2 (ja) | 2013-07-10 | 2014-07-07 | デジタル制御発振器における雑音を低減させるためのデバイスおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9100026B2 (ja) |
EP (1) | EP3020133A1 (ja) |
JP (1) | JP6046312B2 (ja) |
KR (1) | KR101699859B1 (ja) |
CN (1) | CN105453437B (ja) |
WO (1) | WO2015006192A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015056877A1 (ko) * | 2013-10-18 | 2015-04-23 | 주식회사 더즈텍 | 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법 |
EP3429087B1 (en) * | 2017-07-12 | 2021-08-25 | STMicroelectronics razvoj polprevodnikov d.o.o. | Method for synchronizing an active load modulation clock within a transponder, and corresponding transponder |
US10666267B2 (en) * | 2017-08-29 | 2020-05-26 | Taiwan Semiconductor Manufacturing Company Limited | Segmentation superposition technique for binary error compensation |
KR20220017291A (ko) * | 2020-08-04 | 2022-02-11 | 삼성전기주식회사 | 커패시터 회로 및 이를 포함하는 가변 커패시턴스 시스템 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080094147A1 (en) * | 2006-10-19 | 2008-04-24 | Thomas Olsson | Method and Apparatus for Reducing Non-Montonic Regions in a Digitally Controlled Oscillator |
JP2009010599A (ja) * | 2007-06-27 | 2009-01-15 | Panasonic Corp | デジタル制御発振回路、周波数シンセサイザ、それを用いた無線通信機器及びその制御方法 |
JP2009296375A (ja) * | 2008-06-05 | 2009-12-17 | Toshiba Corp | デジタル制御発振器及びこれを用いた位相同期回路 |
JP2010056856A (ja) * | 2008-08-28 | 2010-03-11 | Renesas Technology Corp | 半導体集積回路 |
JP2011205339A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | デジタル制御発振器 |
WO2011161860A1 (ja) * | 2010-06-21 | 2011-12-29 | パナソニック株式会社 | 周波数シンセサイザ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1351397A3 (en) | 2001-11-27 | 2005-03-02 | Texas Instruments Incorporated | All-digital frequency synthesis with capacitive re-introduction of dithered tuning information |
US7046098B2 (en) * | 2001-11-27 | 2006-05-16 | Texas Instruments Incorporated | All-digital frequency synthesis with capacitive re-introduction of dithered tuning information |
EP1460762B1 (en) | 2003-03-18 | 2008-11-05 | Texas Instruments Incorporated | High-speed, accurate trimming for electronically trimmed VCO |
JP5027472B2 (ja) | 2005-11-09 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 発振器およびそれを用いた情報機器 |
US7714665B2 (en) | 2006-02-16 | 2010-05-11 | Texas Instruments Incorporated | Harmonic characterization and correction of device mismatch |
CN100492877C (zh) * | 2007-04-06 | 2009-05-27 | 清华大学 | 使用背靠背串联型mos变容管的低噪声数控lc振荡器 |
US8044741B2 (en) | 2008-01-17 | 2011-10-25 | Texas Instruments Incorporated | Systems and methods for reducing flicker noise in an oscillator |
US7855610B2 (en) * | 2008-05-07 | 2010-12-21 | Qualcomm Incorporated | VCO capacitor bank trimming and calibration |
JP5106330B2 (ja) | 2008-09-16 | 2012-12-26 | パナソニック株式会社 | ディジタル制御発振回路、周波数シンセサイザ及び無線通信機器 |
US8018293B2 (en) * | 2009-06-17 | 2011-09-13 | Qualcomm Incorporated | Configurable wide tuning range oscillator core |
-
2013
- 2013-07-10 US US13/938,727 patent/US9100026B2/en not_active Expired - Fee Related
-
2014
- 2014-07-07 WO PCT/US2014/045539 patent/WO2015006192A1/en active Application Filing
- 2014-07-07 EP EP14747193.2A patent/EP3020133A1/en not_active Withdrawn
- 2014-07-07 CN CN201480038759.7A patent/CN105453437B/zh not_active Expired - Fee Related
- 2014-07-07 KR KR1020167002416A patent/KR101699859B1/ko active IP Right Grant
- 2014-07-07 JP JP2016516090A patent/JP6046312B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080094147A1 (en) * | 2006-10-19 | 2008-04-24 | Thomas Olsson | Method and Apparatus for Reducing Non-Montonic Regions in a Digitally Controlled Oscillator |
JP2009010599A (ja) * | 2007-06-27 | 2009-01-15 | Panasonic Corp | デジタル制御発振回路、周波数シンセサイザ、それを用いた無線通信機器及びその制御方法 |
JP2009296375A (ja) * | 2008-06-05 | 2009-12-17 | Toshiba Corp | デジタル制御発振器及びこれを用いた位相同期回路 |
JP2010056856A (ja) * | 2008-08-28 | 2010-03-11 | Renesas Technology Corp | 半導体集積回路 |
JP2011205339A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | デジタル制御発振器 |
WO2011161860A1 (ja) * | 2010-06-21 | 2011-12-29 | パナソニック株式会社 | 周波数シンセサイザ |
Also Published As
Publication number | Publication date |
---|---|
WO2015006192A1 (en) | 2015-01-15 |
US20150015343A1 (en) | 2015-01-15 |
KR20160015406A (ko) | 2016-02-12 |
CN105453437B (zh) | 2017-05-24 |
US9100026B2 (en) | 2015-08-04 |
KR101699859B1 (ko) | 2017-01-25 |
JP6046312B2 (ja) | 2016-12-14 |
CN105453437A (zh) | 2016-03-30 |
EP3020133A1 (en) | 2016-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8836389B2 (en) | Apparatus, system, and method for controlling temperature and power supply voltage drift in a digital phase locked loop | |
JP6046312B2 (ja) | デジタル制御発振器における雑音を低減させるためのデバイスおよび方法 | |
JP6151298B2 (ja) | 供給調整されたvcoアーキテクチャ | |
JP5908587B2 (ja) | フィードバックループにおける位相補正を備えた位相ロックドループ | |
US8957713B2 (en) | Methods and devices for multiple-mode radio frequency synthesizers | |
US9099995B2 (en) | Ring oscillator circuit and method | |
US8570079B2 (en) | Reducing phase locked loop phase lock time | |
US8922253B2 (en) | Hybrid phase-locked loops | |
US20150229316A1 (en) | Monolithic signal generation for injection locking | |
US20190036537A1 (en) | Oscillating circuitry | |
WO2011104242A1 (en) | Digital frequency locked loop | |
JP4625849B2 (ja) | 発振器制御装置 | |
JP2022522463A (ja) | 制御された周波数を生成するための発生器および方法 | |
US8872558B1 (en) | Hybrid phase-locked loops | |
WO2012030780A1 (en) | Nonlinear and concurrent digital control for a highly digital phase-locked loop | |
JP2020178346A (ja) | デジタル位相同期回路のトラッキング | |
KR100916641B1 (ko) | 오류 보상 회로 및 이를 포함하는 광대역 주파수 합성기 | |
TWI424305B (zh) | 時脈產生器、時脈產生方法、與行動通訊裝置 | |
US7256630B2 (en) | System and method for PLL control | |
US20220069830A1 (en) | Digital pll circuitry | |
JP2010118717A (ja) | ジッタ発生装置 | |
JP2008017400A (ja) | Am/fm受信機用pllシンセサイザ回路とその切り替え方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6046312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |