JP6046312B2 - デジタル制御発振器における雑音を低減させるためのデバイスおよび方法 - Google Patents

デジタル制御発振器における雑音を低減させるためのデバイスおよび方法 Download PDF

Info

Publication number
JP6046312B2
JP6046312B2 JP2016516090A JP2016516090A JP6046312B2 JP 6046312 B2 JP6046312 B2 JP 6046312B2 JP 2016516090 A JP2016516090 A JP 2016516090A JP 2016516090 A JP2016516090 A JP 2016516090A JP 6046312 B2 JP6046312 B2 JP 6046312B2
Authority
JP
Japan
Prior art keywords
bank
capacitor
dco
capacitance value
control word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016516090A
Other languages
English (en)
Other versions
JP2016526808A (ja
Inventor
バランタイン、ゲイリー・ジョン
サン、ボ
タン、イ
ヤン、ジシャン
エンサフダラン、マソウド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016526808A publication Critical patent/JP2016526808A/ja
Application granted granted Critical
Publication of JP6046312B2 publication Critical patent/JP6046312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0088—Reduction of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2202/00—Aspects of oscillators relating to reduction of undesired oscillations
    • H03B2202/01—Reduction of undesired oscillations originated from distortion in one of the circuit elements of the oscillator
    • H03B2202/017—Reduction of undesired oscillations originated from distortion in one of the circuit elements of the oscillator the circuit element being a frequency determining element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/36—Circuit arrangements for, e.g. increasing the tuning range, linearizing the voltage-capacitance relationship, lowering noise, constant slope in different bands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

優先権の主張
[0001]本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、２０１３年７月１０日に出願された「ＤＥＶＩＣＥＳ ＡＮＤ ＭＥＴＨＯＤＳ ＦＯＲ ＲＥＤＵＣＩＮＧ ＮＯＩＳＥ ＩＮ ＤＩＧＩＴＡＬＬＹ ＣＯＮＴＲＯＬＬＥＤ ＯＳＣＩＬＬＡＴＯＲ」と題する仮出願第１３／９３８，７２７号の優先権を主張する。
[0002]様々な特徴は、デジタル回路に関し、特に、デジタル制御発振器における雑音を低減させるためのデバイスおよび方法に関する。
[0003]完全デジタル位相ロックループ（ＰＬＬ）は、位相が入力「基準」信号の位相に関係する出力信号を生成するデジタル制御システムである。ＰＬＬは、デジタル制御可変周波数発振器（ＤＣＯ）と位相検出器とを備える電子回路である。ＰＬＬは、入力信号の位相をＰＬＬの出力ＤＣＯから導出された信号の位相と比較し、ＰＬＬのＤＣＯの周波数を、位相を一致させた状態を維持するように調整する。位相検出器からの信号は、ＤＣＯをフィードバックループにおいて制御するのに使用される。
[0004]ＤＣＯは、デジタル入力信号レベル（たとえば、マルチビット制御ワード（control word））を入力として受け取り、入力信号レベルに対応する周波数を有する出力信号を生成することによって動作する。一般的なＤＣＯは、その振出力周波数を調整するために同調させることができる可変コンデンサを有するＬＣタンクを利用してもよい。したがって、入力信号レベル（たとえば、制御ワード）は事実上、可変コンデンサの容量値を調整することによってＤＣＯの出力周波数を制御する。
[0005]一般的なＤＣＯに使用される可変コンデンサは、各コンデンサバンクが複数の個々のコンデンサを含む複数のコンデンサバンクを含んでもよい。これらの個々のコンデンサは、その容量値がＤＣＯのＬＣタンクの総容量に寄与するように独立に有効にされてもよい。一例として、ＤＣＯの可変コンデンサは、互いに並列に結合された２つの異なるコンデンサバンクＡおよびＢを備えてもよい。コンデンサバンクＡは、各々が等しい容量値を有する、並列に結合された３つの異なるコンデンサＣA1、ＣA2、ＣA3を含む。コンデンサバンクＢは、同じく並列に結合され、同じく各々が等しい容量値を有する、７つのコンデンサＣB1、ＣB2、ＣB3、ＣB4、ＣB5、ＣB6、ＣB7を含む。各バンクＡコンデンサＣAの容量値は、バンクＢのコンデンサの容量値ＣBの８倍に等しい。したがって、ＣA＝８＊ＣB。
[0006]ＤＣＯは、対応する出力周波数を生成するために前述のコンデンサＣA1、ＣA2、ＣA3、ＣB1、ＣB2、ＣB3、ＣB4、ＣB5、ＣB6、ＣB7を有効または無効にする制御ワードを受け取る。たとえば、バイナリ制御ワード「００１１１」は、総容量値７＊ＣBに関するコンデンサＣB1、ＣB2、ＣB3、ＣB4、ＣB5、ＣB6、ＣB7を有効にすることができ、一方、制御ワード「０１０００」は、（ＣA＝８＊ＣBであるので）総容量値８＊ＣBに関するコンデンサＣA1を有効にすることができる。
[0007]特に、制御ワードが「００１１１」から「０１０００」に遷移すると、コンデンサバンクＢの７つのコンデンサＣB1、ＣB2、ＣB3、ＣB4、ＣB5、ＣB6、ＣB7が無効にされ（すなわち、ＬＣタンク出力から切り離しされ）、コンデンサバンクＡの１つの大きいコンデンサＣA1が有効にされる（すなわち、ＬＣタンク出力に結合される）。ＤＣＯ出力周波数が１ステップ増分／減分するように複数のコンデンサが複数のバンクに対して一度に結合され切り離しされるそのような遷移点は、本明細書では「コンデンサバンク依存境界」と呼ばれ、そのような境界に隣接する制御ワードは、「境界依存制御ワード」と呼ばれる。
[0008]図１は、そのようなコンデンサバンク依存境界および制御ワードの例ならびに従来技術において見られるＤＣＯの総出力可変容量ＣVarに対するコンデンサバンク依存境界および制御ワードの作用を示す。テーブル１００は、複数の５ビット制御ワードにおいてＤＣＯの出力周波数を制御することのできる部分を示す。この例における制御ワードの最初の２つの最上位ビット（ＭＳＢ）は前述のバンクＡコンデンサを制御（すなわち、有効にする／無効にする）し、３つの最下位ビット（ＬＳＢ）はバンクＢコンデンサを制御する。テーブルは、４つの境界依存制御ワード（斜線を施された制御ワード）および各々が境界依存制御ワードの各対を分離する２つのコンデンサバンク依存境界１０２ａ、１０２ｂを示す。
[0009]図示の例では、ＤＣＯ入力制御ワード信号は、２つの境界依存制御ワード「００１１１」と「０１０００」との間で小さな変動を受けている。その結果、出力可変コンデンサＣVarもＣA1とＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7との間で前後で変動する。したがって、複数の異なるコンデンサバンクにわたる多くのコンデンサが、境界依存制御ワード間の入力制御ワードの遷移と同時に有効にされ無効にされている。詳細には、図示の例バンクＡの１つのより大きいコンデンサが有効にされ（すなわち、出力に結合され）、バンクＢの７つのより小さいコンデンサが無効にされる（すなわち、出力から切断される）。
[0010]ＤＣＯの出力における様々なコンデンサバンクに対して非常に多くのコンデンサが結合され切り離しされるので、ＤＣＯ出力信号に雑音が混入する。さらに、コンデンサバンク依存境界においてコンデンサバンクを切り換える際に、様々なコンデンサバンク（たとえば、コンデンサバンクＡおよびＢ）間の固有の不一致がＤＣＯ出力信号に対する雑音および／または周波数の不正確さの一因となる。単一のコンデンサバンク内の個々のコンデンサは互いに比較的一致し得るが、異なるバンクのコンデンサはそれほど一致しないことがある。たとえば、上述の例では、バンクＡの各コンデンサは、バンクＢの８つのコンデンサＣBに等しい容量値ＣAを有する。しかし、実際には、製造上のばらつきによって、ＣA1がたとえば８＊ＣBよりも大きくなることがあり、コンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7全体が７＊ＣB未満になることがある。予期されるステップ増分からのこのような逸脱は、図１に示されているようにＣerrorとして表されてもよく、異なるコンデンサバンク間のより顕著な不一致に起因して比較的大きくなることがある。
[0011]一例として、製造上の限界によって、バンクＡコンデンサＣAが（８＊ＣBではなく）８．３＊ＣBに等しくなり、コンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7全体が（７＊ＣBではなく）６．９＊ＣBに等しくなり、それによって、容量偏差がＣerror＝０．４＊ＣBになることがある。したがって、制御ワード「００１１１」から「０１０００」への遷移は、出力可変容量を、７＊ＣBから８＊ＣBではなく６．９＊ＣBから８．３＊ＣBに遷移させる。所望の容量ステップ変化からのそのような顕著な偏差によって、ＤＣＯ出力雑音が増大する。
[0012]コンデンサバンク依存境界におけるそのような遷移によって生じる雑音は、そのような可変コンデンサを使用するＤＣＯを使用するＰＬＬに関して顕著な問題を生じさせる恐れがある。特に、これらの問題は、ＰＬＬがコンデンサバンク依存境界のうちの１つの近くの出力周波数に整定されるとずっと顕著になる。そのような点に整定すると、コンデンサバンクは、ＤＣＯ遷移を制御する制御ワードが境界依存制御ワード間（たとえば、００１１１と０１０００）で前後に遷移するときに２つ以上のコンデンサバンクにわたって多くのコンデンサを繰り返しならびに／あるいは周期的に有効にし無効にし得る。これが、持続的な雑音混入問題および非線形性を引き起こし得る。
[0013]したがって、複数のコンデンサバンクを備える可変コンデンサを利用するＤＣＯの雑音性能を向上させる必要がある。特に、コンデンサバンク依存境界において可変コンデンサによって混入される雑音を低減させる必要がある。そのような雑音を低減させると、線形低雑音出力周波数信号に関する、ＤＣＯおよびＰＬＬなどのＤＣＯに依存するあらゆる回路の性能が向上する。
[0014]１つの特徴は、ＤＣＯの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、可変容量値が、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、可変コンデンサに結合された雑音低減回路、ここで、雑音低減回路は、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ補助バンク容量値を調整することによって可変容量値を調整するようになっている、と、を備えるデジタル制御発振器を提供する。一態様によれば、雑音低減回路はさらに、入力ＤＣＯ制御ワードを受け取るようになっている。別の態様によれば、雑音低減回路はさらに、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するようになっており、コンデンサバンク依存境界は、雑音低減回路がなければ第１のコンデンサバンクの少なくとも１つのコンデンサおよび第２のコンデンサバンクの少なくとも１つのコンデンサを無効または有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す。
[0015]一態様によれば、雑音低減回路はさらに、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を既定の回数だけ遷移したと決定するようになっている。別の態様によれば、雑音低減回路はさらに、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するようになっている。さらに別の態様によれば、ＤＣＯは、インダクタと、可変コンデンサと固定コンデンサとを含むコンデンサタンクとをさらに備える。
[0016]一態様によれば、雑音低減回路は、ＤＣＯの出力に対して補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を補助コンデンサバンクに与えることによって可変容量値を調整する。別の態様によれば、雑音低減回路はさらに、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を変更することを試みる入力ＤＣＯ制御ワードを受け取り、入力ＤＣＯ制御ワードから補助コンデンサ有効化信号に関連する対応する値を減算することによって修正された制御ワードを生成し、第１のバンク容量値が実質的に変更されない状態を維持するために修正された制御ワードを第１のコンデンサバンクおよび第２のコンデンサバンクに与えるようになっている。
[0017]一態様によれば、第１のコンデンサバンクは、複数の第１のコンデンサを備え、第２のコンデンサバンクは複数の第２のコンデンサを備え、補助コンデンサバンクは複数の補助コンデンサを備える。別の態様によれば、第２のコンデンサバンクの第２のコンデンサの各々は、容量値ＣBを有し、第１のバンク容量値は、ｎ＊ＣBに等しく、ここで、ｎは３以上の整数であり、第１のコンデンサバンクの第１のコンデンサの各々は、容量値（ｎ＋１）＊ＣBを有する。さらに別の態様によれば、補助コンデンサバンクの補助コンデンサの各々は、（１／ｆ）＊ＣBに等しい容量値ＣZを有し、ここで、ｆは１以上である。別の態様によれば、ｆは正の整数でもあり、補助コンデンサバンクは、第２のコンデンサバンクを備える第２のコンデンサの数にｆを乗じた値の２分の１のコンデンサを備える。
[0018]別の特徴は、ＤＣＯにおいて使用可能な方法であって、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用してＤＣＯの出力周波数を部分的に制御することと、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ補助バンク容量値を調整することによって可変容量値を調整することと、を備える方法を提供する。一態様によれば、この方法は、入力ＤＣＯ制御ワードを受け取ることをさらに備える。さらに別の態様によれば、この方法は、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定することをさらに備え、コンデンサバンク依存境界は、他の方法では第１のコンデンサバンクの少なくとも１つのコンデンサおよび第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す。
[0019]一態様によれば、この方法は、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を既定の回数だけ遷移したと決定することをさらに備える。別の態様によれば、この方法は、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定することをさらに備える。さらに別の態様によれば、この方法は、ＤＣＯの出力に対して補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を補助コンデンサバンクに与えることによって可変容量値を調整することをさらに備える。
[0020]一態様によれば、この方法は、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を変更することを試みる入力ＤＣＯ制御ワードを受け取ることと、入力ＤＣＯ制御ワードから補助コンデンサ有効化信号に関連する対応する値を減算することによって修正された制御ワードを生成することと、第１のバンク容量値が実質的に変更されない状態を維持するために修正された制御ワードを第１のコンデンサバンクおよび第２のコンデンサバンクに与えることとをさらに備える。
[0021]別の特徴は、ＤＣＯの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、可変容量値が、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、第１のバンク容量値および第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ補助バンク容量値を調整することによって可変容量値を調整するための手段と、を備えるＤＣＯを提供する。一態様によれば、ＤＣＯは、入力ＤＣＯ制御ワードを受け取るための手段をさらに備える。別の態様によれば、ＤＣＯは、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するための手段をさらに備え、ここで、コンデンサバンク依存境界は、可変容量値を調整するための手段がなければ第１のコンデンサバンクの少なくとも１つのコンデンサおよび第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す。
[0022]一態様によれば、ＤＣＯは、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を既定の回数だけ遷移したと決定するための手段をさらに備える。別の態様によれば、ＤＣＯは、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するための手段をさらに備える。さらに別の態様によれば、可変容量値を調整するための手段は、ＤＣＯの出力に対して補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を補助コンデンサバンクに与えることによって可変容量値を調整する。
[0023]一態様によれば、ＤＣＯは、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を変更することを試みる入力ＤＣＯ制御ワードを受け取るための手段と、入力ＤＣＯ制御ワードから補助コンデンサ有効化信号に関連する対応する値を減算することによって修正された制御ワードを生成するための手段と、第１のバンク容量値が実質的に変更されない状態を維持するために修正された制御ワードを第１のコンデンサバンクおよび第２のコンデンサバンクに与えるための手段とをさらに備える。
[0024]別の特徴は、１つまたは複数の命令が記憶されたプロセッサ可読記憶媒体であって、命令が、少なくとも１つのプロセッサによって実行されたときに、プロセッサに、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用してＤＣＯの出力周波数を部分的に制御することと、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ補助バンク容量値を調整することによって可変容量値を調整することと、を行わせるプロセッサ可読記憶媒体を提供する。一態様によれば、命令は、プロセッサによって実行されたときに、プロセッサにさらに、入力ＤＣＯ制御ワードを受信させる。さらに別の態様によれば、命令は、プロセッサによって実行されたときに、プロセッサにさらに、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定させ、ここで、コンデンサバンク依存境界は、他の方法では第１のコンデンサバンクの少なくとも１つのコンデンサおよび第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す。
[0025]一態様によれば、命令は、プロセッサによって実行されたときに、プロセッサにさらに、ＤＣＯの出力に対して補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を補助コンデンサバンクに与えることによって可変容量値を調整させる。別の態様によれば、命令は、プロセッサによって実行されたときに、プロセッサにさらに、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を変更することを試みる入力ＤＣＯ制御ワードを受け取ることと、入力ＤＣＯ制御ワードから補助コンデンサ有効化信号に関連する対応する値を減算することによって修正された制御ワードを生成することと、第１のバンク容量値が実質的に変更されない状態を維持するために修正された制御ワードを第１のコンデンサバンクおよび第２のコンデンサバンクに与えることと、を行わせる。
[0026]コンデンサバンク依存境界および制御ワードの例ならびに従来技術において見られるデジタル制御発振器（ＤＣＯ）の総出力可変容量ＣVarに対するコンデンサバンク依存境界および制御ワードの作用を示す図。 [0027]雑音低減回路を有するＤＣＯを備える位相ロックループ（ＰＬＬ）の概略ブロック図。 [0028]ＤＣＯの一部の概略ブロック図。 [0029]ＤＣＯの関連する部分の全体的な概略ブロック図。 [0030]雑音低減回路を備えるＤＣＯの関連する部分の概略ブロック図。 [0031]互いに並列に配線されたコンデンサバンクＡ、Ｂ、およびＺを示す図。 [0032]制御ワード信号値および制御ワード信号値の対応する得られた容量値の部分的なテーブルを示す図。 [0033]雑音低減回路が事前にコンデンサバンク依存境界に関連付けられた制御ワードをどのように様々な論理制御ワード値にシフトさせるかを示すテーブルの第１の例を示す図。 [0034]制御ワード信号値および制御ワード信号値の対応する得られた容量値の部分的なテーブルを示す図。 [0035]雑音低減回路が事前にコンデンサバンク依存境界に関連付けられた制御ワードをどのように様々な論理制御ワード値にシフトさせるかを示すテーブルの第２の例を示す図。 [0036]ＤＣＯにおいて使用可能な方法を示す図。 [0037]ＤＣＯの概略ブロック図。 [0038]雑音低減回路の概略ブロック図。
[0039]以下の説明では、本開示の様々な態様の十分な理解が得られるように具体的な詳細を与える。ただし、これらの態様はこれらの具体的な詳細なしに実施され得ることを当業者は理解されよう。たとえば、これらの態様を不必要な詳細において不明瞭にすることを回避するために、回路をブロック図で示すことがある。他の事例では、本開示の態様を不明瞭にしないために、よく知られている回路、構造、および技法を詳細に図示しないことがある。
[0040]「例示的」という単語は、本明細書では「例、事例、または例示として機能すること」を意味するために使用される。「例示的」として本明細書で説明するいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきであるとは限らない。同様に、「態様」という用語は、本開示のすべての態様が、説明する特徴、利点、または動作モードを含むことを必要としない。
概説
[0041]１つの特徴は、可変コンデンサと雑音低減回路とを備えるデジタル制御発振器（ＤＣＯ）に関する。可変コンデンサは、ＤＣＯの出力周波数を制御する可変容量値を有する。可変容量値は、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく。雑音低減回路は、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ補助バンク容量値を調整することによって可変容量値を調整するようになっている。可変容量値を調整する前に、雑音低減回路は、受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定し得る。コンデンサバンク依存境界は、雑音低減回路がなければ、第１のコンデンサバンクの少なくとも１つのコンデンサおよび第２のコンデンサバンクの少なくとも１つのコンデンサの無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す。
雑音低減回路を備える例示的なＰＬＬおよびＤＣＯ
[0042]図２は、本開示の一態様による雑音低減回路を有するＤＣＯを備えるＰＬＬ２００の概略ブロック図を示す。ＰＬＬ２００は、デジタル位相／周波数検出器２０２と、時間デジタル変換器２０４と、雑音低減回路２０６を有するデジタル制御発振器（ＤＣＯ）と、分周器２０８とを含む。デジタル位相／周波数検出器２０２は、基準信号および分周器２０８の出力（基本的にＤＣＯ ２０６のフィードバック信号）をデジタル位相／周波数検出器２０２の入力として受け取る。デジタル位相／周波数検出器２０２は、基準信号とＤＣＯフィードバック信号が同相であり、同じ周波数で動作しているかどうかを決定し、この情報を時間デジタル変換器２０４に出力する。時間デジタル変換器２０４は、基準信号とＤＣＯフィードバック信号との間の位相および周波数の差に関する情報を時間デジタル変換器２０４の入力として受け取り、ｈビットを有する制御ワードを出力する。制御ワードは、ＤＣＯ ２０６に入力としてＤＣＯ ２０６によって受け取られ、入力された制御ワードに応じて特定の周波数を出力するよう命令する。ＤＣＯ ２０６の出力はクロック分配に使用され得る。上述のように、ＤＣＯ ２０６の出力はまた、（フィードバックされる出力の周波数がＤＣＯ ２０６出力周波数の一部であるにもかかわらず）分周器２０８を介してデジタル位相／周波数検出器２０２にフィードバックされる。
[0043]図３は、一態様によるＤＣＯ ２０６の一部分の簡略的な概略ブロック図である。ＤＣＯ ２０６は、ＬＣタンクベースのＤＣＯであり、したがって、並列接続された固定されたコンデンサＣ1、インダクタＬ、抵抗Ｒ、および雑音低減可変コンデンサＣVar_NRとして一般的に表され得る。（本明細書で使用される「ＣVar_NR」という用語はまた、雑音低減コンデンサＣVar_NRの容量値を指す。）ＤＣＯ ２０６は、利得（負の抵抗−Ｒによって表される）が抵抗Ｒに起因する損失を打ち消す増幅器も含む。ＤＣＯ ２０６は、１／（２*π*（（ＣVar_NR＋Ｃ1））1/2*Ｌ）に比例する共振周波数を有する。コンデンサＣ1およびインダクタＬは固定されているので、ＤＣＯ ２０６の共振周波数は、雑音低減可変コンデンサＣVar_NRを使用して調整されてもよい。
[0044]図４は、一態様によるＤＣＯ ２０６の関連する部分の全体的な概略ブロック図である。ＤＣＯ ２０６は、主コンデンサバンク回路４０２と雑音低減回路４０４とを備える。主コンデンサバンク回路４０２は、複数の主コンデンサバンク（たとえば、バンクＡ ４０６、バンクＢ ４０８）を含み、雑音低減回路４０４は、補助コンデンサバンク４１０と雑音制御ロジック４１２とを含む。雑音低減出力可変容量値ＣVar_NRは、補助の、様様なコンデンサバンクＡ、Ｂの他の、寄与する容量の和に等しい。すなわち、ＣVar_NR＝ＣA+B＋ＣAux。補助コンデンサバンク４１０によるＣVar_NRに対するあらゆる容量の寄与は、雑音制御ロジック４１２によって制御され得、それは、補助容量バンク４１０の１つまたは複数のコンデンサを総出力容量ＣVar_NRに対して接続／切断する（たとえば、１つまたは複数のスイッチ４１４が雑音制御ロジック４１２によって制御され得る。
[0045]以下により詳細に説明するように、雑音制御ロジック４１２は、様々な主コンデンサバンク（たとえば、バンクＡおよびＢ ４０６、４０８）間の望ましくないコンデンサ切り換え（すなわち、コンデンサの有効にすることおよび／または無効にすること）を防止するために補助コンデンサバンク４１０の１つまたは複数の個々のコンデンサを総出力容量ＣVar_NRに接続することができる。たとえば、雑音制御ロジック４１２は、他の方法では１つのバンク（たとえば、バンクＢ ４０８）における複数のコンデンサを無効にし、別のバンク（たとえば、バンクＡ ４０６）における１つまたは複数のコンデンサを有効にしたであろう境界依存制御ワード間の制御ワード遷移を検出し得る。雑音制御ロジック４１２は、様々なコンデンサバンクにわたって複数のコンデンサを有効にし無効にするのを可能にすること、それは大量の雑音を混入させる、の代わりに、出力可変容量ＣVar_NRを適切な増分量だけ増減させるように補助コンデンサバンク４１０の１つまたは複数のコンデンサを有効にし得る。したがって、制御ワード遷移（たとえば、論理ステップアップまたはステップダウン）によって必要とされる増分容量は、主コンデンサバンクＡおよびＢ ４０６、４０８のコンデンサを有効にすることおよび／または無効にすることではなく、補助コンデンサバンク４１０に関連するコンデンサによって与えられる。
[0046]図５は、一態様による雑音低減回路４０４を備えるＤＣＯ ２０６の関連する部分の概略ブロック図である。ＤＣＯ ２０６は、第１のコンデンサバンクＡ ４０６と、第２のコンデンサバンクＢ ４０８と、補助コンデンサバンクＺ ４１０と、雑音制御ロジック４１２とを含む。補助コンデンサバンクＺ ４１０、雑音制御ロジック４１２、および第１の加算器５０１は雑音低減回路４０４を備える。雑音制御ロジック４１２は、Ｔ２ＤＣ ２０４（図２参照）から受け取られる制御ワード信号５０２を受け取る。雑音制御ロジック４１２は、補償信号５０４を第１の加算器５０１に与え、補助コンデンサ有効化信号５０６を補助コンデンサバンクＺ ４１０に与える。一緒に５０８に加算されるコンデンサバンクＡ、Ｂ、およびＺ ４０６、４０８、４１０は、雑音低減可変コンデンサＣVar_NRの容量値を与え、それは、ＤＣＯ ２０６周波数を同調するのに使用される。図５に示されているコンデンサバンクの数は例にすぎない。他の態様では、より多くのコンデンサバンクがあってもよい。
[0047]図６は、一つの例に従って互いに並列に配線されたコンデンサバンクＡ、Ｂ、およびＺ ４０６、４０８、４１０を示す。各バンク（すなわち、バンクＡ、Ｂ、およびＺ ４０６、４０８、４１０）が寄与する容量の和は、ＣVar_NRの結果的な可変容量値を与える。この例では、コンデンサバンクＡ ４０６は、すべてが等しい容量値を有する３つの第１のコンデンサＣA1、ＣA2、ＣA3を含み、コンデンサバンクＢ ４０８は、同じくすべてが等しい容量値を有する７つの第２のコンデンサＣB1、ＣB2、ＣB3、ＣB4、ＣB5、ＣB6、ＣB7を含む。バンクＡ ４０６のコンデンサの各々の容量値は、バンクＢ ４０８におけるコンデンサの容量値の８倍に等しい。したがって、ＣAx＝８＊ＣBy（ここにおいて、ｘ＝｛１，２，３｝；ｙ＝｛１，２，３，４，５，６，７｝）。他の態様では、コンデンサバンクＡおよびＢ ４０６、４０８はそれぞれに異なる数のコンデンサおよび／またはそれぞれに異なる値を有してもよい。しかし、一般に、各バンクＡコンデンサの値ＣAは、（ｎ＋１）＊ＣBに等しくてもよく、ここにおいて、ＣBはバンクＢコンデンサの容量値であり、ｎはバンクＢ ４０８におけるコンデンサの数である。
[0048]補助コンデンサバンクＺ ４１０は、バンクＢコンデンサの容量値ＣB以下の容量値ＣZを各々が有する１つまたは複数の補助コンデンサを含んでもよい。図示の例では、バンクＺ ４１０は、各々が単一のバンクＢコンデンサの容量の一部（１／ｆ）に等しい容量値ＣZを有するｎ個の補助コンデンサＣZ1、ＣZ2、ＣZ3、ＣZ4、．．．ＣZnを有する（すなわち、ＣBx＝１／ｆ＊ＣZy（ここにおいて、ｘ＝｛１，２，．．．７｝、ｙ＝｛１，２，．．．ｎ｝、ｎは正の整数であり、ｆは１以上の値である））。明快のために、本明細書において説明する例のうちの多くは、バンクＺ ４１０が、各々が１／４＊ＣBに等しい（すなわち、ｆ＝４）容量値ＣZを有する１６個のコンデンサ（すなわち、ｎ＝１６）を有すると仮定している。もちろん、補助バンクＺ ４１０は１６個よりも多いかまたは少ない数のコンデンサを有してもよく、各コンデンサは、１／４＊ＣBより大きいかまたは小さい値ＣZを有してもよい。たとえば、補助バンクＺは、各々が１／８＊ＣBである値ＣZを有する３２個のコンデンサを有してもよい。別の例として、補助バンクＺは、各々が１／８＊ＣBまたは１／１６＊ＣBである値ＣZを有する６４個のコンデンサを有してもよい。しかし、一態様によれば、各バンクＺ ４１０値ＣZは単一の第２のコンデンサバンクコンデンサの容量値よりも小さい（すなわち、ＣZ≦ＣB）。
[0049]コンデンサバンクＡ、Ｂ、およびＺ ４０６、４０８、４１０の各々は、各スイッチ６０２、６０４、６０６が個々のコンデンサＣA1、ＣA2、ＣA3、ＣB1、ＣB2、ＣB3、ＣB4、ＣB5、ＣB6、ＣB7、ＣZ1、ＣZ2、ＣZ3、ＣZ4、．．．ＣZ16に結合され関連付けられた複数のスイッチ６０２、６０４、６０６も含む。（明快のために、すべてのスイッチに参照符号が付されているとは限らないことに留意されたい。）スイッチ６０２、６０４、６０６を有効にすると、関連するコンデンサを可変コンデンサＣVar_NRの出力に結合する（すなわち、出力（＋）ノードと出力（−）ノードとの間にコンデンサを結合する）回路経路が閉鎖される（すなわち、短絡）。
[0050]図５および図６を参照するとわかるように、制御ワード信号５０２から補償信号５０４を減算すると修正制御ワード信号５０３が得られる。後者の信号５０３は、各バンク４０６、４０８における正しいコンデンサが出力可変容量ＣVar_NRに結合されるようにバンクＡおよびＢのスイッチ６０２、６０４を有効にし、および無効にする。これらのコンデンサは、所望の全体的な容量値ＣVar_NRの少なくとも一部分（場合によってはすべて）を与える。場合によっては、（以下により詳しく説明するように）、補助バンクコンデンサＣZ1、ＣZ2、ＣZ3、ＣZ4、．．．ＣZ16はＣVar_NRに追加の容量を与えるように結合されてもよい。詳細には、回路経路を閉鎖しコンデンサＣZ1、ＣZ2、ＣZ3、ＣZ4、．．．ＣZ16を結合するバンクＺのスイッチ６０６は補助コンデンサ有効化信号５０６によって制御される。第１のコンデンサバンクの有効にされたコンデンサによって可変容量値ＣVar_NRに与えられる容量の合計は、本明細書では第１のバンク容量値と呼ばれる。第２のコンデンサバンクの有効にされたコンデンサによって可変容量値ＣVar_NRに与えられる容量の合計は、本明細書では第２のバンク容量値と呼ばれる。補助コンデンサバンクの有効にされたコンデンサによって可変容量値ＣVar_NRに与えられる容量の合計は、本明細書では補助バンク容量値と呼ばれる。
[0051]図７は、一例による制御ワード信号５０２値および制御ワード信号値の対応する得られた容量値の部分的なテーブル７００を示す。詳細には、テーブル７００は、雑音低減回路４０４を備えるＤＣＯ ２０６の雑音低減容量値ＣVar_NRを示す第１の列７０２、ならんで、雑音低減回路４０４を有さないＤＣＯ使用した場合通常の容量値ＣVarがどのようになるかについての第２の列７０４を含む。テーブル７００は、１つのコンデンサバンク依存境界７０６の位置も示す。コンデンサバンク依存境界７０６は、ある論理制御ワードをステップアップまたはダウンするように移動させるためにあるバンク（たとえば、バンクＢ ４０８）における複数のコンデンサを無効にすることまたは有効にすることおよび別のバンク（たとえば、バンクＡ ４０６）における１つまたは複数のコンデンサ（たとえば、より大きいコンデンサ）を有効にすることまたは無効にすることを必要とする制御ワード間の遷移に関する論理境界を示す。
[0052]一例によれば、非境界依存制御ワード「００１１０」の場合、総出力可変容量は、雑音低減ＣVar_NRの場合と非雑音低減ＣVarの場合の両方に関して同じコンデンサ（たとえば、バンクＢコンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6）で構成される。同様に、次の論理制御ワード「００１１１」の場合、総出力可変容量は、雑音低減ＣVar_NRの場合と非雑音低減ＣVarの場合の両方に関して同じコンデンサ（たとえば、バンクＢコンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7）で構成される。しかし、制御ワードがコンデンサバンク依存境界７０６を横切って遷移するとき、雑音制御ロジック（図４および図５参照）４１２は、総出力可変容量ＣVar_NRを適切な量（たとえば、８＊ＣBに等しい総容量）まで増大させるために、補助コンデンサバンクＺ ４１０に補助コンデンサ有効化信号５０６を送り、補助バンクＺ ４１０に関連する１つまたは複数のコンデンサ（たとえば、ＣZ1＋ＣZ2＋ＣZ3＋ＣZ4）を有効にする。これは、第１のコンデンサバンクＡ ４０６コンデンサ（たとえば、ＣA1）を有効にして、第２のコンデンサバンクＢ ４０８の７つのコンデンサ（たとえば、ＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7）を無効にする、ことの代わりに行われる。したがって、図７に示されているように、ＣVar_NRは、（与えられた例ではＣZ＝１／４＊ＣBであるので）総容量８＊ＣBの場合はＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7＋ＣZ1＋ＣZ2＋ＣZ3＋ＣZ4に等しい。対照的に、非雑音低減ＤＣＯは、この代わりに単に非雑音低減ＤＣＯの総出力可変容量ＣVarをＣA1に等しくする。
[0053]したがって、上述の例では、第１のバンク容量値および第２のバンク容量値を実質的に変更されない状態に維持しつつ（たとえば、第１のコンデンサバンクＡ ４０６および第２のコンデンサバンクＢ ４０８に関連するコンデンサは有効にされた状態から無効にされた状態に遷移せず、また無効にされた状態から有効にされた状態にも遷移しない）補助バンク容量値を調整する（たとえば、補助バンクＺ ４１０コンデンサが有効にされる）ことによって総出力可変容量値ＣVar_NRが調整される一例が示されている。「実質的に変更されない」は、（それぞれ第１のバンク容量値および第２のバンク容量値を与える）第１のコンデンサバンクＡ ４０６および第２のコンデンサバンクＢ ４０８に関連するコンデンサの有効／無効にされたステータスは変更されないままであるが、環境の（たとえば、温度、電圧など）変化に起因して、第１のバンク容量値および第２のバンク容量値がわずかに変動し得る（たとえば、経時的に１０％、５％、３％、２％、１％、および／または１％未満変化する）ことを意味する。
[0054]コンデンサバンク依存境界において論理制御ワード間で遷移するためにそれぞれに異なるコンデンサバンクの複数のコンデンサを同時に有効にし、無効にすると、それぞれに異なるコンデンサバンク（たとえば、バンクＡ ４０６およびバンクＢ ４０８）間の切り換えおよびさらにコンデンサ不一致に起因して出力ＤＣＯ信号に雑音が混入する。この雑音は、バンクＡ ４０６およびバンクＢ ４０８のコンデンサを無効／有効にするのではなく、その代わりに、所与の制御ワードに関する所望の総出力可変容量ＣVar_NRを実現するように補助コンデンサバンクＺ ４１０による容量を追加することによって実質的に低減される。
[0055]さらに図７を参照するとわかるように、一例によれば、より大きい制御ワードに必要な追加の容量を与えるために補助コンデンサバンクＺ ４１０の追加のコンデンサが（すべて有効にされるまで）必要に応じて追加されてもよい。たとえば、雑音低減ＤＣＯ ２０６に関する総出力可変容量ＣVar_NRは、制御ワード「０１００１」に関しては、非雑音低減ＤＣＯの容量ＣVarの場合のＣA1＋ＣB1ではなく、ＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7＋ＣZ1＋ＣZ2＋ＣZ3＋、．．．ＣZ8に等しくてもよい。同様に、雑音低減ＤＣＯ ２０６に関する総出力可変容量ＣVar_NRは、制御ワード「０１０１１」に関しては、非雑音低減ＤＣＯの容量ＣVarの場合のＣA1＋ＣB1＋ＣB2＋ＣB3ではなく、ＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7＋ＣZ1＋ＣZ2＋ＣZ3＋、．．．ＣZ16に等しくてもよい。後者の制御ワード「０１０１１」はバンクＺ ４１０のすべての利用可能な補助コンデンサを使用するので、次の制御ワード「０１１００」では、雑音低減総出力可変容量ＣVar_NRがＣA1＋ＣB1＋ＣB2＋ＣB3＋ＣB4になることが必要になることがある。
[0056]このようにして、補助コンデンサバンクＺ ４１０は、複数の異なるコンデンサバンクにわたる複数のコンデンサを有効／無効にする必要なしに総可変容量ＣVar_NRに追加することのできる追加の／補助的な容量を与える。さらに、補助コンデンサバンクの個々のコンデンサＣZ1、ＣZ2、．．．ＣZn（ｎは正の整数）の各々が２番目に小さいコンデンサバンク（たとえば、バンクＢ ４０８）の個々のコンデンサよりも小さい（たとえば、個々のコンデンサの一部の）容量値を有するので、出力ＤＣＯ周波数はより小さい離散周波数ステップに微調整されてもよい。図６および図７に示されている例では、各補助バンクＺ ４１０コンデンサは、第２のコンデンサバンクＢ ４０８コンデンサの４分の１に等しい容量を有し、したがって、バンクＺ ４１０コンデンサは、バンクＢコンデンサを加えまたは減じることによって与えられるステップよりも４倍小さい離散ステップずつ、出力ＤＣＯ ２０６周波数を低下させるために一度に１つずつ個々に加えまたは減じ得る。
[0057]図８は、一態様による、雑音低減回路４０４が事前にコンデンサバンク依存境界に関連付けられた制御ワードをどのように様々な論理制御ワード値にシフトさせるかを示すテーブル８００および８１０を示す。テーブル８００は、雑音低減回路４０４による任意の訂正の前のＤＣＯ ２０６の出力周波数を制御する複数の５ビット制御ワードの一部分を示す。テーブル８００は、雑音訂正回路４０４が存在せず、ＤＣＯ ２０６が境界依存制御ワード（斜線が付されている）「００１１１」、「０１０００」、「０１１１１」、および「１００００」と、前述の制御ワードの対の間の配置されたコンデンサバンク依存境界８０２ａ、８０２ｂとを有することを示している。より具体的には、上述の例に基づいて言うと、コンデンサバンクＡ ４０６が４つの容量ステップレベルを有し、コンデンサバンクＢ ４０８が８つの容量ステップレベルを有するので、制御ワード「００１１１」と「０１０００」の間、「０１１１１」と「１００００」の間、および「１０１１１」と「１１０００」の間にコンデンサバンク依存境界が存在する。これらの点において、コンデンサバンク依存境界間で遷移する際（アップまたはダウン）、通常、すべてのバンクＢ ４０８コンデンサが無効／有効にされ（すなわち、ＤＣＯ出力に対して切り離し／結合され）、バンクＡ ４０６の１つの大きいコンデンサが有効／無効にされる（すなわち、ＤＣＯ出力に対して結合／切り離しされる）。
[0058]代替的に、テーブル８１０は、複数の５ビット制御ワードの同じ部分を示すが、雑音訂正回路４０４による訂正を含んでいる。テーブル８１０は、雑音訂正回路４０４がアクティブであり、ＤＣＯ ２０６がもはや「００１１１」、「０１０００」、および「０１１１１」、および「１００００」に境界依存制御ワードを有していないことを示している。むしろ、図示の例では、境界依存制御ワードの論理ロケーションが「０１０１１」および「０１１００」にシフトしている。
[0059]図８の図示の例では、ＤＣＯ入力制御ワード信号は、２つの境界依存制御ワード「００１１１」と「０１０００」との間のわずかな変動を受けている。このことは、ＰＬＬ ２００回路（図２参照）がロックされた後のＰＬＬ ２００回路の電圧および／または温度のわずかな変化の結果であり得る。図５、図６、および図８を参照するとわかるように、境界依存制御ワード間のわずかな変動の結果として、雑音低減回路４０４（たとえば、雑音制御ロジック４１２）は、そのような変動を検出し（たとえば、コンデンサバンク依存境界８０２ａを横切る遷移を検出し）、（１）補助コンデンサバンクＺ ４１０に補助コンデンサ有効化信号５０６を与え、（２）第１の加算器５０１に補償信号５０４を与えることがある。上述のように、そのようなコンデンサバンク依存境界遷移によって実質的な雑音が混入し、このことが、ＰＬＬが整定することに起因して周期的に繰り返されると、ＰＬＬに顕著な雑音が挿入される。一態様によれば、雑音低減回路４０４（たとえば、雑音制御ロジック４１２）は、制御ワード信号５０２が２つの境界依存制御ワード間を所定の回数にわたりならびに／あるいは所定の期間の間前後に遷移した場合にそのような状態を検出することがある。
[0060]補助コンデンサ有効化信号５０６は、１つまたは複数の補助バンクＺ ４１０コンデンサを有効にする（すなわち、出力ＣVar_NRに結合される）。補償信号５０４は、出力ＣVar_NRに与えられるこの追加の容量を補償するために、修正制御ワード５０３をコンデンサバンクＡおよびＢ ４０６、４０８に送るために制御ワード５０２から対応する値を論理的に減算する。修正制御ワード５０３は次いで、バンクＡおよびＢ ４０６、４０８の個々のコンデンサを有効にすることおよび無効にすることを制御する。修正制御ワード５０３に基づいてバンクＡおよびＢ ４０６、４０８によって与えられる容量および補助コンデンサ有効化信号５０６に基づいて補助バンクＺ ４１０によって与えられる容量によって、総出力可変容量ＣVar_NRが得られ、それは、テーブル８１０のマッピングをずらすことによって調節される。
[0061]一例によれば、前述の補助コンデンサ有効化信号５０６は、コンデンサＣZ1、ＣZ2、ＣZ3、およびＣZ4を有効にし、出力ＣVar_NRに並列に結合させる（すなわち、ＣZ＝１／４＊ＣBである場合に総容量のＣBが加算される）。補償のために、補償信号５０４は、制御ワード信号５０２から１つのＬＳＢに等しい値を論理的に減算し、それによって、コンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7が有効にされたままになるように修正制御ワード５０３を事実上「００１１１」に等しくする。他の方法で補償信号がない場合、バンクＡおよびＢ ４０６、４０８に直接供給される制御ワード信号５０２（たとえば、「０１０００」）が、バンクＡコンデンサＣA1を有効にし、７つのバンクＢコンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7を出力可変容量ＣVar_NRから無効にする。このようにして、所与の入力制御ワードについて、雑音低減総出力可変容量ＣVar_NRは、非雑音低減容量ＣVarと実質的に同じ／変更されないままであってもよい（たとえば、８＊ＣB）が、総容量値を得るのに使用される特定のコンデンサ（たとえば、ＣZ1、ＣZ2、．．．ＣZ4）は、互いに異なっていてもよく、異なるコンデンサバンク（たとえば、バンクＢおよびＺ ４０８、４１０とバンクＡおよびＢ ４０６、４０８）から得られたコンデンサであってもよい。
[0062]したがって、わずかなＤＣＯ入力制御ワードの変動は最終的に、出力可変容量ＣVar_NRをＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7とＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7＋ＣZ1＋ＣZ2＋ＣZ3＋ＣZ4との間で前後に変動させる。複数の異なるコンデンサバンク（たとえば、バンクＡおよびＢ ４０６、４０８）の複数のコンデンサではなく、「００１１１」から「０１０００」への論理ステップ遷移を満たすために補助バンクＺ ４１０のコンデンサのみが追加されるので、より少ない雑音がＤＣＯ出力周波数信号に混入する。すなわち、理想的な出力容量値の８＊ＣBからの逸脱に関連する容量誤差の大きさ｜ＣErr2｜は、図１の容量誤差の大きさ｜Ｃerror｜よりも小さい。これによって、ＰＬＬ ２００がコンデンサバンク依存境界値で整定する場合でもＤＣＯ ２０６の出力に混入される雑音は大幅に低減する。
[0063]このようにして、雑音低減回路４０４（たとえば、雑音制御ロジック４１２）は、複数の異なるコンデンサバンクにわたって複数のコンデンサを有効／無効にする必要なしに補助コンデンサバンクＺ ４１０が総可変容量ＣVar_NRから必要に応じて容量を与えるかまたは除去するフィールド８１０における点に関連付けるように、ＰＬＬ ２００が整定した制御ワード信号値（たとえば、「００１１１」および「０１０００」）をセンタリングする（すなわち、再センタリングする）。図８に示されている例では、次に、整定されたＤＣＯ入力制御ワード値が、バンクＺ ４１０コンデンサが最初に有効され始める場所に対応する点８１２ａに対してセンタリングされる。
[0064]図９は、別の例による制御ワード信号５０２値および制御ワード信号値の対応する得られた容量値の部分的なテーブル９００を示す。詳細には、テーブル９００は、低減回路４０４を備えるＤＣＯ ２０６の雑音低減容量値ＣVar_NRを示す第１の列９０２とならんで雑音低減回路４０４を有さないＤＣＯを使用した場合通常の容量値ＣVarがどのようになるかについての第２の列９０４を含む。テーブル９００は、１つのコンデンサバンク依存境界９０６の位置も示す。
[0065]一例によれば、非境界依存制御ワード「００１０１」の場合、総出力可変容量は、雑音低減ＣVar_NRの場合と非雑音低減ＣVarの場合の両方に関して同じコンデンサ（たとえば、バンクＢコンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5）で構成される。しかし、制御ワードがコンデンサバンク依存境界９０６を横切って遷移する（すなわち、「００１１１」から「０１０００」に遷移する）とき、雑音制御ロジック（図４および図５参照）４１２は、総出力可変容量ＣVar_NRを適切な量（たとえば、制御ワード「０１０００」に関する８＊ＣBに等しい総容量）まで増大させるために、補助コンデンサバンクＺ ４１０に補助コンデンサ有効化信号５０６を送り、複数のバンクＺコンデンサＣZ1＋ＣZ2＋ＣZ3＋、．．．＋ＣZ12を有効にする。これは、第１のコンデンサバンクＡ ４０６コンデンサＣA1を有効にして、すべての７つの第２のコンデンサバンクＢ ４０８コンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7を無効にすることの代わりに行われる。（以下に図１０を参照してより詳しく説明するように、補償信号５０４を使用していくつかの第２のコンデンサバンクＢ ４０８コンデンサ（たとえば、コンデンサＣB6およびＣB7）が無効にされてもよい）。ある場合には、雑音制御ロジック４１２は、制御ワード信号５０２が境界依存制御ワード「００１１１」と「０１０００」との間を所定の回数にわたりならびに／あるいは所定の期間の間前後に遷移する条件を検出した後、複数のバンクＺコンデンサＣZ1＋ＣZ2＋ＣZ3＋、．．．＋ＣZ12を有効にするために補助コンデンサバンクＺ ４１０に補助コンデンサ有効化信号５０６を送ってもよい。したがって、図９に示されているように、ＣVar_NRは、（与えられた例ではＣZ＝１／４＊ＣBであるので）総容量８＊ＣBの場合はＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣZ1＋ＣZ2＋ＣZ3＋、．．．＋ＣZ12に等しい。対照的に、非雑音低減ＤＣＯは、この代わりに単に非雑音低減ＤＣＯの総出力可変容量ＣVarをＣA1に等しくする。
[0066]したがって、上述の例では、第１のバンク容量値を実質的に変更されない状態に維持しつつ（たとえば、第１のコンデンサバンクＡ ４０６に関連するコンデンサは有効にされた状態から無効にされた状態に遷移せず、また無効にされた状態から有効にされた状態にも遷移しない）補助バンク容量値を調整する（たとえば、補助バンクＺ ４１０コンデンサが有効にされる）ことによって総出力可変容量値ＣVar_NRが調整される一例が示されている。「実質的に変更されない」は、（第１のバンク容量値を与える）第１のコンデンサバンクＡ ４０６に関連するコンデンサの有効／無効にするステータスは変更されないままであるが、環境の（たとえば、温度、電圧など）変化に起因して、第１のバンク容量値がわずかに変動し得る（たとえば、経時的に１０％、５％、３％、２％、１％、および／または１％未満変化する）ことを意味する。
[0067]一例によれば、ＰＬＬ ２００が整定する制御ワードが変化する（たとえば、ステップアップまたはダウン）場合に容量を与えるかまたは減じるように、補助コンデンサバンクＺ ４１０の追加のコンデンサが（すべて有効にされるまで）必要に応じて追加されるかまたは（すべて無効にされるまで）必要に応じて無効にされてもよい。たとえば、雑音低減ＤＣＯ ２０６に関する総出力可変容量ＣVar_NRは、制御ワードが「０１００１」に遷移する場合にコンデンサＣZ13、ＣZ14、ＣZ15、およびＣZ16を追加することによって９＊ＣBまで増大し得る。対照的に、非雑音低減総可変容量ＣVarは、この代わりにＣA1＋ＣB1に等しくなる。後者の制御ワード「０１００１」はバンクＺ ４１０のすべての利用可能な補助コンデンサを使用するので、次の制御ワード「０１０１０」では、雑音低減総出力可変容量ＣVar_NRがＣA1＋ＣB1＋ＣB2になるようにバンクＡ ４０６コンデンサが追加されることが必要になることがある。別の例として、制御ワードが「０１０００」から逆に「００１１１」に遷移する場合、雑音低減ＤＣＯ ２０６に関する総出力可変容量ＣVar_NRは、コンデンサＣZ9、ＣZ10、ＣZ11、およびＣZ12を無効にすることによって７＊ＣBまで低減し得る。したがって、ＣVar_NRは、図示のようにＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣZ1＋ＣZ2＋ＣZ3＋．．．＋ＣZ8によって与えられ得る。対照的に、非雑音低減総可変容量ＣVarは、この代わりにＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7に等しくなる。
[0068]図１０は、一態様による、雑音低減回路４０４が事前にコンデンサバンク依存境界に関連付けられた制御ワードをどのように様々な論理制御ワード値にシフトさせるかを示すテーブル１０００および１０１０を示す。テーブル１０００は、複数の雑音低減回路４０４による任意の訂正の前にＤＣＯ ２０６の出力周波数を制御する複数の５ビット制御ワードの一部分を示す。テーブル１０００は、雑音訂正回路４０４が存在せず、ＤＣＯ ２０６が境界依存制御ワード（斜線が付され示されている）「００１１１」、「０１０００」、「０１１１１」、および「１００００」と、前述の制御ワードの対の間の配置されたコンデンサバンク依存境界１００２ａ、１００２ｂとを有することを示している。より具体的には、上述の例に基づいて言うと、コンデンサバンクＡ ４０６が４つの容量ステップレベルを有し、コンデンサバンクＢ ４０８が８つの容量ステップレベルを有するので、制御ワード「００１１１」と「０１０００」の間、「０１１１１」と「１００００」の間、および「１０１１１」と「１１０００」の間にコンデンサバンク依存境界が存在する。これらの点において、コンデンサバンク依存境界間で遷移する際（アップまたはダウン）、通常、すべてのバンクＢ ４０８コンデンサが無効／有効にされ（すなわち、ＤＣＯ出力に対して切り離し／結合され）、バンクＡ ４０６の１つの大きいコンデンサが有効／無効にされる（すなわち、ＤＣＯ出力に対して結合／切り離しされる）。
[0069]代替的に、テーブル１０１０は、複数の５ビット制御ワードの同じ部分を示すが、雑音訂正回路４０４による訂正を含んでいる。テーブル１０１０は、雑音訂正回路４０４がアクティブであり、ＤＣＯ ２０６がもはや「００１１１」、「０１０００」、および「０１１１１」、および「１００００」に境界依存制御ワードを有していないことを示している。むしろ、図示の例では、境界依存制御ワードの論理ロケーションが「０１００１」および「０１０１０」にシフトしている。
[0070]図１０の図示の例では、ＤＣＯ入力制御ワード信号は、２つの境界依存制御ワード「００１１１」と「０１０００」との間のわずかな変動を受けている。このことは、ＰＬＬ ２００回路（図２参照）がロックされた後のＰＬＬ ２００回路の電圧および／または温度のわずかな変化の結果であり得る。図５、図６、および図１０を参照するとわかるように、境界依存制御ワード間のわずかな変動の結果として、雑音低減回路４０４（たとえば、雑音制御ロジック４１２）は、そのような変動を検出し（たとえば、コンデンサバンク依存境界１００２ａを横切る遷移を検出し）、（１）補助コンデンサバンクＺ ４１０に補助コンデンサ有効化信号５０６を与え、（２）第１の加算器５０１に補償信号５０４を与えることがある。上述のように、そのようなコンデンサバンク依存境界遷移によって実質的な雑音が混入し、このことが、ＰＬＬが整定することに起因して周期的に繰り返されると、ＰＬＬに顕著な雑音が挿入される。一態様によれば、雑音低減回路４０４（たとえば、雑音制御ロジック４１２）は、制御ワード信号５０２が２つの境界依存制御ワード間を所定の回数にわたりならびに／あるいは所定の期間の間前後に遷移した場合にそのような状態を検出することがある。
[0071]補助コンデンサ有効化信号５０６は、１つまたは複数の補助バンクＺ ４１０コンデンサを有効にする（すなわち、出力ＣVar_NRに結合させる）。補償信号５０４は、出力ＣVar_NRに与えられるこの追加の容量を補償するために、修正制御ワード５０３をコンデンサバンクＡおよびＢ ４０６、４０８に送るために制御ワード５０２から対応する値を論理的に減算する。修正制御ワード５０３に基づいてバンクＡおよびＢ ４０６、４０８によって与えられる容量および補助コンデンサ有効化信号５０６に基づいて補助バンクＺ ４１０によって与えられる容量によって、総出力可変容量ＣVar_NRが得られ、それは、テーブル１０１０のマッピングをずらすことによって調節される。
[0072]一例によれば、前述の補助コンデンサ有効化信号５０６は、コンデンサＣZ1、ＣZ2、ＣZ3、．．．＋ＣZ12を有効にし、出力ＣVar_NRに並列に結合させる（すなわち、ＣZ＝１／４＊ＣBである場合に総容量の３＊ＣBが加算される）。補償のために、補償器号５０４は、制御ワード信号５０２から３つのＬＳＢに等しい値を論理的に減算し、それによって、コンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5が有効にされたままになるように修正制御ワードを事実上「００１０１」に等しくする。他の方法で補償信号がない場合、バンクＡおよびＢ ４０６、４０８に直接供給される制御ワード信号５０２（たとえば、「０１０００」）が、バンクＡコンデンサＣA1を有効にし、７つのバンクＢコンデンサＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣB6＋ＣB7を出力可変容量ＣVar_NRから無効にする。このようにして、所与の入力制御ワードについて、雑音低減総出力可変容量ＣVar_NRは、非雑音低減容量ＣVarと実質的に同じ／変更されないままであってもよい（たとえば、８＊ＣB）が、総容量値を得るのに使用される特定のコンデンサ（たとえば、ＣZ1、ＣZ2、．．．＋ＣZ12）は、互いに異なっていてもよく、異なるコンデンサバンク（たとえば、バンクＢおよびＺ ４０８、４１０とバンクＡおよびＢ ４０６、４０８）から得られたコンデンサであってもよい。
[0073]したがって、「００１１１」と「０１０００」との間のわずかなＤＣＯ入力制御ワード変動は最終的に、出力可変容量ＣVar_NRをＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣZ1＋ＣZ2＋ＣZ3＋．．．＋ＣZ8とＣB1＋ＣB2＋ＣB3＋ＣB4＋ＣB5＋ＣZ1＋ＣZ2＋ＣZ3＋．．．＋ＣZ12との間で前後に変動させる。複数の異なるコンデンサバンク（たとえば、バンクＡおよびＢ ４０６、４０８）の複数のコンデンサではなく、「００１１１」から「０１０００」への論理ステップ遷移を満たすために補助バンクＺ ４１０のコンデンサのみが追加されるので、より少ない雑音がＤＣＯ出力周波数信号に混入する。すなわち、理想的な出力容量値の８＊ＣBからの逸脱に関連する容量誤差の大きさ｜ＣErr3｜は、図１の容量誤差の大きさ｜Ｃerror｜よりも小さい。これによって、ＰＬＬ ２００がコンデンサバンク依存境界値で整定する場合でもＤＣＯ ２０６の出力に混入される雑音は大幅に低減する。
[0074]このようにして、雑音低減回路４０４（たとえば、雑音制御ロジック４１２）は、複数の異なるコンデンサバンクにわたって複数のコンデンサを有効／無効にする必要なしに、補助コンデンサバンクＺ ４１０が総可変容量ＣVar_NRから必要に応じて容量を与えるかまたは除去するフィールド１０１０における点に関連付けるように、ＰＬＬ ２００が整定した制御ワード信号値（たとえば、「００１１１」および「０１０００」）をセンタリングする（すなわち、再センタリングする）。図１０に示されている例では、次に、整定されたＤＣＯ入力制御ワード値が、有効にされるバンクＺ ４１０コンデンサの少なくとも２分の１に相当する点１０１２ａに対してセンタリングされる。
[0075]図１１に、一態様による、ＤＣＯにおいて使用可能な方法１１００を示す。まず、ＤＣＯの出力周波数が、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用して部分的に制御される（１１０２）。次に、可変容量値が、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ補助バンク容量値を調整することによって調整される（１１０４）。次いで、入力ＤＣＯ制御ワードが受け取られる（１１０６）。次いで、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定され、ここにおいて、コンデンサバンク依存境界は、他の方法では第１のコンデンサバンクの少なくとも１つのコンデンサおよび第２のコンデンサバンクの少なくとも１つのコンデンサを無効または有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す（１１０８）。
[0076]図１２は、本開示の一態様によるＤＣＯ １２００の概略ブロック図を示す。ＤＣＯ １２００は、特徴のうちのいずれかを含み、図２〜図５に示され上記において説明したＤＣＯ ２０６の動作のうちのいずれかを実行してもよい。ＤＣＯ １２００は、処理回路１２０２と、メモリ回路１２０４と、入出力（Ｉ／Ｏ）回路１２０６と、可変コンデンサＣVar_NRとを備える。
[0077]処理回路１２０２は、たとえば、上述の雑音低減回路４０４と雑音制御ロジック４１２とを含んでもよい。処理回路１２０２、雑音低減回路４０４、および／または雑音制御ロジック４１２は、上記にＤＣＯ ２０６に関して説明した方法ステップおよび／または動作のうちのいずれか１つを実行するように特に配線接続された専用回路（たとえば、特定用途向け集積回路（ＡＳＩＣ））であり得る。たとえば、処理回路１２０２、雑音低減回路４０４、および／または雑音制御ロジック４１２はすべて、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ補助バンク容量値を調整することによって可変容量値を調整するための手段、入力ＤＣＯ制御ワードを受け取るための手段、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するための手段と、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を既定の回数だけ遷移したと決定するための手段と、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するための手段と、第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を変更することを試みる入力ＤＣＯ制御ワードを受け取るための手段と、入力ＤＣＯ制御ワードから補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワード信号を生成するための手段と、第１のバンク容量値を実質的に変更されない状態に維持するために第１のコンデンサバンクおよび第２のコンデンサバンクに修正制御ワードを与えるための手段の例である。
[0078]メモリ回路１２０４は、処理回路１２０２によって実行されたときに、限定しないが、図１１の方法１１００に関して図示および説明したステップを含む、ＤＣＯ ２０６に関して上記に説明した動作のうちのいずれかを実行する命令を記憶するようになっているプロセッサ可読記憶媒体（たとえば、非揮発性メモリなど）であってもよい。入出力メモリ回路１２０４は、処理回路１２０２に通信可能に結合される。
[0079]入出力回路１２０６は、入力ＤＣＯ制御ワードを受け取るための手段、およびＤＣＯ出力周波数信号を生成するための手段の一例である。入出力回路１２０６は、処理回路１２０２に通信可能に結合される。可変コンデンサＣVar_NRは、バンクＡ ４０６、バンクＢ ４０８、および補助バンクＺ ４１０を含む、複数のコンデンサバンクを含む。可変コンデンサＣVar_NRは、第１のコンデンサバンク４０６によって与えられる第１のバンク容量値、第２のコンデンサバンク４０８によって与えられる第２のバンク容量値、および補助コンデンサバンク４１０によって与えられる補助バンク容量値に基づく可変容量値を有する。
[0080]図１３は、本開示の一態様による雑音低減回路１３００の概略ブロック図を示す。雑音低減回路１３００は、特徴のうちのいずれを含み、図４および図５に示され、上記において説明した雑音低減回路４０４の動作のうちのちのいずれかを実行してもよい。雑音低減回路１３００は、雑音制御ロジック４１２、可変コンデンサ調整回路１３０２、ＤＣＯ制御ワード遷移検出回路１３０４、修正制御ワード生成回路１３０６、および／または修正制御ワード供給回路１３０８を含んでもよい。
[0081]可変コンデンサ調整回路１３０２は、第１のバンク容量値および第２のバンク容量値を実質的に変更されない状態に維持しつつ補助バンク容量値を調整することによって可変容量値を調整するための手段の一例として働く。ＤＣＯ制御ワード遷移検出回路１３０４は、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するための手段の一例として働く。ＤＣＯ制御ワード遷移検出回路１３０４は、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を既定の回数だけ遷移したと決定するための手段の一例としても働く。ＤＣＯ制御ワード遷移検出回路１３０４は、可変容量値を調整する前に、受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するための手段の一例としても働く。
[0082]修正制御ワード生成回路１３０６は、入力ＤＣＯ制御ワードから補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成するための手段の一例として働く。修正制御ワード供給回路１３０８は、第１のバンク容量値および第２のバンク容量値を実質的に変更されない状態に維持するために第１のコンデンサバンクおよび第２のコンデンサバンクに修正制御ワードを与えるための手段の一例として働く。
[0083]図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、および／または図１３に示されている構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成されおよび／または組み合わせられるか、あるいはいくつかの構成要素、ステップ、または機能で実施され得る。また、本発明から逸脱することなく、追加の要素、構成要素、ステップ、および／または機能が追加され得る。図２、図３、図４、図５、図６、図１２および／または図１３に示されている装置、デバイスおよび／または構成要素は、図７、図８、図９、図１０および／または図１１において説明した方法、特徴、またはステップのうちの１つまたは複数を実行するように構成され得る。本明細書で説明したアルゴリズムはまた、効率的にソフトウェアで実装されおよび／またはハードウェアに組み込まれ得る。
[0084]また、本開示の態様は、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明されることがあることに留意されたい。フローチャートでは、動作が逐次プロセスとして記載されている場合があるが、動作の多くは並列または同時に実行され得る。さらに、動作の順序は並べ替えられ得る。プロセスは、それの動作が完了したときに終了する。プロセスは、メソッド、関数、手続き、サブルーチン、サブプログラムなどに対応することができる。プロセスが機能に対応するとき、その終了は、関数の呼出しまたはｍａｉｎ関数への関数の戻しに対応する。
[0085]その上、記憶媒体は、読取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスおよび／または他の機械可読媒体および、プロセッサ可読媒体、および／または情報を記憶するためのコンピュータ可読媒体を含む、データを記憶するための１つまたは複数のデバイスを表し得る。「機械可読媒体」、「コンピュータ可読媒体」、および／または「プロセッサ可読媒体」という用語は、携帯型もしくは固定記憶デバイスなどの非一時的媒体、光記憶デバイス、および、命令および／またはデータを記憶する、含むもしくは運ぶ能力を有する様々な他の媒体を含み得るが、これらに限定されない。したがって、本明細書に記載される様々な方法は、「機械可読媒体」、「コンピュータ可読媒体」、および／または「プロセッサ可読媒体」に記憶し、１つまたは複数のプロセッサ、機械および／またはデバイスによって実行することができる、命令および／またはデータによって完全にまたは部分的に実装することができる。
[0086]さらに、本開示の態様は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、またはそれらの任意の組合せによって実装され得る。ソフトウェア、ファームウェア、ミドルウェアまたはマイクロコードで実装されるとき、必要なタスクを実行するためのプログラムコードまたはコードセグメントは、記憶媒体または（１つまたは複数の）他のストレージなどの機械可読媒体に記憶され得る。プロセッサは、その必要なタスクを実行することができる。コードセグメントは、手続き、機能、サブプログラム、プログラム、ルーチン、サブルーチン、モジュール、ソフトウェアパッケージ、クラス、あるいは、命令、データ構造体、またはプログラムステートメントの任意の組合せを表し得る。コードセグメントは、情報、データ、引数、パラメータ、またはメモリ内容を渡すことおよび／または受け取ることによって、別のコードセグメントまたはハードウェア回路に結合され得る。情報、引数、パラメータ、データなどは、メモリ共用、メッセージパッシング、トークンパッシング、ネットワーク送信などを含む任意の適切な手段を介して、渡す、転送する、または送信することができる。
[0087]様々な例示的論理ブロック、モジュール、回路、要素、および／または、本明細書で開示される例に関して記載された構成要素は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理構成要素、離散ゲートまたはトランジスタ論理、離散ハードウェア構成要素、または、本明細書に記載された機能を実行するように設計されたその任意の組合せで実装または実行することができる。汎用プロセッサは、マイクロプロセッサでもよいが、代替で、そのプロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械でもよい。プロセッサはまた、コンピューティング構成要素の組合せ、たとえば、ＤＳＰおよびマイクロプロセッサの組合せ、いくつかのマイクロプロセッサ、ＤＳＰコアと連動する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装することができる。
[0088]本明細書で開示される例に関して記載される方法またはアルゴリズムは、処理ユニット、プログラミング命令、または他の指示の形で、直接にハードウェアで、プロセッサによって実行可能なソフトウェアモジュールで、または両方の組合せで実施することができ、単一のデバイスに含まれる、または複数のデバイスにわたり分散されることが可能である。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、抵抗器、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、または、当技術分野で知られている任意の他の形の記憶媒体内に存在し得る。記憶媒体は、プロセッサがその記憶媒体から情報を読み取ること、および、その記憶媒体に情報を書き込むことができるように、プロセッサに結合され得る。代替で、その記憶媒体は、プロセッサと一体型でもよい。
[0089]さらに、本明細書で開示する態様に関して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、概してそれらの機能性に関して上述した。そのような機能性が、ハードウェアまたはソフトウェアのどちらとして実施されるのかは、特定の応用例と、システム全体に課せられる設計制約とに依存する。
[0090]本明細書に記載される発明の様々な特徴は、本発明を逸脱することなしに、異なるシステムで実装され得る。本開示の上記の態様は例にすぎず、本発明を限定するものと解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示的なものであることを意図し、特許請求の範囲を限定するものではない。したがって、本教示は他のタイプの装置に容易に適用され得、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]
デジタル制御発振器（ＤＣＯ）であって、前記デジタル制御発振器は下記を備える、
前記ＤＣＯの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、前記可変容量値は、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、
前記可変コンデンサに結合される雑音低減回路、ここで、前記雑音低減回路は、前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整するように適合される。
[Ｃ２]
前記雑音低減回路はさらに、
入力ＤＣＯ制御ワードを受け取るように適合される、Ｃ１に記載のＤＣＯ。
[Ｃ３]
前記雑音低減回路はさらに、
可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するように適合され、ここで、前記コンデンサバンク依存境界は、前記雑音低減回路がない場合には前記第１のコンデンサバンクの少なくとも１つのコンデンサおよび前記第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す、Ｃ２に記載のＤＣＯ。
[Ｃ４]
前記雑音低減回路はさらに、
前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を既定の回数だけ遷移したと決定するように適合される、Ｃ２に記載のＤＣＯ。
[Ｃ５]
前記雑音低減回路はさらに、
前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するように適合される、Ｃ２に記載のＤＣＯ。
[Ｃ６]
インダクタと、前記可変コンデンサと固定コンデンサとを含むコンデンサタンクとをさらに備える、Ｃ１に記載のＤＣＯ。
[Ｃ７]
前記雑音低減回路は、前記ＤＣＯの出力に対して前記補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整する、Ｃ１に記載のＤＣＯ。
[Ｃ８]
前記雑音低減回路はさらに、
前記第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を変更することを試みる入力ＤＣＯ制御ワードを受け取り、
前記入力ＤＣＯ制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成し、
前記第１のバンク容量値を実質的に変更されない状態に維持するために前記第１のコンデンサバンクおよび前記第２のコンデンサバンクに前記修正制御ワードを与えるようになっている、Ｃ７に記載のＤＣＯ。
[Ｃ９]
前記第１のコンデンサバンクは、複数の第１のコンデンサを備え、前記第２のコンデンサバンクは複数の第２のコンデンサを備え、前記補助コンデンサバンクは複数の補助コンデンサを備える、Ｃ１に記載のＤＣＯ。
[Ｃ１０]
前記第２のコンデンサバンクの前記第２のコンデンサの各々は、容量値Ｃ B を有し、前記第１のバンクコンデンサ容量値は、ｎ＊Ｃ B に等しく、ここで、ｎは３以上の整数であり、前記第１のコンデンサバンクの前記第１のコンデンサの各々は、容量値（ｎ＋１）＊Ｃ B を有する、Ｃ９に記載のＤＣＯ。
[Ｃ１１]
前記補助コンデンサバンクの前記補助コンデンサの各々は、（１／ｆ）＊Ｃ B に等しい容量値Ｃ Z を有し、ここで、ｆは１以上である、Ｃ１０に記載のＤＣＯ。
[Ｃ１２]
ｆは正の整数でもあり、前記補助コンデンサバンクは、前記第２のコンデンサバンクを備える第２のコンデンサの数にｆを乗じた値の２分の１のコンデンサを含む、Ｃ１１に記載のＤＣＯ。
[Ｃ１３]
デジタル制御発振器（ＤＣＯ）において使用可能な方法であって、前記方法は下記を備える、
第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用して前記ＤＣＯの出力周波数を部分的に制御することと、
前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整すること。
[Ｃ１４]
入力ＤＣＯ制御ワードを受け取ることをさらに備える、Ｃ１３に記載の方法。
[Ｃ１５]
前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定することをさらに備え、ここで、前記コンデンサバンク依存境界は、他の方法では前記第１のコンデンサバンクの少なくとも１つのコンデンサおよび前記第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す、Ｃ１４に記載の方法。
[Ｃ１６]
前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を既定の回数だけ遷移したと決定することをさらに備える、Ｃ１４に記載の方法。
[Ｃ１７]
前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定することをさらに備える、Ｃ１４に記載の方法。
[Ｃ１８]
前記ＤＣＯの出力に対して前記補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整することをさらに備える、Ｃ１３に記載の方法。
[Ｃ１９]
前記第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を変更することを試みる入力ＤＣＯ制御ワードを受け取ることと、
前記入力ＤＣＯ制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成することと、
前記第１のバンク容量値を実質的に変更されない状態に維持するために前記第１のコンデンサバンクおよび前記第２のコンデンサバンクに前記修正制御ワードを与えることと、
をさらに備える、Ｃ１８に記載の方法。
[Ｃ２０]
デジタル制御発振器（ＤＣＯ）であって、前記デジタル制御発振回路は下記を備える、
前記ＤＣＯの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、前記可変容量値は、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、
前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整するための手段。
[Ｃ２１]
入力ＤＣＯ制御ワードを受け取るための手段をさらに備える、Ｃ２０に記載のＤＣＯ。
[Ｃ２２]
前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するための手段をさらに備え、ここで、前記コンデンサバンク依存境界は、前記可変容量値を調整するための手段がない場合には前記第１のコンデンサバンクの少なくとも１つのコンデンサおよび前記第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にするすることを必要とする入力ＤＣＯ制御ワード間の境界を示す、Ｃ２１に記載のＤＣＯ。
[Ｃ２３]
前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を既定の回数だけ遷移したと決定するための手段をさらに備える、Ｃ２１に記載のＤＣＯ。
[Ｃ２４]
前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を所定の時間の間繰り返し遷移したと決定するための手段をさらに備える、Ｃ２１に記載のＤＣＯ。
[Ｃ２５]
前記可変容量値を調整するための前記手段は、前記ＤＣＯの出力に対して前記補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整する、Ｃ２０に記載のＤＣＯ。
[Ｃ２６]
前記第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を変更することを試みる入力ＤＣＯ制御ワードを受け取るための手段と、
前記入力ＤＣＯ制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成するための手段と、
前記第１のバンク容量値を実質的に変更されない状態に維持するために前記第１のコンデンサバンクおよび前記第２のコンデンサバンクに前記修正制御ワードを与えるための手段と、
をさらに備える、Ｃ２５に記載のＤＣＯ。
[Ｃ２７]
１つまたは複数の命令が記憶されたプロセッサ可読記憶媒体であって、少なくとも１つのプロセッサによって実行されたときに、前記プロセッサに、
第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用して前記ＤＣＯの出力周波数を部分的に制御することと、
前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整することと、
を行わせるプロセッサ可読記憶媒体。
[Ｃ２８]
前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
入力ＤＣＯ制御ワードを受け取らせる、Ｃ２７に記載のプロセッサ可読記憶媒体。
[Ｃ２９]
前記プロセッサによって実行されたときに、前記プロセッサにさらに、
前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定させ、ここで、前記コンデンサバンク依存境界は、他の方法では前記第１のコンデンサバンクの少なくとも１つのコンデンサおよび前記第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す、Ｃ２８に記載のプロセッサ可読記憶媒体。
[Ｃ３０]
前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
前記ＤＣＯの出力に対して前記補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整させる、Ｃ２７に記載のプロセッサ可読記憶媒体。
[Ｃ３１]
前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
前記第１のバンク容量値および／または第２のバンク容量値の少なくとも一方を変更することを試みる入力ＤＣＯ制御ワードを受け取ることと、
前記入力ＤＣＯ制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成することと、
前記第１のバンク容量値を実質的に変更されない状態に維持するために前記第１のコンデンサバンクおよび前記第２のコンデンサバンクに前記修正制御ワードを与えることと、
を行わせる、Ｃ３０に記載のプロセッサ可読記憶媒体。

Claims (24)

  1. デジタル制御発振器（ＤＣＯ）であって、前記デジタル制御発振器は下記を備える、
    前記ＤＣＯの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、前記可変容量値は、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、
    前記可変コンデンサに結合される雑音低減回路、ここで、前記雑音低減回路は、前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整するように適合され、ここにおいて、前記雑音低減回路はさらに、入力ＤＣＯ制御ワードを受け取り、前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが、２つの境界依存制御ワード間を少なくとも所定の回数あるいは所定の時間の間の一方、前後に遷移したと決定するように適合される。
  2. 前記雑音低減回路はさらに、
    前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するように適合され、ここで、前記コンデンサバンク依存境界は、前記雑音低減回路がない場合には前記第１のコンデンサバンクの少なくとも１つのコンデンサおよび前記第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す、請求項１に記載のＤＣＯ。
  3. 前記雑音低減回路はさらに、
    前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を前記所定の時間の間繰り返し遷移したと決定するように適合される、請求項１に記載のＤＣＯ。
  4. インダクタと、前記可変コンデンサと固定コンデンサとを含むコンデンサタンクとをさらに備える、請求項１に記載のＤＣＯ。
  5. 前記雑音低減回路は、前記ＤＣＯの出力に対して前記補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整する、請求項１に記載のＤＣＯ。
  6. 前記雑音低減回路はさらに、
    前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を変更することを試みる前記入力ＤＣＯ制御ワードを受け取り、
    前記入力ＤＣＯ制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成し、
    前記第１のバンク容量値を実質的に変更されない状態に維持するために前記第１のコンデンサバンクおよび前記第２のコンデンサバンクに前記修正制御ワードを与えるように適合される、請求項５に記載のＤＣＯ。
  7. 前記第１のコンデンサバンクは、複数の第１のコンデンサを備え、前記第２のコンデンサバンクは複数の第２のコンデンサを備え、前記補助コンデンサバンクは複数の補助コンデンサを備える、請求項１に記載のＤＣＯ。
  8. 前記第２のコンデンサバンクの前記第２のコンデンサの各々は、容量値ＣBを有し、前記第２のコンデンサバンクの容量値は、ｎ＊ＣBに等しく、ここで、ｎは３以上の整数であり、前記第１のコンデンサバンクの前記第１のコンデンサの各々は、容量値（ｎ＋１）＊ＣBを有する、請求項７に記載のＤＣＯ。
  9. 前記補助コンデンサバンクの前記補助コンデンサの各々は、（１／ｆ）＊ＣBに等しい容量値ＣZを有し、ここで、ｆは１以上である、請求項８に記載のＤＣＯ。
  10. ｆは正の整数でもあり、前記補助コンデンサバンクは、前記第２のコンデンサバンクを備える第２のコンデンサの数にｆを乗じた値の２分の１のコンデンサを含む、請求項９に記載のＤＣＯ。
  11. デジタル制御発振器（ＤＣＯ）において使用可能な方法であって、前記方法は下記を備える、
    入力ＤＣＯワードを受け取ることと、
    第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用して前記ＤＣＯの出力周波数を部分的に制御することと、
    前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが、２つの境界依存制御ワード間を少なくとも所定の回数あるいは所定の時間の間の一方、前後に遷移したと決定することと、
    前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整すること。
  12. 前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定することをさらに備え、ここで、前記コンデンサバンク依存境界は、他の方法では前記第１のコンデンサバンクの少なくとも１つのコンデンサおよび前記第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す、請求項１１に記載の方法。
  13. 前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を前記所定の時間の間繰り返し遷移したと決定することをさらに備える、請求項１１に記載の方法。
  14. 前記ＤＣＯの出力に対して前記補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整することをさらに備える、請求項１１に記載の方法。
  15. 前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を変更することを試みる前記入力ＤＣＯ制御ワードを受け取ることと、
    前記入力ＤＣＯ制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成することと、
    前記第１のバンク容量値を実質的に変更されない状態に維持するために前記第１のコンデンサバンクおよび前記第２のコンデンサバンクに前記修正制御ワードを与えることと、
    をさらに備える、請求項１４に記載の方法。
  16. デジタル制御発振器（ＤＣＯ）であって、前記デジタル制御発振器は下記を備える、
    入力ＤＣＯ制御ワードを受け取るための手段と、
    前記ＤＣＯの出力周波数を部分的に制御する可変容量値を有する可変コンデンサ、ここで、前記可変容量値は、第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく、と、
    前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが、２つの境界依存制御ワード間を少なくとも所定の回数あるいは所定の時間の間の一方、前後に遷移したと決定するための手段と、
    前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整するための手段。
  17. 決定するための前記手段は、
    前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定するための手段を備え、ここで、前記コンデンサバンク依存境界は、前記可変容量値を調整するための前記手段がない場合には前記第１のコンデンサバンクの少なくとも１つのコンデンサおよび前記第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す、請求項１６に記載のＤＣＯ。
  18. 決定するための前記手段は、
    前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが２つの境界依存制御ワード間を前記所定の時間の間繰り返し遷移したと決定するための手段を備える、請求項１６に記載のＤＣＯ。
  19. 前記可変容量値を調整するための前記手段は、前記ＤＣＯの出力に対して前記補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整する、請求項１６に記載のＤＣＯ。
  20. 前記可変コンデンサを調整するための前記手段は、
    前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を変更することを試みる前記入力ＤＣＯ制御ワードを受け取るための手段と、
    前記入力ＤＣＯ制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成するための手段と、
    前記第１のバンク容量値を実質的に変更されない状態に維持するために前記第１のコンデンサバンクおよび前記第２のコンデンサバンクに前記修正制御ワードを与えるための手段と、
    を備える、請求項１９に記載のＤＣＯ。
  21. １つまたは複数の命令が記憶された非一時的プロセッサ可読記憶媒体であって、少なくとも１つのプロセッサによって実行されたときに、前記プロセッサに、
    入力ＤＣＯ制御ワードを受け取ることと、
    第１のコンデンサバンクによって与えられる第１のバンク容量値、第２のコンデンサバンクによって与えられる第２のバンク容量値、および補助コンデンサバンクによって与えられる補助バンク容量値に基づく可変容量値を有する可変コンデンサを使用して前記ＤＣＯの出力周波数を部分的に制御することと、
    前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードが、２つの境界依存制御ワード間を少なくとも所定の回数あるいは所定の時間の間の一方、前後に遷移したと決定することと、
    前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を実質的に変更されない状態に維持しつつ前記補助バンク容量値を調整することによって前記可変容量値を調整することと、
    を行わせる非一時的プロセッサ可読記憶媒体。
  22. 前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
    前記可変容量値を調整する前に、前記受け取られた入力ＤＣＯ制御ワードがコンデンサバンク依存境界を横切って遷移すると決定させ、ここで、前記コンデンサバンク依存境界は、他の方法では前記第１のコンデンサバンクの少なくとも１つのコンデンサおよび前記第２のコンデンサバンクの少なくとも１つのコンデンサを無効にすることまたは有効にすることを必要とする入力ＤＣＯ制御ワード間の境界を示す、請求項２１に記載の非一時的プロセッサ可読記憶媒体。
  23. 前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
    前記ＤＣＯの出力に対して前記補助コンデンサバンクの少なくとも１つの補助コンデンサを結合または切り離しする補助コンデンサ有効化信号を前記補助コンデンサバンクに与えることによって前記可変容量値を調整させる、請求項２１に記載の非一時的プロセッサ可読記憶媒体。
  24. 前記命令は、前記プロセッサによって実行されたときに、前記プロセッサにさらに、
    前記第１のバンク容量値および／または前記第２のバンク容量値の少なくとも一方を変更することを試みる前記入力ＤＣＯ制御ワードを受け取ることと、
    前記入力ＤＣＯ制御ワードから前記補助コンデンサ有効化信号に関連する対応する値を減算することによって修正制御ワードを生成することと、
    前記第１のバンク容量値を実質的に変更されない状態に維持するために前記第１のコンデンサバンクおよび前記第２のコンデンサバンクに前記修正制御ワードを与えることと、
    を行わせる、請求項２３に記載の非一時的プロセッサ可読記憶媒体。
JP2016516090A 2013-07-10 2014-07-07 デジタル制御発振器における雑音を低減させるためのデバイスおよび方法 Expired - Fee Related JP6046312B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/938,727 US9100026B2 (en) 2013-07-10 2013-07-10 Devices and methods for reducing noise in digitally controlled oscillators
US13/938,727 2013-07-10
PCT/US2014/045539 WO2015006192A1 (en) 2013-07-10 2014-07-07 Devices and methods for reducing noise in digitally controlled oscillators

Publications (2)

Publication Number Publication Date
JP2016526808A JP2016526808A (ja) 2016-09-05
JP6046312B2 true JP6046312B2 (ja) 2016-12-14

Family

ID=51263494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016516090A Expired - Fee Related JP6046312B2 (ja) 2013-07-10 2014-07-07 デジタル制御発振器における雑音を低減させるためのデバイスおよび方法

Country Status (6)

Country Link
US (1) US9100026B2 (ja)
EP (1) EP3020133A1 (ja)
JP (1) JP6046312B2 (ja)
KR (1) KR101699859B1 (ja)
CN (1) CN105453437B (ja)
WO (1) WO2015006192A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164767B2 (en) * 2013-10-18 2018-12-25 Doestek Device for generating transmission clock of sink and transmission method using generated transmission clock
EP3429087B1 (en) * 2017-07-12 2021-08-25 STMicroelectronics razvoj polprevodnikov d.o.o. Method for synchronizing an active load modulation clock within a transponder, and corresponding transponder
US10666267B2 (en) * 2017-08-29 2020-05-26 Taiwan Semiconductor Manufacturing Company Limited Segmentation superposition technique for binary error compensation

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351397A3 (en) 2001-11-27 2005-03-02 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
US7046098B2 (en) * 2001-11-27 2006-05-16 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
EP1460762B1 (en) 2003-03-18 2008-11-05 Texas Instruments Incorporated High-speed, accurate trimming for electronically trimmed VCO
JP5027472B2 (ja) 2005-11-09 2012-09-19 ルネサスエレクトロニクス株式会社 発振器およびそれを用いた情報機器
US7714665B2 (en) 2006-02-16 2010-05-11 Texas Instruments Incorporated Harmonic characterization and correction of device mismatch
US7715515B2 (en) * 2006-10-19 2010-05-11 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for reducing non-montonic regions in a digitally controlled oscillator
CN100492877C (zh) * 2007-04-06 2009-05-27 清华大学 使用背靠背串联型mos变容管的低噪声数控lc振荡器
JP2009010599A (ja) * 2007-06-27 2009-01-15 Panasonic Corp デジタル制御発振回路、周波数シンセサイザ、それを用いた無線通信機器及びその制御方法
US8044741B2 (en) 2008-01-17 2011-10-25 Texas Instruments Incorporated Systems and methods for reducing flicker noise in an oscillator
US7855610B2 (en) * 2008-05-07 2010-12-21 Qualcomm Incorporated VCO capacitor bank trimming and calibration
JP2009296375A (ja) * 2008-06-05 2009-12-17 Toshiba Corp デジタル制御発振器及びこれを用いた位相同期回路
JP2010056856A (ja) * 2008-08-28 2010-03-11 Renesas Technology Corp 半導体集積回路
JP5106330B2 (ja) 2008-09-16 2012-12-26 パナソニック株式会社 ディジタル制御発振回路、周波数シンセサイザ及び無線通信機器
US8018293B2 (en) * 2009-06-17 2011-09-13 Qualcomm Incorporated Configurable wide tuning range oscillator core
JP5010705B2 (ja) * 2010-03-25 2012-08-29 株式会社東芝 デジタル制御発振器
WO2011161860A1 (ja) * 2010-06-21 2011-12-29 パナソニック株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
WO2015006192A1 (en) 2015-01-15
US20150015343A1 (en) 2015-01-15
KR101699859B1 (ko) 2017-01-25
KR20160015406A (ko) 2016-02-12
EP3020133A1 (en) 2016-05-18
CN105453437B (zh) 2017-05-24
JP2016526808A (ja) 2016-09-05
US9100026B2 (en) 2015-08-04
CN105453437A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
US8836389B2 (en) Apparatus, system, and method for controlling temperature and power supply voltage drift in a digital phase locked loop
JP6151298B2 (ja) 供給調整されたｖｃｏアーキテクチャ
JP6046312B2 (ja) デジタル制御発振器における雑音を低減させるためのデバイスおよび方法
US20140218086A1 (en) Methods and devices for multiple-mode radio frequency synthesizers
JP4929306B2 (ja) バイアス生成回路及び電圧制御発振器
US9270289B2 (en) Monolithic signal generation for injection locking
US10637486B2 (en) Oscillating circuitry
US20130057327A1 (en) Reducing phase locked loop phase lock time
TWI517587B (zh) 積體電路、數位鎖頻迴路、及使用數位鎖頻迴路之方法
US8922253B2 (en) Hybrid phase-locked loops
JP4625849B2 (ja) 発振器制御装置
US8872558B1 (en) Hybrid phase-locked loops
WO2012030780A1 (en) Nonlinear and concurrent digital control for a highly digital phase-locked loop
KR100916641B1 (ko) 오류 보상 회로 및 이를 포함하는 광대역 주파수 합성기
JP2020178346A (ja) デジタル位相同期回路のトラッキング
JP6804347B2 (ja) 位相制御発振器
US7256630B2 (en) System and method for PLL control
US20220069830A1 (en) Digital pll circuitry
JP2012204883A (ja) アキュムレータ型フラクショナルｎ−ｐｌｌシンセサイザおよびその制御方法
JP2006238157A (ja) クロック盤の位相合わせ回路
JP2005341024A (ja) Ｐｌｌシンセサイザ
JP2015080166A (ja) 発振器、発振器の製造方法及び発振器の設定値の決定方法
JP2010118717A (ja) ジッタ発生装置
JP2011244359A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161116

R150 Certificate of patent or registration of utility model

Ref document number: 6046312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees