JP2016525766A - パーシャル・レスポンス・チャネル処理 - Google Patents

Abstract

【課題】パーシャル・レスポンス・チャネルからパターン・マッチングによってデジタル・データを復元する際の時間の短縮。【解決手段】パーシャル・レスポンス・チャネルを処理するための種々の技術が、開示される。信号のあるセグメントが、一組の信号パターンのうちの１以上と照合される。信号の後続のセグメントについては、一組の信号パターンが、変更される。【選択図】図６

Description

データ処理システムは、アナログ・データ・ソースからデジタル信号を取得する際に使用されている。

添付の図面は、種々の例を示すものであり、明細書の一部である。例示される種々の例は、例であり、特許請求の範囲を制限するものではない。全図面を通して、同一の参照符号は、類似しているが、必ずしも同一である必要はない要素を示している。
種々の例による、信号タイミング復元システムを示すブロック図である。 種々の例による、磁気テープ・データ記憶システムの例を示す概略図である。 磁気テープ上に符号化されたデータストリームの一例を示すブロック図である。 一例による、信号タイミング復元システムの状態を示す概略図である。 一例による、信号タイミング復元システムの状態を示す概略図である。 一例による、信号タイミング復元システムの状態を示す概略図である。 アナログ・データ・ソースから読み出されているデータを示す概略図である。 アナログ・データ・ソースから読み出されているデータを示す概略図である。 アナログ・データ・ソースから読み出されているデータを示す概略図である。 種々の例を実施するために行われる種々のステップを示すフロー図である。

全図面を通して、同じ部品番号は、同一、又は類似の部品を示している。

詳細な説明
特定のデータ処理システムにおいて、信号タイミング復元システムは、アナログ・データ・ソースからデジタル出力を取得する際に使用される場合がある。特定のシステムにおいて、アナログ・データ・ソースが高データ密度であることは、ピーク検出のような方法による信号タイミング復元に影響を与える。特定のシステムでは、データ密度を増加させるために、「パーシャル・レスポンス（ＰＲ）」データ・チャネルと呼ばれるデータ・チャネルが使用されている。パーシャル・レスポンス・データ・チャネルにおいて、信号は、複数の隣接データビットからの影響の線形加算を含み、各データ・ビットに対する応答は、複数ビット期間にわたる。例えば、クラス４・パーシャル・レスポンス（ＰＲ４）チャネルの場合、応答は、２ビット期間にわたる。拡張クラス４・パーシャル・レスポンス（ＥＰＲ４）チャネルの場合、応答は、３ビット期間にわたる。パーシャル・レスポンス・データ・チャネルが有する難点は、データ・ビット遷移が互いに近いため、ピーク検出のような方法によってデータビット間を区別することができない点にある。

パーシャル・レスポンス・チャネルからデジタル・データを復元する際、たとえアナログ・データ・ソースからの入力信号が理想的ではない場合であっても、入力信号の複数の理想的振幅のうちの何れがサンプリング時刻における入力信号に対応するものであるかについての決定が行われる。決定された理想的振幅は、入力信号とシステムクロックとの間の同期を獲得し、又は維持する際のフィードバックを提供するとともに、入力信号の振幅ばらつきを追跡するために、読み取りシステムの種々のコンポーネントにおいて、位相、及び／又は利得誤差項を決定する際などに使用される。

パーシャル・レスポンス・データ・チャネルのための特定のタイミング復元システムでは、誤差項を決定することが可能な元になる当該データ・チャネルにおける位相及び振幅のばらつきを追跡する処理の一部として、信号パターン・シーケンス・マッチングが使用される場合がある。パターン・シーケンス・マッチングが有する１つの問題は、高順位（順位は、応答に要するビット期間の数を示している）のパーシャル・レスポンス・チャネルほど、それによって示される、パターンを絞り込む元になる隣接ビットタイム間の一組の発生し得る遷移（アイ・ダイアグラムとして描かれることが多い）は、著しく複雑なものになる。

１つの難点は、アイ・ダイアグラムのサイズ及び複雑さが増大するにつれて、発生し得る可能性が最も高いパターン・シーケンスを特定するために要する時間が長くなる点である。１つの問題点は、もし信号タイミングが正確に復元されなかった場合、データ復元の際に、ビット位置、又は、ビット値の誤認識が生じることがある点である。

ＥＰＲ４チャネルのような高順位のパーシャル・レスポンス読み取りチャネルにおける１つの難点は、磁気テープのようなアナログ・ソースから読み出された信号は、位相及び周波数に関して比較的大きく、かつ高速な変動を有することがあり、そうした変動をハード・ディスク・ドライブのような他の記録媒体における変動との比較によって追跡することは、難しいことがある点である。典型的な問題点としては、データ密度の増加に伴うデータ復元速度の低下が挙げられ、かかるデータ復元速度の低下は、データ密度の増加の恩恵を打ち消す場合がある。１つの問題点は、もしデータ復元速度が、到来するサンプルの速度と一致せず、又は到来するサンプルの速度を超えている場合、バッファ・アンダー・フロー、及びデータ・ロスの危険性がある点である。他の問題点は、位相又は周波数の変動の特定に長い時間を要するほど、長い時間にわたってそれらが存在し、データ・チャネルに影響を与えることになる点である。

そこで、本明細書に記載される種々の例によれば、パーシャル・レスポンス・チャネルからの改善されたタイミング復元が可能なシステムが得られる場合がある。本開示の一例において、システムは、パーシャル・レスポンス・チャネルから信号を受信するための入力部と、一組の信号パターンのうちの１以上を信号のセグメントと照合するための照合ユニットと、前記信号の後続のセグメントについて、前記照合ユニットに対する、前記一組の信号パターンの当該信号パターンのうちの１以上の使用可否（Availability）を変更するためのコントローラとを含む。

本明細書に記載される種々の例の利点としては、タイミング復元を実施するときに考慮しなければならない発生し得る信号パターンの数を減らすことができる点である。信号パターンの数を減らすことの１つの利点は、考慮しなければならない探索空間が縮小される点である。探索空間が縮小されることの１つの利点は、信号を分類し、タイミングを復元するために必要な処理が少なくなり、その結果、信号を処理するための時間が短縮される点である。他の利点は、無効な信号パターンを探索空間から除外することができ、信号パターンが無効な信号パターンと一致することを、回避できる点である。他の利点は、特定の状況又は信号状況を処理するための信号パターンを、その働きが有益であると判断されたときに有効化することができ、その働きが有害であると判断されたときに無効化することができる点である。例えば、信号が、近位相である場合、及びその他無効である場合、特定のパターンが、最も強く現れる場合がある。同様に、例えば、信号が位相外れである場合、及びその他無効である場合、特定のパターンが、最も強く現れる場合がある。そのような状況では、特定のパターンが、信号の位相によって価値を有するものとなっている場合にのみ、パターンは有効化される場合がある。

他の利点は、照合のために使用可能なパターンを、発生し得る予想シーケンス中のパターンに制限しながら、アナログ・データ・ソースから読み出された信号中の特定のフィールドのような種々の要素を考慮するように、タイミング復元システムを動作中に動的にカスタマイズ又は構成することができる点である。

図１は、種々の例によるシステムを示すブロック図である。図１は、種々の例による特定の構成要素、モジュールなどを含む。ただし、異なる例では、もっと多くの、もっと少ない数の、及び／又は、他の構成要素、モジュール、構成要素／モジュールの構成などが、本明細書に記載された教示にしたがって使用される場合がある。また、本明細書に記載される種々の構成要素、モジュールなどは、１以上の電子回路、ソフトウェア・モジュール、ハードウェア・モジュール、特殊な目的のハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、埋め込みコントローラ、ハードウェアで実現された回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）など）、又はそれらの組み合わせとして実施される場合がある。

図１は、入力部２０、照合ユニット５０、及びコントローラ７０を含むシステム１０を示している。一例において、入力部２０は、パーシャル・レスポンス・チャネル４０から信号３０を受信する。一例において、信号は、時間の経過とともに入力部２０によって受信され、一連の信号セグメント３５として処理される。後続の各信号セグメントは、信号３０に沿ってセグメントの幅よりも少ないステッピング量だけ進められ、それによって現在の各セグメントが、直前のセグメントの一部を含むものとなるように構成されている。

一例において、照合ユニット５０は、一組６０の信号パターン６１ａ〜６１ｅのうちの１以上を、信号３０の現在のセグメント３５と照合する。一例において、各信号パターンは、入力部２０において信号セグメント３５中に受信されることがある予想信号パターンに対応している。信号パターンの例については、後で詳しく説明される。一例において、信号パターンは、一致する信号セグメントについての信号タイミング情報を含み、又はかかる信号タイミング情報を識別する。

一例において、コントローラ７０は、信号の後続のセグメントについて、照合ユニット５０に対する、一組６０の信号パターンの信号パターン６１ａ〜６１ｅのうちの１以上の使用可否を変更する。例えば、現在の信号セグメント３０との照合のために使用可能であった信号パターン６１ａは、１以上の後続の信号セグメントについては、無効にされ、又はその他、その影響が抑制される場合がある。

一例において、照合ユニット５０は、各セグメントが信号に沿って進められるときに、使用可能な一組６０の信号パターンに対する各セグメントの照合を試みる。

図２は、種々の例による、磁気テープ・データ記憶システムの種々の要素を示す概略図である。図２は、種々の例による特定の構成要素、モジュールなどを含む。ただし、異なる例では、より多くの、より少ない数の、及び／又は他の構成要素、モジュール、構成要素／モジュールの構成が、本明細書に記載される教示にしたがって、使用される場合がある。また、本明細書に記載される種々の構成要素、モジュールなどは、１以上の電子回路、ソフトウェア・モジュール、データ構造、符号化データ、ファイル、データストリーム、ハードウェア・モジュール、特殊な目的のハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、埋め込みコントローラ、ハードウェアで実現された回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）など）、又はそれらの組み合わせとして実施される場合がある。

図２は、例えば、リニア・テープ・オープン（ＬＴＯ）型の磁気テープ・データ記憶システムのような、磁気テープ・データ記憶システム１００を示している。一例において、磁気テープ・データ記憶システム１００は、読み出しヘッド１１０を含み、読み出しヘッド１１０は、読み出しヘッド１１０を横切って通過する磁気テープ１２０のデータ帯のデータ・トラックと整列された読み出し要素（ＬＴＯシステムの場合、磁気テープ上のサーボ・トラックを利用して整列されている）を有している。読み出しヘッド１１０は、パーシャル・レスポンス・データ・チャネルの形を有するアナログ出力３０を生成し、パーシャル・レスポンス・データ・チャネルは一般に、電気ノイズ、及び符号間干渉の影響を受ける。

一例において、パーシャル・レスポンス・データ・チャネルは、信号処理ユニット１３０によって処理され、信号を周波数応答アナログ出力３０として等化する。

一例において、読み出しヘッド１１０は、タイミング復元システム１０と通信可能に結合され、読み出しヘッド１１０のアナログ出力３０は、タイミング復元システム１０の入力部２０に接続されている。

一例において、タイミング復元システム１０は、照合ユニット５０を含む。一例において、照合ユニット５０は、入力部２０において受信されているアナログ信号に対し、移動する固定長ウィンドウを適用することで、当該アナログ信号を時間順に並べられた一連の信号サンプル３５として処理する。アナログ信号は、パーシャル・レスポンス信号であるから、各信号サンプルは、複数のビット期間にわたって延在している。一例において、照合ユニット５０は、一組６０の信号パターン６１ａ〜６１ｅを参照する。一例において、信号パターンは、データ・レポジトリ６５上に符号化される。一例において、各信号パターンには、複数ビット長のパターンについて、予想信号値及び遷移が符号化されている。例えば、ＥＰＲ−４信号のためのパターンは、照合の相手方となる理想的信号振幅、及びタイミングを表す｛０、４、０｝の形を有している場合がある。

一例において、信号サンプル３５は、照合ユニット５０により種々の信号パターンと照合される前に、スライサーを使用してサブサンプリングされ、各サブサンプルについて決定された予想ビット長、及びデジタル値に対応する複数のサブサンプルに変換される。信号サンプル中のノイズ及び符号間干渉の予想される存在は、考慮される。例えば、値｛０．１、３．２、０．２｝に対応する信号サンプルは、上に記載したパターンの例に一致する場合がある一方、値｛０．２、−３．１、３．８｝に対応する信号サンプルは、上に記載したパターンの例に一致しない場合がある。

一例において、各信号パターン６１ａ〜６１ｅには、照合ユニット５０の出力部５１に位相誤差を生成するために使用される位相誤差項６２ａ〜６２ｅが関連付けられている。一例において、この位相誤差は、位相ロック・ループ（ＰＬＬ）を調節し、磁気テープから読み出された信号の位相、及び／又は周波数の追跡を向上させるために、フィードバックされる。

一例において、位相誤差項は、信号サンプルの値のようなパラメタ、及び／又は、磁気テープ・データ記憶システム１００若しくは読み出しヘッド１１０に関連するシステム・パラメタに基づく計算を定義する場合がある。一例において、位相誤差項は、固定値であっても、一組の値の中から選択された値であってもよく、選択は、信号サンプルの属性に依存する場合がある。

一例において、信号サンプルは、複数の信号パターンと照合される場合があり、一致した各信号パターンからの位相誤差項は、出力部５１に生成される位相誤差を計算するときに考慮される。

一例においては、複数回の一致があった場合、累積位相誤差が平均化される（したがって、もし信号サンプルが３つの信号パターンと一致した場合、３つの位相誤差項の位相誤差の和を３で割って、出力部５１に出力されるべき平均位相誤差が生成される）。一例において、各信号パターンには、重みが関連付けられている場合があり、ある信号サンプルが複数の信号パターンに一致した場合、位相誤差項の重み付け平均が計算され、出力５１として出力される場合がある。

一例において、信号パターンは、ツリー構造に関連付けられている場合があり、照合ユニットは、信号サンプルを信号パターンと照合するために、ツリー構造のツリー探索を実施する場合がある。

一例において、照合ユニットは、ビタビ・デコーダ又はスライサーであり、あるいは、ビタビ・デコーダ又はスライサーを含む。他の例において、信号タイミング復元システム１０は、メモリ上に符号化され、テープ・データ記憶システム１００のプロセッサにより実行可能なコンピュータ・プログラム命令であって、上で説明したように信号サンプルを処理し、種々の信号パターンと照合するためのコンピュータ・プログラム命令を含む。一例において、プロセッサは、メモリに記憶されたコマンドを実行する半導体ベースのマイクロプロセッサである。一例において、メモリは、揮発性記憶要素（例えば、ＲＡＭモジュール）、及び不揮発性記憶要素（例えば、ハードディスク、ＲＯＭモジュールなど）のうちの何れか一方、又はそれらの組み合わせを含む。

他の例において、照合ユニットは、特定用途向け集積回路（ＡＳＩＣ）、又はフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を含む。

当然ながら、探索空間を表現したり、探索空間中を移動したりする他の方法や、位相誤差項の影響を計算する他の方法が使用される場合もある。

一例において、データ・レポジトリ６５内の各信号パターンは、照合ユニット５０により考慮される状態フラグ６３ａ〜６３ｆを符号化している。

一例において、状態フラグは、有効化又は無効化の値（例えば、１又は０）を有する場合があり、有効化の値（１）は、信号パターンが信号サンプルと一致する場合があることを示し、無効化の値（０）は、信号パターンが信号パターンと一致しない場合があることを示している。一例において、無効化の状態フラグは、照合ユニットに、信号サンプルに対する信号パターンの照合を試みることなく、信号パターンの照合を省略させる。

他の例において、状態フラグは、信号パターンが一致した場合に、その信号パターンの位相誤差項を抑制すべきであり、信号パターンの位相誤差項が、出力部５１に出力される位相誤差に影響を与えるべきでないことを示す「抑制」の値か、または、その信号パターンの位相誤差項が、出力部５１における出力位相誤差に影響を与えるべきであることを示す「有効」の値を有する場合がある。

他の例において、状態フラグは、トライステート・フラグである場合があり、各信号パターンは、「有効」（例えば、値１）；「無効」（例えば、値０）；又は「抑制」（例えば、値−１）のうちの可能な１つの状態を有している場合がある。この例では、信号パターンは、有効化され、すなわち、照合のために使用可能とされ、位相誤差に影響を与える場合もあれば、無効化され、すなわち、照合のために使用不能とされる（したがって、位相誤差計算には影響を与えない）場合もあり、又は、抑制され、すなわち、照合のためには使用可能とされるが、位相誤差の計算には影響を与えない場合もある。

一例において、タイミング復元システム１０は、信号パターンについての状態フラグを管理するためのコントローラ７０を含む。

一例において、コントローラは、照合ユニットにより処理されている現在の信号サンプルの照合に基づいて、信号パターンのうちの１以上についてフラグ状態を変更する。他の例において、コントローラは、一致した以前の信号サンプル及び／又は信号パターンに関するデータをメモリに記録し、メモリ上のデータ、及び、処理中の現在の信号サンプルに基づいて、信号パターンのうちの１以上についてフラグ状態を変更する。

一例において、信号パターン、及び／又は、信号パターンについてのフラグ状態は、ユーザプログラマブルである場合がある。一例において、信号パターン、及び／又は、信号パターンについてのフラグ状態は、タイミング復元システム１０の一部ではない本システムの種々のシステムによって、読み出し可能、及び／又は書き込み可能とされる場合がある。

一例において、コントローラは、照合ユニット５０の一部とされる。一例において、制御ロジックは、信号パターンに関するデータを用いて符号化される場合があり、照合ユニットは、照合を行うときに、信号パターンに対して、制御ロジックを実行する場合がある。例えば、信号パターンには、位相誤差の影響を定義するデータの他に、一致後に行われるべき行為（その信号パターン又は他のパターンを有効化するか、無効化するか、それとも抑制するか等）に関するデータがさらに符号化されている場合がある。

一例において、コントローラ、及び／又は状態フラグは、状態機械として実施される場合があり、状態変化は、パターンの一致に対応し、状態機械における各状態は、照合のために使用可能な種々のパターンに対応する可能な状態変化を定義している場合がある。

一例において、フラグ状態は、レジスタ、又はプログラマブル・ハードウェア・ロジック要素の値である場合がある。一例においては、各パターンについて、２つの個別の状態フラグが設けられる場合があり、１つは、そのパターンを有効化／無効化するためのものであり、もう１つは、そのパターンの位相誤差項を抑制するためのものである場合がある。

図２は、磁気テープ・データ記憶システムの読み出し手段を例として記載されているが、様々な例によれば、タイミング復元は、他の場所においても使用される場合があり、例えば、データ通信チャネルのためのレシーバ、データストリーム・シンクロナイザ、又はディスク・ドライブのための読み出し手段といった場所においても、使用される場合がある。

図３は、磁気テープ上に符号化されたデータストリームの一例を示すブロック図である。図３は、種々の例による特定の構成要素、モジュールなどを含む。ただし、異なる例では、もっと多くの、もっと少ない数の、及び／又は、他の構成要素、モジュール、構成要素／モジュールの構成などが、本明細書に記載された教示にしたがって使用される場合がある。また、本明細書に記載される種々の構成要素、モジュールなどは、１以上の電子回路、ソフトウェア・モジュール、ハードウェア・モジュール、特殊な目的のハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、埋め込みコントローラ、ハードウェアで実現された回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）など）、又はそれらの組み合わせとして実施される場合がある。

図３は、ＬＴＯフォーマットのテープのような磁気データテープ上に符号化されることがある特定のデータ・フィールドを示す、データストリームの一例を示している。

一例において、データストリーム２００は、データ・セット・セパレータ（ＤＳＳ）フィールド２１０、可変周波数発振器（ＶＦＯ）フィールド２２０、同期フィールド２３０、ヘッダ・フィールド２４０、及びデータ・フィールド２５０を含む。

一例において、これらのフィールドに関連するパターンは、信号パターンを定義するときに使用される。例えば、ＤＳＳデータは、信号中にパルスのように現れ、１２ビットの間隔を有する場合がある一方、ＶＦＯフィールドは、正弦波に似ており、４ビットの周期を有する場合がある。

一例において、信号パターン、及び、コントローラ７０による照合のために使用可能な信号パターンの選択は、データストリームの変動に関する予想される性質を考慮して行われる場合がある。例えば、パターンのある１つのサブセットによれば、豊富なスペクトルのデータを含むデータストリームのための最も強力な位相検出器が得られるのではなく、例えば２Ｔのような規則的トーンを含むデータストリームのための最も強力な位相検出器が得られる場合がある。

一例において、使用可能パターンの別のサブセットは、データストリーム中の期待される各フォーマット・フィールドにしたがって設定される場合がある。例えば、使用可能パターンのスーパーセットは、｛ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ｝によって表されるかもしれない。コントローラ７０は、ＶＦＯフィールド（２Ｔトーン）が予想される場合、パターン｛ａ、ｂ、ｃ｝の使用を許可（有効化）するように構成される場合があり、他のフォーマット・フィールドが予想される場合、パターン｛ｃ、ｄ、ｅ、ｆ、ｇ｝の使用を許可（有効化）するように構成される場合がある。

一例において、レポジトリ７２には、信号パターンの予想シーケンスに関するデータが符号化されている場合があり、コントローラ７０は、レポジトリ内の信号パターンの予想シーケンスを信号のセグメントから決定し、決定された信号パターンの予想シーケンスにしたがって、一組の信号パターンの当該信号パターンのうちの１以上の使用可否を変更する場合がある。

図４ａ〜図４ｃは、種々の例による信号タイミング復元システムの種々の状態を示す概略図であり、図５ａ〜図５ｃは、アナログ・データ・ソースから読み出されているデータを示す概略図である。図４ａ〜図４ｃ、及び図５ａ〜図５ｃの説明では、文脈的例を提供するために、図３が参照される場合がある。ただし、実施形態は、それらの例に限定されない。

図４ａ〜図４ｃ及び図５ａ〜図５ｃは、種々の例による特定の構成要素、モジュールなどを含む。ただし、異なる例では、もっと多くの、もっと少ない数の、及び／又は、他の構成要素、モジュール、構成要素／モジュールの構成などが、本明細書に記載された教示にしたがって使用される場合がある。また、本明細書に記載される種々の構成要素、モジュールなどは、１以上の電子回路、ソフトウェア・モジュール、ハードウェア・モジュール、特殊な目的のハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、埋め込みコントローラ、ハードウェアで実現された回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）など）、又はそれらの組み合わせとして実施される場合がある。

図４ａは、一組６０の信号パターン６１ａ〜６１ｅを有する信号タイミング復元システム１０を示しており、信号パターン６１ａ〜６１ｅは、対応する位相誤差項６２ａ〜６２ｅ、有効／無効状態フラグ６３ａ〜６３ｅ、及び抑制状態フラグ６４ａ〜６４ｅを有している。図４ａでは、全ての状態フラグが、有効化された状態で示されている。すなわち、各パターンは、入力部２０において受信された信号３０との照合のために使用可能であり、一致が発生した場合、そのパターンについての誤差項は、出力部５１に生成される出力に影響を与える場合がある。

図５ａは、入力部２０において受信されている信号３０と、当該信号の検討対象である第１のウィンドウ位置３５ａとを示している。種々の信号パターンが次々と検討され、全ての有効／無効状態フラグ６３ａ〜６３ｅが有効状態に設定されているため、全ての信号パターンが検討される。この例では、第１のウィンドウ位置３５ａにおける信号の属性が、偶然、第１の信号パターン６１ａと一致している。そのため、信号タイミング復元システム１０は、対応する位相誤差項６２ａから位相誤差を計算し、それを出力部５１に出力する。

コントローラ７０は、実行される照合を監視している。コントローラは、第１の信号パターン６１ａとの一致を検出すると、状態テーブル７１を相互参照する。状態テーブル７１には、特定の一致が発生したときに設定されるべき状態フラグの状態を指定するパターン・マスクが符号化されている。この例では、状態テーブルは、第１の信号パターン６１ａ、及び第３の信号パターン６１ｃについて、有効／無効フラグを無効に設定すべきことを指定している。したがって、コントローラ７０は、図４ｂに示されているように、状態フラグ６３ａ、６３ｃをそれぞれ更新する。

図５ｂに示されているように、ウィンドウは、信号に沿って、第２のウィンドウ位置３５ｂまで進められる。この場合も、種々の信号パターンが次々と検討されるが、有効／無効状態フラグ６３ａ及び６３ｃが無効に設定されているため、対応する信号パターンについての検討は、省略される。この例では、第２のウィンドウ位置３５ｂにおける信号の属性が、偶然、第２の信号パターン６１ｂと最後の信号パターン６１ｅの両方に一致している。そのため、信号タイミング復元システム１０は、対応する位相誤差項６２ｂ及び６２ｅから位相誤差を計算し、それらの和の平均を出力部５１に出力する。

例示のために、一例において、パターン６１ｂとの一致、及びパターン６１ｅとの一致の組み合わせは、強い位相外れ信号を示すことが分かっている場合がある。この状況では、コントローラ７０は、状態テーブルを相互参照し、パターン６１ａとの一致の後に続くパターン６１ｂ及び６１ｅとの一致に対応するパターン・マスクを取得する。このマスクには、例えば、第１の信号パターン６１ａ、第３の信号パターン６１ｃ、及び第４の信号パターン６１ｄを有効化すべきこと；第２の信号パターン６１ｂを無効化すべきこと；及び第３の信号パターン６１ｃによる位相誤差への影響を抑制すべきことが指定されている。そのため、コントローラ７０は、図４ｃに示される状態となるように、状態フラグを更新する。

図５ｃに示されているように、ウィンドウは、信号に沿って、第３のウィンドウ位置３５ｃまで再び進められる。この場合も、種々の信号パターンが次々と検討される。ただし、第２のパターンの有効／無効フラグが無効に設定されているため、第２の信号パターンについての検討は省略され、他のパターンは全て検討される。もし第３の信号パターン６１ｃとの一致が発生した場合、第３の信号パターン６１ｃの位相誤差項フラグは無効に設定されているため、第３の信号パターン６１ｃの位相誤差項による位相誤差への影響は発生せず、したがって、この計算は省略される。

図６は、種々の例を実施するために行われる種々のステップを示すフロー図である。図６の説明では、文脈的例を提供するために、図１、図２、図３、図４ａ〜図４ｃ、及び図５ａ〜図５ｃが参照される場合がある。ただし、実施形態は、それらの例に限定されない。

図６は、種々の例を実施するために行われる種々のステップを示すフロー図である。ブロック３００では、一組の信号パターンの各信号パターンについて、デフォルト初期状態が設定され、デフォルト初期状態によって、一組の信号パターンのうちの少なくともサブセットが有効化される。ブロック３１０では、受信されているデータストリーム上で、ウィンドウが初期位置まで移動される。ブロック３２０では、このウィンドウ位置に対応するデータストリームのセグメントが、有効化された信号パターンと照合される。ブロック３３０では、一致した各信号パターンに関連付けられた位相誤差計算項を使用して、位相誤差が計算される。

ブロック３４０へ進み、一致したパターンに基づいて、一組の信号パターンのうちの１以上を有効化すべきか、それとも無効化すべきかが判定され、また、もし何らかの状態変更が必要であると判定された場合、ブロック３５０において、状態は変更される。

ブロック３６０へ進み、ウィンドウは、データストリームに沿って、１ステップだけ（一例において、ステップサイズは、前回検討されたデータストリームの部分が依然としてウィンドウ内に収まるようなサイズである）前方に進められ、ブロック３７０において、データストリームの終端に到達したか否かが判定される。もしデータストリームの終端に到達していない場合、方法は、ブロック３２０へ進む。

照合ユニット及びコントローラに関して記載した機能及び動作は、例えば、プロセッサにより実行される命令を含むコンピュータ読取可能記憶媒体として実施され、メモリに記憶される場合がある。プロセッサは、コンピュータ／プロセッサベースのシステム若しくはＡＳＩＣ（特定用途向け集積回路）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、コンピュータ、または、メモリに記憶された命令若しくはロジックをフェッチ若しくは取得し、そこに格納された前記命令若しくはロジックを実行することが可能な他のシステムのような、任意の命令実行システムを一般に表している場合がある。

開示した種々の例及び実施形態の範囲から外れることなく、開示した種々の例及び実施形態に対し、様々な変更を加えることができる。したがって、本明細書に記載した種々の実例及び例は、例示的なものと解釈されるべきであり、制限の意味で解釈されるべきではない。

Claims (15)

1. パーシャル・レスポンス・チャネルを処理するためのシステムであって、
   パーシャル・レスポンス・チャネルから信号を受信するための入力部と、
   一組の信号パターンのうちの１以上の使用可能なものを前記信号のセグメントと照合するための照合ユニットと、
   前記信号の後続のセグメントについて、前記照合ユニットに対する、前記一組の信号パターンの当該信号パターンのうちの１以上の使用可否を変更するためのコントローラと
   を含むシステム。
2. 前記一組の信号パターンの各々に関する使用可否データが符号化されたメモリをさらに含み、前記コントローラは、前記メモリに書き込み、前記信号パターンのうちの前記１以上に関する使用可否データを変更するためのコンピュータ・プログラム・コードを実行するためのプロセッサを含む、請求項１に記載のシステム。
3. 前記照合ユニットは、前記メモリに接続され、前記使用可否データを読み出し、前記一組の信号パターンのうちの使用可能なものを決定する、請求項２に記載のシステム。
4. 出力部、及びプロセッサをさらに含み、各信号パターンが位相誤差項を有し、前記プロセッサは、一致した各信号パターンの位相誤差項から位相誤差を計算し、計算された位相誤差を前記出力部に出力するためのコンピュータ・プログラム・コードを実行する、請求項１に記載のシステム。
5. 前記プロセッサは、複数の信号パターンが前記信号の前記セグメントと一致したときに、一致した各信号パターンについての前記位相誤差項からの、計算された前記位相誤差に対する影響を判定するためのコンピュータ・プログラム・コードをさらに実行する、請求項４に記載のシステム。
6. 各信号パターンの前記位相誤差項について有効状態又は無効状態が符号化されたメモリをさらに含み、前記プロセッサは、一致した各信号パターンの位相誤差項を前記メモリから読み出し、有効状態を有していない位相誤差項についての、計算された前記位相誤差に対する影響を抑制するためのコンピュータ・プログラム・コードをさらに実行する、請求項５に記載のシステム。
7. 信号パターンの予測シーケンスに関するデータが符号化されたレポジトリをさらに含み、前記コントローラは、前記レポジトリ内の信号パターンの予測シーケンスを前記信号の前記セグメントから決定するためのコンピュータ・プログラム・コードを実行するとともに、決定された前記信号パターンの予測シーケンスにしたがって、前記信号の後続のセグメントについて、前記照合ユニットに対する、前記一組の信号パターンの当該信号パターンのうちの１以上の使用可否を変更するためのコンピュータ・プログラム・コードを実行するプロセッサを含む、請求項１に記載のシステム。
8. パーシャル・レスポンス・チャネル信号を処理するための命令を含む非一時的コンピュータ読取可能記憶媒体であって、前記命令が、プロセッサにより実行されたときに、前記プロセッサに、
   前記パーシャル・レスポンス・チャネル信号のサンプルを、照合の相手方となるタイミング及び信号振幅が各信号パターンに符号化されている一組の信号パターンのうちの１以上の信号パターンと照合させ、
   前記信号の後続のサンプルについて、前記一組の信号パターンを変更させる、非一時的コンピュータ読取可能記憶媒体。
9. プロセッサにより実行されたときに、前記プロセッサに、一致した各信号パターンについて、前記信号サンプルから、位相誤差を計算させる命令
   をさらに含む、請求項８に記載の非一時的コンピュータ読取可能記憶媒体。
10. プロセッサにより実行されたときに、前記プロセッサに、一致した信号パターンに関連付けられた位相誤差項から、前記位相誤差を計算させる命令
    をさらに含む、請求項９に記載の非一時的コンピュータ読取可能記憶媒体。
11. 各信号パターンには、当該信号パターンに関連付けられた位相誤差項についての有効状態又は無効状態が符号化され、前記非一時的コンピュータ読取可能記憶媒体は、プロセッサにより実行されたときに、前記プロセッサに、一致した各信号パターンの前記位相誤差項について符号化された前記有効状態又は無効状態を判定させ、無効状態を有している位相誤差項については、前記位相誤差の計算を省略させる命令をさらに含む、請求項１０に記載の非一時的コンピュータ読取可能記憶媒体。
12. プロセッサにより実行されたときに、前記プロセッサに、現在一致している信号パターン又は複数の信号パターンにより表される信号の後に続くと予測される信号を表す信号パターンを含むように、前記一組の信号パターンを変更させる命令をさらに含む、請求項８に記載の非一時的コンピュータ読取可能記憶媒体。
13. プロセッサにより実行されたときに、前記プロセッサに、現在一致している信号パターン又は複数の信号パターン及び複数の以前に一致した信号パターンにより表される信号シーケンスの後に続くと予測される信号を表す信号パターンを含むように、前記一組の信号パターンを変更させる命令をさらに含む、請求項８に記載の非一時的コンピュータ読取可能記憶媒体。
14. パーシャル・レスポンス・チャネルを処理する方法であって、
    i）ウィンドウを使用して、前記パーシャル・レスポンス・チャネルのサンプルを取得するステップと、
    ii）前記サンプルを一組の信号パターンのうちの１以上の信号パターンと照合し、前記サンプルを、一致した１以上の信号パターンに対応するデータ・タイプとして分類するステップと、
    iii）前記一組の信号パターンを変更するステップと、
    iv）前記ウィンドウを前記パーシャル・レスポンス・チャネルに沿って前進させ、別のサンプルを取得するステップと、
    v）前記ウィンドウが前記パーシャル・レスポンス・チャネルの終端に到達するまで、ii）、iii）及びiv）を順番に繰り返すステップと
    を含む方法。
15. ステップii）は、一致した各信号パターンから位相誤差を計算することをさらに含む、請求項１４に記載の方法。

Images