JP2016516332A - 高保持電圧のクランプ - Google Patents
高保持電圧のクランプ Download PDFInfo
- Publication number
- JP2016516332A JP2016516332A JP2015562254A JP2015562254A JP2016516332A JP 2016516332 A JP2016516332 A JP 2016516332A JP 2015562254 A JP2015562254 A JP 2015562254A JP 2015562254 A JP2015562254 A JP 2015562254A JP 2016516332 A JP2016516332 A JP 2016516332A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- node
- protection device
- esd
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 230000001960 triggered effect Effects 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 39
- 239000002184 metal Substances 0.000 description 11
- 238000001514 detection method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 230000002980 postoperative effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
1.ESDクランプ、保持電圧調整回路、及び接続装置を備える静電気放電(ESD)保護装置。
2.高レベルのラッチアップ(LU)頑健さ及び電気的オーバーストレス(EOS)を維持するように更に構成された実施形態1に記載のESD保護装置。
3.ESD保護装置は、第1ノードと第2ノードとの間に結合される、実施形態1又は2に記載のESD保護装置。
4.ESDクランプは、第1アノード、第1カソード、第1制御タップ及び第2制御タップを含む、実施形態1〜3のいずれかに記載のESD保護装置。
5.保持電圧調整回路は、第2アノード、第2カソード、及び第1制御ノードを含む、実施形態1〜4のいずれかに記載のESD保護装置。
6.接続装置は、第2制御タップと第1制御ノードとの間に結合される、実施形態5に記載のESD保護装置。
7.第1アノードは、第1ノードに結合される、実施形態6に記載のESD保護装置。
8.第2アノードは、第1制御タップに結合される、実施形態6又は7に記載のESD保護装置。
9.第2カソードは、第2ノードに結合される、実施形態6〜8のいずれかに記載のESD保護装置。
10.第1カソードは、第2ノードに結合される、実施形態6〜9のいずれかに記載のESD保護装置。
11.第1カソードは、第2制御タップに結合される実施形態6〜9のいずれかに記載のESD保護装置。
12.単一ノードが第1カソード及び第2制御タップの両方を形成するように、第1カソードは、第2制御タップと同じである、実施形態11に記載のESD保護装置。
13.第1カソードは、第2ノードに結合される、実施形態6に記載のESD保護装置。
14.第2カソードは、第1制御タップに結合される、実施形態6又は13に記載のESD保護装置。
15.第2アノードは、第1ノードに結合される、実施形態6、13又は14に記載のESD保護装置。
16.第1アノードは、第1ノードに結合される、実施形態6、13〜15のいずれかに記載のESD保護装置。
17.第1アノードは、第2制御タップに結合される、実施形態6、13〜15のいずれかに記載のESD保護装置。
18.単一のノードが第1アノード及び第2制御タップの両方を形成するように、第1アノードは第2制御タップと同じである、実施形態17に記載のESD保護装置。
19.第2の保持電圧調整回路を更に備える実施形態1〜18のいずれかに記載のESD保護装置。
20.第2の保持電圧調整回路は、第3アノード、第3カソード及び第2制御ノードを含む、実施形態19に記載のESD保護装置。
21.第2接続回路を更に備える実施形態1〜20のいずれかに記載のESD保護装置。
22.ESDクランプは、第3制御タップ及び第4制御タップを更に含む、実施形態21に記載のESD保護装置。
23.第2接続回路は、第2制御ノードと第4制御タップとの間に結合される、実施形態22に記載のESD保護装置。
24.第3アノードは、第3制御タップに結合される、実施形態20〜23のいずれかに記載のESD保護装置。
25.第3アノードは、第1ノードに結合される、実施形態20〜23のいずれかに記載のESD保護装置。
26.第3カソードは、第2ノードに結合される、実施形態20〜23のいずれかに記載のESD保護装置。
27.第3カソードは、第3制御タップに結合される、実施形態20〜23、25のいずれかに記載のESD保護装置。
28.第1トリガー装置を更に備える、実施形態1〜27のいずれかに記載のESD保護装置。
29.第2トリガー装置を更に備える、実施形態1〜28のいずれかに記載のESD保護装置。
30.第3トリガー装置を更に備える、実施形態1〜29のいずれかに記載のESD保護装置。
31.ESDクランプは、第1トリガータップを含む、実施形態1〜30のいずれかに記載のESD保護装置。
32.ESDクランプは、第2トリガータップを含む、実施形態1〜31のいずれかに記載のESD保護装置。
33.第1トリガー装置は、第1ノードと第1トリガータップとの間に結合される、実施形態31又は32に記載のESD保護装置。
34.第2トリガー装置は、第2ノードと第2トリガータップとの間に結合される、実施形態31〜33のいずれかに記載のESD保護装置。
35.第3トリガー装置は、第1トリガータップと第2トリガータップとの間に結合される、実施形態32〜34のいずれかに記載のESD保護装置。
36.第1キープオフ装置を更に備える、実施形態1〜35のいずれかに記載のESD保護装置。
37.保持電圧調整回路は、付加的なトリガー制御ノードを含む、実施形態35に記載のESD保護装置。
38.第1キープオフ装置は、第1ノードと付加的なトリガー制御ノードとの間に結合される、実施形態37に記載のESD保護装置。
39.第1キープオフ装置は、第2ノードと付加的なトリガー制御ノードとの間に結合される、実施形態37に記載のESD保護装置。
40.第2キープオフ装置を更に備える、実施形態1〜39のいずれかに記載のESD保護装置。
41.第2キープオフ装置は、第2ノードと第1制御タップとの間に結合される、実施形態40に記載のESD保護装置。
42.第2キープオフ装置は、第1ノードと第1制御タップとの間に結合される、実施形態40に記載のESD保護装置。
43.ESDクランプは、第1のシリコン制御整流器(SCR)を含み、この第1のSCRは、第1アノードとして働く第1のSCRアノードと、第1カソードとして働く第1のSCRカソードと、第1制御タップとして働く第1のSCR制御タップと、第2制御タップとして働く第2のSCR制御タップとを含む、実施形態4〜42のいずれかに記載のESD保護装置。
44.第1のSCRは、第1のNPNトランジスタ及び第1のPNPトランジスタを含む、実施形態43に記載のESD保護装置。
45.第1のSCR制御タップは、第1のNPNトランジスタのエミッタに結合され、そして第2のSCR制御タップは、第1のNPNトランジスタのベースに結合される、実施形態44に記載のESD保護装置。
46.第1のSCR制御タップは、第1のPNPトランジスタのエミッタに結合され、そして第2のSCR制御タップは、第1のPNPトランジスタのベースに結合される、実施形態44に記載のESD保護装置。
47.第1のSCRは、更に、第1のPNPトランジスタのエミッタと第1のNPNトランジスタのコレクタとの間に結合された第1抵抗を含む、実施形態44〜46のいずれかに記載のESD保護装置。
48.第1のSCRは、更に、第1のPNPトランジスタのコレクタと第1のNPNトランジスタのエミッタとの間に結合された第2抵抗を含む、実施形態44〜47のいずれかに記載のESD保護装置。
49.第1のSCRは、更に、第1のPNPトランジスタのベースと保持電圧調整回路との間に結合された抵抗を含む、実施形態44〜48のいずれかに記載のESD保護装置。
50.第1のSCRは、更に、第1のNPNトランジスタのベースと第2ノードとの間に結合された抵抗を含む、実施形態44〜49のいずれかに記載のESD保護装置。
51.第1のSCRは、更に、第1のPNPトランジスタのベースと保持電圧調整回路との間に結合された抵抗を含む、実施形態44〜48のいずれかに記載のESD保護装置。
52.第1のSCRは、更に、第1のPNPトランジスタのベースと第1ノードとの間に結合された抵抗を含む、実施形態44〜48、51のいずれかに記載のESD保護装置。
53.ESDクランプは、更に、第1のNPNトランジスタのエミッタから第2制御タップへの少なくとも1つの順方向結合ダイオードを含む、実施形態44〜52のいずれかに記載のESD保護装置。
54.ESDクランプは、更に、第2制御タップから第1のPNPトランジスタのエミッタへの少なくとも1つの順方向結合ダイオードを含む、実施形態44〜52のいずれかに記載のESD保護装置。
55.ESDクランプは、更に、第2制御タップから第1カソードへの少なくとも1つの順方向結合ダイオードを含む、実施形態44〜54のいずれかに記載のESD保護装置。
56.第1カソードは、保持電圧調整回路として働くMOS装置のバルクに結合される、実施形態55に記載のESD保護装置。
57.ESDクランプは、NPNトランジスタを含み、NPNトランジスタのコレクタは、第1アノードとして働き、NPNトランジスタのエミッタは、第1カソードとして働き、第1カソードは、第2制御タップと同じであって、単一のノードが第1カソード及び第2制御タップの両方を形成するようにし、NPNトランジスタのベースは、第1制御タップとして働き、そしてベースとエミッタとの間に抵抗が結合される、実施形態4〜42のいずれかに記載のESD保護装置。
58.ESDクランプは、PNPトランジスタを含み、PNPトランジスタのコレクタは、第1カソードとして働き、PNPトランジスタのエミッタは、第1アノードとして働き、第1アノードは、第2制御タップと同じであって、単一のノードが第1カソード及び第2制御タップの両方を形成するようにし、PNPトランジスタのベースは、第1制御タップとして働き、そしてベースとエミッタとの間に抵抗が結合される、実施形態4〜42のいずれかに記載のESD保護装置。
59.接続回路は、少なくとも1つのダイオードを含む、実施形態1〜58のいずれかに記載のESD保護装置。
60.接続回路は、少なくとも1つのダイオード結合MOS装置を含む、実施形態1〜59のいずれかに記載のESD保護装置。
61.接続回路は、それにまたがる電圧を降下させるのに適した素子を含む、実施形態1〜59のいずれかに記載のESD保護装置。
62.接続回路は、短絡又は金属接続である、実施形態1〜58のいずれかに記載のESD保護装置。
63.第2接続回路は、少なくとも1つのダイオードを含む、実施形態21〜62のいずれかに記載のESD保護装置。
64.第2接続回路は、少なくとも1つのダイオード結合MOS装置を含む、実施形態21〜63のいずれかに記載のESD保護装置。
65.第2接続回路は、それにまたがる電圧を降下させるのに適した素子を含む、実施形態21〜64のいずれかに記載のESD保護装置。
66.第2接続回路は、短絡又は金属接続である、実施形態21〜62のいずれかに記載のESD保護装置。
67.保持電圧調整回路は、第2のSCRを含み、この第2のSCRは、第2アノードとして働く第2のSCRアノードと、第2カソードとして働く第2のSCRカソードと、第1制御ノードとして働く第2のSCR制御ノードとを含む、実施形態1〜66のいずれかに記載のESD保護装置。
68.第2のSCRは、第2のNPNトランジスタ及び第2のPNPトランジスタを含む、実施形態67に記載のESD保護装置。
69.第2のSCRの制御ノードは、第2のNPNトランジスタのベースに結合される、実施形態68に記載のESD保護装置。
70.第2のSCRの制御ノードは、第2のPNPトランジスタのベースに結合される、実施形態68に記載のESD保護装置。
71.第2のSCRは、更に、第2のPNPトランジスタのエミッタと第2のNPNトランジスタのコレクタとの間に結合された第3抵抗を含む、実施形態68〜70のいずれかに記載のESD保護装置。
72.第2のSCRは、更に、第2のPNPトランジスタのコレクタと第2のNPNトランジスタのエミッタとの間に結合された第4抵抗を含む、実施形態68〜71のいずれかに記載のESD保護装置。
73.第2の保持電圧調整回路は、第3のSCRを含み、この第3のSCRは、第3アノードとして働く第3のSCRのアノードと、第3カソードとして働く第3のSCRのカソードと、第2制御ノードとして働く第3のSCRの制御ノードとを含む、実施形態19〜72のいずれかに記載のESD保護装置。
74.第3のSCRは、第3のNPNトランジスタ及び第3のPNPトランジスタを含む、実施形態73に記載のESD保護装置。
75.第3のSCRの制御ノードは、第3のNPNトランジスタのベースに結合される、実施形態74に記載のESD保護装置。
76.第3のSCRの制御ノードは、第3のPNPトランジスタのベースに結合される、実施形態74に記載のESD保護装置。
77.第3のSCRは、更に、第3のPNPトランジスタのエミッタと第3のNPNトランジスタのコレクタとの間に結合された第5抵抗を含む、実施形態74〜76のいずれかに記載のESD保護装置。
78.第3のSCRは、更に、第3のPNPトランジスタのコレクタと第3のNPNトランジスタのエミッタとの間に結合された第6抵抗を含む、実施形態74〜77のいずれかに記載のESD保護装置。
79.保持電圧調整回路は、NMOSトランジスタを含み、該NMOSトランジスタのゲートは、第1制御ノードとして働き、該NMOSトランジスタのソースは、第2カソードとして働き、そして該NMOSトランジスタのドレインは、第2アノードとして働く、実施形態1〜66のいずれかに記載のESD保護装置。
80.保持電圧調整回路は、PMOSトランジスタを含み、該NMOSトランジスタのゲートは、第1制御ノードとして働き、該PMOSトランジスタのソースは、第2アノードとして働き、そして該PMOSトランジスタのドレインは、第2カソードとして働く、実施形態1〜66のいずれかに記載のESD保護装置。
81.保持電圧調整回路は、NPNトランジスタを含み、該NPNトランジスタのベースは、第1制御ノードとして働き、該NPNトランジスタのコレクタは、第2アノードとして働き、そして該NPNトランジスタのエミッタは、第2カソードとして働く、実施形態1〜66のいずれかに記載のESD保護装置。
82.保持電圧調整回路は、PNPトランジスタを含み、該PNPトランジスタのベースは、第1制御ノードとして働き、該PNPトランジスタのエミッタは、第2アノードとして働き、そして該PNPトランジスタのコレクタは、第2カソードとして働く、実施形態1〜66のいずれかに記載のESD保護装置。
83.保持電圧調整回路は、更に、付加的なトリガー制御ノードを含み、該付加的なトリガー制御ノードは、第1のPNPトランジスタのベースに結合され、そして第2アノードは、第1のNPNトランジスタのベースに結合される、実施形態44〜66のいずれかに記載のESD保護装置。
84.保持電圧調整回路は、2つのMOS装置を含み、該MOS装置のゲートは、互いに結合されると共に、第1制御ノードに結合され、これら2つのMOS装置のうちの第1のMOS装置のドレインは、第2アノードに結合され、そしてこれら2つのMOS装置のうちの第2のMOS装置のドレインは、付加的なトリガー制御ノードに結合される、実施形態83に記載のESD保護装置。
85.保持電圧調整回路は、第2のSCRを含み、該第2のSCRは、NPN及びPNPトランジスタを含み、そのNPNトランジスタは、2つのコレクタを含み、そのPNPトランジスタのエミッタは、第2アノードに結合され、そしてNPNトランジスタの2つのコレクタのうちの第2コレクタは、付加的なトリガー制御ノードに結合される、実施形態83に記載のESD保護装置。
86.保持電圧調整回路は、更に、付加的なトリガー制御ノードを含み、該付加的なトリガー制御ノードは、第1のNPNトランジスタのベースに結合され、そして第2カソードは、第1のPNPトランジスタのベースに結合される、実施形態44〜66のいずれかに記載のESD保護装置。
87.保持電圧調整回路は、2つのMOS装置を含み、該MOS装置のゲートは、互いに結合されると共に、第1制御ノードに結合され、これら2つのMOS装置のうちの第1のMOS装置のドレインは、第2カソードに結合され、そしてこれら2つのMOS装置のうちの第2のMOS装置のドレインは、付加的なトリガー制御ノードに結合される、実施形態86に記載のESD保護装置。
88.保持電圧調整回路は、第2のSCRを含み、該第2のSCRは、NPN及びPNPトランジスタを含み、そのPNPトランジスタは、2つのコレクタを含み、そのNPNトランジスタのエミッタは、第2カソードに結合され、そしてPNPトランジスタの2つのコレクタのうちの第2コレクタは、付加的なトリガー制御ノードに結合される、実施形態86に記載のESD保護装置。
89.第1キープオフ装置は、MOS装置を含む、実施形態36〜88のいずれかに記載のESD保護装置。
90.第2キープオフ装置は、MOS装置を含む、実施形態40〜89のいずれかに記載のESD保護装置。
91.第1トリガー装置は、一連の1つ以上の逆方向バイアスダイオード、及び/又は一連の1つ以上の逆方向バイアスダイオードによりトリガーされるMOS装置のいずれかである、実施形態28〜91のいずれかに記載のESD保護装置。
92.第2トリガー装置は、一連の1つ以上の逆方向バイアスダイオード、及び/又は一連の1つ以上の逆方向バイアスダイオードによりトリガーされるMOS装置のいずれかである、実施形態29〜91のいずれかに記載のESD保護装置。
93.第3トリガー装置は、一連の1つ以上の逆方向バイアスダイオード、及び/又は一連の1つ以上の逆方向バイアスダイオードによりトリガーされるMOS装置のいずれかである、実施形態30〜91のいずれかに記載のESD保護装置。
94.ESDクランプは、弱いドープのP領域、該弱いドープのP領域内に形成された弱いドープのN領域、該弱いドープのN領域内に形成されて第2トリガータップとして働く第1の強いドープのN領域、弱いドープのN領域内に形成されて第1のPNPトランジスタのエミッタとして働く第2の強いドープのP領域、弱いドープのP領域内に形成されて第1制御タップとして働く第3の強いドープのP領域、弱いドープのP領域内に形成されて第1のNPNトランジスタのエミッタとして働く第4の強いドープのN領域、及び弱いドープのP領域内に形成されて第1のトリガータップとして働く第5の強いドープのP領域を含む、実施形態32〜93のいずれかに記載のESD保護装置。
95.ESDクランプは、更に、弱いドープのN領域と弱いドープのP領域との間の接合に重畳する内部トリガー領域を含む、実施形態94に記載のESD保護装置。
96.ESDクランプは、弱いドープのP領域、該弱いドープのP領域内に形成された弱いドープのN領域、該弱いドープのN領域内に形成されて第2トリガータップとして働く第1の強いドープのN領域、弱いドープのN領域内に形成されて第1のPNPトランジスタのエミッタとして働く第2の強いドープのP領域、弱いドープのN領域内に形成されて第1制御タップとして働く第3の強いドープのN領域、弱いドープのP領域内に形成されて第1のNPNトランジスタのエミッタとして働く第4の強いドープのN領域、及び弱いドープのP領域内に形成されて第1のトリガータップとして働く第5の強いドープのP領域を含む、実施形態32〜93のいずれかに記載のESD保護装置。
97.ESDクランプは、更に、弱いドープのN領域と弱いドープのP領域との間の接合に重畳する内部トリガー領域を含む、実施形態96に記載のESD保護装置。
98.ESDクランプの周りに第1リングが形成される、実施形態94〜97のいずれかに記載のESD保護装置。
99.ESDクランプ及び/又は第1リングの下に第1の埋設領域が形成される、実施形態98に記載のESD保護装置。
100.第1リング及び第1埋設領域は、ESDクランプを分離するように働く、実施形態99に記載のESD保護装置。
101.第1リング内に第2リングが形成される、実施形態100に記載のESD保護装置。
102.ESDクランプ及び/又は第2リングの下に第2の埋設領域が形成され、第1の埋設領域は、その第2の埋設領域の下にある、実施形態100に記載のESD保護装置。
103.第1リング及び第1の埋設領域は、Nドープ領域である、実施形態99又は100に記載のESD保護装置。
104.第2リング及び第2の埋設領域は、Pドープ領域である、実施形態102又は103に記載のESD保護装置。
105.第1リング及び第1の埋設領域は、Pドープ領域である、実施形態99又は100に記載のESD保護装置。
106.第2リング及び第2の埋設領域は、Nドープ領域である、実施形態102又は103に記載のESD保護装置。
Claims (36)
- 第1ノードと第2ノードとの間に結合された静電気放電(ESD)保護装置において、
第1アノード、第1カソード及び第1制御タップを含み、第1アノードが第1ノードに結合されたESDクランプと;
第2アノード、第2カソード及び第1制御ノードを含み、第2アノードが第1制御タップに結合され、且つ第2カソードが第2ノードに結合される保持電圧調整回路と;
前記第1カソードと第1制御ノードとの間に結合される接続回路と;
を備え、ESD事象の間にトリガーされて、前記第1ノードと第2ノードとの間の回路を保護するように構成されるESD保護装置。 - 前記ESDクランプは、第1のシリコン制御整流器(SCR)を含み、該第1のSCRは、第1のPNPトランジスタ及び第1のNPNトランジスタを含み、第1のSCRは、更に、ESDクランプの第1アノードとして働く第1のSCRのアノード、ESDクランプの第1カソードとして働く第1のSCRのカソード、及びESDクランプの第1制御タップとして働く第1のSCRの制御タップを含み、該第1のSCRの制御タップは、前記第1のNPNトランジスタのベースに結合される、請求項1に記載のESD保護装置。
- 前記接続回路は、少なくとも1つのダイオードを含む、請求項2に記載のESD保護装置。
- 前記ESD保護装置は、更に、第1トリガー装置を含み、前記ESDクランプは、更に、第1トリガータップを含み、該第1トリガータップは、第1のNPNトランジスタのベースに結合され、そして前記第1トリガー装置は、前記第1ノードと第1トリガータップとの間に結合される、請求項2に記載のESD保護装置。
- 前記ESD保護装置は、更に、第2トリガー装置を含み、前記ESDクランプは、更に、第2トリガータップを含み、該第2トリガータップは、第1のPNPトランジスタのベースに結合され、そして前記第2トリガー装置は、前記第2ノードと第2トリガータップとの間に結合される、請求項2に記載のESD保護装置。
- 前記保持電圧調整回路は、バイポーラトランジスタを含み、該バイポーラトランジスタは、
前記保持電圧調整回路の第2アノードとして働くコレクタ、
前記保持電圧調整回路の第2カソードとして働くエミッタ、及び
前記保持電圧調整回路の第1制御ノードとして働くベース、
を含む請求項2に記載のESD保護装置。 - 前記保持電圧調整回路は、第2のSCRを含み、該第2のSCRは、第2のPNPトランジスタ及び第2のNPNトランジスタを含み、該第2のSCRは、更に、保持電圧調整回路の第2アノードとして働く第2のSCRのアノード、保持電圧調整回路の第2カソードとして働く第2のSCRのカソード、及び保持電圧調整回路の第1制御ノードとして働く第2のSCRの制御ノードを含み、該第2のSCRの制御ノードは、前記第2のNPNトランジスタのベースに結合される、請求項2に記載のESD保護装置。
- 前記ESD保護装置は、更に、第1キープオフ装置を含み、該第1キープオフ装置は、少なくとも1つのトランジスタを含み、そして
前記保持電圧調整回路は、更に、トリガー制御ノードを含み、該トリガー制御ノードは、前記第2のPNPトランジスタのベースに結合され、そして前記第1のキープオフ装置は、前記トリガー制御ノードと第1ノードとの間に結合される、請求項7に記載のESD保護装置。 - 前記ESD保護装置は、更に、前記ESDクランプの第1カソードと前記第2ノードとの間に結合された第2キープオフ装置を備え、該第2キープオフ装置は、少なくとも1つのトランジスタを含む、請求項7に記載のESD保護装置。
- 前記ESDクランプは、更に、付加的なトリガーノードを含み、そして
前記保持電圧調整回路は、更に、付加的な制御ノードを含み、該付加的な制御ノードは、前記付加的なトリガーノードに結合される、請求項7に記載のESD保護装置。 - 前記ESDクランプは、第2制御タップを含み、前記ESD保護装置は、更に、
第3アノード、第3カソード、及び第2制御ノードを含む第2の保持電圧調整回路であって、該第3アノードが第1ノードに結合され、そして該第3カソードが第2制御タップに結合される第2の保持電圧調整回路と、
前記第2制御ノードと第1アノードとの間に結合された第2接続装置と、
を含む請求項1に記載のESD保護装置。 - 第1ノードと第2ノードとの間に結合された静電気放電(ESD)保護装置において、
第1アノード、第1カソード及び第1制御タップを含み、第1カソードが第2ノードに結合されるESDクランプと;
第2アノード、第2カソード及び第1制御ノードを含み、第2アノードが第1ノードに結合され、そして第2カソードが第1制御タップに結合される保持電圧調整回路と;
前記第1アノードと第1制御ノードとの間に結合された接続回路と;
を備え、ESD事象の間にトリガーされて、前記第1ノードと第2ノードとの間の回路を保護するように構成されたESD保護装置。 - 前記ESDクランプは、第1のシリコン制御整流器(SCR)を含み、該第1のSCRは、第1のPNPトランジスタ及び第1のNPNトランジスタを含み、更に、該第1のSCRは、前記ESDクランプの第1アノードとして働く第1のSCRのアノードと、前記ESDクランプの第1カソードとして働く第1のSCRのカソードと、前記ESDクランプの第1制御タップとして働く第1のSCRの制御タップとを含み、前記第1のSCRの制御タップは、前記第1のPNPトランジスタのベースに結合される、請求項12に記載のESD保護装置。
- 前記接続回路は、少なくとも1つのダイオードを含む、請求項13に記載のESD保護装置。
- 前記ESD保護装置は、更に、第1トリガー装置を備え、前記ESDクランプは、更に、第1トリガータップを含み、該第1トリガータップは、第1のNPNトランジスタのベースに結合され、そして前記第1トリガー装置は、前記第1ノードと第1トリガータップとの間に結合される、請求項13に記載のESD保護装置。
- 前記ESD保護装置は、更に、第2トリガー装置を備え、前記ESDクランプは、更に、第2トリガータップを含み、該第2トリガータップは、第1のPNPトランジスタのベースに結合され、そして前記第2トリガー装置は、前記第2ノードと第2トリガータップとの間に結合される、請求項13に記載のESD保護装置。
- 前記保持電圧調整回路は、バイポーラトランジスタを含み、該バイポーラトランジスタは、
前記保持電圧調整回路の第2アノードとして働くコレクタ、
前記保持電圧調整回路の第2カソードとして働くエミッタ、及び
前記保持電圧調整回路の第1制御ノードとして働くベース、
を含む請求項13に記載のESD保護装置。 - 前記保持電圧調整回路は、第2のSCRを含み、該第2のSCRは、第2のPNPトランジスタ及び第2のNPNトランジスタを含み、該第2のSCRは、更に、保持電圧調整回路の第2アノードとして働く第2のSCRのアノード、保持電圧調整回路の第2カソードとして働く第2のSCRのカソード、及び保持電圧調整回路の第1制御ノードとして働く第2のSCRの制御ノードを含み、該第2のSCRの制御ノードは、前記第2のPNPトランジスタのベースに結合される、請求項13に記載のESD保護装置。
- 前記ESD保護装置は、更に、第1キープオフ装置を含み、該第1キープオフ装置は、少なくとも1つのトランジスタを含み、そして
前記保持電圧調整回路は、更に、トリガー制御ノードを含み、該トリガー制御ノードは、前記第2のNPNトランジスタのベースに結合され、そして前記第1のキープオフ装置は、前記トリガー制御ノードと第2ノードとの間に結合される、請求項18に記載のESD保護装置。 - 前記ESD保護装置は、更に、前記ESDクランプの第1アノードと前記第2ノードとの間に結合された第2キープオフ装置を備え、該第2キープオフ装置は、少なくとも1つのトランジスタを含み、そして
前記ESDクランプは、第2制御タップを含み、前記第2キープオフ装置は、前記第2制御タップと第1ノードとの間に結合される、請求項18に記載のESD保護装置。 - 前記ESDクランプは、更に、付加的なトリガーノードを含み、そして
前記保持電圧調整回路は、更に、付加的な制御ノードを含み、該付加的な制御ノードは、前記付加的なトリガーノードに結合される、請求項18に記載のESD保護装置。 - 第1ノードと第2ノードとの間に結合された静電気放電(ESD)保護装置において、
第1アノード、第1カソード、第1制御タップ及び第2制御タップを含み、第1アノードが第1ノードに結合され、且つ第1カソードが第2ノードに結合されるESDクランプと;
第2アノード、第2カソード及び第1制御ノードを含み、第2アノードが第1制御タップに結合され、且つ第2カソードが第2ノードに結合される保持電圧調整回路と;
前記第2制御タップと第1制御ノードとの間に結合される接続回路と;
を備え、ESD事象の間にトリガーされて、前記第1ノードと第2ノードとの間の回路を保護するように構成されるESD保護装置。 - 前記ESDクランプは、第1のシリコン制御整流器(SCR)を含み、該第1のSCRは、第1のPNPトランジスタ及び第1のNPNトランジスタを含み、第1のSCRは、更に、ESDクランプの第1アノードとして働く第1のSCRのアノード、ESDクランプの第1カソードとして働く第1のSCRのカソード、ESDクランプの第1制御タップとして働く第1のSCRの制御タップ、及びESDクランプの第2制御タップとして働く第2のSCRの制御タップを含み、第1のSCRの制御タップは、前記第1のNPNトランジスタのベースに結合され、且つ第2のSCRの制御タップは、前記NPNトランジスタのエミッタに結合される、請求項22に記載のESD保護装置。
- 前記ESD保護装置は、更に、第1トリガー装置を含み、前記ESDクランプは、更に、第1トリガータップを含み、該第1トリガータップは、第1のNPNトランジスタのベースに結合され、そして前記第1トリガー装置は、前記第1ノードと第1トリガータップとの間に結合される、請求項23に記載のESD保護装置。
- 前記ESD保護装置は、更に、第2トリガー装置を含み、前記ESDクランプは、更に、第2トリガータップを含み、該第2トリガータップは、第1のPNPトランジスタのベースに結合され、そして前記第2トリガー装置は、前記第2ノードと第2トリガータップとの間に結合される、請求項23に記載のESD保護装置。
- 前記保持電圧調整回路は、MOSトランジスタを含み、該MOSトランジスタは、前記保持電圧調整回路の第2アノードとして働くドレイン、前記保持電圧調整回路の第2カソードとして働くソース、及び前記保持電圧調整回路の第1制御ノードとして働くゲートを含む、請求項23に記載のESD保護装置。
- 前記保持電圧調整回路は、バイポーラトランジスタを含み、該バイポーラトランジスタは、
前記保持電圧調整回路の第2アノードとして働くコレクタ、
前記保持電圧調整回路の第2カソードとして働くエミッタ、及び
前記保持電圧調整回路の第1制御ノードとして働くベース、
を含む請求項23に記載のESD保護装置。 - 前記ESDクランプは、更に、前記第1のSCRのカソードから前記第2ノードへ結合された1つ以上の直列結合ダイオードを含む、請求項23に記載のESD保護装置。
- 前記ESDクランプは、更に、第3制御タップ及び第4制御タップを含み、そして前記ESD保護装置は、更に、
第3アノード、第3カソード及び第2制御ノードを含み、該第3アノードが第1ノードに結合され、且つ該第3カソードが第3制御タップに結合された第2の保持電圧調整回路と、
前記第2制御ノードと第4制御タップとの間に結合された第2接続装置と、
を含む請求項22に記載のESD保護装置。 - 第1ノードと第2ノードとの間に結合された静電気放電(ESD)保護装置において、
第1アノード、第1カソード、第1制御タップ及び第2制御タップを含み、該第1アノードが第1ノードに結合され、且つ該第1カソードが第2ノードに結合されるESDクランプと;
第2アノード、第2カソード及び第1制御ノードを含み、該第2アノードが第1ノードに結合され、そして該第2カソードが第1制御タップに結合される保持電圧調整回路と;
前記第2制御タップと第1制御ノードとの間に結合された接続回路と;
を備え、ESD事象の間にトリガーされて、前記第1ノードと第2ノードとの間の回路を保護するように構成されたESD保護装置。 - 前記ESDクランプは、第1のシリコン制御整流器(SCR)を含み、該第1のSCRは、第1のPNPトランジスタ及び第1のNPNトランジスタを含み、更に、該第1のSCRは、前記ESDクランプの第1アノードとして働く第1のSCRのアノードと、前記ESDクランプの第1カソードとして働く第1のSCRのカソードと、前記ESDクランプの第1制御タップとして働く第2のSCRの制御タップとを含み、前記第1のSCRの制御タップは、前記第1のPNPトランジスタのベースに結合され、且つ前記第2制御タップは、前記PNPトランジスタのエミッタに結合される、請求項30に記載のESD保護装置。
- 前記ESD保護装置は、更に、第1トリガー装置を備え、前記ESDクランプは、更に、第1トリガータップを含み、該第1トリガータップは、第1のNPNトランジスタのベースに結合され、そして前記第1トリガー装置は、前記第1ノードと第1トリガータップとの間に結合される、請求項31に記載のESD保護装置。
- 前記ESD保護装置は、更に、第2トリガー装置を備え、前記ESDクランプは、更に、第2トリガータップを含み、該第2トリガータップは、PNPトランジスタのベースに結合され、そして前記第2トリガー装置は、前記第2ノードと第2トリガータップとの間に結合される、請求項31に記載のESD保護装置。
- 前記保持電圧調整回路は、MOSトランジスタを含み、該MOSトランジスタは、前記保持電圧調整回路の第2アノードとして働くドレイン、前記保持電圧調整回路の第2カソードとして働くソース、及び前記保持電圧調整回路の第1制御ノードとして働くゲートを含む、請求項31に記載のESD保護装置。
- 前記保持電圧調整回路は、バイポーラトランジスタを含み、該バイポーラトランジスタは、
前記保持電圧調整回路の第2アノードとして働くコレクタ、
前記保持電圧調整回路の第2カソードとして働くエミッタ、及び
前記保持電圧調整回路の第1制御ノードとして働くベース、
を含む請求項31に記載のESD保護装置。 - 前記ESDクランプは、更に、前記第1ノードから前記第1のSCRのアノードへ結合された1つ以上の直列結合ダイオードを含む、請求項31に記載のESD保護装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361792282P | 2013-03-15 | 2013-03-15 | |
US61/792,282 | 2013-03-15 | ||
PCT/EP2014/055255 WO2014140359A1 (en) | 2013-03-15 | 2014-03-17 | High holding voltage clamp |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016516332A true JP2016516332A (ja) | 2016-06-02 |
JP6356163B2 JP6356163B2 (ja) | 2018-07-11 |
Family
ID=50342299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015562254A Active JP6356163B2 (ja) | 2013-03-15 | 2014-03-17 | 高保持電圧のクランプ |
Country Status (4)
Country | Link |
---|---|
US (2) | US9882375B2 (ja) |
EP (1) | EP2973702B1 (ja) |
JP (1) | JP6356163B2 (ja) |
WO (1) | WO2014140359A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9882375B2 (en) * | 2013-03-15 | 2018-01-30 | Sofics Bvba | High holding voltage clamp |
US9337266B2 (en) * | 2014-09-30 | 2016-05-10 | Micron Technology, Inc. | Methods and apparatuses including an active area of a tap intersected by a boundary of a well |
WO2016141974A1 (en) * | 2015-03-10 | 2016-09-15 | Hewlett-Packard Development Company, L.P. | Safety protection circuit |
US10084449B2 (en) * | 2016-12-07 | 2018-09-25 | Macronix International Co., Ltd. | Semiconductor structure and operation method of the same |
CN106709201B (zh) * | 2017-01-06 | 2020-06-02 | 深圳市国微电子有限公司 | 一种用于ggnmos的电路级建模方法及模型电路 |
US10211200B2 (en) * | 2017-02-01 | 2019-02-19 | Indian Institute Of Science | Low trigger and holding voltage silicon controlled rectifier (SCR) for non-planar technologies |
US10497780B2 (en) * | 2018-04-27 | 2019-12-03 | Semiconductor Components Industries, Llc | Circuit and an electronic device including a transistor and a component and a process of forming the same |
US11133299B2 (en) * | 2018-10-04 | 2021-09-28 | Nxp B.V. | Gate-lifted NMOS ESD protection device |
US10679991B2 (en) | 2018-10-12 | 2020-06-09 | Micron Technology, Inc. | Methods and apparatuses including a boundary of a well beneath an active area of a tap |
US11942473B2 (en) * | 2022-06-14 | 2024-03-26 | Analog Devices, Inc. | Electrostatic discharge protection for high speed transceiver interface |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006743A (ja) * | 2002-03-25 | 2004-01-08 | Nec Electronics Corp | 静電気放電保護素子及び半導体装置 |
JP2004327854A (ja) * | 2003-04-25 | 2004-11-18 | Nec Electronics Corp | 静電気放電保護素子 |
JP2005277184A (ja) * | 2004-03-25 | 2005-10-06 | Toshiba Corp | 半導体装置 |
JP2008535268A (ja) * | 2005-03-30 | 2008-08-28 | サーノフ ヨーロッパ ベーファウベーアー | シリコン制御整流素子に基づいた半導体デバイス |
JP2008538259A (ja) * | 2005-03-30 | 2008-10-16 | サーノフ ヨーロッパ ベーファウベーアー | 静電放電保護回路 |
US20100118454A1 (en) * | 2008-11-12 | 2010-05-13 | Ming-Dou Ker | Esd protection circuitry with multi-finger scrs |
EP2395620A1 (en) * | 2001-03-16 | 2011-12-14 | Sofics BVBA | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
US5610425A (en) * | 1995-02-06 | 1997-03-11 | Motorola, Inc. | Input/output electrostatic discharge protection circuit for an integrated circuit |
US5825600A (en) * | 1997-04-25 | 1998-10-20 | Cypress Semiconductor Corp. | Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection |
US6236087B1 (en) * | 1998-11-02 | 2001-05-22 | Analog Devices, Inc. | SCR cell for electrical overstress protection of electronic circuits |
US6072677A (en) * | 1998-11-03 | 2000-06-06 | United Microelectronics Corp. | Electrostatic discharge protective circuit formed by use of a silicon controlled rectifier |
TW419808B (en) * | 1999-07-31 | 2001-01-21 | Winbond Electronics Corp | Electrostatic discharge device capable of avoiding latch up effect |
EP1348236B1 (en) * | 2000-11-06 | 2007-08-15 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering |
US7589944B2 (en) * | 2001-03-16 | 2009-09-15 | Sofics Bvba | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
US6803633B2 (en) * | 2001-03-16 | 2004-10-12 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
US7548401B2 (en) * | 2001-03-16 | 2009-06-16 | Sarnoff Corporation | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
US7109533B2 (en) | 2002-03-25 | 2006-09-19 | Nec Electronics Corporation | Electrostatic discharge protection device |
US7342282B2 (en) | 2004-09-10 | 2008-03-11 | Altera Corporation | Compact SCR device and method for integrated circuits |
US20040100746A1 (en) * | 2002-11-21 | 2004-05-27 | Industrial Technology Research Institute. | Silocon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection |
US20050111150A1 (en) * | 2003-11-25 | 2005-05-26 | King Billion Electronics Co., Ltd. | Electrostatic discharge protection circuit |
CN1998120A (zh) * | 2004-06-08 | 2007-07-11 | 沙诺夫公司 | 用于提供电流控制的静电放电保护的方法和装置 |
US20050275029A1 (en) * | 2004-06-15 | 2005-12-15 | Jeffrey Watt | Fast turn-on and low-capacitance SCR ESD protection |
US20060125054A1 (en) * | 2004-12-14 | 2006-06-15 | Electronics And Telecommunications Research Institute | Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier |
KR100642651B1 (ko) * | 2005-09-26 | 2006-11-10 | 삼성전자주식회사 | 정전기 방전용 실리콘 제어 정류기 |
US7285805B1 (en) * | 2006-08-14 | 2007-10-23 | National Semiconductor Corporation | Low reference voltage ESD protection device |
US7940499B2 (en) | 2006-09-15 | 2011-05-10 | Semiconductor Components Industries, Llc | Multi-pad shared current dissipation with heterogenic current protection structures |
US8693148B2 (en) * | 2009-01-08 | 2014-04-08 | Micron Technology, Inc. | Over-limit electrical condition protection circuits for integrated circuits |
US7858469B1 (en) * | 2009-09-24 | 2010-12-28 | Altera Corporation | Method for forming a trigger device for ESD protection circuit |
US8467162B2 (en) * | 2010-12-30 | 2013-06-18 | United Microelectronics Corp. | ESD protection circuit and ESD protection device thereof |
US8441031B2 (en) | 2011-01-28 | 2013-05-14 | Nxp B.V. | ESD protection device |
US20140167099A1 (en) * | 2011-03-10 | 2014-06-19 | Qpx Gmbh | Integrated circuit including silicon controlled rectifier |
TWI469306B (zh) * | 2011-04-29 | 2015-01-11 | Faraday Tech Corp | 靜電放電保護電路 |
EP2789012B1 (en) * | 2011-12-08 | 2020-02-05 | Sofics BVBA | A high holding voltage, mixed-voltage domain electrostatic discharge clamp |
US9882375B2 (en) * | 2013-03-15 | 2018-01-30 | Sofics Bvba | High holding voltage clamp |
US9054521B2 (en) * | 2013-06-25 | 2015-06-09 | Hong Kong Applied Science & Technology Research Institute Company, Ltd. | Electro-static-discharge (ESD) protection structure with stacked implant junction transistor and parallel resistor and diode paths to lower trigger voltage and raise holding volatge |
-
2014
- 2014-03-14 US US14/210,823 patent/US9882375B2/en active Active
- 2014-03-17 JP JP2015562254A patent/JP6356163B2/ja active Active
- 2014-03-17 EP EP14711482.1A patent/EP2973702B1/en active Active
- 2014-03-17 WO PCT/EP2014/055255 patent/WO2014140359A1/en active Application Filing
-
2018
- 2018-01-24 US US15/879,057 patent/US10447033B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2395620A1 (en) * | 2001-03-16 | 2011-12-14 | Sofics BVBA | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
JP2004006743A (ja) * | 2002-03-25 | 2004-01-08 | Nec Electronics Corp | 静電気放電保護素子及び半導体装置 |
JP2004327854A (ja) * | 2003-04-25 | 2004-11-18 | Nec Electronics Corp | 静電気放電保護素子 |
JP2005277184A (ja) * | 2004-03-25 | 2005-10-06 | Toshiba Corp | 半導体装置 |
JP2008535268A (ja) * | 2005-03-30 | 2008-08-28 | サーノフ ヨーロッパ ベーファウベーアー | シリコン制御整流素子に基づいた半導体デバイス |
JP2008538259A (ja) * | 2005-03-30 | 2008-10-16 | サーノフ ヨーロッパ ベーファウベーアー | 静電放電保護回路 |
US20100118454A1 (en) * | 2008-11-12 | 2010-05-13 | Ming-Dou Ker | Esd protection circuitry with multi-finger scrs |
Also Published As
Publication number | Publication date |
---|---|
US9882375B2 (en) | 2018-01-30 |
US20180166876A1 (en) | 2018-06-14 |
JP6356163B2 (ja) | 2018-07-11 |
EP2973702A1 (en) | 2016-01-20 |
US10447033B2 (en) | 2019-10-15 |
EP2973702B1 (en) | 2017-10-04 |
US20140268451A1 (en) | 2014-09-18 |
WO2014140359A1 (en) | 2014-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6356163B2 (ja) | 高保持電圧のクランプ | |
DE102017111285B4 (de) | Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor | |
US7554839B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
US8456785B2 (en) | Semiconductor ESD device and method | |
US8816389B2 (en) | Overvoltage and/or electrostatic discharge protection device | |
US8519434B2 (en) | Self detection device for high voltage ESD protection | |
US20130328103A1 (en) | Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals | |
US9704850B2 (en) | Electrostatic discharge protection device comprising a silicon controlled rectifier | |
CN106920843B (zh) | 静电防护电路及其可控硅整流器 | |
JP2004531055A (ja) | ラッチアップ耐性のための高保持電流を有する静電放電保護構造 | |
US8107203B2 (en) | Electrostatic discharge protection device | |
TWI409938B (zh) | 靜電放電保護電路 | |
US7456441B2 (en) | Single well excess current dissipation circuit | |
US9837554B2 (en) | Data transmission system | |
US8803193B2 (en) | Overvoltage and/or electrostatic discharge protection device | |
KR101392587B1 (ko) | 고전압 정전기 방전 보호 소자 | |
US9633992B1 (en) | Electrostatic discharge protection device | |
US20140302647A1 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch | |
US8526147B2 (en) | High voltage tolerant SCR clamp with avalanche diode triggering circuit | |
EP2846359B1 (en) | LVTSCR device | |
US20240222361A1 (en) | Electrostatic discharge protection device | |
US10249610B1 (en) | IGBT coupled to a reverse bias device in series | |
CN111009524A (zh) | 经过栅极提升的nmos esd保护装置 | |
KR101281784B1 (ko) | Esd 보호소자 | |
KR102139088B1 (ko) | 높은 홀딩 전류를 갖는 정전기 방전 보호소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6356163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |