CN106709201B - 一种用于ggnmos的电路级建模方法及模型电路 - Google Patents

一种用于ggnmos的电路级建模方法及模型电路 Download PDF

Info

Publication number
CN106709201B
CN106709201B CN201710011350.1A CN201710011350A CN106709201B CN 106709201 B CN106709201 B CN 106709201B CN 201710011350 A CN201710011350 A CN 201710011350A CN 106709201 B CN106709201 B CN 106709201B
Authority
CN
China
Prior art keywords
ggnmos
circuit
resistor
diode
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710011350.1A
Other languages
English (en)
Other versions
CN106709201A (zh
Inventor
贾柱良
何凯
杨君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen State Micro Electronics Co Ltd
Original Assignee
Shenzhen State Micro Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen State Micro Electronics Co Ltd filed Critical Shenzhen State Micro Electronics Co Ltd
Priority to CN201710011350.1A priority Critical patent/CN106709201B/zh
Publication of CN106709201A publication Critical patent/CN106709201A/zh
Application granted granted Critical
Publication of CN106709201B publication Critical patent/CN106709201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种用于GGNMOS的电路级建模方法及模型电路，所述模型电路包括三极管、第一电阻、第二电阻和二极管，所述第一电阻的一端与电源地连接、另一端连接二极管的正极，所述二极管的负极连接电源，所述三极管的基极与二极管和第一电阻之间的连接节点连接，所述三极管的发射极接电源地、集电极通过第二电阻与电源连接。一种用于GGNMOS的电路级建模方法，对GGNMOS进行建模，运用该模型电路可以在短时间内仿真得到GGNMOS对ESD冲击的箝位能力，结构简单，易于实现，与现有的采用提取参数的方式进行物理建模相比，效率更高，设计成本低。

Description

一种用于GGNMOS的电路级建模方法及模型电路
技术领域
本发明涉及集成电路设计领域，尤其涉及一种用于GGNMOS的电路级建模方法及模型电路。
背景技术
ESD：Electro-Staticdischarge，静电放电。
GGNMOS：GATEGROUNDEDNMOS管，栅极接地NMOS管。
TLP：TransmissionLinePuls，传输线脉冲测试，是一种芯片可靠性测试方法，通过测量ESD保护单元二次击穿时的电流值，可以估算出保护ESD单元最大抗ESD能力。
随着集成电路集成度越来预高，特征尺寸越来越小，ESD防护设计面临越来越严峻的挑战。GGNMOS结构是目前较为普遍的ESD结构，由于GGNMOS是击穿放电，因此不能直接进行电路级的仿真。
根据GGNMOS典型的TLP测试特性曲线，GGNMOS有四种工作状态，分别为一次击穿前，微分负阻区，维持区，热击穿区域。当GGNMOS达到一次击穿点之后，便要考虑大电流效应，如雪崩倍增效应、影响衬底电阻的电导调制效应等。这样，要建立完整的GGNMOS模型，就必须加入诸多修调公式，这些公式需要设计很多工艺参数，如掺杂浓度、结深等。而常用的SPICE仿真不提供这些复杂的计算，现有的常用方法是先对GGNMOS进行物理级的建模仿真，提取相关参数，再进行电路级的仿真。采用物理建模提取参数的方式很多，可以用TCAD、MATLAB、Verilog-A等软件实现，但是物理级建模都耗时、效率低，增加设计成本。
发明内容
为了解决上述技术问题，本发明的目的是提供一种设计成本低的用于GGNMOS的电路级建模方法。
为了解决上述技术问题，本发明的目的是提供一种设计成本低、结构简单的用于GGNMOS的模型电路。
本发明所采用的技术方案是：一种用于GGNMOS的模型电路，包括三极管、第一电阻、第二电阻和二极管，所述第一电阻的一端与电源连接、另一端连接二极管的负极，所述二极管的负极连接电源，所述三极管的基极连接于二极管和第一电阻之间的连接节点，所述三极管的发射极接电源地、集电极通过第二电阻与电源连接。
一种用于GGNMOS的电路级建模方法，所述方法应用于上述的一种用于GGNMOS的模型电路，所述方法包括步骤：
步骤一：建立GGNMOS等效模型电路，所述GGNMOS等效模型电路包括三极管、第一电阻、第二电阻和二极管，所述第一电阻的一端与电源地连接、另一端连接二极管的正极，所述二极管的负极连接电源，所述三极管的基极与二极管和第一电阻之间的负极连接电源，所述三极管发射极接电源地、集电极通过第二电阻与电源连接；
步骤二：建立人体模型ESD等效电路，所述人体模型ESD等效电路与模型电路并联得到总电路；
步骤三：将步骤二得到的总电路，利用电路模拟软件Spice对总电路进行模拟仿真，在人体模型ESD等效电路端增加电流脉冲，获取GGNMOS等效模型电路输出电压变化曲线，得到GGNMOS等效模型电路对ESD的箝位电压最高值。
进一步地，所述人体模型ESD等效电路包括第三电阻、第一电容、第二电容和电感，所述第三电阻并联第二电容连接在电源与电感之间，所述电感通过串联第一电容与电源地连接。
进一步地，所述三极管为GGNMOS寄生NPN三极管。
进一步地，所述第一电阻为GGNMOS的漏端至沟道路径的等效电阻。
进一步地，所述二极管为GGNMOS的漏端与衬底之间的寄生二极管。
进一步地，所述第二电阻为GGNMOS衬底寄生电阻。
进一步地，所述步骤三的具体步骤为：将步骤二得到的总电路，利用电路模拟软件Spice对总电路进行模拟仿真，在人体模型ESD等效电路中第一电容两端增加至少2000V电流脉冲，获取GGNMOS等效模型电路输出电压变化曲线，得到GGNMOS等效模型电路对ESD的箝位电压最高值。
本发明的有益效果是：
一种用于GGNMOS的模型电路，结构简单，易于实现，运用该模型电路可以在短时间内得到GGNMOS对ESD冲击的箝位能力。
一种用于GGNMOS的电路级建模方法，对GGNMOS进行建模，运用该模型电路可以在短时间内仿真得到GGNMOS对ESD冲击的箝位能力，结构简单，易于实现，与现有的采用提取参数的方式进行物理建模相比，效率更高，设计成本低。
附图说明
下面结合附图对本发明的具体实施方式作进一步说明：
图1是现有GGNMOS物理模型的连接示意图；
图2是本发明一种用于GGNMOS的模型电路结构示意图；
图3是人体模型ESD等效电路具体实施例结构示意图；
图4是SMIC工艺提供的标准IO的GGNMOS示意图；
图5是图4中Q0-Q17各器件端口连接关系；
图6是图1中A区域放大图；
图7是图4中A区域Q0-Q5器件的等效电路模型图；
图8是图4中A、B、C三个区域GGNMOS等效电路模型总和在人体模型ESD下的仿真电路图；
图9是图8电路图的SPICE仿真结果曲线图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
图1是现有GGNMOS物理模型的连接示意图，如图1所示，GGNMOS物理模型电路包括NMOS管、寄生三极管NPN、衬底寄生电阻Rsub，NMOS管的栅极和源极连接电源地、漏极连接电源电压，寄生三极管NPN基极b连接NMOS管衬底Bu，寄生三极管NPN基极电流从NMOS管衬底Bu的Isub_db分流产生，衬底寄生电阻Rsub连接NMOS管衬底和电源地，衬底寄生电阻Rsub电流从NMOS管衬底Bu的分流Isub产生，寄生NPN发射极e接电源地、集电极与NMOS管的漏端连接。
图2是本发明一种用于GGNMOS的模型电路结构示意图，如图2所示，一种用于GGNMOS的模型电路，包括三极管Qnpn、第一电阻Rsab、第二电阻Rsub和二极管Dbc，所述第一电阻Rsab的一端与电源连接、另一端连接二极管Dbc的负极，所述二极管Dbc的负极连接电源，所述三极管Qnpn的基极连接于二极管Dbc和第一电阻Rsab之间的连接节点，所述三极管Qnpn的发射极接电源地、集电极通过第二电阻Rsub与电源连接。结合图1和图2，GGNMOS管的漏端D、衬底Bu、源端S分别构成寄生NPN管的集电极c、基极b和发射极e，GGNMOS漏端D通常有SAB层阻挡硅化，因此，沟道至漏端D接触孔的电阻比较大，构成集成NPN管的集电极电阻Rsab，NPN管导通后，电子从发射极e注入集电极c的过程中，由于漏端D硅化被阻挡，电流从漏端D的CT孔到沟道路径的电阻不可忽略，即第一电阻Rsab为GGNMOS的漏端D至沟道路径的等效电阻。二极管Dbc为GGNMOS漏端D-衬底Bu寄生二极管，二极管Dbc结面积为GGNMOS漏区面积，第二电阻Rsub为GGNMOS衬底寄生电阻，第二电阻Rsub计算公式为：
R＝ρl/s，(s＝w×d)(1)
公式(1)中，ρ表示衬底电阻率，l、s分别表示电流流经的路径长度和横截面积，s为电流流经的宽度(w)和衬底厚度(d)的乘积。
图3是人体模型ESD等效电路具体实施例结构示意图，如图3所示，人体模型ESD等效电路，包括第三电阻R、第一电容C1、第二电容C2和电感L，所述第三电阻R并联第二电容C2连接在电源与电感L之间，所述电感L通过串联第一电容C1与电源地连接。
一种用于GGNMOS的电路级建模方法，所述方法应用于上述的一种用于GGNMOS的模型电路，所述方法包括步骤：
步骤一：建立GGNMOS等效模型电路，所述GGNMOS等效模型电路包括三极管、第一电阻、第二电阻和二极管，所述第一电阻的一端与电源地连接、另一端连接二极管的正极，所述二极管的负极连接电源，所述三极管的基极与二极管和第一电阻之间的负极连接电源，所述三极管发射极接电源地、集电极通过第二电阻与电源连接；
步骤二：建立人体模型ESD等效电路，所述人体模型ESD等效电路与模型电路并联得到总电路；
步骤三：将步骤二得到的总电路，利用电路模拟软件Spice对总电路进行模拟仿真，在人体模型ESD等效电路端增加电流脉冲，获取GGNMOS等效模型电路输出电压变化曲线，得到GGNMOS等效模型电路对ESD的箝位电压最高值。
进一步地，所述人体模型ESD等效电路包括第三电阻、第一电容、第二电容和电感，所述第三电阻并联第二电容连接在电源与电感之间，所述电感通过串联第一电容与电源地连接。
进一步地，所述三极管为GGNMOS寄生NPN三极管。
进一步地，所述第一电阻为GGNMOS的漏端至沟道路径的等效电阻。
进一步地，所述二极管为GGNMOS的漏端与衬底之间的寄生二极管。
进一步地，所述第二电阻为GGNMOS衬底寄生电阻。
进一步地，所述步骤三的具体步骤为：将步骤二得到的总电路，利用电路模拟软件Spice对总电路进行模拟仿真，在人体模型ESD等效电路中第一电容两端增加至少2000V电流脉冲，获取GGNMOS等效模型电路输出电压变化曲线，得到GGNMOS等效模型电路对ESD的箝位电压最高值。
实施例：以SMIC65nm工艺标准IO为例，说明本发明如何实现GGNMOS的等效电路模型。
图4是SMIC工艺提供的标准IO的GGNMOS示意图，如图4所示，外围环P+sub-ring表示P型注入衬底环，分为A、B、C三个区域，包括18个GGNMOS器件，分别编号Q0-Q17，每个区域里的GNNMOS均为并联关系。
图5是图4中Q0-Q17各器件端口连接关系，GGNMOS器件Q0-Q17的栅极、源极和衬底均连接电源地，漏极连接电源电位。
图6是图1中A区域放大图，SAB表示漏区硅化阻挡层，ESD1表示用于降低漏区D和衬底接面击穿电压的ESD注入层，poly表示GGNMOS的栅端，S表示GGNMOS的源端，D表示GGNMOS的漏端，单根finger(沟道)的W/L＝28μm/0.5μm，因此，A、B、C三个区域各包含6个finger，总finger值为18，GGNMOS沟道总宽度W为28μm×18＝504μm，结合图2和图6，由上述可知，第一电阻Rsab为漏区D阻挡硅化后，漏端D至沟道路径的等效电阻，二极管Dbc为GGNMOS漏端-衬底寄生二极管，二极管Db为N+-Psub，二极管Dbc结面积设为GGNMOS漏区面积，由于相邻GGNMOS共用漏区，因此二极管Dbc结面积取整个漏区与衬底寄生PN结面积的一半，如图6所示，漏端CT孔中心到沟道边缘的距离L2＝3.48μm，则二极管Dbc结面积为L2×W＝3.48μm×28μm＝97.44μm2，Q0、Q1的漏端CT孔中心到两边衬底孔的距离为L3＝5.755μm，L4＝23.845μm；Q2、Q3的漏端CT孔中心到两边衬底孔的距离为L5＝14.8μm，L6＝14.8μm；Q4、Q5的漏端CT孔中心到两边衬底孔的距离为L7＝23.845μm，L8＝5.755μm。因此，Q0、Q1衬底电阻为阻值34Ω、141Ω两个电阻并联，Q2、Q3衬底电阻为两个阻值为88Ω电阻并联，Q4、Q5衬底电阻为阻值141Ω、34Ω两个电阻并联。
图7是图4中A区域Q0-Q5器件的等效电路模型图，图4中B区域、C区域GGNMOS的等效电路图同A区域，如图7所示，Q0至Q5均并联连接。
图8是图4中A、B、C三个区域GGNMOS等效电路模型总和在人体模型ESD下的仿真电路图，其中第一电容C1表示人体模型寄生电容，本实施例优选的，第一电容C1设置容值为100pF，初始值设为2000V，即在第一电容C1两端提供2000V脉冲，表示2000V的静电压，寄生电感L＝7.5uH，寄生电阻R＝1.5KΩ，旁路电容C2＝1.5pF。
图9是图8电路图的SPICE仿真结果曲线图，从上至下的曲线分别为ESD电流(/ESD_CURRENT)、电源箝位电压(/VCC)、Q0基极电流(/Q0/B)、发射极电流(/Q0/E)、集电极电流(/Q0/C)，Q0基极电压(/Vb0)，Q0衬底电阻电流(/R01/PLUS和R02/PLUS)，R01、R02的位置和阻值标示于图6中，阻值分别为141Ω、34Ω。t＝10ns处为V1标尺，t＝1.3us处为V2标尺。在V1标尺处各电压电流曲线达到峰值，V2标尺处，由于ESD电流已经泄放完毕，各曲线基本已经衰减为零或趋于稳定值。ESD电流在10ns左右达到峰值1.3A，此时，VCC箝位电压也达到峰值8.54V；Q0基极电流(/Q0/B)、发射极电流(/Q0/E)、集电极电流(/Q0/C)分别为8.91mA、37.07mA、28.16mA，满足IE＝IB+IC；Q0发射结电压(/Vb0)为1.12V，一般发射结导通电压是0.7V，远大于发射结导通电压0.7V。由于寄生NPN管(Q0)的β值为常数，为了通过比较大的集电极电流，就需要较大的基极偏置，又由于偏置电压通过衬底电流流过衬底电阻而获得，而NMOS管的漏-衬底PN结只有维持击穿才能提供足够的衬底电流以维持NPN的发射结正偏(图9中V1标尺处衬底电流为R01、R02电流之和7.94mA+32.95mA＝40.89mA)。因此有如下关系：
Figure GDA0002276526560000091
公式(2)中，VBR表示漏-衬底结雪崩击穿电压、VBE表示寄生NPN发射结偏置电压。SMIC65nm工艺VBR约为7V，对应图9中，V1标尺处的VBE＝Vb0＝1.12V，VCC为8.54V，满足公式(2)。就实际情况而言，在ESD电流达到峰值之前，GGNMOS已经触发，即GGNMOS的漏-衬底已发生雪崩击穿。雪崩击穿之后，由于雪崩倍增效应，寄生NPN管的β值增大，又因为雪崩之后就不需要那么高的击穿电压来维持衬底电流，所以实际中的箝位电压通过TLP曲线的微分负阻区后进入维持区，这个电压比仿真出来的8.54V峰值要小的多。
图9的仿真结果基于SMIC65nm工艺，受GGNMOS保护的器件击穿电压为9.4V，仿真出的箝位电压最高为8.54V，小于击穿电压。可见，该面积GGNMOS能承受可承受2KV的人体ESD电压。
一种用于GGNMOS的模型电路，结构简单，易于实现，运用该模型电路可以在短时间内得到GGNMOS对ESD冲击的箝位能力。
一种用于GGNMOS的电路级建模方法，对GGNMOS进行建模，运用该模型电路可以在短时间内仿真得到GGNMOS对ESD冲击的箝位能力，结构简单，易于实现，与现有的采用提取参数的方式进行物理建模相比，效率更高，设计成本低。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种用于GGNMOS的模型电路，其特征在于，其包括三极管、第一电阻、第二电阻和二极管，所述第一电阻的一端与电源连接、另一端连接二极管的负极，所述二极管的负极连接电源，所述三极管的基极连接于二极管和第一电阻之间的连接节点，所述三极管的发射极接电源地、集电极通过第二电阻与电源连接。
2.一种用于GGNMOS的电路级建模方法，其特征在于，所述方法应用于如权利要求1所述的一种用于GGNMOS的模型电路，所述方法包括步骤：
步骤一：建立GGNMOS等效模型电路，所述GGNMOS等效模型电路包括三极管、第一电阻、第二电阻和二极管，所述第一电阻的一端与电源地连接、另一端连接二极管的正极，所述二极管的负极连接电源，所述三极管的基极与二极管和第一电阻之间的负极连接电源，所述三极管发射极接电源地、集电极通过第二电阻与电源连接；
步骤二：建立人体模型ESD等效电路，所述人体模型ESD等效电路与模型电路并联得到总电路；
步骤三：将步骤二得到的总电路，利用电路模拟软件Spice对总电路进行模拟仿真，在人体模型ESD等效电路端增加电流脉冲，获取GGNMOS等效模型电路输出电压变化曲线，得到GGNMOS等效模型电路对ESD的箝位电压最高值。
3.根据权利要求2所述的一种用于GGNMOS的电路级建模方法，其特征在于，所述人体模型ESD等效电路包括第三电阻、第一电容、第二电容和电感，所述第三电阻并联第二电容连接在电源与电感之间，所述电感通过串联第一电容与电源地连接。
4.根据权利要求2所述的一种用于GGNMOS的电路级建模方法，其特征在于，所述三极管为GGNMOS寄生NPN三极管。
5.根据权利要求2所述的一种用于GGNMOS的电路级建模方法，其特征在于，所述第一电阻为GGNMOS的漏端至沟道路径的等效电阻。
6.根据权利要求2所述的一种用于GGNMOS的电路级建模方法，其特征在于，所述二极管为GGNMOS的漏端与衬底之间的寄生二极管。
7.根据权利要求2所述的一种用于GGNMOS的电路级建模方法，其特征在于，所述第二电阻为GGNMOS衬底寄生电阻。
8.根据权利要求2所述的一种用于GGNMOS的电路级建模方法，其特征在于，所述步骤三的具体步骤为：将步骤二得到的总电路，利用电路模拟软件Spice对总电路进行模拟仿真，在人体模型ESD等效电路中第一电容两端增加至少2000V电流脉冲，获取GGNMOS等效模型电路输出电压变化曲线，得到GGNMOS等效模型电路对ESD的箝位电压最高值。
CN201710011350.1A 2017-01-06 2017-01-06 一种用于ggnmos的电路级建模方法及模型电路 Active CN106709201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710011350.1A CN106709201B (zh) 2017-01-06 2017-01-06 一种用于ggnmos的电路级建模方法及模型电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710011350.1A CN106709201B (zh) 2017-01-06 2017-01-06 一种用于ggnmos的电路级建模方法及模型电路

Publications (2)

Publication Number Publication Date
CN106709201A CN106709201A (zh) 2017-05-24
CN106709201B true CN106709201B (zh) 2020-06-02

Family

ID=58908694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710011350.1A Active CN106709201B (zh) 2017-01-06 2017-01-06 一种用于ggnmos的电路级建模方法及模型电路

Country Status (1)

Country Link
CN (1) CN106709201B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109858062A (zh) * 2018-11-16 2019-06-07 合肥博雅半导体有限公司 一种esd版图泄放路径强度的智能检查方法
CN111046621B (zh) * 2019-12-23 2021-08-10 北京大学 回滞类器件的esd行为级模型电路
CN111737937B (zh) * 2020-07-16 2023-06-23 杰华特微电子股份有限公司 半导体器件建模方法
CN114580332B (zh) * 2022-05-06 2022-08-12 深圳市威兆半导体股份有限公司 一种超结mosfet器件的仿真方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290417A (zh) * 2011-08-24 2011-12-21 浙江大学 一种基于dtscr的瞬态电压抑制器
CN104218077A (zh) * 2013-05-31 2014-12-17 美格纳半导体有限公司 Esd晶体管
CN105810679A (zh) * 2014-12-31 2016-07-27 湘潭大学 一种npnpn型双向可控硅静电防护器件及其版图
CN105842599A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种用于稳压二极管的建模方法和模型电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882375B2 (en) * 2013-03-15 2018-01-30 Sofics Bvba High holding voltage clamp

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290417A (zh) * 2011-08-24 2011-12-21 浙江大学 一种基于dtscr的瞬态电压抑制器
CN104218077A (zh) * 2013-05-31 2014-12-17 美格纳半导体有限公司 Esd晶体管
CN105810679A (zh) * 2014-12-31 2016-07-27 湘潭大学 一种npnpn型双向可控硅静电防护器件及其版图
CN105842599A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种用于稳压二极管的建模方法和模型电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《基于CMOS工艺的全芯片ESD保护电路设计》;向洵等;《微电子学》;20100630;第396-399页 *
《基于GGNMOS的ESD建模与仿真技术研究》;郭鑫等;《压电与声光》;20150430;第327-329页 *

Also Published As

Publication number Publication date
CN106709201A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
CN106709201B (zh) 一种用于ggnmos的电路级建模方法及模型电路
KR102220466B1 (ko) 고전압(hv) 정전기 방전(esd) 보호를 위한 rc-적층 모스펫 회로
US7646063B1 (en) Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
US5440162A (en) ESD protection for submicron CMOS circuits
US9543757B2 (en) ESD protection circuits and methods
CN103378092B (zh) 双向静电放电(esd)保护器件
US5982217A (en) PNP driven NMOS ESD protection circuit
TWI645534B (zh) 半導體靜電放電保護元件
CN104867910A (zh) 静电放电保护电路及半导体元件
CN102096743B (zh) 基于网络s参数提取的rficesd防护电路优化方法
KR100971431B1 (ko) 정전기 보호 장치
Beebe Characterization, modeling, and design of ESD protection circuits
CN102208455B (zh) 硅控整流器
CN107466426B (zh) 一种基于mos场效应晶体管的滤波电路及芯片
Jang et al. Novel diode-chain triggering SCR circuits for ESD protection
Juliano et al. A novel SCR macromodel for ESD circuit simulation
JP2024520102A (ja) Ｇｇｎｍｏｓトランジスタ構造、ｅｓｄ保護デバイスおよび回路
US8080832B1 (en) Semiconductor device for electrostatic discharge protection
Khandelwal et al. ASM-ESD–A comprehensive physics-based compact model for ESD Diodes
Zheng et al. Island diodes triggering SCR in waffle layout with high failure current for HV ESD protection
CN101647171B (zh) 用于一致触发具有可调触发电压的多触指半导体器件的结构和电路技术
Han et al. A comprehensive physical model for PNP based ESD protection devices in SOI technology
CN116207090A (zh) 静电放电保护结构
CN111737937A (zh) 半导体器件建模方法
CN205231058U (zh) 静电保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant