CN102096743B - 基于网络s参数提取的rficesd防护电路优化方法 - Google Patents
基于网络s参数提取的rficesd防护电路优化方法 Download PDFInfo
- Publication number
- CN102096743B CN102096743B CN2011100467636A CN201110046763A CN102096743B CN 102096743 B CN102096743 B CN 102096743B CN 2011100467636 A CN2011100467636 A CN 2011100467636A CN 201110046763 A CN201110046763 A CN 201110046763A CN 102096743 B CN102096743 B CN 102096743B
- Authority
- CN
- China
- Prior art keywords
- matching network
- esd
- rfic
- esd protection
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种基于网络S参数提取的RFIC ESD防护电路优化方法，主要解决目前采用的等效法和构建模型法准确性和普适性差的问题。该方法的主要步骤是，确定ESD防护器件参数及核心射频集成电路RFIC被保护端口的匹配网络；构建带有ESD防护的匹配网络并通过混合模式仿真提取S参数；嵌入核心RFIC中优化调整；返回修改匹配网络中的元件参数进一步优化设计；进行ESD测试以获得防护水平的关键参数。本发明能够在无需建立复杂的数值模型的情况下准确提取器件特性，具有更高的准确性和普适性，适合新型ESD防护器件在高频电路中的适用性评价和设计优化。
Description
技术领域
本发明属于集成电路技术领域，涉及射频集成电路RFIC的静电ESD防护优化，可用于射频集成电路的设计。
背景技术
随着CMOS集成电路特征尺寸的不断缩小和工作频率的提高，射频集成电路的ESD防护问题变得越来越严峻，防护水平不高并且没有形成统一的方法，设计耗费时间而且效果不佳。由于集成电路RFIC的集成内容多，包含了射频前端电路、数字存储电路、控制电路和其他非射频电路，并且设计的电路，具有不可预测性，很多时候要靠设计经验在多种方案中进行选择，另外由于流片时间长、成本高，因此能够和实际流片结果基本吻合的仿真具有重要意义。而RFIC的ESD防护设计比普通的模拟/数字IC需要考虑更多的问题：
(1)ESD防护电路和被保护的核心电路之间存在复杂的交互式影响。首先，ESD防护电路的性能会受到周围环境的影响，ESD防护电路周围区域的寄生器件或者核心电路内部的寄生器件可能会作为寄生ESD放电通道，这些放电通道在ESD防护电路还没有启动之前就已开始发生作用，由于它们不是针对ESD防护来设计的，ESD通过这些寄生放电通道放电会引起集成电路失效，因此有效的单独ESD防护电路并不能保证在与芯片结合后仍然有效。其次，ESD防护电路会引入一些寄生效应，例如寄生电容、噪声等，这些寄生效应可能影响核心电路的性能，尤其是对于高速、高密度混合信号电路和射频集成电路来说，ESD防护电路对核心电路性能的影响更大，随着工艺技术的发展，这个问题将变得更严重。
(2)ESD防护电路设计缺乏大电流ESD防护器件模型和计算机辅助设计EDA工具的支持。因此，目前ESD防护电路的设计主要依靠流片验证来积累经验，成本很高；
(3)ESD防护电路具有不可移植性，ESD防护电路的性能与RFIC的工艺、尺寸和被保护的核心电路都有关系，工艺、版图形状或者要保护的核心电路发生任何变化，原本有效的ESD防护电路都可能不再有效。
由于高频电路的设计中，对ESD防护电路中某个新型器件和结构的不确定性，一般难以将功能电路与ESD防护结构综合考虑，所以导致加入保护后电路的复杂性不可估量或者不敢采用新型的ESD防护结构或器件。理想情况下，RFIC设计中应该包含所有器件的模型，包括具有回滞特性的ESD防护器件的模型，然而这些在现有的仿真设计软件中是不能实现的。
现有的RFIC设计技术中，一般通过计算ESD防护器件的PN节节面积将ESD防护器件等效为一个理想电容或者电容与电阻或电感的组合，如图1，或者通过数学推导或者实验的方法建立ESD防护器件的各种复杂的数值模型，如图2，然后直接加入到核心电路中进行优化设计。然而这样会存在很大的误差，很多寄生效应被忽略，导致设计的ESD防护水平不高或者核心电路性能恶化严重。一方面，ESD防护电路不能简单看作一个理想电容或者电阻电感电容RLC的组合，由于器件存在的很多寄生效应，这样的等效可能不够准确；其次，在高频下ESD防护器件的寄生电容或电感并不是常数，而是跟频率相关的，而这些参数的微弱变化可能引起被设计的核心电路性能大幅降低；最后，为了得到更好的匹配效果，在频率更高的场合多采用多级分布式匹配网络，要求将大尺寸的单个ESD防护器件改变为多个小面积器件的组合，这样导致原有的等效法更加不准确。
发明内容
本发明的目的在于针对上述已有技术的不足，提出一种基于网络S参数提取的RFIC ESD防护电路优化方法，以提高ESD防护电路设计的准确性，减小ESD防护电路对核心电路RF性能的影响。
实现本发明目的的技术方案是将ESD防护设计的工艺仿真、器件仿真和高频电路仿真有机的结合起来，提取ESD防护电路与匹配网络的综合结构的S参数并打包为模块。在RFIC设计中，通过直接读取上述S参数模块，从而将ESD防护电路融入到核心电路设计之中，使RFIC的性能和ESD防护水平得到优化和平衡。同时，依靠对ESD防护电路的混合模式仿真获得开启电压、维持电压、温度、二次击穿电流等重要参数，以评价ESD防护效果。具体实现步骤包括如下：
(1)根据核心射频集成电路RFIC设计中所采用的工艺条件和ESD防护器件的类型，确定ESD防护器件的剖面及版图结构、尺寸、掺杂类型及分布、连接方式；
(2)根据核心RFIC的电路形式确定被保护端口的匹配网络a的结构、匹配网络中的匹配元件及参数；
(3)将步骤(1)确定的ESD防护器件引入步骤(2)中的匹配网络a，构成带有ESD防护的匹配网络b，建立匹配网络b的SPICE网表，利用器件仿真软件ATLAS的混合模式仿真工具对匹配网络b进行小信号仿真，在核心RFIC设计中所用到的每个频率点上提取S参数，得到S参数列表；根据射频设计软件ADS可读取的格式对S参数列表进行修改，并保存为S参数文件；
(4)通过读取步骤(3)中的S参数文件将带有ESD防护的匹配网络b直接嵌入到核心RFIC中进行综合设计和优化；
(5)返回步骤(3)，对带有ESD防护的匹配网络b中的元件参数进一步修正，再次提取S参数，然后执行步骤(4)并进一步优化，如此重复步骤(3)-(4)，直到核心RFIC性能达到设计指标；
(6)对步骤(5)中优化后的带有ESD防护的匹配网络b，搭建ESD测试电路，利用仿真软件ATLAS的混合模式仿真工具对该测试电路进行准静态仿真和瞬态仿真，得到该匹配网络b的开启电压电流、维持电压电流、二次击穿电流和延迟时间。
本发明与现有技术相比具有如下优点：
1.本发明由于通过工艺仿真得到ESD防护器件结构，在进行小信号仿真、准静态仿真和瞬态仿真时，器件仿真软件直接针对ESD防护器件结构进行特性计算分析，因此无需通过数学推导或实验的方法建立ESD防护器件的各种数值模型，特别适用于新型ESD防护器件或者结构复杂的复合ESD防护器件；
2.本发明由于采用对带有ESD防护的匹配网络b直接建立SPICE网表，因此无论多复杂的网络结构都可以由简单的SPICE网表文件进行描述，不必考虑匹配网络的复杂程度，由于在＞10GHz的较高频率下应用领域匹配网络多采用复杂的多级分布式网络，所以本发明适用于更广泛的频率范围；
3.本发明由于采用了混合模式仿真工具，使ESD防护器件的特性是由对器件具体结构的仿真得出，因此相对单纯RLC等效法，考虑了更多的寄生效应和与漂移特性，结果更为准确；
4.本发明由于在进行ESD测试时，将带有ESD防护的匹配网络与核心RFIC分开，独立进行各种ESD测试模型分析，因此与单独针对ESD器件或者ESD防护电路的测试相比更为准确；
5.本发明由于在引入ESD防护电路时经过了与核心电路的优化过程，且在优化过程中保持了对ESD器件特性的准确描述，因此经过优化后的核心RFIC能够得到更佳的性能，相对将ESD防护电路直接插入核心RFIC的被保护端口的方法和RLC等效方法，能够更好地削弱ESD防护电路的引入对核心RFIC的性能的影响。
6.本发明由于无需通过数学推导或者实验的手段建立ESD防护器件的各种数值模型，包括大信号模型、小信号模型、回滞\击穿特性模型，而直接通过混合仿真得到带有ESD防护的匹配网络的S参数文件，然后引入核心RFIC的设计中，因此具有设计周期短、简便易行的优点。
附图说明
图1为现有RFIC ESD防护电路设计中的等效法流程图；
图2为现有RFIC ESD防护电路设计中的构建模型法流程图；
图3为本发明的RFIC ESD防护电路优化流程图；
图4为用本发明方法建立的带有ESD防护的匹配网络；
图5为用本发明方法中将带有ESD防护的匹配网络嵌入核心RFIC过程示意图；
图6为用本发明方法搭建的TLP模型测试电路；
图7为用本发明方法得到的带有ESD防护的匹配网络的TLP模型测试结果；
图8为用本发明方法搭建的HBM模型测试电路；
图9为用本发明方法得到的带有ESD防护的匹配网络的HBM测试结果。
具体实施方式
参照图3，本发明基于网络S参数提取的RFIC ESD防护电路优化，按如下步骤进行：
步骤1，确定ESD防护器件的类型和结构参数。
根据核心RFIC设计中所采用的工艺条件和ESD防护器件的类型，确定ESD防护器件的结构参数、掺杂浓度和连接方式。其中，ESD防护器件采用二极管、金属-氧化物-半导体场效应晶体管MOSFET、硅控整流器SCR以及这几种器件的衍生器件或者这几种器件的综合体中的任意一种。
如核心RFIC采用台积电TSMC 0.25μm工艺，ESD防护器件采用低压触发硅控整流器LVTSCR，确定LVTSCR的沟道长度为0.24μm，栅氧化层厚度为3nm，PN结结深为1.3μm，阱掺杂浓度为1017/cm3，欧姆接触掺杂浓度为1020/cm3，连接方式采用栅极接地的方式。
步骤2，确定被保护端口的匹配网络a的结构、匹配网络中的匹配元件及参数。
被保护端口的匹配网络a的结构、匹配网络中的匹配元件及参数是根据核心RFIC的电路形式确定。如核心RFIC为5.25GHz窄带低噪声放大器LNA，采用单个电感LIN对LNA输入端口进行匹配，电感值为14.6nH。
步骤3，构建带有ESD防护的匹配网络b。
将步骤1确定的ESD防护器件引入步骤2中的匹配网络a，即将单个或多个ESD防护器件连接到被保护路径与地之间，从而建立一个或多个ESD放电通道，构成带有ESD防护的匹配网络b。该匹配网络b采用L型匹配网络、T型匹配网络、∏型匹配网络和多级分布式匹配网络中的任意一种。如将两个LVTSCR与电感LIN搭建为二级∏型匹配网络b，二级LVTSCR器件宽度分别为75μm和50μm，见图4。对二级LVTSCR与LIN构成的∏型匹配网络b进行SPICE网表描述，建立SPICE网表。
步骤4，提取带有ESD防护的匹配网络b的S参数。
利用器件仿真软件ATLAS中的混合模式仿真工具，对匹配网络b的SPICE网表进行小信号仿真，按照核心RFIC设计中的所用的频率范围和步长提取匹配网络b的S参数，将得到的数据修改为表1中的形式，最后将列表存储为S2P文件。
表1提取的图4中匹配网络b的S参数列表
在表1中，第一行由“#”号引导本行的参数类型描述，说明本行内容不属于数据；“Hz”是以下数据列表中的频率单位；“S”是指数据描述的为S参数，而不是Z、Y或h参数；“RI”是指数据格式为“实部+虚部”的形式，而不是“向量的模+角度”的形式；“R 50”指在参数提取时电路的特征阻抗设定为50欧姆，该值要与核心RFIC设计中的特征阻抗一致；以下各行数据从左至右均依次为为“频率点，S11，S12，S21，S22”。
步骤5，将带有ESD防护的匹配网络b嵌入核心RFIC进行优化设计。
通过高频仿真软件ADS中的2端口S模型读取步骤4中的S2P文件，将带有ESD防护的匹配网络b直接嵌入到核心RFIC设计中，如果不能达到设计指标，则修改匹配元件参数值重复步骤3-4，重复以上过程直到核心RFIC性能满足要求。例如，将步骤4中的将带有ESD防护的匹配网络b嵌入5.25GHz窄带低噪声放大器LNA设计中，如图5。调整LNA中的元件参数，同时返回步骤3调整LIN的大小，再次执行步骤4，将调整后的匹配网络b重新嵌入LNA设计中。经过多次调整，最终得到优化后的结果见表2。
表2无ESD防护与带有ESD防护并优化后的LNA性能对比
步骤6，对优化后的带有ESD防护的匹配网络b进行ESD测试模型分析。
通过对优化后的带有ESD防护的匹配网络b搭建测试电路，进行ESD放电分析，获得被测匹配网络的开启电压电流、维持电压电流和延迟时间等关键参数，该测试电路采用人体模型HBM测试电路、机器模型MM测试电路、器件充电模型CDM测试电路和传输线脉冲TLP模型测试电路中的任意一种。
例如，对优化后的带有ESD防护的匹配网络b搭建如图6所示的TLP模型测试电路，该测试电路包括一个作为激励的方波电压源Vcharge，一个串联50Ω电阻和一个并联串联50Ω电阻，两个测试端A和B与匹配网络b中的节点1和节点2相连接。对该测试电路进行SPICE网表描述，然后在0V至100V之间选择多个激励点，用ATLAS的混合模式仿真工具进行瞬态仿真，对每次瞬态仿真结果中电压保持稳定后的电压值和电流值进行采样，得到匹配网络b的电流-电压特性曲线，如图7所示。从图7可以看出，开启电压为3.34V，维持电压为1.14V，当泄放电流超过3A时，由于热积累效应ESD防护器件性能开始出现退化，因此该匹配网络保护级别不超过此数值。
对优化后的带有ESD防护的匹配网络b搭建如图8所示的HBM测试电路，其中VESD为4kV，CESD为100pF，LESD为7.5μH，R0为106Ω，RESD为1500Ω，经过计算，ESD放电波形的上升时间约为10ns，总的放电时间约为150ns，符合HBM测量标准。用ATLAS的混合模式仿真工具进行瞬态仿真，结果如图9所示。其中图9(a)给出了节点1和节点2的瞬态电压曲线，图9(b)给出了节点1和节点2的瞬态电流曲线，可以看出，由于匹配元件LIN对瞬变电流的抑制作用，一级ESD防护器件需要承担更大的泄放电流，因此其尺寸需要设计得要比二级ESD防护器件宽一些，该匹配电路b的ESD放电延迟时间约为1ns。
Claims (4)
1.一种基于网络S参数提取的射频集成电路RFIC静电放电ESD防护电路优化方法，包括以下步骤：
(1)根据核心射频集成电路RFIC设计中所采用的工艺条件和ESD防护器件的类型，确定ESD防护器件的剖面及版图结构、尺寸、掺杂类型及分布、连接方式；
(2)根据核心RFIC的电路形式确定被保护端口的匹配网络a的结构、匹配网络中的匹配元件及参数；
(3)将步骤(1)确定的ESD防护器件引入步骤(2)中的匹配网络a，构成带有ESD保护的匹配网络b，建立匹配网络b的SPICE网表，利用器件仿真软件ATLAS的混合模式仿真工具对匹配网络b进行小信号仿真，在核心RFIC设计中所用到的每个频率点上提取S参数，得到S参数列表；根据射频设计软件ADS可读取的格式对S参数列表进行修改，并保存为S参数文件；
(4)通过读取步骤(3)中的S参数文件将带有ESD保护的匹配网络b直接嵌入到核心RFIC中进行综合设计和优化；
(5)返回步骤(3)，对带有ESD保护的匹配网络中b中的元件参数进一步修正，再次提取S参数，然后执行步骤(4)并进一步优化，如此重复步骤(3)-(4)，直到核心RFIC性能达到设计指标；
(6)对步骤(5)中优化后的带有ESD保护的匹配网络b，搭建ESD测试电路，利用仿真软件ATLAS的混合模式仿真工具对该测试电路进行准静态仿真和瞬态仿真，得到该匹配网络b的开启电压电流、维持电压电流、二次击穿电流和延迟时间。
2.根据权利要求1所述的基于网络S参数提取的RFIC ESD防护电路优化方法，其步骤(1)所述的ESD防护器件，包括二极管、金属-氧化物-半导体场效应晶体管MOSFET、硅控整流器SCR、这几种器件的衍生器件和这几种器件的综合体。
3.根据权利要求1所述的基于网络S参数提取的RFIC ESD防护电路优化方法，其中步骤(3)所述的匹配网络b，包括L型匹配网络、T型匹配网络、∏型匹配网络以及多级分布式匹配网络。
4.根据权利要求1所述的基于网络S参数提取的RFIC ESD保护电路优化方法，其中步骤(6)所述的ESD测试电路，包括人体模型HBM测试电路、机器模型MM测试电路、器件充电模型CDM测试电路和传输线脉冲TLP模型测试电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100467636A CN102096743B (zh) | 2011-02-28 | 2011-02-28 | 基于网络s参数提取的rficesd防护电路优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100467636A CN102096743B (zh) | 2011-02-28 | 2011-02-28 | 基于网络s参数提取的rficesd防护电路优化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102096743A CN102096743A (zh) | 2011-06-15 |
| CN102096743B true CN102096743B (zh) | 2012-07-25 |
Family
ID=44129838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100467636A Active CN102096743B (zh) | 2011-02-28 | 2011-02-28 | 基于网络s参数提取的rficesd防护电路优化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102096743B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102955867B (zh) * | 2011-08-30 | 2017-03-22 | 三星半导体(中国)研究开发有限公司 | 生成门级网表和标准延迟文件及检查和纠正伪路径的方法 |
| CN102609587A (zh) * | 2012-02-13 | 2012-07-25 | 苏州芯禾电子科技有限公司 | 使用三维快速电磁场仿真技术设计射频集成电路的方法 |
| CN105092994B (zh) * | 2014-04-30 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | Esd检测方法、装置以及esd调试方法、装置 |
| CN105184023B (zh) * | 2015-10-20 | 2018-03-09 | 电子科技大学 | 一种射频电路性能参数退化仿真方法 |
| CN107918680A (zh) * | 2016-10-08 | 2018-04-17 | 深圳指瑞威科技有限公司 | 一种基于指纹传感器的esd防护结构及其建模方法 |
| CN107728034B (zh) * | 2017-10-09 | 2019-09-06 | 常州工学院 | 新型功率器件控制自动化静电防护测试系统及方法 |
| CN111900158B (zh) * | 2020-08-07 | 2024-02-20 | 深圳市中明科技股份有限公司 | 对集成电路进行esd防护的方法 |
| CN116050335B (zh) * | 2023-04-03 | 2023-06-13 | 南京米乐为微电子科技有限公司 | 一种匹配电路设计方法及其装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516277A (zh) * | 2003-01-03 | 2004-07-28 | 矽统科技股份有限公司 | 一种用来保护高频射频集成电路避免静电放电伤害的装置 |
| CN1662113A (zh) * | 2004-02-27 | 2005-08-31 | 联华电子股份有限公司 | 适用于射频集成电路的静电放电防护电路 |
-
2011
- 2011-02-28 CN CN2011100467636A patent/CN102096743B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516277A (zh) * | 2003-01-03 | 2004-07-28 | 矽统科技股份有限公司 | 一种用来保护高频射频集成电路避免静电放电伤害的装置 |
| CN1662113A (zh) * | 2004-02-27 | 2005-08-31 | 联华电子股份有限公司 | 适用于射频集成电路的静电放电防护电路 |
Non-Patent Citations (1)
| Title |
|---|
| 刘红侠等.0.18μmCMOS工艺下的新型ESD保护电路设计.《西安电子科技大学学报（自然科学版）》.2009,第36卷(第5期),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102096743A (zh) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102096743B (zh) | 基于网络s参数提取的rficesd防护电路优化方法 | |
| CN106682331A (zh) | 集成电路版图的静电保护结构的提取和智能设计验证方法 | |
| Pan et al. | ESD protection designs: Topical overview and perspective | |
| Yibai et al. | Simulation study of the selectively implanted deep-N-well for PMOS SET mitigation | |
| CN102306210A (zh) | 用于版图原理图一致性验证的mos晶体管建模方法 | |
| Lin et al. | Whole-chip ESD protection design verification by CAD | |
| Zhou et al. | Modeling snapback of LVTSCR devices for ESD circuit simulation using advanced BJT and MOS models | |
| Ruth et al. | A CDM robust 5V distributed ESD clamp network leveraging both active MOS and lateral NPN conduction | |
| CN102508974A (zh) | 基于版图变化改变互连延迟参数的集成电路分析方法 | |
| Poon et al. | A full-chip ESD simulation flow | |
| Okushima et al. | Cross domain protection analysis and verification using whole chip ESD simulation | |
| Wang et al. | Function-based ESD protection circuit design verification for BGA pad-ring array | |
| Wang et al. | A study of transient voltage peaking in diode-based ESD protection structures in 28nm CMOS | |
| Tong et al. | HBM failure diagnosis on a high-frequency analog design with full-chip dynamic ESD simulation | |
| Khazhinsky et al. | Electronic design automation (EDA) solutions for ESD-robust design and verification | |
| Rosenbaum et al. | Compact Models for Simulation of On-Chip ESD Protection Networks | |
| Zhang | Modeling and characterization of substrate resistance for deep submicron ESD protection devices | |
| CN111900158B (zh) | 对集成电路进行esd防护的方法 | |
| Chakraverty et al. | Process design kits for RF analog & mixed signal design methodologies enabling silicon success | |
| Wang et al. | Area-efficient dual-diode with optimized parasitic bipolar structure for rail-based ESD protections | |
| Aliaj et al. | 2.5-Dimensional simulation for analyzing power arrays subject to ESD stresses | |
| Glaser et al. | Simulation Driven ESD Current Density Check | |
| Brennan et al. | ESD design automation for a 90nm ASIC design system | |
| Meng | Modeling and simulation of full-component integrated circuits in transient ESD events | |
| Wang | A Chip-Level CDM ESD Protection Circuit Modeling and Simulation Method and Experimental Verification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |