CN105092994B - Esd检测方法、装置以及esd调试方法、装置 - Google Patents
Esd检测方法、装置以及esd调试方法、装置 Download PDFInfo
- Publication number
- CN105092994B CN105092994B CN201410181425.7A CN201410181425A CN105092994B CN 105092994 B CN105092994 B CN 105092994B CN 201410181425 A CN201410181425 A CN 201410181425A CN 105092994 B CN105092994 B CN 105092994B
- Authority
- CN
- China
- Prior art keywords
- esd
- power domain
- unit
- netlist
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种ESD检测方法、装置以及ESD调试方法、装置,ESD检测方法包括:接收输入文件;通过技术工具文件提取对应版图文件的网表;检测网表中挂载在电源线上的电路单元所设置的ESD保护器件类型;通过检测网表的电路单元中器件的分布坐标,获取网表中各电路单元分布范围;计算各电路单元分布范围与网表中顶层电路单元分布范围的比值;当比值大于或等于第一预设值时,判定电路单元中包括核芯器件,判断ESD保护器件类型是否为适用于核芯器件的ESD保护器件;当ESD保护器件类型不适用于核芯器件的ESD保护器件,判定电路违反ESD设计规则;当比值小于第一预设值,检测电路单元中是否包含核芯器件。所述方法和装置减少了检测时间。
Description
技术领域
本发明涉及电子设备检测技术,尤其涉及一种ESD检测方法、装置以及ESD调试方法、装置。
背景技术
芯片在整个制造生产过程中,都会受到静电释放(Electro-Static Discharge,ESD)的影响。当芯片的外部环境或芯片内部累积的静电荷,通过芯片管脚流入或流出芯片时,会在极短的时间内产生峰值电流或电压,对芯片造成严重破坏,如暂时的功能丧失或永久损伤。此外,ESD还可能会吸附灰尘,缩短芯片的寿命,或者产生电磁干扰,影响芯片的正常工作。因此,芯片的ESD检测就成为了芯片研制过程中一项重要的任务。
芯片的组成器件非常多,目前较前沿的芯片可包括超过1,000,000,000个器件,占据了大约6000μm×6000μm的芯片面积(die area)。现有的自动程式化检查全芯片的on-chip(芯片上)ESD保护电路完备性的检测方法,较少有披露,且通常仅是在器件级进行检测,因此需要非常长的时间才能完成对全芯片的ESD检测,检测效率低下。
发明内容
本发明实施例解决的问题是如何减少ESD的检测时间,提高检测效率。
为解决上述问题,本发明实施例提供一种ESD检测方法,包括:接收输入文件,所述输入文件包括电路版图文件、技术工具文件和环境参数文件;通过所述技术工具文件提取对应所述版图文件的网表;检测所述网表中挂载在电源线上的电路单元所设置的ESD保护器件的类型;通过检测所述网表的电路单元的分布坐标,获取所述网表中各电路单元的分布范围;计算所述各电路单元分布范围与网表中顶层电路单元分布范围的比值;当所述比值大于或等于第一预设值时,判定所述电路单元中包括核芯器件,并判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则;当所述比值小于所述第一预设值时,分别检测所述电路单元中是否包含核芯器件;当所述电路单元中包含核芯器件时,判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型为不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则。
可选的,所述检测所述网表中挂载在电源线上的电路单元所设置的ESD保护器件的类型包括:在芯片的输入输出区中,检测所述电路单元的电源线上是否设置有满足预设尺寸范围的器件;当所述电路单元的电源线上设置有满足预设尺寸范围的器件时,判定所述具有预设尺寸范围的器件为适用于输入输出器件的ESD保护器件。
可选的,所述ESD检测方法还包括:检测所述网表中芯片核芯区中同类型器件器件点的坐标值,并获得同类型器件的覆盖范围;比较不同类型器件的覆盖范围,并将覆盖范围最小的同类型器件作为聚类;计算所述聚类的边界到所述聚类外各器件器件点之间的距离;当所述距离大于第二预设值时,检测所述聚类外的器件到所述聚类中各器件的信号线负载端上是否设置有ESD保护器件;当所述聚类外的器件到所述聚类中各器件的信号线负载端上未设置ESD保护器件时,判定所述芯片的核芯区违反ESD设计规则。
可选的,所述ESD检测方法还包括:在所述网表的芯片输入输出区中,通过抽取所述电路版图文件中器件连接的寄生电阻,获取相邻电源钳位之间的电阻值;当所述电阻值大于第三预设值时,判定所述芯片输入输出区违反ESD设计规则。
可选的,所述ESD检测方法还包括:检测所述芯片的核芯区中不同的电源域中是否存在跨电源域的信号线;当不同的电源域中存在跨电源域的信号线时,检测所述信号线上是否设置有与预设的器件模型相一致的器件;当所述信号线上设置有与预设的器件模型相一致的器件时,判定所述跨电源域的信号线具有ESD保护器件;当所述信号线上未设置有与预设的器件模型相一致的器件时,判定所述跨电源域之间违反ESD设计规则。
可选的,所述ESD检测方法还包括:依次检测所述网表中跨电源域的地之间是否包含预设的子电路,所述子电路为由至少一种预设数目的二极管串联形成;当所述跨电源域的地之间未包含所述至少一种所述子电路时,判定所述跨电源域之间违反ESD设计规则。
可选的,所述ESD检测方法还包括:计算执行每条所述ESD检测规则的检测时间;当所述检测时间超过第四预设值时,跳出当前正在执行的ESD检测规则,并执行下一条ESD检测规则。
可选的,在通过技术工具文件提取对应版图文件的网表之前,还包括:检测所述芯片的输入文件以及ESD检测标准文件是否完整,并返回检测结果。
可选的,所述ESD检测方法还包括以下至少之一:判断所述输入文件的信息是否正确;获取所述网表中器件的标签信息,并判断所述标签信息是否正确。
本发明实施例还提供了一种芯片的ESD调试方法,包括上述的ESD检测方法以判断所述芯片是否违反ESD设计规则,还包括:当所述跨电源域违反ESD设计规则时,计算所述跨电源域违反ESD设计规则的数目;计算所述跨电源域的地之间的二极管数目;当相邻的跨电源域违反ESD设计规则时,计算所述相邻跨电源域违反ESD设计规则的数目;计算所述相邻跨电源域的地之间的二极管数目;当所述跨电源域违反ESD设计规则的数目多于所述相邻的跨电源域违反ESD设计规则的数目,且所述跨电源域的地之间二极管之间的数目多于所述相邻跨电源域的地之间二极管的数目时,交换所述跨电源域的地与所述相邻跨电源域的地之间的连接关系。
本发明实施例还提供了一种芯片的ESD检测装置,包括:接收单元,用于接收输入文件,所述输入文件包括电路版图文件、技术工具文件和环境参数文件;提取单元,用于通过所述技术工具文件提取对应所述版图文件的网表;第一检测单元,用于检测所述网表中挂载在电源线上的电路单元所设置的ESD保护器件的类型;第二检测单元,用于检测所述网表的各电路单元的分布坐标,获取所述网表中各电路单元的分布范围;第一计算单元,用于计算所述各电路单元分布范围与网表中顶层电路单元分布范围的比值;第一判断单元,用于当所述比值大于或等于第一预设值时,判定所述电路单元中包括核芯器件,并判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则;第三检测单元,用于当所述比值小于所述第一预设值时,分别检测所述电路单元中是否包含核芯器件;第二判断单元,用于当所述电路单元中包含核芯器件时,判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型为不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则。
可选的,所述第一检测单元包括:第一检测子单元,用于在芯片的输入输出区中,检测所述电路单元的电源线上是否设置有满足预设尺寸范围的器件;第一判断子单元,用于当所述电路单元的电源线上设置有满足预设尺寸范围的器件时,判定所述具有预设尺寸范围的器件为适用于输入输出器件的ESD保护器件。
可选的,所述ESD检测装置还包括:第四检测单元,用于检测所述网表中芯片核芯区中同类型器件器件点的坐标值,并获得同类型器件的覆盖范围;比较单元,用于比较不同类型器件的覆盖范围,并将覆盖范围最小的同类型器件作为聚类;第二计算单元,用于计算所述聚类的边界到所述聚类外各器件器件点之间的距离;第四检测单元,用于当所述距离大于第二预设值时,检测所述聚类外的器件到所述聚类中各器件的信号线负载端上是否设置有ESD保护器件;第三判断单元,用于当所述聚类外的器件到所述聚类中各器件的信号线负载端上未设置ESD保护器件时,判定所述芯片的核芯区违反ESD设计规则。
可选的,所述ESD检测装置还包括:第一获取单元,用于在所述网表的芯片输入输出区中,通过抽取所述电路版图文件中器件连接的寄生电阻,获取相邻电源钳位之间的电阻值;第四判断单元,当所述电阻值大于第三预设值时,判定所述芯片输入输出区违反ESD设计规则。
可选的,所述ESD检测装置还包括:第五检测单元,用于检测所述芯片的核芯区中不同的电源域中是否存在跨电源域的信号线;第六检测单元,用于当不同的电源域中存在跨电源域的信号线时,检测所述信号线上是否设置有与预设的器件模型相一致的器件;第五判断单元,用于当所述信号线上设置有与预设的器件模型相一致的器件时,判定所述跨电源域的信号线具有ESD保护器件;当所述信号线上未设置有与预设的器件模型相一致的器件时,判定所述跨电源域违反ESD设计规则。
可选的,所述ESD检测装置还包括:第七检测单元,用于依次检测所述网表中跨电源域的地之间是否包含子电路;所述子电路为由至少一种预设数目的二极管串联形成;第六判断单元,用于当所述跨电源域的地之间未包含所述至少一种所述子电路时,判定所述跨电源域之间违反ESD设计规则。
可选的,所述ESD检测装置还包括:计时单元,用于计算执行每条所述ESD检测规则的检测时间;控制单元,用于当所述检测时间超过第四预设值时,跳出当前正在执行的ESD检测规则,并执行下一条ESD检测规则。
可选的,所述ESD检测装置还包括:第八检测单元,用于检测所述芯片的输入文件以及ESD检测标准文件是否完整,并返回检测结果。
可选的,所述ESD检测装置还包括以下至少一种:第七判断单元,用于判断所述输入文件的信息是否正确;第八判断单元,用于获取所述网表中器件的标签信息,并判断所述标签信息是否正确。
本发明实施例还提供了一种芯片的ESD调试装置,包括上述的ESD检测装置,还包括:第三计算单元,用于当所述跨电源域违反ESD设计规则时,计算所述跨电源域违反ESD设计规则的数目,以及所述跨电源域的地之间的二极管数目;第四计算单元,用于当相邻的跨电源域违反ESD设计规则时,计算所述相邻跨电源域违反ESD设计规则的数目,以及计算所述相邻跨电源域的地之间的二极管数目;比较单元,用于比较所述跨电源域违反ESD设计规则的数目与所述相邻跨电源域违反ESD设计规则的数目,以及比较所述跨电源域的地之间二极管之间的数目与所述相邻跨电源域的地之间二极管的数目;交换单元,用于交换所述跨电源域的地与所述相邻跨电源域的地之间的连接关系。
与现有技术相比,本发明实施例的技术方案具有以下优点:
通过检测网表中各电路单元与顶层电路单元分布范围的比较,以电路单元级的检测代替器件级的检测,可以快速判断当前载入电路单元中是否包括核芯器件,从而实现检测时间的大幅缩短。
进一步地,通过在芯片中匹配预设的已知子电路结构,以子电路级的检测代替器件级的检测,可以进一步快速地判定芯片的电路特征,节省检测时间。
进一步地,通过在芯片输入输出区检测相邻电源钳位之间的电阻值,而非逐一检测焊盘(pad)到电源钳位之间的电阻值,实现检测时间的缩短。
此外,将核芯区中相同类型且覆盖范围最小的器件形成聚类,并计算聚类到其他类型器件的距离,节省了检测时间。
进一步地,通过设置计时器对每条预设规则的执行时间进行计时,使得在执行检测规则超时时,可以立即跳出当前规则,并执行下一条规则,从而有效避免程序死锁情况的发生,节省检测时间。
进一步地,通过检测输入文件是否完整,以及通过执行部分ESD的检测规则,生成版图文件的标签信息,并判断标签信息是否正确,可以减少检测过程中,由于输入文件不完整或者输入文件的配置信息不正确,而导致的检测时间无谓消耗。
本发明实施例的一种芯片的ESD调试方法,通过检测相邻的跨域中违反ESD设计规则的数目以及连接的二极管数目,并交换相邻地之间二极管的连接关系,可以相对降低违反ESD设计规则的严重性,从而缩短了芯片的修改时间。
附图说明
图1是本发明实施例中的一种ESD检测方法的流程图;
图2是本发明实施例中另一种ESD检测方法的流程图;
图3是图2所示ESD检测方法的聚类示意图;
图4是本发明实施例中另一种ESD检测方法的流程图;
图5是图4所示ESD检测方法中环形输入输出区的结构示意图;
图6是本发明实施例中另一种ESD检测方法的流程图;
图7是本发明实施例中另一种ESD检测方法的流程图;
图8是本发明实施例中一种ESD调试方法的流程示意图;
图9是图8所示ESD调试方法中调试前的电路结构示意图;
图10是图8所示ESD调试方法中调试后的电路结构示意图;
图11是本发明实施例中一种ESD检测装置的结构示意图;
图12是本发明实施例的一种ESD调试装置的结构示意图。
具体实施方式
在现有技术方案中,对于芯片的ESD检测,通常都是在芯片的器件级进行检测的。由于芯片中所包含的器件非常多,目前较前沿的芯片就可包括超过1,000,000,000个器件,因此需要非常长的时间才能完成对全芯片的ESD检测,检测效率低下。此外,如果在执行检测前,没有对输入的文件做完全预先检测,或者在检测的过程中出现程序吊死(programhanged)等问题,还会进一步造成检测时间的无谓浪费。
在本发明的实施例中,通过检测网表中各电路单元与顶层电路单元分布范围,如面积的比较,以电路单元级的检测代替器件级的检测,可以快速判断当前载入电路单元中是否包括核芯器件,在检测覆盖范围不缩小的前提下,检测时间可以成倍减少。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种芯片的ESD检测方法,参照图1,以下通过具体步骤进行详细说明。
步骤S101,接收输入文件。
所述输入文件可以包括电路版图文件、技术工具文件和环境参数文件。电路版图文件可以是各种格式的电路版图文件,例如目前主流的图像显示系统(Graphics DisplaySystem,GDS)格式的电路版图文件,或者Oasis格式等电路版图文件。技术工具文件中可以包括LVS runset文件,其定义了针对不同工艺节点的网表抽取规则,例如,如何识别在此工艺节点下的各种器件等。环境参数文件定义了对应于电路版图文件的参数信息,例如,工艺节点和芯片面积等。
作为一种可选的实施方式,输入文件中还可以包括测试报告模板文件,用于指定需要采集的数据和对应的测试项,以在ESD检测完成后,输出ESD检测的测试报告文件。
步骤S102,通过所述技术工具文件提取对应所述版图文件的网表。
技术工具文件基于电路版图文件和环境参数文件的具体信息,提取出对应所述版图文件的网表。所述的网表可以是SPICE标准的网表格式,也可以是其他任一能够反映电路连接及组成的其他格式类型的网表。
步骤S103,检测所述网表中挂载在电源线上的电路单元所设置的ESD保护器件的类型。
在一种具体实施例中,为了进一步减少检测时间,提高检测效率,可以设置器件抓取的过滤条件。因此,所述步骤S103可以通过以下方式实现:在芯片的输入输出区中,检测所述电路单元的电源线上是否设置有满足预设尺寸范围的器件。当所述电路单元的电源线上设置有满足预设尺寸范围的器件时,判定所述具有预设尺寸范围的器件为适用于输入输出器件的ESD保护器件。
在上述的具体实施例中,由于在芯片电路中,通常数百微米级的器件管,就是ESD保护管,因此预设尺寸范围可以根据实际应用中所选用器件管的尺寸大小,设置为数百微米的区间范围,如设为大于100微米,小于500微米的范围,或其他区间范围。通过在芯片电路中,筛选预设尺寸范围内的器件管,并进一步检测它的设置位置,即是否挂载在芯片输入输出区中需要检查的电源上。如果是,就可以直接判定ESD保护器件的类型是适用于输入输出区的ESD保护类型。
步骤S104,通过检测所述网表的电路单元(cell)中器件的分布坐标,获取所述网表中各电路单元的分布范围S1。所述分布范围可以是各电路单元的面积。
步骤S105,计算所述电路单元分布范围与网表中顶层电路单元分布范围的比值。
全芯片中存在一个顶层电路单元(top cell)。通常,它包括所有其他的电路单元,因此分布范围最大。通过计算所述电路单元的坐标边界可以快速得到顶层单元的分布范围S,即其面积。
在具体实施中,计算当前检测的电路单元的分布范围与顶层电路单元的分布范围的比值S1/S,并将所述比值与第一预设值A1进行比较。当S1/S≥A1时,判定所述电路单元中包括核芯器件,而当S1/S<A1时,对所述电路单元中的器件作逐一的抓取和检测,以判断其是否为核芯器件,即当前检测的电路单元中是否包含核芯器件。
经试验研究发现,由于通常核芯器件在芯片上分布范围较广,如果一个电源的供电能够驱动50%以上面积的器件,就可以快速地判定该分布单位内的器件中包含了核芯器件,因此作为一种可选的实施方式,上述具体实施例中的A1可以设定为50%。
当S1/S的值小于A1时,即比例处于无法判断的区间,就需要用查器件模型的方式,通过逐一抓取电路单元中各器件,并检测其类别参数,从而判断其是否为核芯器件。作为一种可选的实施方式,可以通过仿真模型(spice model)进行直接判断,检测是否为核芯器件。当检测到一个器件为核芯器件时,即判定电路单元中包括核芯器件。因此,如果电路单元中包含较多的器件时,可能需要花费较多的检测时间。
步骤S106,当检测出所述电路单元中包含核芯器件时,判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件。
当通过步骤S103检测到电路单元使用输入输出ESD器件,即保护电源的ESD器件是周边型的,而在步骤S105中检测到电路单元的电源负载中含有核芯器件时,则由于输入输出ESD保护器件不能对核芯器件进行ESD保护,因此判定电路违反ESD设计规则。
本发明的实施例还提供了另一种芯片的ESD检测方法,参照图2,以下通过具体步骤进行详细说明。
步骤S201,接收输入文件。
所述输入文件中包括输入文件包括电路版图文件、技术工具文件和环境参数文件。
步骤S202,通过所述技术工具文件提取对应所述版图文件的网表。
步骤S203,检测所述网表中芯片核芯区中同类型器件器件点(node)的坐标值,并获得同类型器件的覆盖范围。
在具体实施中,芯片核芯区的器件按照不同的类型可以做多种划分。例如分为驱动型器件和负载型器件。当获取核芯区中器件的类型信息后,进一步计算所有同类型器件的覆盖范围。
在上述的具体实施例中,可以通过计算同类型器件器件点的坐标差值,获取同类型器件在坐标横轴和纵轴上的最大跨度范围,从而形成矩形状的覆盖范围。重复上述覆盖范围的计算方法,可以获取核芯区中每一类器件的覆盖范围。
步骤S204,比较不同类型器件的覆盖范围,并将覆盖范围最小的同类型器件作为聚类。
根据所述步骤S202中获取的每一类器件的覆盖范围,比较各类型器件覆盖范围的面积大小,进而判定面积范围最小的覆盖范围所对应的器件类型器件分布最为紧凑,并将其作为聚类。如图3所示,三角形器件31代表驱动型器件,圆形器件32代表负载型器件,通过比较两种器件的覆盖范围,判定驱动型器件的覆盖范围较小,因此认为驱动型器件为分布最为紧凑的器件,从而形成如矩形框33所示的聚类。
步骤S205,计算所述聚类的边界到所述聚类外各器件器件点之间的距离。
在具体实施中,所述聚类的边界可以是上述矩形状覆盖范围的四个顶角。分别计算所述四个顶角到聚类外各器件器件点之间的距离,并选取其中最长的距离作为聚类到聚类外器件之间的距离。将所述距离与第二预设值进行比较。当所述距离小于等于第二预设值时,判定信号线长度处于安全范围内,无需使用ESD器件保护。
当所述距离大于第二预设值时,检测所述聚类外的器件到所述聚类中各器件的信号线负载端上是否设置有ESD保护器件。当所述聚类外的器件到所述聚类中各器件的信号线负载端上未设置ESD保护器件时,判定所述芯片的核芯区违反ESD设计规则。
在上述的具体实施例中,由于芯片制程工艺的原因,芯片核芯区中不同类型器件之间上千微米以上的金属线存在较大的ESD风险,需设置有ESD器件进行保护。作为一种实施方式,所述第二预设值可以是1000微米。
现有技术中查找不同类型器件之间金属线长度的方法是检测不同类型器件的坐标,并通过计算坐标距离获取金属线线长。例如,对于核芯区中的驱动型器件和负载型器件,需要一一计算每个驱动型器件和每个负载型器件的距离。如果核芯区中有50个驱动型的器件和500个负载型的器件,就要计算50*500=25000个距离。而现在芯片的核芯区器件往往在100,000量级或更多,从而导致繁重的计算量和检测时间开销。
而通过上述实施例,首先检测核芯区中相对紧凑的同类型器件,并作为一个聚类。然后计算聚类的位置边界与其他类型器件的距离,从而可以大幅减少检测时间。例如,按照本发明实施例检测上述50个驱动型的器件和500个负载型的器件,当将50个驱动型器件作为一个聚类时,就可以节省约50倍的检测时间。
在复杂芯片的设计中,通常会包含成千上万个长信号线,由于通常它们的驱动和负载分布很广泛,所以穷尽所有驱动负载对去获取最长距离会非常耗时,是所有驱动数和负载数的乘积的量级。而通过本发明实施例,可以省下数十倍甚至上百倍的测试时间。
本发明的另一种具体实施例还公开了另一种ESD检测方法,参照图4和图5,以下通过具体步骤进行详细说明。
步骤S301,在所述网表的芯片输入输出区中,通过抽取所述电路版图文件中器件连接的寄生电阻,获取相邻电源钳位之间的电阻值。
在具体实施中,可以通过进行电学仿真,直接抽取电路版图文件GDS文件中,芯片输入输出区中相邻电源钳位的寄生电阻,获取两者之间的电阻值。所述电源钳位为绕电源线或接地线周边环一圈内的所有电源钳位。
步骤S302,当所述电阻值大于第三预设值时,判定所述芯片输入输出区违反ESD设计规则。
在具体实施中,所述第三预设值可以是两倍于输入输出区焊盘到电源钳位的最大电阻许可值。
在芯片电路中,输入输出区焊盘(IO pad)用于联系芯片的内部电路以及外部输入,其到最近的电源钳位之间的电阻值反映了静电泄放能力,电阻值越大,静电泄放能力越弱,相反,电阻值越小,静电泄放能力越强,ESD风险也越小。因此在ESD检测中,如果检测到输入输出区焊盘到电源钳位之间的电阻值大于所述最大电阻许可值,例如1欧姆,即说明存在ESD风险。
通过检测相邻电源钳位之间的电阻值,判断各输入输出区到相邻电源钳位之间的电阻值是否符合ESD规范。如图5所示,在环形的输入输出区501(IO ring)中,黑色区域为电源钳位,相邻电源钳位之间包括数个焊盘504。如果获取电源钳位502到电源钳位503之间的电阻值大于两倍于输入输出区焊盘到电源钳位的最大电阻许可值,例如2欧姆,则可判断出电源钳位502和电源钳位503之间,存在到电源钳位502与电源钳位503的电阻值都大于1欧姆的焊盘,因此不符合ESD保护规范,从而可判定为违反ESD设计规则。
现有技术中,输入端保护电路都会检测输入端到电源或地线钳位的电阻。但这种做法的耗时通常近似平方率。而通过本发明实施例的ESD检测方法,可以大大缩短需要检查的端点数量,耗时是近似线性率的,从而能够加速检测。实现检测时间的缩短。
在上述具体实施例的基础上,本发明还公开了另一种ESD检测方法,参照图6,以下通过具体步骤进行详细说明。
步骤S401,接收输入文件。
在具体实施中,所述输入文件可以包括电路版图文件、技术工具文件和环境参数文件。
步骤S402,通过所述技术工具文件提取对应所述版图文件的网表。
步骤S403,检测所述芯片的核芯区中不同的电源域中是否存在跨电源域的信号线。
上述的电源域是由具有同一套电源和地的器件组成的。如果某个金属线上的驱动器件和负载器件分别位于不同的电源域就是跨电源域的金属线。这样的金属线需要有ESD器件保护。
步骤S404,当不同的电源域中存在跨电源域的信号线时,检测所述信号线上是否设置有与预设的器件模型相一致的器件。
在具体实施中,所述器件模型可以是基于SPICE标准的器件模型,并且还可以包括其他电路参数,如器件管脚的连接关系,名称或器件尺寸等等。通过检测信号线上的器件是否与预设的器件模型参数一致,判定信号线上的ESD器件是否为合法的ESD保护器件。例如,根据检测规则,认为ggnmos(栅极接地的nmos管)为合法的ESD保护,则将信号线上的器件与所有nmos管的SPICE仿真模型进行比对,检测其是否匹配。
当所述信号线上设置有与预设的器件模型相一致的器件时,判定所述跨电源域的信号线具有ESD保护器件。当所述信号线上未设置有与预设的器件模型相一致的器件时,判定所述跨电源域违反ESD设计规则。
在上述具体实施例的基础上,本发明还公开了另一种ESD检测方法,参照图7,以下通过具体步骤进行详细说明。
步骤S501,接收输入文件。
在具体实施中,所述输入文件可任意包括电路版图文件、技术工具文件和环境参数文件。
步骤S502,通过所述技术工具文件提取对应所述版图文件的网表。
步骤S503,依次检测所述网表中跨电源域的地之间是否包含预设的子电路。
在具体实施中,所述子电路可以是通过电路模拟工具,如SPICE工具,预先设置的电路器件模型。具体来说,电路的器件模型可以包括子电路中的器件类型,器件个数和连接关系等。所述电源域之间存在跨电源域的信号线,并且电源域的地没有设置ESD保护器件。
在上述的具体实施例中,通过预设子电路,可以快速地检测芯片电路中的ESD保护器件。例如,在ESD保护规范中,芯片电路不同电源域的地之间需要设置二极管作为ESD保护器件。因此所述子电路可以是二极管,或者由多个二极管串联组成的子电路。
由于超过一定数量的二极管同样无法起到有效的ESD保护作用,并没有意义。因此在一种可选的实施方式中,子电路中串联二极管的数量设置为6个。即所述子电路可以包括以下几种形式的电路结构:一个二级管、两个二级管串联、三个二极管串联、四个二极管串联、五个二极管串联以及六个二极管串联。同时,各子电路按照上述的顺序进行检测顺序排序。
在具体实施中,按照子电路排序顺序,依次调用相应的子电路模型,并匹配所述网表中跨电源域的地之间是否有所述子电路模型。即,首先检测不同电源域的地之间是否是通过一个二极管连接的。如果没有,则继续检测不同电源域的地之间是否是通过两个串联的二极管连接,以此类推。当检测到跨电源域的地之间有相应的二极管子电路时,就立刻退出,不再进行后续排序中子电路的检测匹配。
当所述跨电源域的地之间未包含所述至少一种所述子电路时,即没有二极管连接或者串联的二极管个数超过6个时,判定所述跨电源域之间违反ESD设计规则。
当匹配成功时,不仅可以得到二极管的个数,同时也能够对应得到二极管型号,面积和周长等器件参数。进一步地,通过将这些参数和经验理论值进行比较,就可以判定这些地之间能否有效释放ESD电流。
现有技术中搜索点到点之间的电路结构,如果用传统的路径搜索,经常需要用到复杂图论拓扑算法,还无法避免例外,因此既耗时又低效。而通过本发明实施例的预设子电路,可以快对电路结构进行检测,从而匹配到相应的器件,避免从一个器件节点到另一个节点的检测方式,提高了ESD的检测效率。此外,作为一种可选的实施方式,为了能够进一步地节省检测时间,本发明实施例设置两条检测的先后顺序,即首先检测芯片核芯区的信号线有无ESD保护器件,并且在检测到芯片核芯区的信号线上没有ESD保护器件时,才检测所述跨电源域的地之间二极管的个数。如果信号线上已经设有ESD保护器件,则不执行如步骤S501至步骤S503的检测步骤。
本发明实施例还公开了另一种ESD检测方法,包括:计算执行每条所述ESD检测规则的检测时间;当所述检测时间超过第四预设值时,跳出当前正在执行的ESD检测规则,并执行下一条ESD检测规则。
在上述具体实施例中,ESD检测规则作为子进程运行,其进程由系统的母程序监控。由于每条规则的检查起始和结束都有实时输出,母程序可以对每条ESD检测规则计时,杀掉超时进程,并重新设置检查程序,执行超时ESD检测规则的下一条ESD检测规则,重复持续到最后一条ESD检测规则。
在上述具体实施例中,所述的第四预设值可以是多个,分别对应于多个不同的ESD检测规则。
在现有的ESD检测方法中,有时可能需要执行客户程序,从而产生一系列问题。例如,在具体应用中,客户可能会因为各种原因将芯电源VCC或VSS命名为其他程序无法识别的名字。一旦检测程序把这个名字当成普通电源去检测挂在它上面的器件时,就会产生类似死机的状态。因为此时程序会陷入搜索千万计,甚至上亿计的芯管的死循环中。通过本发明实施例的计时控制,可以观察到这种情况,计时结束原有进程,并从下一条规则起,接续执行,防止检测时间的无谓消耗,大大提升程序的效率。
通过设置计时器对每条预设规则的执行时间进行计时,使得在执行检测规则超时,可以立即跳出当前规则,并执行下一条规则,从而有效避免程序吊死等情况的发生,节省检测时间。
在上述具体实施例的基础上,在通过技术工具文件提取对应版图文件的网表之前,还可以包括:
步骤S1011,检测所述芯片的输入文件以及ESD检测标准文件是否完整,并返回检测结果。
在具体实例中,可以是由系统自动检测所有输入文件,如检测规则文件,版图文件,版图对电路技术文件,金属方块电阻和孔电阻参数等是否完整齐全。具体来说,可以是通过检测各输入文件的文件格式进行检测。也可以是由人工方式进行检测。
在上述具体实例的基础上,还可以包括以下至少一种:
步骤S1012,判断所述输入文件的信息是否正确。
在具体实例中,所述文件的信息可以包括LVS runset文件中的工艺节点信息;LVSrunset文件中节点数量信息;LVS runset文件中器件类型信息;文件路径信息;外部数据库信息;顶层电路单元名称信息。同时,输入文件的信息检查还可以包括输入文件之间的信息是否匹配,输入文件是否能够自洽,例如,检查程序的顶层,版图的顶层和技术文件的顶层是否一致;技术文件和电阻是否符合版图节点等等。
在实际检测中,绝大多数的检测程序重新运行是因为顶层名字写错,技术文件参数不对,比如金属总层数写错,金属顶层总数写错,意外打开RC抽取开关,工艺节点选错,受保护的版图标签没有包括进技术文件等等。而且很多情况下,检测程序重跑并非一次就能成功,往往发生重跑多次才能成功。通过所述步骤S1012的预检测程序,可以把这种情况降到最低。
步骤S1013,获取所述网表中器件的标签信息,并判断所述标签信息是否正确。
在具体实例中,可以通过预执行部分检测规则,从而检测版图文件中是否正确地包含了电源、地和信号线的名字标签。具体来说,以执行一条检测规则为例,可以通过检查版图文件的文字标签是否有短路进行判断。如果没有短路,则根据缺少电源标签,缺少地标签或缺少信号线标签三种错误报错。此时,检测程序暂停,等待用户输入命令来决定继续检查还是结束程序。
本发明实施例通过检测输入文件是否完整,以及通过执行部分ESD的检测规则,生成版图文件的标签信息,并判断标签信息是否正确,及时发现错误信息,让测试人员决定是否继续下一步地检测,从而减少检测过程中,由于输入文件不完整或者输入文件的配置信息不正确,在具体的规则检测中发现文件错误,而使之前已执行的检测时间归于无效,导致的检测时间无谓消耗。
本发明实施例还公开了一种ESD调试方法,采用上述的ESD检测方法判断跨电源域的信号线上是否由于未设置ESD保护器件而导致产生违反ESD设计规则,以及当产生违反ESD设计规则时,电源域的地之间是否设置有二极管子电路。参照图8,可以通过以下步骤进行调试。
步骤S601,当所述跨电源域违反ESD设计规则时,计算所述跨电源域违反ESD设计规则的数目。
根据所述步骤S401至步骤S404可以得到,由于跨电源域信号线没有设置ESD保护装置而违反ESD设计规则,并计算得到跨两个电源域的所有违反ESD设计规则的总数。如图9所示,经过检测计算,芯片核芯区域的多个电源域组成1中,可以得到由分别连接接地端VSSA1和接地端VSSA3的两个电源域组成的跨电源域VSSA1-VSSA3之间违反ESD设计规则的个数,将违反ESD设计规则的个数,记录为V(A1,A3),其值为X。
步骤S602,计算所述跨电源域的地之间的二极管数目。
根据所述步骤S501至步骤S503可以得到,跨电源域的地之间的二极管数量。如图9所示,可以得到接地端VSSA1和VSSA3之间的二极管数量是3个,同时,将所述二极管的个数记录为A1和A3这两个地之间的二极管值UA1-A3。
步骤S603,当所述相邻跨电源域存在违反ESD设计规则时,计算所述相邻跨电源域违反ESD设计规则的数目。
如图9所示,由分别连接接地端VSSA1和接地端VSSA2的两个电源域组成的跨电源域VSSA1-VSSA2,由于与跨电源域VSSA1-VSSA3均包含连接电源域,因此跨电源域VSSA1-VSSA2与跨电源域VSSA1-VSSA3为相邻跨电源域,且跨电源域VSSA1-VSSA2共有Y个违反ESD设计规则,即V(A1,A2)=Y。其中X〉Y。
步骤S604,计算所述相邻跨电源域的地之间的二极管数目。
如图9所示,可以得到接地端VSSA1和VSSA2之间的二极管数量是1个,即UA1-A2=1。
步骤S605,当所述跨电源域违反ESD设计规则的数目多于所述相邻跨电源域违反ESD设计规则的数目,且所述跨电源域的地之间二极管之间的数目多于所述相邻跨电源域的地之间二极管的数目时,交换所述跨电源域的地与所述相邻跨电源域的地之间的连接关系。
在具体实例中,按U值的降序排列V值。如果置换地可以降低U值高的错误,就进行地的置换。例如,在上述的具体实施例中,经检测得到UA1-A3=3,V(A1,A3)=X;UA1-A2=1,V(A1,A2)=Y。如果置换A2和A3,形成如图10所示修改后的电路连接关系,可以得到新的UA1-A2’=3,UA1-A3’=1。由此可见,违反ESD设计规则严重性高的V(A1,A3)=X的U值从3降到1,同时使严重性低的V(A1,A2)=Y的U值从1增加到3。
当跨电源中的违反ESD设计规则较多,且电源域的地之间的二极管连接个数较多时,会形成叠加效应,从而加剧违反ESD设计规则的严重程度。因此,本发明实施例通过比较相邻的跨域中违反ESD设计规则的数量以及跨电源域的地之间连接的二极管数量,并在其中一个跨电源违反ESD设计规则的数量以及电源域地之间的二极管数量均较多时,交换与相邻地之间地的连接关系,可以相对地降低违反ESD设计规则的严重程度。虽然这会相对使另一个电源域的ESD保护变差,但是从整体上能够增加了整个芯片电路的ESD防护效果。
在设计后期,发现跨电源域ESD保护电路不足,可能已经来不及再做全面地修改。而不修改又可能使违反ESD设计规则的程度较为严重。由于置换电源地线,所牵涉到的修改,要小于在所有出错点增加ESD保护器件,因此通过本发明实施例的一种ESD调试方法,能够快速完成电路的修正调试,从而减少ESD调试时间,提高ESD的检测效率。
本发明实施例还提供了一种与上述的ESD检测方法相对应的芯片的ESD检测装置。如图11,包括:接收单元1101,用于接收输入文件,所述输入文件包括电路版图文件、技术工具文件和环境参数文件;提取单元1102,用于通过所述技术工具文件提取对应所述版图文件的网表;第一检测单元1103,用于检测所述网表中挂载在电源线上的电路单元所设置的ESD保护器件的类型;第二检测单元1104,用于检测所述网表的各电路单元的分布坐标,获取所述网表中各电路单元的分布范围;第一计算单元1105,用于计算所述各电路单元分布范围与网表中顶层电路单元分布范围的比值;第一判断单元1106,用于当所述比值大于或等于第一预设值时,判定所述电路单元中包括核芯器件,并判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则;第三检测单元1107,用于当所述比值小于所述第一预设值时,分别检测所述电路单元中是否包含核芯器件;第二判断单元1108,用于当所述电路单元中包含核芯器件时,判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型为不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则。
在具体实施中,所述第一检测单元1103包括:第一检测子单元,用于在芯片的输入输出区中,检测所述电路单元的电源线上是否设置有满足预设尺寸范围的器件;第一判断子单元,用于当所述电路单元的电源线上设置有满足预设尺寸范围的器件时,判定所述具有预设尺寸范围的器件为适用于输入输出器件的ESD保护器件。
在具体实施中,所述的ESD检测装置还包括:第四检测单元,用于检测所述网表中芯片核芯区中同类型器件器件点的坐标值,并获得同类型器件的覆盖范围;比较单元,用于比较不同类型器件的覆盖范围,并将覆盖范围最小的同类型器件作为聚类;第二计算单元,用于计算所述聚类的边界到所述聚类外各器件器件点之间的距离;第四检测单元,用于当所述距离大于第二预设值时,检测所述聚类外的器件到所述聚类中各器件的信号线负载端上是否设置有ESD保护器件;第三判断单元,用于当所述聚类外的器件到所述聚类中各器件的信号线负载端上未设置ESD保护器件时,判定所述芯片的核芯区违反ESD设计规则。
在具体实施中,所述的ESD检测装置还包括:第一获取单元,用于在所述网表的芯片输入输出区中,通过抽取所述电路版图文件中器件连接的寄生电阻,获取相邻电源钳位之间的电阻值;第四判断单元,当所述电阻值大于第三预设值时,判定所述芯片输入输出区违反ESD设计规则。
在具体实施中,所述的ESD检测装置还包括:第五检测单元,用于检测所述芯片的核芯区中不同的电源域中是否存在跨电源域的信号线;第六检测单元,用于当不同的电源域中存在跨电源域的信号线时,检测所述信号线上是否设置有与预设的器件模型相一致的器件;第五判断单元,用于当所述信号线上设置有与预设的器件模型相一致的器件时,判定所述跨电源域的信号线具有ESD保护器件;当所述信号线上未设置有与预设的器件模型相一致的器件时,判定所述跨电源域违反ESD设计规则。
在具体实施中,所述的ESD检测装置还包括:第七检测单元,用于依次检测所述网表中跨电源域的地之间是否包含子电路;所述子电路为由至少一种预设数目的二极管串联形成;第六判断单元,当所述跨电源域的地之间未包含所述至少一种所述子电路时,判定所述跨电源域之间违反ESD设计规则。
在具体实施中,所述的ESD检测装置还包括:计时单元,用于计算执行每条所述ESD检测规则的检测时间;控制单元,用于当所述检测时间超过第四预设值时,跳出当前正在执行的ESD检测规则,并执行下一条ESD检测规则。
在具体实施中,所述的ESD检测装置还包括:第八检测单元,用于检测所述芯片的输入文件以及ESD检测标准文件是否完整,并返回检测结果。
在具体实施中,所述的ESD检测装置还包括以下至少一种:第七判断单元,用于判断所述输入文件的信息是否正确;第八判断单元,用于获取所述网表中器件的标签信息,并判断所述标签信息是否正确。
本发明实施例还提供了一种与上述的ESD调试方法相对应的芯片的ESD调试装置,采用上述的ESD检测装置判断跨电源域的信号线上是否由于未设置ESD保护器件而导致违反ESD设计规则,以及当违反ESD设计规则时,电源域的地之间是否设置有二极管子电路,参照图12,所述的ESD调试装置还包括:第三计算单元1201,用于当所述跨电源域中存在所述违反ESD设计规则时,计算所述跨电源域违反ESD设计规则的数目,以及所述跨电源域的地之间的二极管数目;第四计算单元1202,用于当所述相邻跨电源域存在违反ESD设计规则时,计算所述相邻跨电源域违反ESD设计规则的数目,以及计算所述相邻跨电源域的地之间的二极管数目;比较单元1203,用于比较所述跨电源域违反ESD设计规则的数目与所述相邻的跨电源域的违反ESD设计规则的数目,以及比较所述跨电源域的地之间二极管之间的数目与所述相邻跨电源域的地之间二极管的数目;交换单元1204,用于交换所述跨电源域的地与所述相邻跨电源域的地之间的连接关系。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种芯片的ESD检测方法,其特征在于,包括:
接收输入文件,所述输入文件包括电路版图文件、技术工具文件和环境参数文件;
通过所述技术工具文件提取对应所述版图文件的网表;
检测所述网表中挂载在电源线上的电路单元所设置的ESD保护器件的类型;
通过检测所述网表的电路单元中器件的分布坐标,获取所述网表中各电路单元的分布范围;
计算所述各电路单元分布范围与网表中顶层电路单元分布范围的比值;
当所述比值大于或等于第一预设值时,判定所述电路单元中包括核芯器件,并判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则;
当所述比值小于所述第一预设值时,分别检测所述电路单元中是否包含核芯器件;当所述电路单元中包含核芯器件时,判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型为不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则。
2.如权利要求1所述的ESD检测方法,其特征在于,所述检测所述网表中挂载在电源线上的电路单元所设置的ESD保护器件的类型包括:
在芯片的输入输出区中,检测所述电路单元的电源线上是否设置有满足预设尺寸范围的器件;
当所述电路单元的电源线上设置有满足预设尺寸范围的器件时,判定所述具有预设尺寸范围的器件为适用于输入输出器件的ESD保护器件。
3.如权利要求1所述的ESD检测方法,其特征在于,还包括:
检测所述网表中芯片核芯区中同类型器件器件点的坐标值,并获得同类型器件的覆盖范围;
比较不同类型器件的覆盖范围,并将覆盖范围最小的同类型器件作为聚类;
计算所述聚类的边界到所述聚类外各器件器件点之间的距离;
当所述距离大于第二预设值时,检测所述聚类外的器件到所述聚类中各器件的信号线负载端上是否设置有ESD保护器件;
当所述聚类外的器件到所述聚类中各器件的信号线负载端上未设置ESD保护器件时,判定所述芯片的核芯区违反ESD设计规则。
4.如权利要求1所述的ESD检测方法,其特征在于,还包括:
在所述网表的芯片输入输出区中,通过抽取所述电路版图文件中器件连接的寄生电阻,获取相邻电源钳位之间的电阻值;
当所述电阻值大于第三预设值时,判定所述芯片输入输出区违反ESD设计规则。
5.如权利要求1所述的ESD检测方法,其特征在于,还包括:
检测所述芯片的核芯区中不同的电源域中是否存在跨电源域的信号线;
当不同的电源域中存在跨电源域的信号线时,检测所述信号线上是否设置有与预设的器件模型相一致的器件;
当所述信号线上设置有与预设的器件模型相一致的器件时,判定所述跨电源域的信号线具有ESD保护器件;当所述信号线上未设置有与预设的器件模型相一致的器件时,判定所述跨电源域违反ESD设计规则。
6.如权利要求5所述的ESD检测方法,其特征在于,还包括:
依次检测所述网表中跨电源域的地之间是否包含预设的子电路,所述子电路为由至少一种预设数目的二极管串联形成;
当所述跨电源域的地之间未包含所述至少一种所述子电路时,判定所述跨电源域之间违反ESD设计规则。
7.如权利要求1所述的ESD检测方法,其特征在于,还包括:
计算执行每条ESD检测规则的检测时间;
当所述检测时间超过第四预设值时,跳出当前正在执行的ESD检测规则,并执行下一条ESD检测规则。
8.如权利要求1-7任一项所述的ESD检测方法,其特征在于,在通过技术工具文件提取对应版图文件的网表之前,还包括:
检测所述芯片的输入文件以及ESD检测标准文件是否完整,并返回检测结果。
9.如权利要求8所述的ESD检测方法,其特征在于,还包括以下至少一种:
判断所述输入文件的信息是否正确;
获取所述网表中器件的标签信息,并判断所述标签信息是否正确。
10.一种芯片的ESD调试方法,其特征在于,包括如权利要求6所述的ESD检测方法以判断所述芯片是否违反ESD设计规则,还包括:
当所述跨电源域违反ESD设计规则时,计算所述跨电源域违反ESD设计规则的数目;
计算所述跨电源域的地之间的二极管数目;
当相邻的跨电源域违反ESD设计规则时,计算所述相邻跨电源域违反ESD设计规则的数目;
计算所述相邻跨电源域的地之间的二极管数目;
当所述跨电源域违反ESD设计规则的数目多于所述相邻的跨电源域违反ESD设计规则的数目,且所述跨电源域的地之间二极管之间的数目多于所述相邻跨电源域的地之间二极管的数目时,交换所述跨电源域的地与所述相邻跨电源域的地之间的连接关系。
11.一种芯片的ESD检测装置,其特征在于,包括:
接收单元,用于接收输入文件,所述输入文件包括电路版图文件、技术工具文件和环境参数文件;
提取单元,用于通过所述技术工具文件提取对应所述版图文件的网表;
第一检测单元,用于检测所述网表中挂载在电源线上的电路单元所设置的ESD保护器件的类型;
第二检测单元,用于检测所述网表的各电路单元的分布坐标,获取所述网表中各电路单元的分布范围;
第一计算单元,用于计算所述各电路单元分布范围与网表中顶层电路单元分布范围的比值;
第一判断单元,用于当所述比值大于或等于第一预设值时,判定所述电路单元中包括核芯器件,并判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则;
第二判断单元,用于当所述比值小于所述第一预设值时,分别检测所述电路单元中是否包含核芯器件,当所述电路单元中包含核芯器件时,判断所述ESD保护器件的类型是否为适用于核芯器件的ESD保护器件;当所述ESD保护器件的类型为不适用于核芯器件的ESD保护器件时,判定电路违反ESD设计规则。
12.如权利要求11所述的ESD检测装置,其特征在于,所述第一检测单元包括:
第一检测子单元,用于在芯片的输入输出区中,检测所述电路单元的电源线上是否设置有满足预设尺寸范围的器件;
第一判断子单元,用于当所述电路单元的电源线上设置有满足预设尺寸范围的器件时,判定所述具有预设尺寸范围的器件为适用于输入输出器件的ESD保护器件。
13.如权利要求11所述的ESD检测装置,其特征在于,还包括:
第四检测单元,用于检测所述网表中芯片核芯区中同类型器件器件点的坐标值,并获得同类型器件的覆盖范围;
比较单元,用于比较不同类型器件的覆盖范围,并将覆盖范围最小的同类型器件作为聚类;
第二计算单元,用于计算所述聚类的边界到所述聚类外各器件器件点之间的距离;
第三检测单元,用于当所述距离大于第二预设值时,检测所述聚类外的器件到所述聚类中各器件的信号线负载端上是否设置有ESD保护器件;
第三判断单元,用于当所述聚类外的器件到所述聚类中各器件的信号线负载端上未设置ESD保护器件时,判定所述芯片的核芯区违反ESD设计规则。
14.如权利要求11所述的ESD检测装置,其特征在于,还包括:
第一获取单元,用于在所述网表的芯片输入输出区中,通过抽取所述电路版图文件中器件连接的寄生电阻,获取相邻电源钳位之间的电阻值;
第四判断单元,当所述电阻值大于第三预设值时,判定所述芯片输入输出区违反ESD设计规则。
15.如权利要求11所述的ESD检测装置,其特征在于,还包括:
第五检测单元,用于检测所述芯片的核芯区中不同的电源域中是否存在跨电源域的信号线;
第六检测单元,用于当不同的电源域中存在跨电源域的信号线时,检测所述信号线上是否设置有与预设的器件模型相一致的器件;
第五判断单元,用于当所述信号线上设置有与预设的器件模型相一致的器件时,判定所述跨电源域的信号线具有ESD保护器件;当所述信号线上未设置有与预设的器件模型相一致的器件时,判定所述跨电源域违反ESD设计规则。
16.如权利要求15所述的ESD检测装置,其特征在于,还包括:
第七检测单元,用于依次检测所述网表中跨电源域的地之间是否包含子电路;所述子电路为由至少一种预设数目的二极管串联形成;
第六判断单元,用于当所述跨电源域的地之间未包含所述至少一种所述子电路时,判定所述跨电源域之间违反ESD设计规则。
17.如权利要求11所述的ESD检测装置,其特征在于,还包括:
计时单元,用于计算执行每条ESD检测规则的检测时间;
控制单元,用于当所述检测时间超过第四预设值时,跳出当前正在执行的ESD检测规则,并执行下一条ESD检测规则。
18.如权利要求11-17任一项所述的ESD检测装置,其特征在于,还包括:第八检测单元,用于检测所述芯片的输入文件以及ESD检测标准文件是否完整,并返回检测结果。
19.如权利要求18所述的ESD检测装置,其特征在于,还包括以下至少一种:
第七判断单元,用于判断所述输入文件的信息是否正确;
第八判断单元,用于获取所述网表中器件的标签信息,并判断所述标签信息是否正确。
20.一种芯片的ESD调试装置,其特征在于,包括如权利要求16所述的ESD检测装置,还包括:
第三计算单元,用于当所述跨电源域违反ESD设计规则时,计算所述跨电源域违反ESD设计规则的数目,以及所述跨电源域的地之间的二极管数目;
第四计算单元,用于当相邻的跨电源域违反ESD设计规则时,计算所述相邻跨电源域违反ESD设计规则的数目,以及计算所述相邻跨电源域的地之间的二极管数目;
比较单元,用于比较所述跨电源域违反ESD设计规则的数目与所述相邻跨电源域违反ESD设计规则的数目,以及比较所述跨电源域的地之间二极管之间的数目与所述相邻跨电源域的地之间二极管的数目;
交换单元,用于交换所述跨电源域的地与所述相邻跨电源域的地之间的连接关系。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410181425.7A CN105092994B (zh) | 2014-04-30 | 2014-04-30 | Esd检测方法、装置以及esd调试方法、装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410181425.7A CN105092994B (zh) | 2014-04-30 | 2014-04-30 | Esd检测方法、装置以及esd调试方法、装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105092994A CN105092994A (zh) | 2015-11-25 |
CN105092994B true CN105092994B (zh) | 2017-11-28 |
Family
ID=54573883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410181425.7A Active CN105092994B (zh) | 2014-04-30 | 2014-04-30 | Esd检测方法、装置以及esd调试方法、装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105092994B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106815387A (zh) * | 2015-12-02 | 2017-06-09 | 北京华大九天软件有限公司 | 一种采用指定View进行网表输出的方法 |
CN105785239B (zh) * | 2016-03-09 | 2018-10-26 | 深圳市华星光电技术有限公司 | Esd测试装置及esd测试方法 |
CN106682331A (zh) * | 2016-12-30 | 2017-05-17 | 北京厚德微电技术有限公司 | 集成电路版图的静电保护结构的提取和智能设计验证方法 |
CN110187260B (zh) * | 2019-06-11 | 2021-04-02 | 珠海市一微半导体有限公司 | 一种基于esd电路完整性的自动检测方法 |
CN115989576A (zh) * | 2020-11-30 | 2023-04-18 | 华为技术有限公司 | 电路版图的识别方法及识别设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2400462A (en) * | 2003-04-08 | 2004-10-13 | Zarlink Semiconductor Ltd | Testing Circuit designs for satisfactory electrostatic discharge protection |
US7617467B2 (en) * | 2006-12-14 | 2009-11-10 | Agere Systems Inc. | Electrostatic discharge device verification in an integrated circuit |
CN101398460B (zh) * | 2008-10-16 | 2013-05-22 | 北京中星微电子有限公司 | 一种芯片静电放电测试失效后的调试方法及装置 |
JP4783442B2 (ja) * | 2009-03-18 | 2011-09-28 | 株式会社東芝 | Esd保護検証装置及びesd保護検証方法 |
TW201108016A (en) * | 2009-05-28 | 2011-03-01 | Intersil Inc | Method of interconnect checking and verification for multiple electrostatic discharge specifications |
CN102184268A (zh) * | 2010-10-13 | 2011-09-14 | 天津蓝海微科技有限公司 | 防静电放电和防闩锁效应保护电路规则的自动检查方法 |
CN102096743B (zh) * | 2011-02-28 | 2012-07-25 | 西安电子科技大学 | 基于网络s参数提取的rficesd防护电路优化方法 |
JP5785322B2 (ja) * | 2012-04-04 | 2015-09-30 | シャープ株式会社 | Esd試験検査装置およびesd試験検査方法 |
-
2014
- 2014-04-30 CN CN201410181425.7A patent/CN105092994B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105092994A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105092994B (zh) | Esd检测方法、装置以及esd调试方法、装置 | |
Xiao et al. | BISA: Built-in self-authentication for preventing hardware Trojan insertion | |
US9378324B2 (en) | System and method of detecting design rule noncompliant subgraphs in circuit netlists | |
CN107016025A (zh) | 一种非关系型数据库索引的建立方法及装置 | |
US20070094541A1 (en) | Method and apparatus for generating test execution sequences automatically for a software testing process | |
US20070256037A1 (en) | Net-list organization tools | |
CN105446864B (zh) | 缓存文件删除影响的校验方法、装置及移动终端 | |
US11010522B2 (en) | Efficient mechanism for interactive fault analysis in formal verification environment | |
CN107644286A (zh) | 工作流处理方法及装置 | |
US9449139B2 (en) | System and method for tracing a net | |
CN107239616B (zh) | 一种集成电路原理图的对比方法 | |
US8775979B2 (en) | Failure analysis using design rules | |
CN105740487A (zh) | 基于工艺设计包的版图与原理图一致性验证方法 | |
US6769103B2 (en) | Line width check in layout database | |
US7451414B2 (en) | Method for determining relevant circuit parts in a circuit in the event of loading with a temporally variable signal | |
Gao et al. | Defect-location identification for cell-aware test | |
Lin et al. | Whole-chip ESD protection design verification by CAD | |
CN108829903B (zh) | 判定fpga冗余设计的代码与综合后电路一致性的方法和系统 | |
JP5096850B2 (ja) | 検索結果表示方法、検索結果表示プログラムおよび検索結果表示装置 | |
CN104536897B (zh) | 基于关键字的自动测试方法及系统 | |
CN106845244A (zh) | 一种检测方法及装置 | |
Marquardt et al. | Topology-aware ESD checking: A new approach to ESD protection | |
CN106897504A (zh) | 对ip模块进行开发形成参数化单元的方法 | |
CN106546912A (zh) | 一种应用相关型fpga自动化测试配置方法 | |
CN106776169A (zh) | 一种测试服务器的psu的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |