CN101398460B

CN101398460B - 一种芯片静电放电测试失效后的调试方法及装置

Info

Publication number: CN101398460B
Application number: CN 200810224120
Authority: CN
Inventors: 欧阳浩宇
Original assignee: Vimicro Corp
Current assignee: Vimicro Corp
Priority date: 2008-10-16
Filing date: 2008-10-16
Publication date: 2013-05-22
Anticipated expiration: 2028-10-16
Also published as: CN101398460A

Abstract

本发明提出了一种芯片ESD测试失效后的调试方法，该芯片为包含多组电源模块的同种芯片，该方法包括：对第一芯片进行ESD检测，获得失效管脚；在第二芯片上，把与所述失效管脚位置相应的第二管脚接地，并对芯片中未测模块进行放电测试；每完成一组模块的测试，根据预置规则判断第二管脚是否失效；若失效，则当前模块为失效模块，并在第三芯片上继续下一模块的测试，以及在另一芯片上对失效模块进行管脚测试；若未失效，则在当前芯片上继续下一模块的测试。本发明在找到ESD失效管脚后，以模块为单元分组排查，先确定失效模块，再在失效模块内找到具体的管脚失效组合，由此大幅度的减少了调试所需样品个数，提高了调试速度，节省了调试费用。

Description

一种芯片静电放电测试失效后的调试方法及装置

技术领域

本发明涉及芯片测试技术领域，特别是涉及一种芯片静电放电测试失效后的调试方法及装置。

背景技术

静电放电(ESD，Electrostatic Discharge)是电子工业最花代价的损坏原因之一，它会影响到生产合格率、制造成本、产品质量与可靠性以及公司的可获利润。在IC(集成电路)的制造和使用过程中，人体和IC接触的机会最多，由人体静电损伤造成IC失效的比例也最大，由此在实际应用中工业界大多采用人体模式来标注IC的静电等级。人体模式是指人体在地上走动、摩擦或者其他因素在人体上已积累了静电，当此人去直接接触IC时，人体上的静电便会经IC的管脚而进入IC内，再由IC放电，此放电过程会在短到几百个纳秒的时间内产生数安培的瞬间放电电流，该电流可能会把IC内部的元件烧毁。

由此，需要对IC进行ESD保护性能的评估测试。在ESD测试失效后，要对IC进行调试(Debug)，确切找出该IC的ESD防护薄弱点发生在哪种组合方式下。现有技术中Debug的通常做法是：采用大量样品，设计尽可能多的管脚(pin)组合方式，分别用不同的样品进行逐一测试来查找ESD防护最薄弱的组合方式。这样的方式将耗费大量的样品和测试时间，以3组电源pin、2组地pin和4个I/O pin的9Pins芯片为例，就有36种组合，而每个组合至少需要2颗样品来确认测试的结果，这就需72个样品。如果是几十上百Pins的芯片进行ESD Debug测试，所需的样品就会高达成千上万个，无任是样品个数还是测试时间，对IC设计公司几乎都是难以接受的。

由此，需要本领域技术人员迫切解决的一个技术问题就是：如何能够减少ESD Debug时消耗IC样品的数量以及提高Debug的速度。

发明内容

本发明所要解决的技术问题是提供一种芯片静电放电测试失效后的调试方法及装置，能够大大减少调试所需的芯片样品个数，提高调试的速度。

为了解决上述问题，本发明提出了一种芯片ESD测试失效后的调试方法，其中，所述芯片为包含多组电源模块的同种芯片，所述调试方法包括：

对第一芯片进行ESD检测，获得失效管脚；在第二芯片上，把与所述失效管脚位置相应的第二管脚接地，并对芯片中未测模块内的管脚进行放电测试；每完成一组模块的测试，根据预置规则判断所述第二管脚是否失效；若失效，则标记当前模块为失效模块，并在第三芯片上继续下一模块的测试；以及，在另一芯片上对所述失效模块进行管脚放电测试；若未失效，则在当前芯片上继续下一模块的放电测试。

进一步，所述管脚放电测试步骤包括：在第四芯片上，把与所述失效管脚位置相应的第四管脚接地，并对与所述失效模块位置相应的模块中未测管脚进行放电测试；每完成一个管脚的测试，根据预置规则判断所述第四管脚是否失效；若失效，则标记当前管脚为导致所述失效管脚失效的管脚；以及，在另一芯片上继续对下一管脚进行放电测试；若未失效，则在当前芯片上继续下一管脚的放电测试。

进一步，所述对芯片进行ESD检测，找出失效管脚的步骤包括：测量芯片每个管脚的电流电压特性曲线；对每个管脚依次进行放电测试；再测量放电测试后所述每个管脚的电流电压特性曲线；根据预置规则，获得失效的管脚。

优选的，所述方法采用2个芯片重复测试。

进一步，所述预置规则为，通过管脚在所述放电测试前/后的电流电压特性曲线，判断管脚是否失效；所述判断标准为：绝对漏电流、相对电压漂移、短开路、相对IV漂移或功能测试法。

所述芯片的各组电源模块包括电源管脚、地管脚和I/O管脚，优选的，所述方法还包括：测量各个地管脚之间的电阻，把电阻小于2欧姆的各个地管脚连接起来作为一个地管脚进行测试。

进一步，若芯片完成调试后，各个模块都不导致所述失效管脚失效，则判定所述失效管脚通过ESD检测。

为了解决上述问题，本发明还提出了一种用于芯片ESD测试失效后的调试装置，其中所述芯片为包含多组电源模块的同种芯片；所述装置可以包括：

预处理单元，用于对第一芯片进行ESD检测，获得失效管脚；模块测试单元，用于在第二芯片上，把与所述失效管脚位置相应的第二管脚接地，并对芯片中未测模块内的管脚进行放电测试；模块判断单元，用于在每完成一组模块的测试后，根据预置规则判断所述第二管脚是否失效；

若失效，则执行失效模块确定单元；以及，在另一芯片上对所述失效模块执行管脚单元；所述失效模块确定单元用于标记当前模块为失效模块；所述管脚单元用于获得导致所述失效管脚失效的管脚；

若未失效，则在当前芯片上继续执行模块测试单元。

进一步，所述管脚单元包括：

管脚测试子单元，用于在第四芯片上，把与所述失效管脚位置相应的第四管脚接地，并对与所述失效模块位置相应的模块中未测管脚进行放电测试；管脚判断子单元，用于在每完成一个管脚的测试后，根据预置规则判断所述第四管脚是否失效；

若失效，则执行管脚确定子单元；并在另一芯片上继续执行管脚测试子单元；所述管脚确定子单元用于确定当前管脚为导致所述失效管脚失效的管脚；

若未失效，则在当前芯片上继续执行管脚测试子单元。

所述芯片的各组电源模块中包括电源管脚、地管脚和I/O管脚，优选的，所述装置还包括一个电阻测量单元，用于测量各个地管脚之间的电阻，把电阻小于2欧姆的各个地管脚连接起来作为一个地管脚进行测试。

优选的，所述装置还包括第三判断单元，用于当芯片完成调试后，各个模块都不导致所述失效管脚失效时，判定所述失效管脚通过ESD检测。

与现有技术相比，本发明具有以下优点：

本发明在找到ESD失效的pin后，以芯片中的各电源模块为单元，对失效pin进行分组排查，先确定使得该pin失效的模块，再在该模块内部通过逐一排查的方法，找到具体的pin失效组合。由此，本发明大幅度的减少了ESD调试时所需的芯片样品个数，提高了调试的速度，也就大大节省了IC设计公司进行ESD调试的费用。

附图说明

图1是本发明芯片ESD测试失效后的调试方法实施例1的步骤流程图；

图2是本发明芯片ESD测试失效后的调试方法实施例2的步骤流程图；

图3是本发明芯片ESD测试失效后的调试方法实施例2的子步骤流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图1，示出了本发明一种芯片ESD测试失效后的调试方法实施例1，所述芯片为包含多组电源模块的芯片，测试所用的芯片是同一种芯片，实施例1具体可以包括：

步骤101，对芯片A进行ESD检测，获得失效管脚a；

步骤102，对芯片进行模块测试，在芯片B上，把与所述失效管脚a位置相应的管脚b接地，并对芯片中未测模块内的管脚进行放电测试；

每完成一组模块的测试，就执行步骤103；

步骤103，根据预置规则，判断所述管脚b是否失效；

如果失效，则执行步骤104；

如果未失效，则继续执行步骤102；

步骤104，确定当前模块为失效模块；

步骤105，更换芯片B为芯片C，在所述芯片C上跳转执行步骤102。

对所述失效模块进行管脚放电测试，用以确定所述失效模块中具体哪个管脚导致所述失效管脚a的ESD失效；步骤包括：

步骤106，在芯片D上，把与所述失效管脚a位置相应的管脚d接地，并对与所述失效模块位置相应的模块中未测管脚进行放电测试；

每完成一个管脚的测试，就执行步骤106；步骤107，根据预置规则判断所述管脚d是否失效；

如果失效，则执行步骤108；

如果未失效，则继续执行步骤106；

步骤108，确定当前管脚为导致所述管脚d失效的管脚；

步骤109，更换芯片D为芯片E，在芯片上E跳转执行步骤106。

本发明中所述管脚放电测试的方法可以包括现有技术中所有用于对管脚进行放电测试的方法，在此不作限定。

以下参照图2，示出了本发明一种芯片ESD测试失效后的调试方法实施例2，对本发明的方法做进一步的说明。

测试的芯片为包含有4组电源模块的同一种芯片，每组模块都有25个管脚，包括1个电源(VCC)管脚、1个地(GND)管脚和23个输入/输出(I/O)管脚。

定义如下：

模块1包括：VCC1_1，GND1_1，Pin I/O1_1，...，Pin I/O1_23；

模块2包括：VCC2_1，GND2_1，Pin I/O2_1，...，Pin I/O2_23；

模块3包括：VCC3_1，GND3_1，Pin I/O3_1，...，Pin I/O3_23；

模块4包括：VCC4_1，GND4_1，Pin I/O4_1，...，Pin I/O4_23；

现以人体模式(HBM)2000V对所述芯片做ESD检测和调试(Debug)。

步骤201，对芯片一进行ESD检测，获得失效的管脚；假设Pin I/O1_5为失效的管脚；

步骤202，对芯片进行模块测试，选取未进行过检测的芯片二，把芯片二上的Pin I/O1_5接地，并对芯片中未测模块内的管脚进行Zap(放电测试)；其中，已完成Zap的模块以及其他各个芯片中与所述模块位置相应的模块，均为已测模块；

每完成一组模块的Zap，即对一组中的每个管脚都进行过Zap后，就执行步骤203；例如，先对模块1进行Zap，完成模块1的Zap后，就执行步骤203；实际操作中，并不限定对各个模块进行Zap的顺序；

步骤203，根据预置规则，判断芯片二中的Pin I/O1_5是否失效；即在模块1进行Zap后，就判断Pin I/O1_5是否失效；所述预置规则为：通过管脚在Zap前/后的电流电压特性曲线，判断管脚是否失效；所述判断标准可以为：绝对漏电流、相对电压漂移、短开路、相对IV漂移或功能测试法；本发明在此不对判断标准做限定；

如果失效，则执行步骤204；

如果未失效，则继续执行步骤202，即在芯片二上，继续对未测模块进行Zap；例如，模块1经过Zap后，Pin I/O1_5未失效，则在芯片二上，继续对模块2、3、4进行Zap；

步骤204，确定当前模块为失效模块，例如，模块1、2、3进行Zap后，Pin I/O1_5均未失效，而在模块4进行Zap后，Pin I/O1_5失效，则模块4为失效模块。

另一种情况是，检测出模块1为失效模块时，要重复执行步骤202、步骤203、步骤204，来继续检测模块2、3、4是否为失效模块；具体在执行时，要另选取未进行测试的芯片来进行Zap，因为一旦Pin I/O1_5失效后，所用的芯片就不能再用来测试。

对所述失效模块进行管脚放电测试，用以确定所述失效模块中具体哪个管脚导致所述Pin I/O1_5的ESD失效，步骤包括：

步骤205，另选取一未进行过测试的芯片四，把芯片四上的Pin I/O1_5接地，并对芯片四中的模块4中未测管脚进行Zap；其中，已完成Zap的管脚以及其他各个芯片中与所述管脚位置相应的管脚，均为已测管脚；

每完成一个管脚的Zap，就执行步骤206；

步骤206，根据预置规则判断Pin I/O1_5是否失效；所述预置规则与步骤203中的规则相同；

如果失效，则执行步骤207；例如，对Pin I/O4_10进行过Zap后，Pin I/O1_5失效，则执行步骤207；

如果未失效，则继续执行步骤205；即在芯片四上，继续对未测管脚进行Zap；

步骤207，确定当前管脚，即Pin I/O4_10为导致Pin I/O1_5失效的管脚，并另选取一未进行过测试的芯片五上，跳转执行步骤205。

优选的，在本发明方法的每一个测试步骤，均采用2个芯片重复测试，以保证测试的准确性。

进一步，如果步骤203执行完毕后，即对芯片中四个模块都进行过Zap后，Pin I/O1_5都没有失效，则判定Pin I/O1_5通过所述ESD测试；而在步骤201中Pin I/O1_5的失效，是由积累Zap效应造成的。

进一步，参照图3，示出了上述实施例2中步骤201的子步骤，即对芯片进行ESD检测，获得失效管脚的方法可以是：

步骤2011，选取一个芯片，测量芯片每个管脚的IV曲线；

步骤2012，测量每两个GND之间的电阻，小于2欧姆可以合并视为1个GND，在后续的所有测试中，均视为1个GND来进行测试；

步骤2013，对每个管脚依次进行Zap；不同类型的管脚，对其进行Zap的方式不同，具体包括以下三种类型：

类型一，Pin I/O对Pin I/O的ESD测试，对一个Pin I/O进行Zap，把其它所有的Pin I/O都接地，VCC和GND都悬空；

类型二，Pin I/O对VCC(或GND)的ESD测试，对一个Pin I/O进行Zap，把一个VCC(或GND)接地，其它所有的管脚都悬空；

类型三，VCC对GND(或GND对VCC)的ESD测试，对一个VCC(GND)进行Zap，把一个GND(VCC)接地，其它所有的管脚都悬空；

步骤2014，步骤303执行完毕后，再测量所述每个管脚的IV曲线；

步骤2015，根据预置规则判断管脚是否失效；所述预置规则与步骤203中的规则相同。

本发明还提供了一种用于芯片ESD测试失效后的调试装置，所述装置具体可以包括：

预处理单元，用于对芯片A进行ESD检测，获得失效管脚a；

模块测试单元，用于在芯片B上，把与所述失效管脚a位置相应的管脚b接地，并对芯片中未测模块内的管脚进行放电测试；

模块判断单元，用于在每完成一组模块的测试后，根据预置规则判断所述管脚b是否失效；

若所述管脚b失效，则执行失效模块确定单元；以及，在另一芯片C上对所述失效模块执行管脚单元；

所述失效模块确定单元，用于确定当前模块为失效模块；

若所述管脚b未失效，则在当前芯片B上继续执行模块测试单元。

其中，管脚单元包括：

管脚测试子单元，用于在另一芯片D上，把与所述失效管脚a相应位置的管脚d接地，并对与所述失效模块相应的模块中未测管脚进行放电测试；

管脚判断子单元，用于在每完成一个管脚的测试后，根据预置规则判断所述管脚d是否失效；

若所述管脚d失效，则执行管脚确定子单元；并在另一芯片E上继续执行管脚测试子单元；

所述管脚确定子单元用于确定当前管脚为导致所述管脚d失效的管脚；

若所述管脚d未失效，则在当前芯片D上继续执行管脚测试单元。

具体的，所述预置规则为：通过管脚在所述放电测试前/后的电流电压特性曲线，判断管脚是否失效；所述判断标准为：绝对漏电流、相对电压漂移、短开路、相对IV漂移或功能测试法。

进一步，所述装置还包括一个电阻测量单元，用于测量芯片中各个地管脚之间的电阻，把电阻小于2欧姆的各个地管脚连接起来作为一个地管脚进行测试。

进一步，所述装置还包括第三判断单元，用于当芯片B完成调试后，各个模块都不导致管脚b失效时，判定所述管脚b通过ESD检测。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上对本发明所提供的一种芯片静电放电测试失效后的调试方法及装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

1.一种芯片静电放电ESD测试失效后的调试方法，其特征在于，所述芯片为包含多组电源模块的同种芯片，所述方法包括：

对第一芯片进行ESD检测，获得失效管脚；

在第二芯片上，把与所述失效管脚位置相应的第二管脚接地，并对芯片中未测模块内的管脚进行放电测试；

每完成一组模块的测试，根据预置规则判断所述第二管脚是否失效；

若失效，则标记当前模块为失效模块，并在第三芯片上继续下一模块的测试；以及，在另一芯片上对所述失效模块进行管脚放电测试；

若未失效，则在当前芯片上继续下一模块的放电测试。

2.根据权利要求1所述的方法，其特征在于，所述管脚放电测试步骤包括：

在第四芯片上，把与所述失效管脚位置相应的第四管脚接地，并对与所述失效模块位置相应的模块中未测管脚进行放电测试；

每完成一个管脚的测试，根据预置规则判断所述第四管脚是否失效；若失效，则标记当前管脚为导致所述失效管脚失效的管脚；以及，在另一芯片上继续对下一管脚进行放电测试；

若未失效，则在当前芯片上继续下一管脚的放电测试。

3.根据权利要求1所述的方法，其特征在于，所述对芯片进行ESD检测，获得失效管脚的步骤包括：

测量芯片每个管脚的电流电压特性曲线；

对每个管脚依次进行放电测试；

再测量放电测试后所述每个管脚的电流电压特性曲线；

根据预置规则，获得失效的管脚。

4.根据权利要求1所述的方法，其特征在于，采用2个芯片重复测试。

5.根据权利要求1、2或3所述的方法，其特征在于，所述预置规则为，通过管脚在所述放电测试前/后的电流电压特性曲线，判断管脚是否失效；判断标准为：绝对漏电流、相对电压漂移、短开路、相对IV漂移或功能测试法。

6.根据权利要求1所述的方法，其特征在于，所述芯片的各组电源模块包括电源管脚、地管脚和I/O管脚，方法还包括：测量各个地管脚之间的电阻，把电阻小于2欧姆的各个地管脚连接起来作为一个地管脚进行测试。

7.根据权利要求1所述的方法，其特征在于，还包括：

若芯片完成调试后，各个模块都不导致所述失效管脚失效，则判定所述失效管脚通过ESD检测。

8.一种用于芯片静电放电ESD测试失效后的调试装置，其特征在于，所述芯片为包含多组电源模块的同种芯片；所述装置包括：

预处理单元，用于对第一芯片进行ESD检测，获得失效管脚；

模块测试单元，用于在第二芯片上，把与所述失效管脚位置相应的第二管脚接地，并对芯片中未测模块内的管脚进行放电测试；

模块判断单元，用于在每完成一组模块的测试后，根据预置规则判断所述第二管脚是否失效；

若失效，则执行失效模块确定单元；以及，在另一芯片上对所述失效模块执行管脚单元；

所述失效模块确定单元用于标记当前模块为失效模块；

所述管脚单元用于获得导致所述失效管脚失效的管脚；

若未失效，则在当前芯片上继续执行模块测试单元。

9.根据权利要求8所述的装置，其特征在于，所述管脚单元包括：

管脚测试子单元，用于在第四芯片上，把与所述失效管脚位置相应的第四管脚接地，并对与所述失效模块位置相应的模块中未测管脚进行放电测试；

管脚判断子单元，用于在每完成一个管脚的测试后，根据预置规则判断所述第四管脚是否失效；

若失效，则执行管脚确定子单元；并在另一芯片上继续执行管脚测试子单元；

所述管脚确定子单元用于确定当前管脚为导致所述失效管脚失效的管脚；

若未失效，则在当前芯片上继续执行管脚测试子单元。

10.根据权利要求8所述的装置，其特征在于，所述预置规则为，通过管脚在所述放电测试前/后的电流电压特性曲线，判断管脚是否失效；判断标准为：绝对漏电流、相对电压漂移、短开路、相对IV漂移或功能测试法。

11.根据权利要求8所述的装置，其特征在于，所述芯片的各组电源模块中包括电源管脚、地管脚和I/O管脚，所述装置还包括一个电阻测量单元，用于测量各个地管脚之间的电阻，把电阻小于2欧姆的各个地管脚连接起来作为一个地管脚进行测试。

12.根据权利要求8所述的装置，其特征在于，还包括第三判断单元，用于当芯片完成调试后，各个模块都不导致所述失效管脚失效时，判定所述失效管脚通过ESD检测。