CN103954877A - 集成电路测试方法及测试装置 - Google Patents
集成电路测试方法及测试装置 Download PDFInfo
- Publication number
- CN103954877A CN103954877A CN201410151334.9A CN201410151334A CN103954877A CN 103954877 A CN103954877 A CN 103954877A CN 201410151334 A CN201410151334 A CN 201410151334A CN 103954877 A CN103954877 A CN 103954877A
- Authority
- CN
- China
- Prior art keywords
- resistance
- integrated circuit
- measured
- group
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000000523 sample Substances 0.000 claims description 37
- 230000002159 abnormal effect Effects 0.000 claims description 10
- 238000010998 test method Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 235000013569 fruit product Nutrition 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
本发明涉及一种集成电路测试方法及装置，所述集成电路测试方法用于通过测量待测集成电路的N个待测焊盘之间的电阻值是否正常来判断信号线之间是否存在短路，包括如下步骤：对所述N个待测焊盘之间的个电阻进行分组；测量第一组电阻的并联电阻值，如果所述第一组电阻的并联电阻值大于预定电阻值，则测量下一组电阻的并联电阻值，如果每一组电阻的并联电阻值均大于所述预定电阻值，则测试结束，判断所述待测集成电路的信号线之间不存在短路现象，其中N为大于3的整数。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种集成电路测试方法及测试装置。
背景技术
目前诸如显示面板等集成电路内部静电放电(ESD)而导致的信号线短路已经成为一个普遍的不良。实验发现，当显示面板第一次受到ESD冲击时，实测待测焊盘间电阻会减小，但一般情况下还能正常显示，当显示面板多次受到ESD冲击时，电阻会持续减小，直到电阻小到可以影响到两个信号的正常传输，这样在点灯情况下才能发现不良，尤其是在市场端高发。在不良分析中，为了找到发生ESD的信号线，需要采用万用表对待测焊盘两两间的电阻进行测量，劳力费时。例如，对于4个待测焊盘而言，需要测量次，对于N个待测焊盘，需要测量次。
因此，需要一种可以自动检测待测焊盘电阻的装置，一方面方便不良分析，一方面可以在生产流程必要环节中加入电阻检测，对有ESD风险的样品进行拦截。
发明内容
本发明所要解决的技术问题是集成电路短路测试中测量次数多的问题。
为此目的，本发明提出了一种集成电路的测试方法，所述集成电路包括N个待测焊盘，其特征在于，所述测试方法包括如下步骤：对N个待测焊盘之间的个电阻进行分组；测量第一组电阻的并联电阻值，如果所述第一组电阻的并联电阻值大于或等于预定电阻值，则测量下一组电阻的并联电阻值，如果每一组电阻的并联电阻值均大于或等于所述预定电阻值，则测试结束，判断所述待测集成电路的信号线之间不存在短路现象；如果测量某一组电阻的并联电阻值小于所述预定电阻值，则对该组电阻中的每一个电阻的电阻值进行测量，以找出电阻值异常的电阻，从而判断所述待测集成电路的短路位置；其中N为大于3的整数。
优选地，根据待测集成电路的良品率来将个电阻分组成至少一组。
优选地，当待测集成电路的良品率高时，分组的组数少，每一组的电阻数多；当待测集成电路的良品率低时，分组的组数多，每一组的电阻数少。
优选地，所述待测集成电路为显示面板的集成电路。
本发明还提出了一种集成电路测试装置，所述集成电路测试装置包括：承载待测集成电路的基台；设置在所述基台上方的测试头，所述测试头包括N个探针，通过移动所述测试头来使所述N个探针分别与所述待测集成电路的N个待测焊盘接触，以及测试电路，用于判断所述待测集成电路是否存在短路，所述测试电路包括多个开关和电阻计，其中所述N个探针中的每一个通过一个开关与所述电阻计连接，并且第一个探针与第二个至第N个探针间各连接一个开关，第二个探针与第三至第N个探针间各连接一个开关，以此类推，直到第N-2与第N个探针间连接一个开关，其中N为大于3的整数。
优选地，所述测试电路用于通过控制所述多个开关的通断来对所述N个待测焊盘之间的个电阻进行分组，并测量第一组电阻的并联电阻值，如果所述第一组电阻的并联电阻值大于或等于预定电阻值，则测量下一组电阻的并联电阻值，如果每一组电阻的并联电阻值均大于或等于所述预定电阻值，则测试结束，判断所述待测集成电路的信号线之间不存在短路现象。
优选地，所述测试电路在测量到某一组电阻的并联电阻值小于所述预定电阻值，则通过控制所述多个开关的通断来对该组电阻中的每一个电阻的电阻值进行测量，以找出电阻值异常的电阻，从而判断所述待测集成电路的短路位置。
优选地，所述测试电路中的所述多个开关为MOS晶体管。
优选地，所述集成电路测试装置还包括存储器，用于存储所述测试电路所测量的电阻值。
通过采用本发明所公开的集成电路的测试方法及测装置，能够快速检测集成电路中是否存在短路现象，并能快速确定发生短路位置，测量次数少且易于使用。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1A所示的是根据本发明实施例的集成电路测试装置的立体图；
图1B所示的是图1A所示的集成电路测试装置的侧视图；
图1C所示的是图1A所示的待测集成电路的平面图；
图2所示的是现有技术中的集成电路测试方法的示意图；
图3所示的是根据本发明实施例的集成电路测试方法的流程图；
图4所示的是根据本发明实施例的集成电路测试装置的测试电路的示意图。
具体实施方式
为了使本领域技术人员更好的理解本发明的技术方案，下面结合说明书附图对本发明实施例进行详细的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1A至1C所示，根据本发明实施例的集成电路测试装置包括承载待测集成电路4的基台1、设置在基台1上方的测试头2以及测试电路(未示出)。基台1的一侧具有凸起部6，测试头2通过凸起部6设置于基台1上方。待测集成电路4具有多个待测焊盘5的一侧放置在基台1具有凸起部6的一侧。测试头2上具有多个探针3，该多个探针3呈直线设置，且该直线与基台1具有凸起部6的一侧平行。通过移动测试头2，使得测试头2上的多个探针3分别与待测集成电路4上的多个待测焊盘5接触，其中每一个探针对应于一个待测焊盘。测试电路用于判断待测集成电路4中是否存在ESD导致的信号线短路，如下文将会详细介绍的，测试电路包括多个开关和电阻计，其中多个探针3中的每一个通过一个开关与电阻计连接，并且第一个探针与第二个至第N个探针间各连接一个开关，第二个探针与第三至第N个探针间各连接一个开关，以此类推，直到第N-2与第N个探针间连接一个开关，其中N为大于3的整数。
在下文中，将以四个待测焊盘为例，详细说明根据本发明实施例的集成电路测试方法和装置。
图2示出了现有技术中测试待测焊盘的方法，对于分别标注为ABCD的四个待测焊盘而言，需要测量焊盘A与焊盘B之间的电阻R1、焊盘B与焊盘C之间的电阻R2、焊盘C与焊盘D之间的电阻R3、焊盘A与焊盘C之间的电阻R4、焊盘A与焊盘D之间的电阻R5以及焊盘B与焊盘D之间的电阻R6，因此需要测量次，这样的测量都是手工进行，费时费力且准确性不高。
图3示出了根据本发明实施例的集成电路测试方法的流程图。如图3所示，首先对所要测量的电阻进行分组，在本实施例中所要测量的电阻为R1、R2、R3、R4、R5及R6，例如可以将这6个电阻分为两组，R1、R2及R3为一组，R4、R5及R6为一组；然后测量第一组电阻的并联电阻值，即电阻R1、R2和R3的并联电阻值。为了方便起见，在本文中将电阻R1、R2和R3的并联电阻值表示为R1//R2//R3，类似地将电阻R4、R5和R6的并联电阻值表示为R4//R5//R6。
由欧姆定律可知，并联电阻值小于各电阻的最小值，如果发现所测量的并联电阻值小于某个预定值(例如，5K欧姆)，则说明并联的这几个电阻中必然存在短路。例如，如果发现R1//R2//R3＜5K欧姆，则可以判断电阻R1、R2和R3中必然存在异常，然后对这三个电阻分别测量其电阻值，就可以发现是哪两个焊盘之间存在短路。如果发现R1//R2//R3＞5K欧姆，则可以判断电阻R1、R2和R3均正常，从而可以进行下一组电阻的测量。
对下一组电阻的测量仍然采用相同的方法，在本实施例中，首先测量电阻R4、R5和R6的并联电阻值，如果发现R4//R5//R6＜5K欧姆，则可以判断电阻R4、R5和R6中必然存在异常，然后对这三个电阻分别测量其电阻值，就可以发现是哪两个焊盘之间存在短路。如果发现R4//R5//R6＞5K欧姆，则可以判断电阻R4、R5和R6均正常。
由此可以看出，如果该样品的4个焊盘间的电阻值均正常，则只需要进行2次测量就可以结束，如果电阻R3异常，需要进行4次测量，如果电阻R6异常，需要进行5次测量。因此，采用根据本发明实施例的测试待测焊盘的方法所需的测量次数小于现有的手工测量方法，特别是对于大量焊盘而言。在实际生产过程中，集成电路中出现短路的几率较小，对于大部分情况而言，只需2次测量就可以确认4个焊盘之间不存在短路，远小于现有的手工测量方法需要测量6次才能确认4个焊盘之间不存在短路，从而大大提高了测试效率。
图4示出了根据本发明实施例的集成电路测试装置的测试电路的示意图。仍然以分别标注为ABCD的四个待测焊盘为例，测试电路包括9个开关T1至T9和电阻计，其中4个探针A至D分别通过开关T1至T4与电阻计连接，且探针A、B间连接开关T9，探针A、C间连接开关T5，探针A、D间连接开关T6，探针B、C间连接开关T7，探针B、D间连接开关T8。
通过控制该测试电路的9个开关T1至T9的通断来对4个待测焊盘之间的6个电阻进行分组。首先将开关T1、T2、T3、T4、T5、T8接通，从而可以测量R1//R2//R3，如果R1//R2//R3的电阻值存在异常，则将开关T1、T2接通以测量R1，将开关T2、T3、T5接通以测量R2，将开关T3、T4、T5、T8接通以测量R3；如果R1//R2//R3的电阻值正常，则将开关T1、T2、T3、T4、T7、T8、T9接通以测量R4//R5//R6时，如果R4//R5//R6的电阻值存在异常，则将开关T1、T3、T7接通以测量R4，将开关T1、T4、T8接通以测量R5，将开关T2、T9、T4、T8接通以测量R6。从而，通过测试电路实现了根据本发明实施例的测试待测焊盘的方法。测试电路中的各个开关可以用MOS晶体管来实现，通过预设程序来控制各个MOS晶体管的通断，从而可以迅速对待测集成电路进行测试。
当根据本发明实施例的集成电路测试装置的测试头压向待测集成电路时，测试头上的4个探针分别与待测集成电路上的4个待测焊盘接触，预设程序可以控制测试电路中的各个MOS晶体管的通断而迅速完成4个待测焊盘之间的6个电阻值的测试，并将结果输出到集成电路测试装置的存储器中。表格1例示了对4个待测焊盘之间的6个电阻值的测试结果，用户通过阅读表格1，可以很容易地发现焊盘B与C之间的电阻值为120欧姆，显著低于正常电阻值，即焊盘B与C之间存在短路现象。
| 单位(欧姆) | B | C | D |
| A | 2.2M | 2.1M | 2.2M |
| B | - | 120 | 1.9M |
| C | - | - | 2M |
表格1
本领域技术人员通过阅读本发明可以理解，可以在集成电路测试装置的测试头上设置5个甚至更多个探针，来对待测集成电路的5个甚至更多个待测焊盘进行测量。
举例而言，当集成电路测试装置的测试头上设置5个探针时，待测集成电路的5个待测焊盘之间存在个电阻，将这10个电阻标记为R1至R10。根据本发明以上实施例的教导，可以对这10个电阻进行分组。对于10个电阻而言，可以存在多种分组方式：①R1至R5为一组，R6至R10为一组；②R1至R3为一组，R4至R6为一组，R6至R10为一组，等等。
例如，对于分组方式①，可以先测量R1至R5的并联电阻值，如果存在异常，则对这5个电阻值分别进行测量以找出存在短路现象的焊盘；如果正常，则测量R6至R10的并联电阻值。如果R6至R10的并联电阻值正常，则说明这5个焊盘之间不存在短路现象测试结束，如果异常，则对这5个电阻值分别进行测量以找出存在短路现象的焊盘。
对于分组方式②，也是采用同样的步骤，对第一组的并联电阻值进行测量，如无异常则进行下一组的并联电阻值的测量，如存在异常则对该组内的每一个电阻进行测量。
本领域技术人员可以根据实际情况来选择合适的分组方式，对于短路概率较低的情况，本领域技术人员可以选择分组方式①来对待测集成电路进行测量，以使得测量次数最少，而对于短路概率较高的情况，本领域技术人员可以选择分组方式②，每一组内的电阻较少，较为容易找到出现异常的电阻，从而使得测量次数最少。更极端的情况，如果产品的良品率很高，用户甚至可以不对电阻进行分组，例如直接测试R1至R10这10个电阻的并联电阻值，如果电阻值正常，则经过一次测量就可以判断这5个焊盘之间不存在短路现象，如果发现异常，再采用分组测量的方式查找存在短路现象的焊盘，从而最大程度地提高了集成电路的检测效率。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
Claims (9)
1.一种集成电路的测试方法，所述集成电路包括N个待测焊盘，其特征在于，所述测试方法包括如下步骤：
对N个待测焊盘之间的个电阻进行分组；
测量第一组电阻的并联电阻值，如果所述第一组电阻的并联电阻值大于或等于预定电阻值，则测量下一组电阻的并联电阻值，如果每一组电阻的并联电阻值均大于或等于所述预定电阻值，则测试结束，判断所述待测集成电路的信号线之间不存在短路现象；
如果测量某一组电阻的并联电阻值小于所述预定电阻值，则对该组电阻中的每一个电阻的电阻值进行测量，以找出电阻值异常的电阻，从而判断所述待测集成电路的短路位置；
其中N为大于3的整数。
2.根据权利要求1所述的方法，其中根据待测集成电路的良品率来将个电阻分组成至少一组。
3.根据权利要求2所述的方法，其中当待测集成电路的良品率高时，分组的组数少，每一组的电阻数多；当待测集成电路的良品率低时，分组的组数多，每一组的电阻数少。
4.根据权利要求1所述的方法，其中所述待测集成电路为显示面板的集成电路。
5.一种集成电路测试装置，所述集成电路测试装置包括：
承载待测集成电路的基台；
设置在所述基台上方的测试头，所述测试头包括N个探针，通过移动所述测试头来使所述N个探针分别与所述待测集成电路的N个待测焊盘接触，以及
测试电路，用于判断所述待测集成电路是否存在短路，所述测试电路包括多个开关和电阻计，其中所述N个探针中的每一个通过一个开关与所述电阻计连接，并且第一个探针与第二个至第N个探针间各连接一个开关，第二个探针与第三至第N个探针间各连接一个开关，以此类推，直到第N-2与第N个探针间连接一个开关，其中N为大于3的整数。
6.根据权利要求5所述的集成电路测试装置，所述测试电路用于通过控制所述多个开关的通断来对所述N个待测焊盘之间的个电阻进行分组，并测量第一组电阻的并联电阻值，如果所述第一组电阻的并联电阻值大于或等于预定电阻值，则测量下一组电阻的并联电阻值，如果每一组电阻的并联电阻值均大于或等于所述预定电阻值，则测试结束，判断所述待测集成电路的信号线之间不存在短路现象。
7.根据权利要求6所述的集成电路测试装置，其中所述测试电路在测量到某一组电阻的并联电阻值小于所述预定电阻值，则通过控制所述多个开关的通断来对该组电阻中的每一个电阻的电阻值进行测量，以找出电阻值异常的电阻，从而判断所述待测集成电路的短路位置。
8.根据权利要求5所述的集成电路测试装置，其中所述测试电路中的所述多个开关为MOS晶体管。
9.根据权利要求5所述的集成电路测试装置，还包括存储器，用于存储所述测试电路所测量的电阻值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410151334.9A CN103954877B (zh) | 2014-04-15 | 2014-04-15 | 集成电路测试方法及测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410151334.9A CN103954877B (zh) | 2014-04-15 | 2014-04-15 | 集成电路测试方法及测试装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103954877A true CN103954877A (zh) | 2014-07-30 |
| CN103954877B CN103954877B (zh) | 2017-03-08 |
Family
ID=51332175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410151334.9A Expired - Fee Related CN103954877B (zh) | 2014-04-15 | 2014-04-15 | 集成电路测试方法及测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103954877B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105067844A (zh) * | 2015-07-31 | 2015-11-18 | 苏州市华扬电子有限公司 | 一种点灯及线路阻值测试治具 |
| CN106226637A (zh) * | 2016-08-04 | 2016-12-14 | 深圳市燕麦科技股份有限公司 | 一种Short测试方法 |
| CN110764017A (zh) * | 2019-10-10 | 2020-02-07 | 复旦大学 | 一种快速确定并联电路电子器件短路的检测方法 |
| CN113687262A (zh) * | 2020-05-18 | 2021-11-23 | 天芯互联科技有限公司 | 封装体开路短路测试方法及测试装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001264376A (ja) * | 2000-03-17 | 2001-09-26 | Mitsubishi Electric Corp | ケーブル検査方法 |
| CN1467810A (zh) * | 2002-06-25 | 2004-01-14 | ��ʿͨ��ʽ���� | 半导体器件及其测试方法 |
| CN2932406Y (zh) * | 2006-08-09 | 2007-08-08 | 上海晨兴电子科技有限公司 | 锡焊测试装置 |
| CN101231322A (zh) * | 2007-02-09 | 2008-07-30 | 段超毅 | 集成电路开路/短路的测试连接方法及装置 |
| CN101281218A (zh) * | 2007-04-05 | 2008-10-08 | 恩益禧电子股份有限公司 | 探针电阻测量方法和具有用于探针电阻测量的焊盘的半导体装置 |
| CN101762762A (zh) * | 2008-12-23 | 2010-06-30 | 日月光封装测试(上海)有限公司 | 封装结构的检测方法、检测板及封装检测组件 |
| CN201859194U (zh) * | 2010-10-16 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 连接检查板 |
| CN103197794A (zh) * | 2013-03-05 | 2013-07-10 | 北京京东方光电科技有限公司 | 一种触摸检测方法及装置 |
| CN103217619A (zh) * | 2013-04-17 | 2013-07-24 | 竞陆电子(昆山)有限公司 | Pcb板低阻和开短路同步测试系统 |
-
2014
- 2014-04-15 CN CN201410151334.9A patent/CN103954877B/zh not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001264376A (ja) * | 2000-03-17 | 2001-09-26 | Mitsubishi Electric Corp | ケーブル検査方法 |
| CN1467810A (zh) * | 2002-06-25 | 2004-01-14 | ��ʿͨ��ʽ���� | 半导体器件及其测试方法 |
| CN2932406Y (zh) * | 2006-08-09 | 2007-08-08 | 上海晨兴电子科技有限公司 | 锡焊测试装置 |
| CN101231322A (zh) * | 2007-02-09 | 2008-07-30 | 段超毅 | 集成电路开路/短路的测试连接方法及装置 |
| CN101281218A (zh) * | 2007-04-05 | 2008-10-08 | 恩益禧电子股份有限公司 | 探针电阻测量方法和具有用于探针电阻测量的焊盘的半导体装置 |
| CN101762762A (zh) * | 2008-12-23 | 2010-06-30 | 日月光封装测试(上海)有限公司 | 封装结构的检测方法、检测板及封装检测组件 |
| CN201859194U (zh) * | 2010-10-16 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 连接检查板 |
| CN103197794A (zh) * | 2013-03-05 | 2013-07-10 | 北京京东方光电科技有限公司 | 一种触摸检测方法及装置 |
| CN103217619A (zh) * | 2013-04-17 | 2013-07-24 | 竞陆电子(昆山)有限公司 | Pcb板低阻和开短路同步测试系统 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105067844A (zh) * | 2015-07-31 | 2015-11-18 | 苏州市华扬电子有限公司 | 一种点灯及线路阻值测试治具 |
| CN106226637A (zh) * | 2016-08-04 | 2016-12-14 | 深圳市燕麦科技股份有限公司 | 一种Short测试方法 |
| CN110764017A (zh) * | 2019-10-10 | 2020-02-07 | 复旦大学 | 一种快速确定并联电路电子器件短路的检测方法 |
| CN110764017B (zh) * | 2019-10-10 | 2022-04-12 | 复旦大学 | 一种快速确定并联电路电子器件短路的检测方法 |
| CN113687262A (zh) * | 2020-05-18 | 2021-11-23 | 天芯互联科技有限公司 | 封装体开路短路测试方法及测试装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103954877B (zh) | 2017-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107037345B (zh) | 晶圆测试时自我检测的方法及其晶圆测试制具 | |
| CN101398460B (zh) | 一种芯片静电放电测试失效后的调试方法及装置 | |
| TWI429932B (zh) | 用於嵌入被動裝置之印刷電路板的測試方法 | |
| CN103278693A (zh) | 一种探针接触电阻测量方法 | |
| CN103954877A (zh) | 集成电路测试方法及测试装置 | |
| CN203502013U (zh) | 平面度检测装置 | |
| CN105865319A (zh) | 一种印制电路板pcb的测试方法、pcb的制作方法以及pcb | |
| US10481204B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
| CN206945824U (zh) | 阻抗测试条及电路板 | |
| CN103149252B (zh) | 一种电阻式钢桥疲劳裂纹检测装置 | |
| CN103336239A (zh) | 晶圆测试的方法 | |
| CN103760388B (zh) | 四线测试治具及其测试方法 | |
| CN103630824A (zh) | 芯片同测系统 | |
| CN106154201A (zh) | Ate测量线路中的阻抗校准补偿方法 | |
| CN203688599U (zh) | 四线测试治具 | |
| CN105424758A (zh) | 一种电阻校验装置 | |
| CN205720446U (zh) | 接触电阻的测试结构及器件电阻的测试结构 | |
| CN107703360A (zh) | 一种服务器完整信号链路的阻抗测试系统及方法 | |
| CN102129004A (zh) | Pcb板上测试断路的方法 | |
| CN101907657B (zh) | 探针电阻的检测方法 | |
| CN103954854B (zh) | 一种对pogo pin电气性能进行测试的方法及装置 | |
| CN108983072A (zh) | 晶圆测试方法、晶圆测试装置以及晶圆测试系统 | |
| CN103455400A (zh) | 一种测试内存smi2信号的方法 | |
| CN201322761Y (zh) | 探针卡支承板 | |
| CN103499758B (zh) | 三极管虚焊的判定方法及其装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170308 |