CN109858062A - 一种esd版图泄放路径强度的智能检查方法 - Google Patents
一种esd版图泄放路径强度的智能检查方法 Download PDFInfo
- Publication number
- CN109858062A CN109858062A CN201811364635.4A CN201811364635A CN109858062A CN 109858062 A CN109858062 A CN 109858062A CN 201811364635 A CN201811364635 A CN 201811364635A CN 109858062 A CN109858062 A CN 109858062A
- Authority
- CN
- China
- Prior art keywords
- esd
- path
- domain
- release
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000007689 inspection Methods 0.000 title claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 238000005457 optimization Methods 0.000 claims abstract description 6
- 239000000284 extract Substances 0.000 claims abstract description 4
- 230000003068 static effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种ESD版图泄放路径强度的智能检查方法，包括以下步骤：从芯片版图中分别抽取出ESD电流泄放通路导线和ESD器件；合并ESD电流泄放通路和ESD器件，得到ESD版图；基于ESD版图仿真得到ESD泄放路径电流；比较ESD泄放路径电流与ESD电流泄放通路导线的宽度是否匹配，若匹配，则ESD版图泄放路径强度正常，否则修改芯片版图并返回第一个步骤。相比于传统技术，本发明可替代人工设计，能够简单、方便、智能一体化检查ESD泄放路径强度是否正常，并可通过改进版图使其不断得到优化。
Description
技术领域
本发明涉及集成电路设计领域，尤其是一种ESD版图泄放路径强度的智能检查方法。
背景技术
静电在各式电路板上都是存在的，其瞬间电压很高，一旦不能将其向外泄放出，则很大可能会烧毁电路元器件；在集成电路版图设计中，ESD版图设计通常都是根据工程师的经验来进行的，包括其各项元件和参数等，其中ESD泄放路径强度是比较重要的一项指标，可用来评价ESD的静电泄放能力；如上所述，仅凭工程师的主观判断，并不能实际了解到ESD版图，这样设计出的产品的泄放路径强度可能存在着较大的安全隐患。
发明内容
为了解决上述问题，本发明实施例的目的是提供一种ESD版图泄放路径强度的智能检查方法，可替代人工设计，能够简单、方便、智能一体化检查ESD泄放路径强度是否正常。
为了弥补现有技术的不足，本发明实施例采用的技术方案是：
一种ESD版图泄放路径强度的智能检查方法，包括以下步骤：
S1、从芯片版图中分别抽取出ESD电流泄放通路导线和ESD器件；
S2、合并ESD电流泄放通路和ESD器件，得到ESD版图；
S3、基于ESD版图仿真得到ESD泄放路径电流；
S4、比较ESD泄放路径电流与ESD电流泄放通路导线的宽度是否匹配，若匹配，则ESD版图泄放路径强度正常，否则修改芯片版图并返回步骤S1。
进一步，所述步骤S3中，基于ESD版图仿真得到ESD泄放路径电流，包括：
从ESD版图中提取出ESD网表；
基于ESD网表仿真得到ESD泄放路径电流。
进一步，基于ESD网表仿真得到ESD泄放路径电流，包括：基于ESD网表，采用器件工艺仿真得到ESD泄放路径电流。
进一步，基于ESD网表仿真得到ESD泄放路径电流，包括：基于ESD网表，采用电路级仿真得到ESD泄放路径电流。
进一步，基于ESD网表，采用电路级仿真得到ESD泄放路径电流，包括：
优化ESD版图并进行建模；
确定所建模型对应的静电放电函数；
根据静电放电函数确定ESD泄放路径电流。
本发明实施例中提供的一个或多个技术方案，至少具有如下有益效果：从芯片版图中抽取ESD电流泄放通路导线和ESD器件，再合并为ESD版图，可以得到完整准确的ESD版图，便于进行后续仿真分析；利用仿真获得ESD泄放路径电流，相比于人工设计，其结果更加准确，并且可减少工程师的工作量，同时也便于与ESD电流泄放通路导线的宽度进行匹配比较，通过比较可以判别出ESD版图泄放路径强度是否正常；并且，若ESD版图泄放路径强度不正常，则可以修改芯片版图，再重复执行上述的检查步骤，以此类推，可见，本检查方法同时可对不合格的版图作出修改提示，可能地，在不断循环的过程中，使版图逐渐得到优化。因此，本发明可替代人工设计，能够简单、方便、智能一体化检查ESD泄放路径强度是否正常，并可通过改进版图使其不断得到优化。
附图说明
下面结合附图给出本发明较佳实施例，以详细说明本发明的实施方案。
图1是本发明实施例的步骤流程图。
具体实施方式
参照图1，本发明一个实施例提供了一种ESD版图泄放路径强度的智能检查方法，包括以下步骤：
S1、从芯片版图中分别抽取出ESD电流泄放通路导线和ESD器件；
S2、合并ESD电流泄放通路和ESD器件，得到ESD版图；
S3、基于ESD版图仿真得到ESD泄放路径电流；
S4、比较ESD泄放路径电流与ESD电流泄放通路导线的宽度是否匹配，若匹配，则ESD版图泄放路径强度正常，否则修改芯片版图并返回步骤S1。
在本实施例中，本实施例并未对芯片版图作限定，其可以是任一版图设计，但在实际中，此处的芯片版图一般是初成品，还需经过工程师的测试修改才可出厂，因此步骤S4中的修改芯片版图可以由工程师根据实际经验来进行，并未作限定。
从芯片版图中抽取ESD电流泄放通路导线和ESD器件，再合并为ESD版图，可以得到完整准确的ESD版图，便于进行后续仿真分析；利用仿真获得ESD泄放路径电流，相比于人工设计，其结果更加准确，并且可减少工程师的工作量，同时也便于与ESD电流泄放通路导线的宽度进行匹配比较，通过比较可以判别出ESD版图泄放路径强度是否正常；并且，若ESD版图泄放路径强度不正常，则可以修改芯片版图，再重复执行上述的检查步骤，以此类推，可见，本检查方法同时可对不合格的版图作出修改提示，可能地，在不断循环的过程中，使版图逐渐得到优化。因此，本发明可替代人工设计，能够简单、方便、智能一体化检查ESD泄放路径强度是否正常，并可通过改进版图使其不断得到优化。
进一步，本发明另一个实施例提供了一种ESD版图泄放路径强度的智能检查方法，其中，在所述步骤S3中，基于ESD版图仿真得到ESD泄放路径电流，包括：
从ESD版图中提取出ESD网表；
基于ESD网表仿真得到ESD泄放路径电流。
具体地，ESD网表上记载了ESD的基本信息，可通过其来测试仿真，从而获得ESD泄放路径电流。
进一步，本发明另一个实施例提供了一种ESD版图泄放路径强度的智能检查方法，其中，基于ESD网表仿真得到ESD泄放路径电流，包括：基于ESD网表，采用器件工艺仿真得到ESD泄放路径电流。
具体地，器件工艺仿真，即TCAD(Technology Computer Aided Design)，一般是二维仿真，其总体流程可以是：
编写并运行半导体工艺流程程序文件；
编写并运行ESD防护器件版图层次程序文件；,
编写并运行ESD防护器件的电极程序文件；
编写并运行ESD防护器件器件级仿真的程序文件。
通过ESD防护器件器件级仿真的程序文件就可以了解到ESD泄放路径电流，可见其智能化程度合理，步骤清晰简单，是一种优选的仿真方式。
进一步，本发明另一个实施例提供了一种ESD版图泄放路径强度的智能检查方法，其中，基于ESD网表仿真得到ESD泄放路径电流，包括：基于ESD网表，采用电路级仿真得到ESD泄放路径电流。
具体地，电路级仿真可以用语言(比如Verilog-A)编写电路级宏模块建模的方法来对ESD进行建模，模型中的参数可以通过实测得来；电路级仿真相比于其他仿真而言，仿真速度更快，收敛性也较好。
进一步，本发明另一个实施例提供了一种ESD版图泄放路径强度的智能检查方法，其中，基于ESD网表，采用电路级仿真得到ESD泄放路径电流，包括：
优化ESD版图并进行建模；
确定所建模型对应的静电放电函数；
根据静电放电函数确定ESD泄放路径电流。
作为一种优选实施方式，在建模前优化ESD版图可以提高模型质量，可以通过分析静电放电函数的曲线特征来得到ESD泄放路径电流。
以上内容对本发明的较佳实施例和基本原理作了详细论述，但本发明并不局限于上述实施方式，熟悉本领域的技术人员应该了解在不违背本发明精神的前提下还会有各种等同变形和替换，这些等同变形和替换都落入要求保护的本发明范围内。
Claims (5)
1.一种ESD版图泄放路径强度的智能检查方法，其特征在于，包括以下步骤：
S1、从芯片版图中分别抽取出ESD电流泄放通路导线和ESD器件；
S2、合并ESD电流泄放通路和ESD器件，得到ESD版图；
S3、基于ESD版图仿真得到ESD泄放路径电流；
S4、比较ESD泄放路径电流与ESD电流泄放通路导线的宽度是否匹配，若匹配，则ESD版图泄放路径强度正常，否则修改芯片版图并返回步骤S1。
2.根据权利要求1所述的一种ESD版图泄放路径强度的智能检查方法，其特征在于，所述步骤S3中，基于ESD版图仿真得到ESD泄放路径电流，包括：
从ESD版图中提取出ESD网表；
基于ESD网表仿真得到ESD泄放路径电流。
3.根据权利要求2所述的一种ESD版图泄放路径强度的智能检查方法，其特征在于，基于ESD网表仿真得到ESD泄放路径电流，包括：基于ESD网表，采用器件工艺仿真得到ESD泄放路径电流。
4.根据权利要求2所述的一种ESD版图泄放路径强度的智能检查方法，其特征在于，基于ESD网表仿真得到ESD泄放路径电流，包括：基于ESD网表，采用电路级仿真得到ESD泄放路径电流。
5.根据权利要求4所述的一种ESD版图泄放路径强度的智能检查方法，其特征在于，基于ESD网表，采用电路级仿真得到ESD泄放路径电流，包括：
优化ESD版图并进行建模；
确定所建模型对应的静电放电函数；
根据静电放电函数确定ESD泄放路径电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811364635.4A CN109858062A (zh) | 2018-11-16 | 2018-11-16 | 一种esd版图泄放路径强度的智能检查方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811364635.4A CN109858062A (zh) | 2018-11-16 | 2018-11-16 | 一种esd版图泄放路径强度的智能检查方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109858062A true CN109858062A (zh) | 2019-06-07 |
Family
ID=66890020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811364635.4A Pending CN109858062A (zh) | 2018-11-16 | 2018-11-16 | 一种esd版图泄放路径强度的智能检查方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109858062A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110187260A (zh) * | 2019-06-11 | 2019-08-30 | 珠海市一微半导体有限公司 | 一种基于esd电路完整性的自动检测方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050172246A1 (en) * | 2004-01-29 | 2005-08-04 | Stewart Logie | Electrostatic discharge simulation |
| CN105930603A (zh) * | 2016-04-28 | 2016-09-07 | 浪潮电子信息产业股份有限公司 | 一种esd激励模型的构建方法及装置 |
| CN106682331A (zh) * | 2016-12-30 | 2017-05-17 | 北京厚德微电技术有限公司 | 集成电路版图的静电保护结构的提取和智能设计验证方法 |
| CN106709201A (zh) * | 2017-01-06 | 2017-05-24 | 深圳市国微电子有限公司 | 一种用于ggnmos的电路级建模方法及模型电路 |
-
2018
- 2018-11-16 CN CN201811364635.4A patent/CN109858062A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050172246A1 (en) * | 2004-01-29 | 2005-08-04 | Stewart Logie | Electrostatic discharge simulation |
| CN105930603A (zh) * | 2016-04-28 | 2016-09-07 | 浪潮电子信息产业股份有限公司 | 一种esd激励模型的构建方法及装置 |
| CN106682331A (zh) * | 2016-12-30 | 2017-05-17 | 北京厚德微电技术有限公司 | 集成电路版图的静电保护结构的提取和智能设计验证方法 |
| CN106709201A (zh) * | 2017-01-06 | 2017-05-24 | 深圳市国微电子有限公司 | 一种用于ggnmos的电路级建模方法及模型电路 |
Non-Patent Citations (3)
| Title |
|---|
| 王源等: "新型静电泄放保护电路设计方法", 《半导体学报》 * |
| 王鑫等: "基于3D仿真的LDMOS-SCR器件优化", 《微电子学》 * |
| 郭鑫等: "基于GGNMOS的ESD建模与仿真技术研究", 《压电与声光》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110187260A (zh) * | 2019-06-11 | 2019-08-30 | 珠海市一微半导体有限公司 | 一种基于esd电路完整性的自动检测方法 |
| CN110187260B (zh) * | 2019-06-11 | 2021-04-02 | 珠海市一微半导体有限公司 | 一种基于esd电路完整性的自动检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106055724B (zh) | 设计半导体器件、制造器件的系统以及使用系统的方法 | |
| CN100576214C (zh) | 二极管多种仿真器格式的spice模型建模方法 | |
| CN102081719B (zh) | 基于动态污染传播的软件安全测试系统及方法 | |
| Maxwell et al. | Cell-aware diagnosis: Defective inmates exposed in their cells | |
| CN109596638A (zh) | 有图形晶圆及掩模版的缺陷检测方法及装置 | |
| Khare et al. | From contamination to defects, faults and yield loss: simulation and applications | |
| CN104657245A (zh) | 基于amba总线的模块级uvm验证平台的自动生成装置 | |
| CN102073774B (zh) | 一种基于虚拟仪器的继电保护二次回路仿真方法 | |
| US7984398B1 (en) | Automated multiple voltage/power state design process and chip description system | |
| US9189578B1 (en) | System, method, and computer program product for power supply network visualization | |
| CN112100625A (zh) | 一种基于模型检测的操作系统访问控制脆弱性发现方法 | |
| CN114580326A (zh) | 用于器件功能仿真中的网表导出方法、服务器和存储介质 | |
| Selay et al. | Adaptive random testing for image comparison in regression web testing | |
| CN109858062A (zh) | 一种esd版图泄放路径强度的智能检查方法 | |
| CN102314524B (zh) | 一种优化集成电路版图电磁分布的方法 | |
| CN105183978B (zh) | 一种芯片设计阶段可靠性评估方法和装置 | |
| CN107291971B (zh) | 包含产生衬底的讯号失真的集成电路效能模型化 | |
| CN103971054A (zh) | 一种基于行为序列的浏览器扩展漏洞的检测方法 | |
| CN109543308B (zh) | 一种验证设计规则检查脚本的方法 | |
| CN108647533B (zh) | 用于检测硬件木马的安全断言自动生成方法 | |
| CN118052196A (zh) | 基于uvm的芯片验证测试方法、装置及电子设备 | |
| CN106844126B (zh) | 一种航天器用数字硬ip核功能及性能评测方法 | |
| CN109344564A (zh) | 一种获取Power MOS版图设计全貌的方法 | |
| Shi et al. | Cross-browser compatibility testing based on model comparison | |
| CN112329374B (zh) | 一种针对大规模电路的单粒子效应快速仿真方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190607 |