JP2016226225A - 電力変換装置および電力変換方法 - Google Patents

電力変換装置および電力変換方法 Download PDF

Info

Publication number
JP2016226225A
JP2016226225A JP2015112743A JP2015112743A JP2016226225A JP 2016226225 A JP2016226225 A JP 2016226225A JP 2015112743 A JP2015112743 A JP 2015112743A JP 2015112743 A JP2015112743 A JP 2015112743A JP 2016226225 A JP2016226225 A JP 2016226225A
Authority
JP
Japan
Prior art keywords
voltage
output
input
offset
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015112743A
Other languages
English (en)
Other versions
JP6129240B2 (ja
Inventor
悠士朗 城戸
Yujiro Kido
悠士朗 城戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015112743A priority Critical patent/JP6129240B2/ja
Publication of JP2016226225A publication Critical patent/JP2016226225A/ja
Application granted granted Critical
Publication of JP6129240B2 publication Critical patent/JP6129240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】入力電圧による出力制限開始電流の変動を抑制し高信頼性の電力変換装置を得る。
【解決手段】電力変換装置は、インバータ回路1への入力電流Iinを検出する入力電流検出部6と、インバータ回路1に印加される入力電圧Vinを検出する入力電圧検出部7と、検出された入力電圧Vinに基づいてオフセット電圧202を求め、検出された入力電流Iinの検出値電圧201にオフセット電圧202を加算した電圧値を出力するオフセット付加部9と、オフセット付加部9から出力される電圧値と閾値200とを比較し、電圧値が閾値200以上になったときに、インバータ回路1の1以上の半導体スイッチング素子Q1〜Q4をオフにすることで、入力電流Iinを0にして、平滑リアクトルL1に流れる電流Iを低減させ、出力電圧Voutを低下させる出力制限部を備えたスイッチング制御部10とを備えている。
【選択図】図1

Description

本発明は電力変換装置および電力変換方法に関し、特に、DC−DCコンバータなどに代表される電力変換装置および電力変換方法に関する。
近年、電力変換装置の高信頼性化が急務となっている。出力電圧を制御する電力変換装置は、負荷変動により、定格電流以上の電流が必要になる場合がある。そのような場合に備えて、電力変換装置には、出力電圧を低下させる過電流保護機能が搭載される場合がある。過電流保護機能とは、出力電圧を低下させることで、電力変換装置自身やそれに接続された外部機器に過大な電流が流れないように防止するための機能である。以下、このような過電流保護機能を「出力制限機能」と呼ぶこととする。
絶縁型DC−DCコンバータにおいて、出力制限機能をスイッチング周期ごとに実現するために、以下の方法が提案されている。当該方法とは、出力の平滑用のリアクトルに流れる電流またはそれに対応する1次側の電流を検出し、その値が「出力制限開始電流」になったことをコンパレータなどで検出した場合に、電流値が低減するようにスイッチングを制御する方法である。しかしながら、当該方法では、入力電圧が変化すると、それに伴って「出力制限開始電流」が変化してしまうという問題点がある。
例えば特許文献1では、当該問題点に対して、デューティ比を検出して補正を行うことにより、当該問題点を解決することが提案されている。
特許第4104868号公報
しかしながら、特許文献1に開示されている従来の方法では、次のような課題が存在する。
すなわち、特許文献1に開示されている従来の方法においては、出力制限の制御にデューティ比を用いているため、例えばコンパレータなどでスイッチングごとにON時間を決定している場合などのデューティ比の検出が困難な場合には、上記問題点を解決することはできないという課題があった。
本発明は、かかる課題を解決するためになされたものであり、入力電圧による出力制限開始電流の変動を抑制して、より信頼性の高い電力変換装置および電力変換方法を提供することを目的としている。
本発明は、複数のスイッチング素子を有し、前記スイッチング素子のオン/オフの切り替えにより、入力される直流電圧から交流電圧を発生させるインバータ回路と、一次巻線と二次巻線とを有し、前記インバータ回路により前記一次巻線の両端に印加される電圧を異なる電圧に変換して前記二次巻線に出力するトランスと、前記トランスの前記二次巻線から出力される交流電圧を整流する整流回路と、前記整流回路からの出力を平滑する平滑リアクトルと、前記平滑リアクトルに流れる電流の電圧波形を平滑して出力電圧として出力する平滑コンデンサとを備えた電力変換装置であって、前記インバータ回路に入力される入力電流を検出する入力電流検出部と、前記インバータ回路に印加される入力電圧を検出する入力電圧検出部と、前記入力電圧検出部で検出された前記入力電圧に基づくオフセット電圧を求め、前記入力電流検出部で検出された前記入力電流の検出値電圧に前記オフセット電圧を加算した電圧値を出力するオフセット付加部と、前記オフセット付加部から出力される前記電圧値と閾値とを比較し、前記電圧値が前記閾値以上になったときに、前記入力電流が0になる組み合わせで前記インバータ回路の1以上の前記スイッチング素子をオフにすることで、前記平滑リアクトルに流れる前記電流を低減させ、前記出力電圧を低下させる出力制限部とを備えた、電力変換装置である。
本発明は、入力電圧検出部で検出された入力電圧に基づくオフセット電圧を求め、入力電流の検出値電圧にオフセット電圧を加算した電圧値と閾値とを比較し、当該電圧値が閾値以上になったときに、インバータ回路のすべてのスイッチング素子をオフにすることで、平滑リアクトルに流れる電流を低減させ、出力電圧を低下させる出力制限を行うようにしたので、出力制限を開始する出力制限開始電流の入力電圧による変動を抑制することができ、より信頼性の高い電力変換装置および電力変換方法を得ることができる。
本発明の実施の形態1に係る電力変換装置の構成を示した回路図である。 本発明の実施の形態1に係る電力変換装置の1次側のスイッチング動作と各部の電流値を示した概略図である。 本発明の実施の形態1に係る電力変換装置における平滑リアクトルに流れる電流とその検出値である出力電流Ioutとの動作波形を示した説明図である。 本発明の実施の形態1係る電力変換装置に設けられたオフセット付加回路の構成の一例を示したブロック図である。 本発明の実施の形態1に係る電力変換装置における出力制限機能の動作を示した説明図である。 本発明の実施の形態1の変形例に係る電力変換装置の1次側のスイッチング動作と各部の電流値を示した概略図である。
実施の形態1.
以下、図面を参照して、本発明の実施の形態に係る電力変換装置について説明する。
まず、図1の説明を行う。図1は、本実施の形態に係る電力変換装置の構成を示した回路図である。図1に示すように、本実施の形態に係る電力変換装置は、入力側のコンデンサC1と、インバータ回路1と、トランス2と、整流素子3,4から構成された整流回路と、平滑リアクトルL1と、平滑コンデンサC2と、オフセット付加回路9と、スイッチング制御部10とを備えている。電力変換装置の出力には、負荷5が接続されている。
インバータ回路1は、入力される直流電圧から交流電圧を発生させるインバータ回路である。インバータ回路1は、上アームの半導体スイッチング素子Q1と下アームの半導体スイッチング素子Q2から構成されるブリッジ回路と、上アームの半導体スイッチング素子Q3と下アームの半導体スイッチング素子Q4から構成されるブリッジ回路との2つのブリッジ回路から構成されている。上アームの半導体スイッチング素子Q1と下アームの半導体スイッチング素子Q2とは直列に接続されており、半導体スイッチング素子Q1のソース端子と半導体スイッチング素子Q2のドレイン端子とが接続点12において接続されている。また、半導体スイッチング素子Q1のドレイン端子は、コンデンサC1の正極側に接続され、半導体スイッチング素子Q2のソース端子は、コンデンサC1の負極側に接続されている。また、上アームの半導体スイッチング素子Q3と下アームの半導体スイッチング素子Q4とは直列に接続されており、半導体スイッチング素子Q3のソース端子と半導体スイッチング素子Q4のドレイン端子とが接続点13において接続されている。また、半導体スイッチング素子Q3のドレイン端子と、半導体スイッチング素子Q1のドレイン端子とが接続されている。さらに、半導体スイッチング素子Q4のソース端子と半導体スイッチング素子Q2のソース端子とが接続されている。インバータ回路1には、インバータ回路1に電力を供給する直流電源11が接続されている。
トランス2は、変圧器であり、一次巻線と2次巻線とを備えている。以下では、一次側巻線側を「一次側」、二次巻線側を「二次側」と呼ぶこととする。なお、図1においては、一次側は入力側、二次側が出力側である。トランス2の一次側には、半導体スイッチング素子Q1,Q2の接続点12と、半導体スイッチング素子Q3,Q4の接続点13とが接続されている。また、トランス2の二次側には、整流素子3,4が接続されている。整流素子3,4は、トランス2の二次側に誘起される電圧を整流して負荷5へ出力するための整流回路を構成している。整流素子3,4の後段には、平滑リアクトルL1および平滑コンデンサC2が接続されている。平滑リアクトルL1は、整流素子3,4から構成される整流回路からの出力を平滑する。平滑コンデンサC2は、平滑リアクトルL1に流れる電流Iのリップル電圧波形を平滑して出力電圧Voutとして出力する。
電力変換装置には、インバータ回路1に入力される入力電流Iinを検出するための入力電流検出部6と、入力電圧Vinを検出するための入力電圧検出部7とが設けられている。さらに、電力変換装置には、出力電圧Voutを検出するための出力電圧検出部8が設けられている。なお、図1において、Ioutは出力電流である。
オフセット付加回路9は、入力電流検出部6によって検出された入力電流Iinの検出値電圧に対し、入力電圧検出部7によって検出された入力電圧Vinに応じたオフセット電圧を付加する。
インバータ回路1は、上述の通り、4つの半導体スイッチング素子Q1,Q2,Q3,Q4から構成されている。スイッチング制御部10は、これらの半導体スイッチング素子Q1,Q2,Q3,Q4のオン/オフの切替を制御する。スイッチング制御部10には、入力電流検出部6によって検出された入力電流Iin、入力電圧検出部7によって検出された入力電圧Vin、および、出力電圧検出部8によって検出された出力電圧Voutが入力される。スイッチング制御部10は、入力されるそれらの値に基づいて、半導体スイッチング素子Q1,Q2,Q3,Q4をオン/オフ制御するための制御信号を出力する。また、出力制限を行う際には、スイッチング制御部10には、オフセット付加回路9からオフセット電圧が付加された電圧値が入力され、当該電圧値を用いた閾値判定により、出力制御を開始するタイミングを決定する。
図2に、半導体スイッチング素子Q1,Q2,Q3,Q4のスイッチング波形を示す。図2において、スイッチング波形SW1が、半導体スイッチング素子Q1とQ4のスイッチング波形である。また、スイッチング波形SW2が、半導体スイッチング素子Q2とQ3のスイッチング波形である。図2においては、スイッチング波形SW1,SW2に対する、インバータ回路1に入力される入力電流Iinと、平滑リアクトルL1に流れる電流Iと、出力電流Ioutの各波形の関係性を概形にて示している。図2に示されるように、入力電流Iinは、スイッチング波形SW1またはSW2がONの状態のときに、徐々に増加し、スイッチング波形SW1およびSW2が共にOFFの状態のときには、入力電流Iinは0になる。また、電流Iは、スイッチング波形SW1またはSW2がONの状態のときに、徐々に増加し、スイッチング波形SW1およびSW2が共にOFFの状態のときには、徐々に減少する。出力電流Ioutは、スイッチング波形SW1およびSW2のON/OFFにかかわらず、常に一定である。このことを以下に詳細に説明する。
まず、図1に示した電力変換装置の動作について、図1及び図2を用いて説明する。
まず、図2の時刻t1において、スイッチング制御部10が、スイッチング波形SW1で示すように、半導体スイッチング素子Q1とQ4をONする。これにより、トランス2の1次側に電圧Vinが印加される。
ここで、トランス2の1次巻線の電圧をV,巻数をN,電流をIとし、2次巻線の電圧をV,巻数をN,電流をIとしたとき、以下の関係が成り立つ。
/N = V/V = I/I (1)
ここで、N/Nは、トランス2の巻数比と呼ばれる。
いま、トランス2の1次側には電圧Vinが印加されているため、V=Vinである。従って、上式(1)より、下記の式(2)が得られる。
/N = Vin/V (2)
式(2)に示される通り、トランス2の2次側には、トランス2の1次側に印加された電圧Vinの巻き数比分の1の電圧Vが発生する。すなわち、電圧V=(1/(N/N))×Vin=(N/N)×Vinである。このとき、平滑リアクトルL1の両端には、電圧Vと出力電圧Voutとの差分の電圧(=|V−Vout|)が印加されるので、図2の時刻t1〜t2に示されるように、平滑リアクトルL1の電流Iが増加する。またこの際、トランス2の1次側には、平滑リアクトルL1の電流Iの巻き数比分の1の電流が流れる。すなわち、Iin=(1/(N/N))×I=(N/N)×Iとなる。
次に、時刻t2で、スイッチング制御部10が、スイッチング波形SW1で示すように、半導体スイッチング素子Q1とQ4をOFFする。これにより、トランス2の1次側には電圧が印加されなくなり、V=Vin=0となる。また、トランス2の1次側には電流は流れず、Iin=0となる。
また、この際、平滑リアクトルL1には、出力電圧Voutが印加され、図2の時刻t2〜t3に示されるように、平滑リアクトルL1の電流Iが減少する。また、トランス2の2次側は、センタータップより、平滑リアクトルL1に流れる電流Iと同値の電流が流入し、I=Iとなる。また、トランス2の2次側にも電圧は発生せず、V=0となる。
次に、時刻t3で、スイッチング制御部10が、スイッチング波形SW2で示されるように、半導体スイッチング素子Q2とQ3をONする。これにより、トランス2の1次側に電圧Vinが印加され、トランス2の2次側にはトランス2の1次側に印加された電圧の巻き数比分の1の電圧が発生する。すなわち、V=Vin、V=(1/(N/N))×Vin=(N/N)×Vinとなる。このとき、平滑リアクトルL1の両端には、電圧Vと出力電圧Voutとの差分の電圧が印加され、図2の時刻t3〜t4に示されるように、電流値Iが増加する。またこの際、トランス2の1次側には、平滑リアクトルL1の電流Iの巻き数比分の1の電流Iinが流れる。すなわち、Iin=(1/(N/N))×I=(N/N)×Iとなる。
次に、時刻t4で、スイッチング制御部10が、スイッチング波形SW2で示されるように、半導体スイッチング素子Q2とQ3をOFFする。これにより、トランス2の1次側には電圧が印加されなくなり、V=Vin=0となる。また、トランス2の1次側には電流は流れず、Iin=0となる。
また、この際、平滑リアクトルL1には、出力電圧Voutが印加され、図2の時刻t4〜t5に示されるように、電流Iが減少する。また、トランス2の2次側は、センタータップより、平滑リアクトルL1に流れる電流と同値の電流が流入し、I=Iとなる。また、トランス2の2次側にも電圧は発生せず、V=0となる。
つまり、半導体スイッチング素子Q1とQ4とがON、あるいは、半導体スイッチング素子Q2とQ3とがONしているときは、トランス2の1次側電流Iinには、平滑リアクトルL1に流れる電流Iの巻き数比分の1の電流が流れる。一方、半導体スイッチング素子Q1〜Q4のすべてがOFFの場合は、トランス2の1次側電流Iinには電流は流れない。
また、半導体スイッチング素子Q1とQ4とがON、あるいは、半導体スイッチング素子Q2とQ3とがONしているときは、平滑リアクトルL1に流れる電流Iは上昇する。一方、半導体スイッチング素子Q1〜Q4のすべてがOFFの場合は、平滑リアクトルL1に流れる電流Iは減少する。
本実施の形態に係る電力変換装置に設けられたスイッチング制御部10は、出力制限機能を備えている。出力制限機能とは、上述したように、負荷変動により、定格電流以上の電流が必要な場合に、出力電圧を低下させて、過電流保護を行う機能のことである。すなわち、簡単に言えば、定格電流以上の電流の場合に、出力制限を行う機能である。以下、図5を用いて、本実施の形態における出力制限機能について説明する。図5において、横軸は出力電流Iout、縦軸は出力電圧Voutである。
図5に示すように、出力電流Ioutが定格電流値未満の場合は、スイッチング制御部10は、出力電圧検出部8の検出値に基づいて、半導体スイッチング素子Q1〜Q4のON/OFFのスイッチングを制御することにより、出力電圧Voutが、目標値Vtになるように制御する。目標値Vtは、予め設定された固定値である。従って、出力電流Ioutが定格電流値未満の領域においては、出力電圧Voutが定電圧になるような「出力電圧安定化制御」が行われる。
次に、出力制限を行う場合について説明する。図5に示すように、出力電流Ioutが定格電流値以上の場合に、スイッチング制御部10は、出力制限を行う。以下に詳細に説明する。
スイッチング制御部10は、図4に示すように、内部に、比較器14と、閾値200を発生させる閾値発生回路15と、を備えている。閾値発生回路15で発生された閾値200は、比較器14に入力される。また、スイッチング制御部10の比較器14には、オフセット付加回路9が出力する電圧値が入力される。この電圧値は、入力電流検出部6により検出されたトランス2の1次側の電流Iinの検出値電圧201に、オフセット電圧202を加算した値である。オフセット電圧202については後述する。比較器14は、オフセット付加回路9が出力する電圧値と閾値200とを比較する。スイッチング制御部10は、当該比較を一定周期で繰り返し行う。オフセット付加回路9が出力する電圧値が閾値200未満の場合は、上述した「出力電圧安定化制御」を行う。一方、オフセット付加回路9が出力する電圧値が閾値200と同値になった場合は、同値になったタイミングで、すべての半導体スイッチング素子Q1〜Q4をオフにする。半導体スイッチング素子Q1〜Q4をオフにすることで、図2を用いて上述したように、平滑リアクトルL1に流れる電流Iが減少する。このようにして、平滑リアクトルL1に流れる電流Iのピークを制限することにより、結果として、出力電圧Voutが低下し、電力変換装置における出力制限機能を実現することができる。出力制限を行った結果の出力電圧Voutの変化を図5に示す。図5に示すように、出力電流Ioutが定格電流を超えることをトリガとして、出力制限を開始し、当該出力制限により、出力電圧Voutが低減されていることがわかる。但し、図5の例では、出力電流Ioutが定格電流を超えたタイミングですぐに出力制限を行わずに、ヒステリシス(応差)を持たせている例を示している。しかしながら、当該ヒステリシス(応差)は設けても設けなくてもよい。
ここで、上述したオフセット電圧202について説明する。
比較器14で用いられる閾値200には、低周波数での発振(サブハーモニック発振)を防ぐための、スロープ補償が実装されている。そのため、閾値200は、デューティ比によって変化する。閾値200の変化の様子を図3(1),(2)に示す。図3(1)はオフセット付加回路9によるオフセットを行わない場合で、図3(2)はオフセット付加回路9によるオフセットを行う場合を示している。図3(1),(2)に示すように、閾値200は、デューティ比によって変化し、その波形は鋸歯のような形状となっている。
ここで、図3の説明をする。
図3(1),(2)は、平滑リアクトルL1の電流Iと、出力電流Ioutと、スロープ補償を考慮した出力制限のための電流検出値の閾値200と、インバータ回路1に入力される電流Iinの検出値電圧201と、検出値電圧201に対するオフセット電圧202と、閾値200の基準電位203の波形の概形を示す。横軸はすべて時間である。
このとき、図3(1)に示すように、閾値200がデューティ比によって変化することで、結果として、平滑リアクトルL1の電流Iを平滑コンデンサC2にて直流化した出力電流Ioutがデューティ比によって変化してしまう。その結果、図3(1)の(a)の入力電圧Vinが低い場合と、(b)の入力電圧Vinが高い場合とでは、直流化した出力電流Ioutにばらつきが生じていることがわかる。
いま、出力電圧Voutを一定と仮定すると、デューティ比は、入力電圧Vinが高い場合は小さく、低い場合は大きい。また、図3(2)に示すように、スロープ補償は、デューティ比が大きいほど大きく補償される。
つまり、入力電圧Vinが低いほどスロープ補償の補償量が大きく、入力電圧Vinが高いほどスロープ補償の補償量が小さくなる。このように、入力電圧Vinによってスロープ補償の補償量が変化する。そのため、本実施の形態では、入力電圧Vinに応じて、スロープ補償分による差分を吸収するようにオフセット電圧202を求め、当該オフセット電圧202を1次側電流の検出値電圧201に加算するようにした。こうすることで、出力制限開始電流の入力電圧Vinによる変化を抑制することができる。
このようなオフセットを簡便に実現する方法は、入力電圧Vinの検出値をパラメータとする関数の1次式にてオフセット電圧202を算出し、オフセット電圧202の分だけ、検出値電圧201をオフセットすればよい。オフセット電圧202をVoffsetとすると、上記一次式は、下記の(3)式で与えられる。なお、α,βは係数である。
Voffset = α×Vin + β (3)
従って、オフセット付加回路9は、入力電圧Vinに応じたオフセット電圧202を算出し、当該オフセット電圧202を入力電流Iinの検出値電圧201に加算した値を、スイッチング制御部10の比較器14に入力する。これにより、入力電圧Vinに応じて、スロープ補償分による差分を吸収することができるので、入力電圧Vinによる出力制限開始電流の変動を抑制することができる。
図3(2)に、オフセット付加回路9によるオフセットを行った場合を示す。図3(2)では、オフセットを行っているため、スロープ補償分による差分を吸収することができるので、図3(2)の(c)の入力電圧Vinが低い場合と、(d)の入力電圧Vinが高い場合とで、直流化した出力電流Ioutにばらつきが生じていないことがわかる。また、図3(2)の(c)の入力電圧Vinが低い場合と、(d)の入力電圧Vinが高い場合とを比較すると、入力電圧Vinが低いほどオフセット電圧202の値が小さく、入力電圧Vinが高いほどオフセット電圧202の値が大きくなっていることがわかる。このように、入力電圧Viに比例するオフセット電圧202を付加することで、スロープ補償分による差分を吸収することができる。その結果、入力電圧Vinによる出力制限開始電流の変動を抑制することができ、出力電流Ioutにばらつきが生じることを防止することができ、電力変換装置の高信頼性を保障することができる。
図4に、オフセット付加回路9の具体的な実施例を示す。図4においては、オフセット付加回路9が、加算器16から構成されている。加算器16は、閾値200の基準電位203となるグランドと、入力電流検出部6と、の間に接続されている。図4の例では、加算器16が、閾値200の基準電位203にオフセット電圧202を加算した値204を、入力電流検出部6に入力する。こうすることで、入力電流Iinの検出値電圧201の基準電位が、閾値200の基準電位203に対して、オフセット電圧202の分だけ上昇するので、入力電流検出部6から出力される入力電流Iinの検出値電圧201は、図3(2)に示されるように、オフセット電圧202の分だけ、オフセットされていることがわかる。
スイッチング制御部10は、オフセット付加回路9から出力される電圧値と閾値200とを比較し、電圧値が閾値200と同じ値になったときに、現在、ONの状態にある半導体スイッチング素子Q1,Q4またはQ2,Q3をオフにすることで、すべての半導体スイッチング素子Q1〜Q4をオフにする。これにより、平滑リアクトルL1に流れる電流Iが低減し、出力電圧Voutが低減する。このように、本実施の形態においては、入力電流Iinの検出値電圧に対して、閾値200で上限を設けることにより、出力制限を行う。これにより、電力変換装置自身やそれに接続された外部機器に過大な電流が流れないように防止することができる。また、閾値200がデューティ比により変化すると、出力制限を開始する出力制限開始電流の値にばらつきが生じてしまうため、スイッチング制御部10は、オフセット付加回路9によるオフセット電圧が付加された電圧値で閾値判定を行って、出力制限開始のタイミングの判断を行う。これにより、オフセット電圧によって、入力電圧Vinの変化分を補償できるので、出力制限開始電流が入力電圧Vinの変化により変動することを防止することができる。
なお、上記の説明においては、図2に示したスイッチング波形に従って、半導体スイッチング素子Q1〜Q4をすべてオフすることで、平滑リアクトルL1に流れる電流Iを減少させると説明した。しかしながら、半導体スイッチング素子Q1〜Q4のすべてを必ずしもオフにする必要はない。要は、トランス2の1次側を流れる電流Iinの値が0になるような半導体スイッチング素子Q1〜Q4の組み合わせを選んで、当該組み合わせで1以上の半導体スイッチング素子Q1〜Q4をオフすることができれば、必然的に、平滑リアクトルL1に流れる電流Iを減少させることができる。従って、図2の代わりに、例えば、図6のスイッチング波形を用いても、本実施の形態は実現することができる。
図6は、本実施の形態1に係る、半導体スイッチング素子Q1,Q2,Q3,Q4のスイッチング波形の別の例を示す。図6において、スイッチング波形SW3が、半導体スイッチング素子Q1のスイッチング波形である。また、スイッチング波形SW4が、半導体スイッチング素子Q2のスイッチング波形である。また、スイッチング波形SW5が、半導体スイッチング素子Q3のスイッチング波形である。また、スイッチング波形SW6が、半導体スイッチング素子Q4のスイッチング波形である。図6においては、スイッチング波形SW3〜S6に対する、インバータ回路1に入力される入力電流Iinと、平滑リアクトルL1に流れる電流Iと、出力電流Ioutの各波形の関係性を概形にて示している。
図6の例では、時刻t1〜t2では、電流Iinが徐々に増加し、電流Iも徐々に増加している。また、時刻t2〜t3では、電流Iinが0になり、電流Iが徐々に減少している。同様に、時刻t3〜t4では、電流Iinが徐々に増加し、電流Iも徐々に増加している。また、時刻t4〜t5では、電流Iinが0になり、電流Iが徐々に減少している。
すなわち、図6の例では、入力電流Iinは、スイッチング波形SW3とSW6が共にONの状態のとき、または、スイッチング波形SW4とSW5が共にONの状態のときに、徐々に増加している。また、入力電流Iinは、スイッチング波形SW3とSW6のいずれか一方がOFFの状態のとき、且つ、スイッチング波形SW4とSW5のいずれか一方がOFFの状態のときに、入力電流Iinは0になる。
また、電流Iは、スイッチング波形SW3とSW6が共にONの状態のとき、または、スイッチング波形SW4とSW5が共にONの状態のときに、徐々に増加している。また、電流Iは、スイッチング波形SW3とSW6のいずれか一方がOFFの状態のとき、且つ、スイッチング波形SW4とSW5のいずれか一方がOFFの状態のときに、徐々に減少する。
出力電流Ioutは、スイッチング波形SW3〜SW6のON/OFFにかかわらず、常に一定である。
このように、図6の例では、時刻t2〜t3、および、時刻t4〜t5において、半導体スイッチング素子Q1〜Q4のすべてがOFFでないにもかかわらず、入力電流Iinが0になり、平滑リアクトルL1の電流Iは減少している。このことは、上記の図2の場合と同様の効果が図6においても得られていることを示している。
従って、本実施の形態において、図2のスイッチング波形だけでなく、例えば、図6のスイッチング波形を用いてもよいことがわかる。さらには、別のスイッチング波形を用いてもよい。但し、いずれのスイッチング波形においても、オフセット付加回路9が出力する電圧値が閾値200と同値になったタイミングで、トランス2の1次側を流れる電流Iinの値が0になるような組み合わせで1以上の半導体スイッチング素子Q1〜Q4をオフすることができることが必要であり、そのようにすることができれば、平滑リアクトルL1に流れる電流Iを低減させ、出力電圧Voutを低減させることができる。
以上のように、本実施の形態においては、電力変換装置が、半導体スイッチング素子Q1〜Q4のオン/オフの切り替えにより、入力される直流電圧から交流電圧を発生させるインバータ回路1と、インバータ回路1により一次巻線の両端に印加される電圧Vinを異なる電圧Vに変換して二次巻線に出力するトランス2と、トランス2の二次巻線から出力される交流電圧を整流する整流素子3,4から構成された整流回路と、整流回路からの出力を平滑する平滑リアクトルL1と、平滑リアクトルL1に流れる電流Iの電圧波形を平滑して出力電圧Voutとして出力する平滑コンデンサ2とを備えている。さらに、電力変換装置は、インバータ回路1に入力される入力電流Iinを検出する入力電流検出部6と、インバータ回路1に印加される入力電圧Vinを検出する入力電圧検出部7と、入力電圧検出部7で検出された入力電圧Vinに基づくオフセット電圧202を求め、入力電流検出部6で検出された入力電流Iinの検出値電圧201にオフセット電圧202を加算した電圧値を出力するオフセット付加回路9と、オフセット付加回路9から出力される電圧値と閾値200とを比較し、当該電圧値が閾値200以上になったときに、入力電流Iinが0になる組み合わせでインバータ回路1の1以上の半導体スイッチング素子Q1〜Q4をオフにすることで、平滑リアクトルL1に流れる電流Iを低減させ、出力電圧Voutを低下させる出力制限部を有するスイッチング制御部10とを備えている。このように、本実施の形態においては、入力電流Iinの検出値電圧に対して、閾値200で上限を設けることにより、出力制限を行う。これにより、電力変換装置自身やそれに接続された外部機器に過大な電流が流れないように防止することができる。また、閾値200がデューティ比により変化すると、出力制限を開始する出力制限開始電流の値にばらつきが生じてしまうため、スイッチング制御部10は、オフセット付加回路9によるオフセット電圧が付加された電圧値で閾値判定を行って、出力制限開始のタイミングの判断を行う。これにより、デューティ比の検出が困難な場合においても、デューティ比を求めることなく、オフセット電圧によって、入力電圧Vinの変化分を補償できるので、出力制限開始電流が入力電圧Vinの変化により変動することもなく、信頼性の高い電力変換装置を得ることができる。
また、本実施の形態に係る電力変換方法は、トランス2の一次巻線の両端にインバータ回路1により印加される電圧を異なる電圧に変換してトランス2の二次巻線に出力させる変圧ステップと、トランス2の二次巻線から出力される交流電圧Vを整流素子3,4で整流する整流ステップと、整流ステップで整流された交流電圧を平滑リアクトルL1で平滑する第1の平滑ステップと、平滑リアクトルL1に流れる電流Iの電圧波形を平滑コンデンサC2で平滑して出力電圧として出力する第2の平滑ステップと、出力電圧Voutを検出する出力電圧検出ステップと、インバータ回路1に入力される入力電流Iinを検出する入力電流検出ステップと、インバータ回路1に印加される入力電圧Vinを検出する入力電圧検出ステップと、入力電圧検出ステップで検出された入力電圧Vinに基づいてオフセット電圧202を求め、入力電流検出ステップで検出された入力電流Iinの検出値電圧201にオフセット電圧202を加算した電圧値を出力するオフセット付加ステップと、オフセット付加ステップにより出力された前記電圧値と閾値200とを比較する比較ステップと、比較ステップの比較の結果、オフセット付加ステップにより出力された前記電圧値が前記閾値200未満の場合は、出力電圧検出ステップで検出された出力電圧Voutに基づいて、インバータ回路1を構成する半導体スイッチング素子Q1〜Q4のオン/オフ制御を行って、出力電圧Voutが定電圧の目標値Vtになるように制御する出力電圧安定化制御ステップと、比較ステップの比較の結果、オフセット付加ステップにより出力された前記電圧値が閾値200以上の場合は、入力電流Iinが0になる組み合わせでインバータ回路1の1以上の半導体スイッチング素子Q1〜Q4をオフにすることで、平滑リアクトルL1に流れる電流Iを低減させ、出力電圧Voutを低下させる出力制限制御ステップとを備えている。このように、オフセット付加回路9によるオフセット電圧202が付加された電圧値で閾値判定を行って、出力制限開始のタイミングの判断を行うようにしたので、デューティ比の検出が困難な場合においても、デューティ比を求めることなく、オフセット電圧によって入力電圧Vinの変化分を補償できるので、出力制限開始電流が入力電圧Vinの変化により変動することもなく、信頼性の高い電力変換方法を得ることができる。
1 インバータ回路、2 変圧器、3 整流素子、4 整流素子、5 負荷、6 入力電流検出部、7 入力電圧検出部、8 出力電圧検出部、9 オフセット付加回路、10 スイッチング制御部、11 直流電源、12,13 接続点、14 比較器、15 閾値発生回路、C1 コンデンサ、C2 平滑コンデンサ、L1 平滑リアクトル、Q1,Q2,Q3,Q4 半導体スイッチング素子。
本発明は、複数のスイッチング素子を有し、前記スイッチング素子のオン/オフの切り替えにより、入力される直流電圧から交流電圧を発生させるインバータ回路と、一次巻線と二次巻線とを有し、前記インバータ回路により前記一次巻線の両端に印加される電圧を異なる電圧に変換して前記二次巻線に出力するトランスと、前記トランスの前記二次巻線から出力される交流電圧を整流する整流回路と、前記整流回路からの出力を平滑する平滑リアクトルと、前記平滑リアクトルに流れる電流の電圧波形を平滑して出力電圧として出力する平滑コンデンサとを備えた電力変換装置であって、前記インバータ回路に入力される入力電流を検出する入力電流検出部と、前記インバータ回路に印加される入力電圧を検出する入力電圧検出部と、前記入力電圧検出部で検出された前記入力電圧に基づくオフセット電圧を求め、前記入力電流検出部で検出された前記入力電流の検出値電圧に前記オフセット電圧を加算した電圧値を出力するオフセット付加部と、前記オフセット付加部から出力される前記電圧値と閾値とを比較し、前記電圧値が前記閾値以上になったときに、前記入力電流が0になる組み合わせで前記インバータ回路の1以上の前記スイッチング素子をオフにすることで、前記平滑リアクトルに流れる前記電流のピーク値を制限し、前記出力電圧を低下させる出力制限部とを備えた、電力変換装置である。

Claims (3)

  1. 複数のスイッチング素子を有し、前記スイッチング素子のオン/オフの切り替えにより、入力される直流電圧から交流電圧を発生させるインバータ回路と、
    一次巻線と二次巻線とを有し、前記インバータ回路により前記一次巻線の両端に印加される電圧を異なる電圧に変換して前記二次巻線に出力するトランスと、
    前記トランスの前記二次巻線から出力される交流電圧を整流する整流回路と、
    前記整流回路からの出力を平滑する平滑リアクトルと、
    前記平滑リアクトルに流れる電流の電圧波形を平滑して出力電圧として出力する平滑コンデンサと
    を備えた電力変換装置であって、
    前記インバータ回路に入力される入力電流を検出する入力電流検出部と、
    前記インバータ回路に印加される入力電圧を検出する入力電圧検出部と、
    前記入力電圧検出部で検出された前記入力電圧に基づくオフセット電圧を求め、前記入力電流検出部で検出された前記入力電流の検出値電圧に前記オフセット電圧を加算した電圧値を出力するオフセット付加部と、
    前記オフセット付加部から出力される前記電圧値と閾値とを比較し、前記電圧値が前記閾値以上になったときに、前記入力電流が0になる組み合わせで前記インバータ回路の1以上の前記スイッチング素子をオフにすることで、前記平滑リアクトルに流れる前記電流を低減させ、前記出力電圧を低下させる出力制限部と
    を備えた、電力変換装置。
  2. 前記オフセット付加部の前記オフセット電圧は、前記入力電圧検出部で検出された前記入力電圧の1次式で表される、
    請求項1の電力変換装置。
  3. トランスの一次巻線の両端にインバータ回路により印加される電圧を異なる電圧に変換してトランスの二次巻線に出力させる変圧ステップと、
    前記トランスの前記二次巻線から出力される交流電圧を整流する整流ステップと、
    前記整流ステップで整流された前記交流電圧を平滑リアクトルで平滑する第1の平滑ステップと、
    前記平滑リアクトルに流れる電流の電圧波形を平滑コンデンサで平滑して出力電圧として出力する第2の平滑ステップと、
    前記出力電圧を検出する出力電圧検出ステップと、
    前記インバータ回路に入力される入力電流を検出する入力電流検出ステップと、
    前記インバータ回路に印加される入力電圧を検出する入力電圧検出ステップと、
    前記入力電圧検出ステップで検出された前記入力電圧に基づいてオフセット電圧を求め、前記入力電流検出ステップで検出された前記入力電流の検出値電圧に前記オフセット電圧を加算した電圧値を出力するオフセット付加ステップと、
    前記オフセット付加ステップにより出力された前記電圧値と閾値とを比較する比較ステップと、
    前記比較ステップの比較の結果、前記オフセット付加ステップにより出力された前記電圧値が前記閾値未満の場合は、前記出力電圧検出ステップで検出された前記出力電圧に基づいて、前記インバータ回路を構成するスイッチング素子のオン/オフ制御を行って、前記出力電圧が定電圧になるように制御する出力電圧安定化制御ステップと、
    前記比較ステップの比較の結果、前記オフセット付加ステップにより出力された前記電圧値が前記閾値以上の場合は、前記入力電流が0になる組み合わせで前記インバータ回路の1以上の前記スイッチング素子をオフにすることで、前記平滑リアクトルに流れる前記電流を低減させ、前記出力電圧を低下させる出力制限制御ステップと
    を備えた、電力変換方法。
JP2015112743A 2015-06-03 2015-06-03 電力変換装置および電力変換方法 Active JP6129240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015112743A JP6129240B2 (ja) 2015-06-03 2015-06-03 電力変換装置および電力変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015112743A JP6129240B2 (ja) 2015-06-03 2015-06-03 電力変換装置および電力変換方法

Publications (2)

Publication Number Publication Date
JP2016226225A true JP2016226225A (ja) 2016-12-28
JP6129240B2 JP6129240B2 (ja) 2017-05-17

Family

ID=57748769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015112743A Active JP6129240B2 (ja) 2015-06-03 2015-06-03 電力変換装置および電力変換方法

Country Status (1)

Country Link
JP (1) JP6129240B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018185962A1 (ja) * 2017-04-03 2018-10-11 三菱電機株式会社 電力変換装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06217533A (ja) * 1993-01-18 1994-08-05 Fuji Electric Co Ltd スイッチング電源装置の出力過電流検出装置
JP2013150490A (ja) * 2012-01-23 2013-08-01 Nippon Soken Inc 電力変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06217533A (ja) * 1993-01-18 1994-08-05 Fuji Electric Co Ltd スイッチング電源装置の出力過電流検出装置
JP2013150490A (ja) * 2012-01-23 2013-08-01 Nippon Soken Inc 電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018185962A1 (ja) * 2017-04-03 2018-10-11 三菱電機株式会社 電力変換装置
US11563368B2 (en) 2017-04-03 2023-01-24 Mitsubishi Electric Corporation Power conversion device

Also Published As

Publication number Publication date
JP6129240B2 (ja) 2017-05-17

Similar Documents

Publication Publication Date Title
US8320144B2 (en) Power factor correction circuit for reducing distortion of input current
CN108512428B (zh) 隔离式电压转换器及其控制方法
US10079545B2 (en) Current resonant type DC voltage converter, control integrated circuit, and current resonant type DC voltage conversion method
US9318960B2 (en) High efficiency and low loss AC-DC power supply circuit and control method
KR100806774B1 (ko) Ac/dc 변환기 및 이를 이용한 ac/dc 변환 방법
JP6050127B2 (ja) 電力変換装置
US10312800B2 (en) AC-DC converter
US9287803B2 (en) Inverter for converting direct current power into alternating current power and direct current bus voltage regulating method thereof and application using the same
US20150280585A1 (en) Switching power-supply device
TW201725839A (zh) 電源供應裝置
JPWO2018043228A1 (ja) スイッチング電源装置および半導体装置
US8441821B2 (en) Circuits and methods for alternating current-to-direct current conversion
JP5213621B2 (ja) スイッチングレギュレータの制御回路、制御方法およびそれらを利用したスイッチングレギュレータ、充電装置
US11489448B2 (en) Isolated switching converter with high feedback accuracy and control method
JP5310000B2 (ja) 電力変換装置
JP6983289B1 (ja) 電力変換装置
JP6129240B2 (ja) 電力変換装置および電力変換方法
JP2009171752A (ja) 電源回路
JP6656341B1 (ja) 電力変換装置
JP6716994B2 (ja) 電源回路
JP2017189011A (ja) 電力変換装置
JP2020072605A (ja) 電力変換装置
JP6154349B2 (ja) 電力変換システム
JP5954256B2 (ja) 制御方法
KR102356854B1 (ko) 전압 변환 장치 및 그 제어 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170411

R150 Certificate of patent or registration of utility model

Ref document number: 6129240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250