JP2016224429A - 半導体装置、及び当該半導体装置を有する表示装置 - Google Patents

半導体装置、及び当該半導体装置を有する表示装置 Download PDF

Info

Publication number
JP2016224429A
JP2016224429A JP2016098705A JP2016098705A JP2016224429A JP 2016224429 A JP2016224429 A JP 2016224429A JP 2016098705 A JP2016098705 A JP 2016098705A JP 2016098705 A JP2016098705 A JP 2016098705A JP 2016224429 A JP2016224429 A JP 2016224429A
Authority
JP
Japan
Prior art keywords
transistor
film
oxide semiconductor
electrode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016098705A
Other languages
English (en)
Other versions
JP6832634B2 (ja
JP2016224429A5 (ja
Inventor
三宅　博之
Hiroyuki Miyake
博之 三宅
英明 宍戸
Hideaki Shishido
英明 宍戸
川島　進
Susumu Kawashima
進 川島
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016224429A publication Critical patent/JP2016224429A/ja
Publication of JP2016224429A5 publication Critical patent/JP2016224429A5/ja
Application granted granted Critical
Publication of JP6832634B2 publication Critical patent/JP6832634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

【課題】環境温度の変化に起因した発光素子を流れる電流値の変動による輝度のばらつきを抑制する。【解決手段】トランジスタを有する半導体装置であって、半導体装置は、画素回路と、モニター回路と、補正回路と、を有し、画素回路は、選択トランジスタと、駆動トランジスタと、発光素子と、を有し、モニター回路は、モニター発光素子と、モニタートランジスタと、を有し、半導体装置は、モニター発光素子及びモニタートランジスタに流れる電流値を取得し、補正回路によって、発光素子及び駆動トランジスタに流れる電流値を制御する。【選択図】図２

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置、及び当該半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を有する表示装置（以下、ＥＬ表示装置ともいう）、液晶表示装置、発光装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、またはそれらの製造方法に関する。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている（例えば、特許文献１）。
また、ＥＬ表示装置の各画素に設けられた酸化物半導体を有するトランジスタ及び発光素子の周囲の温度（以下環境温度と表記）による特性の変化を補正するために、モニター回路を設ける構成が開示されている。当該モニター回路は、画素部の外側に配置され、発光素子の陰極の電位を環境温度によって補正する構成である（例えば、特許文献２）。
特開２００６−１６５５２９号公報 特開２０１２−７８７９８号公報
特許文献２に示すように、発光素子は、環境温度により、その抵抗値（内部抵抗値）が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が通常よりも高くなると抵抗値が低下し、温度が通常よりも低くなると抵抗値が上昇する。そのため、発光素子の電流−電圧特性が環境温度に応じて変化する。具体的には、温度が高くなると発光素子の電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると同じ電圧を印加した場合、発光素子の電流値が低下して所望の輝度よりも低い輝度となる。したがって、環境温度の変化に起因して発光素子に流れる電流値の変動により、発光素子の輝度にばらつきが生じ得る。
上記問題に鑑み、本発明の一態様は、環境温度の変化に起因した発光素子に流れる電流値の変動による輝度のばらつきを抑制することを課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。または、本発明の一態様は、新規な表示装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタを有する半導体装置であって、半導体装置は、画素回路と、モニター回路と、補正回路と、を有し、画素回路は、選択トランジスタと、駆動トランジスタと、発光素子と、を有し、モニター回路は、モニター発光素子と、モニタートランジスタと、を有し、半導体装置は、モニター発光素子及びモニタートランジスタに流れる電流値を取得し、補正回路によって、発光素子及び駆動トランジスタに流れる電流値を制御する。より具体的には、以下の通りである。
本発明の一態様は、トランジスタを有する半導体装置であって、半導体装置は、画素回路と、モニター回路と、補正回路と、第１の電極と、第２の電極と、第３の電極と、を有し、画素回路は、選択トランジスタと、駆動トランジスタと、発光素子と、を有し、モニター回路は、モニター発光素子と、モニタートランジスタと、を有し、補正回路は、増幅回路と、スイッチング素子と、を有し、モニター発光素子の一対の電極の一方は、第１の電極と電気的に接続され、モニター発光素子の一対の電極の他方は、モニタートランジスタのソース電極またはドレイン電極の一方と電気的に接続され、モニタートランジスタのソース電極またはドレイン電極の他方は、増幅回路の第１の入力端子と電気的に接続され、モニタートランジスタのゲート電極は、増幅回路の出力端子と電気的に接続され、第２の電極は、増幅回路の第２の入力端子と電気的に接続され、第３の電極は、スイッチング素子を介して、モニタートランジスタのソース電極またはドレイン電極の他方と電気的に接続され、第３の電極と、モニタートランジスタのソース電極またはドレイン電極の他方との間には、抵抗素子が接続され、補正回路によって、発光素子に流れる電流を制御する、半導体装置である。
また、上記態様において、抵抗素子は、モニタートランジスタのソース電極またはドレイン電極の他方と、増幅回路の第１の入力端子と、が接続される配線の外部に設けられると好ましい。また、上記態様において、抵抗素子は、酸化物導電体を有すると好ましい。
また、上記態様において、選択トランジスタ、駆動トランジスタ、及びモニタートランジスタは、それぞれ、チャネル領域に酸化物半導体を有すると好ましい。
また、上記態様において、酸化物導電体と、酸化物半導体とは、少なくとも同一の金属元素を１つ有すると好ましい。また、上記態様において、酸化物導電体及び酸化物半導体のいずれか一方または双方は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）と、を有すると好ましい。また、上記態様において、酸化物導電体及び酸化物半導体のいずれか一方または双方は、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ましい。
また、本発明の他の一態様は、上記各態様にいずれか一つに記載の半導体装置と、カラーフィルタと、を有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記各態様にいずれか一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたはバッテリとを有する電子機器である。
本発明の一態様により、環境温度の変化に起因した発光素子に流れる電流値の変動による輝度のばらつきを抑制することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示すブロック図。 半導体装置の一態様の回路を説明する図。 半導体装置の一態様の回路を説明する図。 半導体装置の一態様の回路を説明する図。 半導体装置の一態様の回路を説明する図。 半導体装置の一態様の回路を説明する図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様の回路を説明する図。 半導体装置の一態様の回路を説明する図。 半導体装置の一態様を示す上面図及び断面図。 発光素子のＬ−Ｊ特性及び発光素子のＩ−Ｖ特性を説明する図。 トランジスタの温度特性を説明する図。 酸化物導電体（ＯＣ）の抵抗の温度特性を説明する図。 トランジスタの一態様を示す上面図及び断面図。 トランジスタの一態様を示す上面図及び断面図。 トランジスタの一態様を示す上面図及び断面図。 トランジスタの一態様を示す上面図及び断面図。 トランジスタの一態様を示す上面図及び断面図。 トランジスタの一態様を示す断面図。 酸化物半導体のバンド構造を説明する図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 タッチパネルの一例を示す斜視図。 表示装置及びタッチセンサの一例を示す断面図。 タッチパネルの一例を示す断面図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサの回路図。 入出力装置を説明する図。 入力装置を説明する図。 入力装置を説明する図。 入出力装置を説明する図。 入出力装置を説明する図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 表示モジュールを説明する図。 電子機器を説明する図。 実施例における、トランジスタのＩｏｎ及びＶｔｈを説明する図。 実施例における、半導体装置の表示例を説明する図。 実施例における、半導体装置の表示例を説明する図。 実施例における、半導体装置の回路図を説明する図。 実施例における、半導体装置の消費電力を説明する図。 実施例に係る、回路構成を説明する図。 実施例に係る、発光素子の輝度−電圧特性を説明する図。 実施例に係る、補正回路の概念を説明する図。 実施例に係る、発光素子の輝度−階調特性を説明する図。 実施例における、半導体装置の回路図を説明する図。 発光素子及びトランジスタの電流―電圧特性の概念を説明する図。 試料Ｂ１及び試料Ｂ２の輝度の温度特性を説明する図。
以下、実施の形態および実施例について図面を参照しながら説明する。但し、実施の形態および実施例は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態および実施例の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、例えば、トランジスタのソース（又は第１端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１端子など）とドレイン（又は第２端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１端子など）、トランジスタのドレイン（又は第２端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１端子など）、トランジスタのドレイン（又は第２端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１端子など）とドレイン（又は第２端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１端子など）、トランジスタのドレイン（又は第２端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１端子など）と、ドレイン（又は第２端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜など）であるとする。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の一例について、図１乃至図１３を用いて説明する。
＜１−１．半導体装置について＞
図１は、本発明の一態様の半導体装置の一例を示すブロック図である。
図１に示す半導体装置は、画素部１２と、画素部１２の外側に配置されたゲート線駆動回路１６と、画素部１２の外側に配置された信号線駆動回路１８と、画素部１２の外側に配置されたモニター回路２０と、モニター回路２０と電気的に接続された補正回路３０と、を有する。なお、画素部１２は、複数の画素回路１４を有する。
また、図１に示す半導体装置は、端子部１７と、保護回路１３と、を有する。なお、端子部１７と、保護回路１３とは、設けない構成としてもよい。
［画素部及び画素回路］
画素部１２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（画素回路１４）を有し、ゲート線駆動回路１６は、画素回路１４を選択する信号（走査信号）を出力する機能を有し、信号線駆動回路１８は、画素回路１４が有する表示素子を駆動するための信号（データ信号）を供給するため機能を有する。
なお、図１において、複数の画素回路１４がマトリクス状に配置（ストライプ配置）する構成について例示したが、これに限定されず、例えば、画素回路１４をデルタ配置、ペンタイル配置としてもよい。なお、カラー表示する際に画素回路１４で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青）の三色が挙げられる。ただし、画素回路１４で制御する色要素としては、これに限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）、またはＲＧＢに、Ｙ（イエロー）、Ｃ（シアン）、Ｍ（マゼンタ）などを一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。
また、複数の画素回路１４のそれぞれは、発光素子と、当該発光素子に流れる電流を制御する駆動トランジスタと、を有する。発光素子に電圧を印加することにより、発光素子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子及び正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
［ゲート線駆動回路及び信号線駆動回路］
ゲート線駆動回路１６及び信号線駆動回路１８のいずれか一方または双方は、画素部１２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。ゲート線駆動回路１６及び信号線駆動回路１８のいずれか一方または双方が、画素部１２と同一基板上に形成されていない場合には、ゲート線駆動回路１６及び信号線駆動回路１８のいずれか一方または双方を、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
また、複数の画素回路１４のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路１４のそれぞれは、ゲート線駆動回路１６によりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路１４は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲート線駆動回路１６からパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介して信号線駆動回路１８からデータ信号が入力される。
ゲート線駆動回路１６は、シフトレジスタ等を有する。ゲート線駆動回路１６は、端子部１７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲート線駆動回路１６は、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲート線駆動回路１６は、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート線駆動回路１６を複数設け、複数のゲート線駆動回路１６により、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲート線駆動回路１６は、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲート線駆動回路１６は、別の信号を供給することも可能である。例えば、ゲート線駆動回路１６は、図１に示すように、発光素子の電位を制御する配線（以下、ＡＮＯＤＥ＿１乃至ＡＮＯＤＥ＿Ｘという）と電気的に接続されている。
信号線駆動回路１８は、シフトレジスタ等を有する。信号線駆動回路１８は、端子部１７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。信号線駆動回路１８は、画像信号を元に画素回路１４に書き込むデータ信号を生成する機能を有する。また、信号線駆動回路１８は、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、信号線駆動回路１８は、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、信号線駆動回路１８は、初期化信号を供給することができる機能を有する。ただし、これに限定されず、信号線駆動回路１８は、別の信号を供給することも可能である。例えば、信号線駆動回路１８は、複数のアナログスイッチなどを用いて構成される。信号線駆動回路１８は、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。
［保護回路］
保護回路１３は、例えば、ゲート線駆動回路１６と画素回路１４との間の配線である走査線ＧＬに接続される。または、保護回路１３は、信号線駆動回路１８と画素回路１４の間の配線であるデータ線ＤＬに接続される。または、保護回路１３は、ゲート線駆動回路１６と端子部１７との間の配線に接続することができる。または、保護回路１３は、信号線駆動回路１８と端子部１７との間の配線に接続することができる。なお、端子部１７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子を有する。
保護回路１３は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする機能を有する。保護回路１３を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。また、ゲート線駆動回路１６に保護回路１３を接続した構成、または信号線駆動回路１８に保護回路１３を接続した構成としてもよい。あるいは、端子部１７に保護回路１３を接続した構成としてもよい。
［モニター回路及び補正回路］
モニター回路２０及び補正回路３０は、画素回路１４が有する発光素子、及び駆動トランジスタに流れる電流を制御する機能を有する。
なお、図１においては、モニター回路２０及び補正回路３０を画素部１２の外側に複数配置する構成について例示したが、これに限定されず、モニター回路２０及び補正回路３０ともに、それぞれ１つのみ配置する構成でもよい。なお、図１に示すように、モニター回路２０及び補正回路３０を画素部１２の外側に複数配置する構成とすることで、画素部１２内で複数の補正を行うことができるため好適である。例えば、画素部１２を上下左右に均等に４分割し、当該４分割したエリアの近傍にあるモニター回路２０及び補正回路３０を用いて、各分割されたエリア内にある発光素子及び駆動トランジスタを、それぞれ独立して制御すればよい。
＜１−２．発光素子の特性＞
次に、画素回路１４が有する発光素子の特性について、以下説明する。まず、発光素子の特性の一つである、Ｌ−Ｊ（輝度−電流密度）特性及びＩ−Ｖ（電流−電圧）特性について、図１１（Ａ）（Ｂ）を用いて説明する。
図１１（Ａ）は、発光素子のＬ−Ｊ特性を説明する図である。図１１（Ａ）に示す通り、発光素子は電流密度に比例して輝度が高くなる。すなわち、発光素子のＬ−Ｊ特性には、環境温度による変化（以下、温度依存性という場合がある）がない、または極めて少ない。
また、図１１（Ｂ）は、発光素子のＩ−Ｖ特性を説明する図である。発光素子は温度によって抵抗が変化するため、温度が変化すると、輝度が変化してしまう。例えば、図１１（Ｂ）に示す通り、同じ電圧を印加した場合、発光素子の温度が２５℃よりも高くなると、発光素子に流れる電流が増加してしまう。
そこで、本発明の一態様の半導体装置は、発光素子の温度依存性を小さくするために、モニター回路２０と、補正回路３０と、を有する。モニター回路２０は、画素回路１４が有する発光素子及び駆動トランジスタと同様の機能を有する発光素子及びトランジスタとを有する。具体的にはモニター回路２０は、モニター発光素子と、モニタートランジスタと、を有する。補正回路３０は、モニター回路２０が有するモニター発光素子及びモニタートランジスタのいずれか一方または双方の電流値のデータを基に、画素回路１４に流れる電流を制御する機能を有する。例えば、補正回路３０によって、画素回路１４が有する発光素子または駆動トランジスタに流れる電流値を制御することができる。
＜１−３．モニター回路及び補正回路の構成例１＞
次に、モニター回路２０及び補正回路３０の一例について、図２を用いて説明する。図２は、本発明の一態様の半導体装置が有する、モニター回路２０及び補正回路３０の一例を示す回路図である。
モニター回路２０は、モニター発光素子２１と、モニタートランジスタ２２と、を有する。また、補正回路３０は、増幅回路３１と、スイッチング素子３２と、を有する。
モニター発光素子２１の一対の電極の一方は、第１の電極（ＣＡＴＨＯＤＥ）と電気的に接続され、モニター発光素子２１の一対の電極の他方は、モニタートランジスタ２２のソース電極またはドレイン電極の一方と電気的に接続される。なお、第１の電極には、ＣＡＴＨＯＤＥ電位が与えられる。
また、モニタートランジスタ２２のソース電極またはドレイン電極の他方は、増幅回路３１の第１の入力端子と電気的に接続され、モニタートランジスタ２２のゲート電極は、増幅回路３１の出力端子と電気的に接続される。また、第２の電極（Ｖａｎｏｄｅ）には、ＡＮＯＤＥ電位が与えられ、第２の電極（Ｖａｎｏｄｅ）は、増幅回路３１の第２の入力端子と電気的に接続される。また、第３の電極（Ｖ２）には、高電源電位が与えられ、第３の電極（Ｖ２）は、スイッチング素子３２を介して、モニタートランジスタ２２のソース電極またはドレイン電極の他方と電気的に接続される。なお、第３の電極（Ｖ２）と、モニタートランジスタ２２のソース電極またはドレイン電極の他方との間には、抵抗素子５０が接続される。
例えば、図２に示すモニター回路２０、及び補正回路３０の構成とする場合、第２の電極（Ｖａｎｏｄｅ）から第１の電極（ＣＡＴＨＯＤＥ）に流れる電流値ｉは、以下の数式（１）で表される。
（Ｖ２−Ｖａｎｏｄｅ）／Ｒ （１）
なお、数式（１）において、Ｖ２−Ｖａｎｏｄｅが電流値ｉを流すために必要なモニタートランジスタ２２のゲート電極とソース電極との間の電位（Ｖｇｓ）であり、Ｒは抵抗素子５０の抵抗値である。
従って、抵抗素子５０は、温度依存性が無く、抵抗値が一定であることが好ましい。例えば、抵抗素子５０としては、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）を用いると好適である。例えば、酸化物導電体（ＯＣ）は、酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のキャリア密度を増加させて、ｎ型とすることで得られる。
酸化物導電体（ＯＣ）は、環境温度による抵抗の変化がない、または極めて少ない。すなわち、温度依存性が低い抵抗材料として用いることができる。ただし、抵抗素子５０としては、酸化物導電体（ＯＣ）に限定されず、温度依存性が低い、その他の抵抗材料を用いてもよい。
また、モニタートランジスタ２２は、活性層に酸化物半導体（ＯＳ）を有すると好ましい。上述の酸化物導電体（ＯＣ）と、酸化物半導体（ＯＳ）とは、同じ製造工程で作製することができる。なお、酸化物半導体（ＯＳ）をモニタートランジスタ２２に適用する場合、モニター発光素子２１と同様に環境温度により特性が変化する場合がある。例えば、環境温度が高くなることで、酸化物半導体（ＯＳ）を有するモニタートランジスタ２２のドレイン電極とソース電極との間の電位差（Ｖｄｓ）が大きくなる場合がある。
なお、図２に示すモニター回路２０においては、モニタートランジスタ２２にｎチャネル型のトランジスタを用いる構成について例示したが、これに限定されず、例えば図３に示す構成としてもよい。図３は、モニター回路及び補正回路の一例を説明する回路図である。図３は、図２に示すモニタートランジスタ２２をｐチャネル型とし、増幅回路３１の極性を変えた回路である。
また、抵抗素子５０をモニター発光素子２１の第１の電極（ＣＡＴＨＯＤＥ）側に設ける構成としてもよい。当該構成の一例を図４に示す。図４に示す回路は、モニター回路２０Ｂと、補正回路３０Ｂと、を有する。なお、図４に示す構成の場合、モニター発光素子２１に流れる電流値ｉは、以下の数式（２）で表される。
（Ｖ２−ＣＡＴＨＯＤＥ）／Ｒ （２）
また、モニター発光素子２１の積層順序を変える、所謂逆積みの構成としてもよい。当該構成の一例を図５に示す。図５に示す回路は、モニター回路２０Ｃと、補正回路３０Ｃと、を有する。
また、上記においては、モニター回路を用いて発光素子に温度補正する構成について例示したが、これに限定されず、例えば、補正回路のみを用いて、画素回路が有する発光素子及び駆動トランジスタに流れる電流値をモニターし、温度補正を行ってもよい。
＜１−４．酸化物半導体を有するトランジスタの温度特性＞
ここで、酸化物半導体（ＯＳ）を有するトランジスタの温度依存性について、図１２を用いて以下説明する。
図１２は、ボトムゲートトップコンタクト（ＢＧＴＣ）、所謂チャネルエッチ型のトランジスタの温度依存性を評価した結果である。当該トランジスタの活性層には、酸化物半導体を用いた。なお、酸化物半導体としては、２つの条件とし、１つ目の条件としては、ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）と、ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）との積層構造とし、２つ目の条件としては、ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）の単層構造とした。また、トランジスタのサイズとしては、チャネル長Ｌが３μｍ、チャネル幅Ｗが５μｍとした。
また、トランジスタの温度依存性の評価としては、基板温度を２５℃、４０℃、６０℃、８０℃の４条件とし、トランジスタのオン電流（Ｉｏｎ）を測定した。なお、ドレイン電圧（Ｖｄ）を２０Ｖ、ゲート電圧（Ｖｇ）を１５Ｖとした。
図１２に示す通り、酸化物半導体の条件に依らず、基板温度が高くなるに従い、トランジスタのＩｏｎが高くなることが示された。すなわち、酸化物半導体を有するトランジスタは、温度依存性を有する。
＜１−５．酸化物導電体の温度依存性＞
次に、酸化物導電体（ＯＣ）の温度依存性について、図１３を用いて説明する。
図１３は、酸化物導電体（ＯＣ）の抵抗の温度依存性を説明する図である。なお、酸化物導電体（ＯＣ）としては、酸化物半導体膜を形成し、当該酸化物半導体膜上に水素を含む窒化シリコン膜を形成することで、当該窒化シリコン膜から、酸化物半導体膜に水素を供給することで形成した。なお、酸化物半導体膜としては、２条件とし、１つ目の条件としては、ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）と、ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）との積層構造とし、２つ目の条件としては、ＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）の単層構造とした。
なお、酸化物導電体（ＯＣ）の温度依存性の評価としては、基板温度を２５℃、４０℃、６０℃、８０℃の４条件とし、酸化物導電体（ＯＣ）のシート抵抗を測定した。なお、酸化物導電体（ＯＣ）のサイズとしては、Ｗ／Ｌ＝１０μｍ／１５００μｍとした。
図１３に示す通り、酸化物半導体の条件に依らず、基板温度が変化しても酸化物導電体（ＯＣ）のシート抵抗に変化がない、または変化が極めて少ない。このように、酸化物導電体（ＯＣ）は、抵抗の温度依存性がない、または抵抗の温度依存性が極めて小さいこと分かる。別言すると、酸化物導電体は、縮退半導体であり、伝導帯下端とフェルミ準位とが、一致または略一致している。
従って、酸化物導電体を補正回路３０が有する抵抗素子として、好適に用いることができる。
＜１−６．モニター回路及び補正回路の構成例２＞
次に、図２に示すモニター回路２０及び補正回路３０と異なる構成例について、図６を用いて説明する。
図６は、本発明の一態様の半導体装置の一例を説明する回路図である。図６に示す半導体装置は、モニター回路２０Ａと、補正回路３０Ａと、を有する。
［モニター回路］
モニター回路２０Ａは、モニター発光素子２１と、モニタートランジスタ２２Ａと、抵抗素子２３と、端子２４と、端子２５と、端子２６と、端子２７と、を有する。
モニター回路２０Ａに示すように、複数の端子を設け、当該端子の接続先を変更することで、モニター発光素子２１、モニタートランジスタ２２Ａ、及び抵抗素子２３のそれぞれの素子特性を測定することができる。
なお、抵抗素子２３は、先に示す酸化物導電体（ＯＣ）を用いて構成することができる。よって、図６において、抵抗素子２３にはＯＣの符号を付記してある。なお、以降の図面においても同様である。
端子２４は、モニタートランジスタ２２Ａのゲート電極と電気的に接続されており、モニタートランジスタ２２Ａのゲート電極の電位を外部に取り出すことができる。また、端子２５は、モニタートランジスタ２２Ａのソース電極と電気的に接続されており、モニタートランジスタ２２Ａのソース電極の電位を外部に取り出すことができる。また、端子２６は、モニタートランジスタ２２Ａのドレイン電極と電気的に接続されており、モニタートランジスタ２２Ａのドレイン電極の電位を外部に取り出すことができる。また、端子２７は、抵抗素子２３及びモニタートランジスタ２２Ａを介してモニター発光素子２１の一対の電極の他方と電気的に接続されており、モニター発光素子２１の一対の電極の他方（例えば、アノード）の電位を外部に取り出すことができる。なお、モニター発光素子２１の一対の電極の一方には、第１の電極（ＣＡＴＨＯＤＥ）が電気的に接続されている。
なお、モニタートランジスタ２２Ａは、先に説明したモニタートランジスタ２２と異なり、ゲート電極を複数有する構成である。具体的には、モニタートランジスタ２２Ａは、第１のゲート電極と、第１のゲート電極と対向する第２のゲート電極と、を有する。また、第２のゲート電極は、モニタートランジスタ２２Ａのソース電極と電気的に接続されている。なお、第２のゲート電極の接続先としては、これに限定されず、例えば、モニタートランジスタ２２Ａの第１のゲート電極、または他の電極と電気的に接続させてもよい。なお、当該他の電極としては、例えば、接地（ＧＮＤ）電位が与えられる電極、または他の電位が与えられる電極などが挙げられる。あるいは、モニタートランジスタ２２Ａの第２のゲート電極を、フローティングとしてもよい。
モニタートランジスタ２２Ａに示すように、ゲート電極を複数有するトランジスタの構造とすることで、例えば、モニタートランジスタ２２Ａの駆動能力を向上させる、あるいはモニタートランジスタ２２Ａのしきい値電圧（Ｖｔｈ）を制御することが可能となる。
また、抵抗素子２３としては、例えば、図７に示す構成とすることができる。
図７（Ａ）は、半導体装置９５０の上面図であり、図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｍ−Ｎ間における切断面の断面図に相当する。
半導体装置９５０は、基板９０２上の導電膜９０４ａと、基板９０２上の導電膜９０４ｂと、基板９０２及び導電膜９０４ａ、９０４ｂを覆う絶縁膜９０６と、絶縁膜９０６上の絶縁膜９０７と、絶縁膜９０７上の酸化物導電膜９０９と、絶縁膜９０６、９０７に設けられた開口部９４４ａを介し、導電膜９０４ａと接続される導電膜９１２ｄと、絶縁膜９０６、９０７に設けられた開口部９４４ｂを介し、導電膜９０４ｂと接続される導電膜９１２ｅと、絶縁膜９０７、酸化物導電膜９０９、及び導電膜９１２ｄ、９１２ｅを覆う絶縁膜９１８と、を有する。
例えば、酸化物導電膜９０９に酸化物半導体を用い、絶縁膜９１８に水素を含む絶縁膜を用いる。このような構成とすることで、絶縁膜９１８に含まれる水素が、酸化物半導体膜中に入り込み、当該酸化物半導体膜のキャリア密度を増加させて、酸化物導電膜として機能させることができる。
［補正回路］
補正回路３０Ａは、増幅回路３１と、スイッチング素子３２と、コンバータ回路６１と、メモリ回路６２と、を有する。
なお、メモリ回路６２は、コンバータ回路６１を介して、増幅回路３１の出力端子と電気的に接続されている。例えば、増幅回路３１の出力信号を、コンバータ回路６１を用いて、アナログ信号をデジタル信号に変換して、メモリ回路６２に記憶させればよい。
図６に示すように、増幅回路３１及びスイッチング素子３２とは異なる機能を有する回路（ここでは、コンバータ回路６１およびメモリ回路６２）を、補正回路３０Ａに設ける構成としてもよい。
また、図６に示すモニター回路２０Ａと、補正回路３０Ａとは、次のように接続される。端子２４と増幅回路３１の出力端子とが電気的に接続され、端子２６とスイッチング素子３２の一方の電極及び増幅回路３１の第１の入力端子とが電気的に接続される。
図６に示す構成においては、端子２５及び端子２７には、補正回路３０Ａから電気的な接続が無い。このように、補正回路３０Ａは、モニター回路２０Ａが有するモニター発光素子２１、モニタートランジスタ２２Ａ、及び抵抗素子２３のいずれかと電気的に接続すればよい。
＜１−７．モニター回路及び補正回路の構成例３＞
次に、図２に示すモニター回路２０及び補正回路３０とは、異なる構成例について図８を用いて説明する。
図８は、本発明の一態様の半導体装置の一例を説明する回路図である。図８に示す半導体装置は、モニター回路２０Ａと、補正回路３０Ａと、を有する。なお、図８に示す半導体装置は、図６に示す半導体装置と、モニター回路２０Ａと、補正回路３０Ａとの接続方法が異なる。
具体的には、図８に示すモニター回路２０Ａと、補正回路３０Ａとは、次のように接続される。端子２４と増幅回路３１の出力端子とが電気的に接続され、端子２６と増幅回路３１の第１の入力端子とが電気的に接続され、端子２７とスイッチング素子３２の一方の電極とが電気的に接続される。
図８に示す構成の場合、モニター回路２０Ａが有する抵抗素子２３を用いることができるため、図６に示す抵抗素子５０を省略することが可能となる。
＜１−８．画素回路の構成例１＞
次に、図１に示す画素回路１４の具体的な構成について、図９を用いて説明する。図９は、画素回路１４の一例を示す回路図である。
図９に示す画素回路１４は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に酸化物半導体を有するトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ線ＤＬ＿Ｙに電気的に接続される。さらに、トランジスタ５５２のゲート電極は、走査線ＧＬ＿Ｘに電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。また、容量素子５６２の一対の電極の他方は、トランジスタ５５４の第２のゲート電極（バックゲート電極ともいう）に電気的に接続される。容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、アノード線（ＡＮＯＤＥ＿Ｘ）に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、トランジスタ５５４のソース電極及びドレイン電極の他方と電気的に接続され、他方は、カソード線（ＣＡＴＨＯＤＥ）に電気的に接続される。なお、発光素子５７２のアノード及びカソードの一方には、容量素子５６２の一対の電極の他方が電気的に接続される。
発光素子５７２としては、例えば有機ＥＬ素子を用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
例えば、図９に示す回路構成では、図１に示すゲート線駆動回路１６により各行の画素回路１４を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路１４は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
なお、発光素子５７２のカソードの電位は、先に示すモニター回路、及び補正回路によって、適宜任意の値に調整される。
なお、本実施の形態においては、表示装置の表示素子として、発光素子５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子を有していてもよい。当該素子の一例としては、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェアレンス・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなど、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
また、表示装置の表示方式としては、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置にバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
＜１−９．画素回路の構成例２＞
次に、図９に示す画素回路１４の具体的な構成について、図１０を用いて説明する。図１０（Ａ）は、画素回路１４の上面図であり、図１０（Ｂ）は図１０（Ａ）に示す一点鎖線Ｘ１−Ｘ２間の切断面の断面図に相当する。なお、図１０（Ａ）において、図面の煩雑さをさけるために、構成要素の一部を省略して図示している。
図１０（Ａ）（Ｂ）に示す画素回路１４は、基板７０２上の第１のゲート電極として機能する導電膜７０４と、導電膜７０４上の絶縁膜７０６、７０７と、絶縁膜７０７上の酸化物半導体膜７０８と、絶縁膜７０７、及び酸化物半導体膜７０８上のソース電極及びドレイン電極として機能する導電膜７１２ａ、７１２ｂと、絶縁膜７０７上の導電膜７１２ｃと、酸化物半導体膜７０８、導電膜７１２ａ、７１２ｂ、７１２ｃを覆う絶縁膜７１４、７１６と、絶縁膜７１６上の第２のゲート電極として機能する酸化物半導体膜７２０と、絶縁膜７１６及び酸化物半導体膜７２０上の絶縁膜７１８と、絶縁膜７１８上の平坦化絶縁膜として機能する絶縁膜７２２と、絶縁膜７２２上の画素電極として機能する導電膜７２４ａ、７２４ｂと、導電膜７２４ａと導電膜７２４ｂとの電気的な接続を抑制する機能を有する構造体７２６と、導電膜７２４ａ、７２４ｂ及び構造体７２６上のＥＬ層７２８と、ＥＬ層７２８上の導電膜７３０と、を有する。
また、導電膜７１２ｃは、絶縁膜７０６、７０７に設けられた開口部７５２ｃを介して導電膜７０４と電気的に接続される。また、第２のゲート電極として機能する酸化物半導体膜７２０は、絶縁膜７１４、７１６に設けられる開口部７５２ａを介して導電膜７１２ｂと電気的に接続される。また、導電膜７２４ａは、絶縁膜７１４、７１６、７１８、７２２に設けられた開口部７５２ｂを介して導電膜７１２ｂと電気的に接続される。
また、画素電極として機能する導電膜７２４ａと、ＥＬ層７２８と、導電膜７３０と、で発光素子５７２が形成される。なお、ＥＬ層７２８としては、スパッタリング法、蒸着法（真空蒸着法を含む）、印刷法（例えば、凸版印刷法、凹版印刷法、グラビア印刷法、平版印刷法、孔版印刷法等）、インクジェット法、塗布法等の方法で形成することができる。
図１０（Ａ）（Ｂ）に示すように、画素回路１４としては、２つのトランジスタと、１つの容量素子とを有する構成とすることで、配線数を少なくすることができる。例えば、図１０（Ａ）に示すように、画素回路１４が有する配線としては、主にゲート線、走査線、及びアノード線の３つとすることができる。このような構成とすることで、画素の開口率を高くすることが可能となる。また、配線数を少なくすることで、隣接する配線間での短絡などが発生しづらいため、表示品位の高い半導体装置を提供することができる。
本実施の形態に示す構成は、他の実施の形態、実施例または参考例に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置が有する、トランジスタ、及び当該トランジスタの作製方法について、図１４乃至図２４を参照して説明する。
＜２−１．トランジスタの構成例１＞
図１４（Ａ）は、本発明の一態様の半導体装置が有する、トランジスタ１００の上面図であり、図１４（Ｂ）は、図１４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１４（Ｃ）は、図１４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１４（Ａ）において、煩雑になることを避けるため、トランジスタ１００の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１４（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００は、基板１０２上のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１００上、より詳しくは、導電膜１１２ａ、１１２ｂ及び酸化物半導体膜１０８上には絶縁膜１１４、１１６、及び絶縁膜１１８が設けられる。絶縁膜１１４、１１６、１１８は、トランジスタ１００の保護絶縁膜としての機能を有する。
酸化物半導体膜１０８に水素、水分等の不純物が混入すると、酸化物半導体膜１０８中に形成されうる酸素欠損と結合し、キャリアである電子が生じる。上述の不純物起因のキャリアが生じると、トランジスタ１００がノーマリーオン特性になりやすい。したがって、酸化物半導体膜１０８中の水素、水分等の不純物を減らすこと、及び酸化物半導体膜１０８中の酸素欠損を減らすことが安定したトランジスタ特性を得る上でも重要となる。そこで、トランジスタ１００においては、絶縁膜１１４、１１６から酸化物半導体膜１０８中に酸素を供給することで、膜中の酸素欠損を補填する。
従って、絶縁膜１１４、１１６は、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有する。別言すると、絶縁膜１１４、１１６は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１４、１１６に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜１１４、１１６に酸素を添加して、酸素過剰領域を形成する。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。なお、該プラズマ処理としては、酸素ガスを高周波電力によってプラズマ化させる装置（プラズマエッチング装置またはプラズマアッシング装置ともいう）を用いると好適である。
また、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））を用いて絶縁膜を測定することで、酸素の放出量を測定することができる。例えば、絶縁膜１１４、１１６を昇温脱離ガス分析法において測定した場合、酸素分子の放出量が８．０×１０１４個／ｃｍ２以上、好ましくは１．０×１０１５個／ｃｍ２以上、さらに好ましくは１．５×１０１５個／ｃｍ２以上である。なお、昇温脱離ガス分析法における膜の表面温度は、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下である。
＜２−２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
［導電膜］
ゲート電極として機能する導電膜１０４、及びソース電極及びドレイン電極として機能する導電膜１１２ａ、１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
［ゲート絶縁膜］
トランジスタ１００のゲート絶縁膜として機能する絶縁膜１０６、１０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁膜１０６、１０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
なお、トランジスタ１００の酸化物半導体膜１０８と接する絶縁膜１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０７は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０７を形成すればよい。または、成膜後の絶縁膜１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜１０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜１０６として窒化シリコン膜を形成し、絶縁膜１０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
［酸化物半導体膜］
酸化物半導体膜１０８は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）と、を有する。代表的には、酸化物半導体膜１０８は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。特に酸化物半導体膜１０８としては、Ｉｎ−Ｍ−Ｚｎ酸化物を用いると好ましい。
酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のスパッタリングターゲットを用いて、酸化物半導体膜１０８を形成する場合、トランジスタの電界効果移動度を高められるため好適である。トランジスタの電界効果移動度を高めることで、例えば、４Ｋ×２Ｋ（水平方向画素数＝３８４０画素、垂直方向画素数＝２１６０画素）または８Ｋ×４Ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝４３２０画素）に代表される高精細な表示装置の画素回路または駆動回路のトランジスタとして好適に用いることができる。
また、成膜される酸化物半導体膜１０８の原子数比は、それぞれ上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％変動する場合がある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２を用いる場合、成膜される酸化物半導体膜１０８の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１近傍となる場合がある。
なお、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物膜であるとき、Ｚｎ及びＯを除いてのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１００のオフ電流を低減することができる。
また、酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１０８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜１０８に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜１０８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１０８において、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１０８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１０８におけるシリコンや炭素の濃度と、酸化物半導体膜１０８との界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８において、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１０８のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１０８に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１０８に用いることのできる酸化物半導体の構造等については、実施の形態３で詳細に説明する。
［保護絶縁膜］
絶縁膜１１４、１１６、１１８は、保護絶縁膜としての機能を有する。絶縁膜１１４、１１６は酸素を有し、絶縁膜１１８は窒素を有する。また、絶縁膜１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁膜１１６を形成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能する。
絶縁膜１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコンまたは酸化窒化シリコンを用いることができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ（Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過量が減少してしまう。
なお、絶縁膜１１４においては、外部から絶縁膜１１４に入った酸素が全て絶縁膜１１４の外部に移動せず、絶縁膜１１４にとどまる酸素もある。また、絶縁膜１１４に酸素が入ると共に、絶縁膜１１４に含まれる酸素が絶縁膜１１４の外部へ移動することで、絶縁膜１１４において酸素の移動が生じる場合もある。絶縁膜１１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜１１４上に設けられる、絶縁膜１１６から脱離する酸素を、絶縁膜１１４を通過させて酸化物半導体膜１０８に移動させることができる。
また、絶縁膜１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０を越えて２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜１１４などに準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜１１４及び酸化物半導体膜１０８の界面近傍に拡散すると、当該準位が絶縁膜１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６に含まれるアンモニアと反応するため、絶縁膜１１４に含まれる窒素酸化物が低減される。このため、絶縁膜１１４及び酸化物半導体膜１０８の界面近傍において、電子がトラップされにくい。
絶縁膜１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理により、絶縁膜１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳ分析で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜１１６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素分子に換算して、酸素の放出量が８．０×１０１４ａｔｏｍｓ／ｃｍ２以上、好ましくは１．０×１０１５ａｔｏｍｓ／ｃｍ２以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下である。
絶縁膜１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコンまたは酸化窒化シリコンを用いることができる。
また、絶縁膜１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜１１６は、絶縁膜１１４と比較して酸化物半導体膜１０８から離れているため、絶縁膜１１４より、欠陥密度が多くともよい。
また、絶縁膜１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜１１４と絶縁膜１１６の２層構造について説明したが、これに限定されず、例えば、絶縁膜１１４または絶縁膜１１６のいずれか一方の単層構造としてもよい。
絶縁膜１１８は、窒素を有する。また、絶縁膜１１８は、窒素と、シリコンとを有する。また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１１８を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、絶縁膜１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の入り込みを防ぐことができる。絶縁膜１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法などが挙げられる。また、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法としてもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。また、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、塗布法や印刷法でもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＡＬＤ法、またはＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスとを用いて初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスとを用いてＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａ−Ｏ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎ−Ｏ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスの代わりに、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスの代わりに、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜２−３．トランジスタの構成例２＞
次に、図１４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図１５（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図１５（Ａ）は、本発明の一態様の半導体装置が有する、トランジスタ１５０の上面図であり、図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１５０は、基板１０２上のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１４及び絶縁膜１１６に設けられる開口部１４１ａを介して酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、絶縁膜１１４及び絶縁膜１１６に設けられる開口部１４１ｂを介して酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１５０上、より詳しくは、導電膜１１２ａ、１１２ｂ、及び絶縁膜１１６上には絶縁膜１１８が設けられる。絶縁膜１１４及び絶縁膜１１６は、酸化物半導体膜１０８の保護絶縁膜としての機能を有する。絶縁膜１１８は、トランジスタ１５０の保護絶縁膜としての機能を有する。
先に示すトランジスタ１００においては、チャネルエッチ型の構造であったのに対し、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０は、チャネル保護型の構造である。このように、本発明の一態様の半導体装置は、チャネルエッチ型及びチャネル保護型の双方のトランジスタ構造に適用することができる。
＜２−４．トランジスタの構成例３＞
次に、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と異なる構成例について、図１６（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図１６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１６０の上面図であり、図１６（Ｂ）は、図１６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１６（Ｃ）は、図１６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１６０は、基板１０２上のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、を有する。また、トランジスタ１６０上、より詳しくは、導電膜１１２ａ、１１２ｂ、及び絶縁膜１１６上には絶縁膜１１８が設けられる。絶縁膜１１４及び絶縁膜１１６は、酸化物半導体膜１０８の保護絶縁膜としての機能を有する。絶縁膜１１８は、トランジスタ１６０の保護絶縁膜としての機能を有する。
トランジスタ１６０は、図１５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１５０と絶縁膜１１４、１１６の形状が相違する。具体的には、トランジスタ１６０の絶縁膜１１４、１１６は、酸化物半導体膜１０８のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ１５０と同様であり、同様の効果を奏する。
＜２−５．トランジスタの構成例４＞
次に、図１４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図１７（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図１７（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１７０の上面図であり、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１７（Ｃ）は、図１７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１７０は、基板１０２上の第１のゲート電極として機能する導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の絶縁膜１０７と、絶縁膜１０７上の酸化物半導体膜１０８と、酸化物半導体膜１０８に電気的に接続されるソース電極として機能する導電膜１１２ａと、酸化物半導体膜１０８に電気的に接続されるドレイン電極として機能する導電膜１１２ｂと、酸化物半導体膜１０８及び導電膜１１２ａ、１１２ｂ上の絶縁膜１１４と、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上の酸化物半導体膜１２０ａ、１２０ｂと、絶縁膜１１４、及び酸化物半導体膜１２０ａ、１２０ｂ上の絶縁膜１１８と、を有する。
また、絶縁膜１０６、１０７は、トランジスタ１７０の第１のゲート絶縁膜としての機能を有する。また、絶縁膜１１４、１１６は、トランジスタ１７０の第２のゲート絶縁膜としての機能を有する。また、絶縁膜１１８は、トランジスタ１７０の保護絶縁膜としての機能を有する。また、酸化物半導体膜１２０ａは、例えば、表示装置に用いる画素電極としての機能を有する。また、酸化物半導体膜１２０ａは、絶縁膜１１４、１１６に設けられる開口部１４２ｃを介して、導電膜１１２ｂと接続される。また、酸化物半導体膜１２０ｂは、第２のゲート電極（バックゲート電極ともいう）として機能する。
また、図１７（Ｃ）に示すように酸化物半導体膜１２０ｂは、絶縁膜１０６、１０７、１１４、１１６に設けられる開口部１４２ａ、１４２ｂにおいて、第１のゲート電極として機能する導電膜１０４に接続される。よって、酸化物半導体膜１２０ｂと導電膜１０４とは、同じ電位が与えられる。
なお、本実施の形態においては、開口部１４２ａ、１４２ｂを設け、酸化物半導体膜１２０ｂと導電膜１０４を接続する構成について例示したが、これに限定されない。例えば、開口部１４２ａまたは開口部１４２ｂのいずれか一方の開口部のみを形成し、酸化物半導体膜１２０ｂと導電膜１０４を接続する構成、または開口部１４２ａ及び開口部１４２ｂを設けずに、酸化物半導体膜１２０ｂと導電膜１０４を接続しない構成としてもよい。なお、酸化物半導体膜１２０ｂと導電膜１０４を接続しない構成の場合、酸化物半導体膜１２０ｂと導電膜１０４には、それぞれ異なる電位を与えることができる。
また、図１７（Ｂ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０４と、第２のゲート電極として機能する酸化物半導体膜１２０ｂのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する酸化物半導体膜１２０ｂのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜１０８の全体は、絶縁膜１１４、１１６を介して酸化物半導体膜１２０ｂに覆われている。また、第２のゲート電極として機能する酸化物半導体膜１２０ｂと第１のゲート電極として機能する導電膜１０４とは、絶縁膜１０６、１０７、１１４、１１６に設けられる開口部１４２ａ、１４２ｂにおいて接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面は、絶縁膜１１４、１１６を介して第２のゲート電極として機能する酸化物半導体膜１２０ｂと対向している。
別言すると、トランジスタ１７０のチャネル幅方向において、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する酸化物半導体膜１２０ｂは、第１のゲート絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する絶縁膜１１４、１１６に設けられる開口部において接続すると共に、第１のゲート絶縁膜として機能する絶縁膜１０６、１０７及び第２のゲート絶縁膜として機能する絶縁膜１１４、１１６を介して酸化物半導体膜１０８を囲む構成である。
このような構成を有することで、トランジスタ１７０に含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する酸化物半導体膜１２０ｂの電界によって電気的に囲むことができる。トランジスタ１７０のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１７０は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができるため、トランジスタ１７０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１７０を微細化することが可能となる。また、トランジスタ１７０は、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する酸化物半導体膜１２０ｂによって囲まれた構造を有するため、トランジスタ１７０の機械的強度を高めることができる。
＜２−６．トランジスタの構成例５＞
次に、図１４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図１８（Ａ）（Ｂ）（Ｃ）を用いて説明する。
図１８（Ａ）は、本発明の一態様の半導体装置である、トランジスタ１８０の上面図であり、図１８（Ｂ）は、図１８（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１８（Ｃ）は、図１８（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１８０は、基板１０２上に形成された絶縁膜１３１と、絶縁膜１３１上の絶縁膜１３２と、絶縁膜１３２上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１０７と、絶縁膜１０７上の絶縁膜１０６と、絶縁膜１０６、１０７を介して酸化物半導体膜１０８と重なる導電膜１０４と、酸化物半導体膜１０８、絶縁膜１３２、及び導電膜１０４を覆う絶縁膜１３３と、絶縁膜１３３上の絶縁膜１１６と、絶縁膜１３３及び絶縁膜１１６に設けられる開口部１４０ａを介して、酸化物半導体膜１０８に接続される導電膜１１２ａと、絶縁膜１３３及び絶縁膜１１６に設けられる開口部１４０ｂを介して、酸化物半導体膜１０８に接続される導電膜１１２ｂと、を有する。なお、トランジスタ１８０上には、絶縁膜１１６、導電膜１０４、導電膜１１２ａ、及び導電膜１１２ｂ、を覆う絶縁膜１１８を設けてもよい。
トランジスタ１８０において、導電膜１０４は、ゲート電極（トップゲート電極ともいう）としての機能を有し、導電膜１１２ａは、ソース電極及びドレイン電極の一方の電極としての機能を有し、導電膜１１２ｂは、ソース電極及びドレイン電極の他方の電極としての機能を有する。また、トランジスタ１８０において、絶縁膜１３１、１３２は、酸化物半導体膜１０８の下地膜としての機能を有し、絶縁膜１０７、１０６は、ゲート絶縁膜としての機能を有する。また、図１８（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタ１８０は、トップゲート型のシングルゲートのトランジスタである。このように、本発明の一態様の半導体装置には、ボトムゲート型、デュアルゲート型、トップゲート型等の様々な構造のトランジスタを適用することができる。
＜２−７．トランジスタの構成例６＞
次に、図１４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００と異なる構成例について、図１９（Ａ）（Ｂ）（Ｃ）（Ｄ）を用いて説明する。
図１９（Ａ）（Ｂ）（Ｃ）（Ｄ）は、図１４（Ｂ）（Ｃ）に示すトランジスタ１００の変形例の断面図である。
図１９（Ａ）（Ｂ）に示すトランジスタ１００Ａは、図１４（Ｂ）（Ｃ）に示すトランジスタ１００が有する酸化物半導体膜１０８を３層の積層構造としている。より具体的には、トランジスタ１００Ａが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ａと、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃと、を有する。
図１９（Ｃ）（Ｄ）に示すトランジスタ１００Ｂは、図１４（Ｂ）（Ｃ）に示すトランジスタ１００が有する酸化物半導体膜１０８を２層の積層構造としている。より具体的には、トランジスタ１００Ｂが有する酸化物半導体膜１０８は、酸化物半導体膜１０８ｂと、酸化物半導体膜１０８ｃと、を有する。
ここで、酸化物半導体膜１０８及び酸化物半導体膜１０８に接する絶縁膜のバンド構造について、図２０を用いて説明する。
図２０（Ａ）は、絶縁膜１０７、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図２０（Ｂ）は、絶縁膜１０７、酸化物半導体膜１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０７、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図２０（Ａ）は、絶縁膜１０７、１１４として酸化シリコン膜を用い、酸化物半導体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図２０（Ｂ）は、絶縁膜１０７、１１４として酸化シリコン膜を用い、酸化物半導体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図である。
図２０（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、または酸化物半導体膜１０８ｂと酸化物半導体膜１０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すればよい。
図２０（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜１０８ｂがウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８ｂに形成されることがわかる。
なお、酸化物半導体膜１０８ａ、１０８ｃを形成しない場合に酸化物半導体膜１０８ｂに形成されうるトラップ準位は、上記積層構造とすることで、酸化物半導体膜１０８ａ、１０８ｃに形成される。したがって、酸化物半導体膜１０８ｂからトラップ準位を離すことができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真空準位となるような構成すると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、図２０（Ａ）（Ｂ）において、酸化物半導体膜１０８ａ、１０８ｃは、酸化物半導体膜１０８ｂよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８ａ、１０８ｃの電子親和力と、酸化物半導体膜１０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８ｂが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域が形成される酸化物半導体膜１０８ｂを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、または酸化物半導体膜１８０ｂと酸化物半導体膜１０８ｃとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜１０８ａ、１０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位が、酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
また、酸化物半導体膜１０８ａ、１０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜１０８ａ、１０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散してしまう場合がある。なお、酸化物半導体膜１０８ａ、１０８ｃが後述するＣＡＡＣ−ＯＳである場合、導電膜１１２ａ、１１２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜１０８ａ、１０８ｃの膜厚は、導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁膜１１４から酸化物半導体膜１０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜１０８ａ、１０８ｃの膜厚が１０ｎｍ以上であると、導電膜１１２ａ、１１２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散するのを抑制することができる。また、酸化物半導体膜１０８ａ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜１１４、１１６から酸化物半導体膜１０８ｂへ効果的に酸素を供給することができる。
酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＭとしてＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有することで、酸化物半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、酸化物半導体膜１０８ｂとの電子親和力の差を元素Ｍの組成によって制御することが可能となる場合がある。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体膜１０８ａ、１０８ｃとして、酸化ガリウム膜を用いてもよい。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ｂと比較して、酸化物半導体膜１０８ａ、１０８ｃに含まれるＭの原子数比が大きく、代表的には、酸化物半導体膜１０８ｂに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１０８ａ、１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さらに好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき、酸化物半導体膜１０８ｂにおいて、ｙ１がｘ１以上であると、酸化物半導体膜１０８ｂを用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、酸化物半導体膜１０８ｂを用いるトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物半導体膜１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１０８ｂとして後述のＣＡＡＣ−ＯＳが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ａ、１０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、インジウムに対するＭの原子数比率を大きくすることで、酸化物半導体膜１０８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２／ｘ２を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５等がある。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有しない酸化物半導体膜１０８ａ、１０８ｃを形成することができる。また、酸化物半導体膜１０８ａ、１０８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該Ｉｎ−Ｇａ酸化物としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導体膜１０８ａ、１０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃの原子数比は、それぞれ上記の原子数比のプラスマイナス４０％変動する場合がある。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。
＜２−８．半導体装置の作製方法１＞
次に、トランジスタ１００の作製方法について、図２１及び図２２を用いて説明する。なお、図２１及び図２２は、半導体装置の作製方法を説明する断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、ゲート電極として機能する導電膜１０４を形成する（図２１（Ａ）参照）。
本実施の形態では、基板１０２としてガラス基板を用い、ゲート電極として機能する導電膜１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成する。
次に、導電膜１０４上にゲート絶縁膜として機能する絶縁膜１０６、１０７を形成する（図２１（Ｂ）参照）。
本実施の形態では、ＰＥＣＶＤ法により、絶縁膜１０６として厚さ４００ｎｍの窒化シリコン膜を形成し、絶縁膜１０７として厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
なお、絶縁膜１０６は、窒化シリコン膜の積層構造とする。具体的には、絶縁膜１０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とすることができる。
絶縁膜１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜１０４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅（Ｃｕ）元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
絶縁膜１０７としては、後に形成される酸化物半導体膜１０８との界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。
次に、絶縁膜１０７上に酸化物半導体膜１０８を形成する（図２１（Ｃ）参照）。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２（原子数比））を用いて、スパッタリング法により酸化物半導体膜を成膜し、該酸化物半導体膜上にリソグラフィ工程によりマスクを形成し、該酸化物半導体膜を所望の領域に加工することで島状の酸化物半導体膜１０８を形成する。
酸化物半導体膜１０８の形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよい。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物半導体膜１０８を島状に加工する前に行ってもよい。
酸化物半導体膜１０８への加熱処理は、ガスベーク炉、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体膜１０８への加熱処理は、窒素ガス、酸素ガス、超乾燥空気（Ｃｌｅａｎ Ｄｒｙ Ａｉｒ：ＣＤＡともいう。ＣＤＡとは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気である。）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素ガス、酸素ガス、ＣＤＡ、または希ガスに水素、水等が含まれないことが好ましい。
例えば、上記窒素ガス、酸素ガス、またはＣＤＡの純度を高めると好ましい。具体的には、窒素ガス、酸素ガス、またはＣＤＡの純度を、６Ｎ（９９．９９９９％）または７Ｎ（９９．９９９９９％）とすればよい。また、窒素ガス、酸素ガス、またはＣＤＡの露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、酸化物半導体膜１０８を窒素または希ガス雰囲気で加熱処理した後、酸素またはＣＤＡ雰囲気で加熱してもよい。この結果、酸化物半導体膜１０８中に含まれる水素、水等を脱離させると共に、酸化物半導体膜１０８中に酸素を供給することができる。この結果、酸化物半導体膜１０８中に含まれる酸素欠損量を低減することができる。
また、スパッタリング法で酸化物半導体膜を形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または希ガス及び酸素の混合ガスが適宜用いられる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜１０８を形成する場合、スパッタリング装置におけるチャンバーを、酸化物半導体膜１０８にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
次に、絶縁膜１０７及び酸化物半導体膜１０８上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜１１２ａ、１１２ｂを形成する（図２１（Ｄ）参照）。
本実施の形態においては、導電膜１１２ａ、１１２ｂとして、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜と、を順に形成する。なお、導電膜１１２ａ、１１２ｂの形成方法としては、スパッタリング法を用いればよい。
また、導電膜１１２ａ、１１２ｂの形成後に、酸化物半導体膜１０８の表面を洗浄する工程を行ってもよい。酸化物半導体膜１０８の表面を洗浄する方法としては、例えば、リン酸水溶液等を用いればよい。なお、導電膜１１２ａ、１１２ｂを形成する工程、または上記酸化物半導体膜１０８の表面を洗浄する工程において、酸化物半導体膜１０８の表面の一部に凹部が形成される場合がある。
以上の工程でトランジスタ１００が形成される。
次に、トランジスタ１００上に、具体的には酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上にトランジスタ１００の保護絶縁膜として機能する絶縁膜１１４、１１６を形成する（図２２（Ａ）参照）。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶縁膜１１４と絶縁膜１１６の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜１０８に移動させることが可能となり、酸化物半導体膜１０８の酸素欠損量を低減することが可能となる。
例えば、絶縁膜１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁膜１１４が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８の保護膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。
絶縁膜１１４、１１６を形成した後、加熱処理を行ってもよい。該加熱処理により、絶縁膜１１４、１１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁膜１１４、１１６に含まれる酸素の一部を酸化物半導体膜１０８に移動させ、酸化物半導体膜１０８に含まれる酸素欠損量を低減することができる。
絶縁膜１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。加熱処理は、窒素、酸素、ＣＤＡ、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、ガスベーク炉、電気炉、ＲＴＡ装置等を用いることができる。
本実施の形態では、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、絶縁膜１１６上に絶縁膜１１８を形成する（図２２（Ｂ）参照）。
絶縁膜１１８をＰＥＣＶＤ法で形成する場合、基板温度は３００℃以上４００℃以下に、好ましくは３２０℃以上３７０℃以下にすることで、緻密な膜を形成できるため好ましい。
例えば、絶縁膜１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を好ましくは５以上５０以下、さらに好ましくは１０以上５０以下とすればよい。
本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成する。流量は、シランが５０ｓｃｃｍ、窒素が５０００ｓｃｃｍであり、アンモニアが１００ｓｃｃｍである。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
また、絶縁膜１１８を加熱成膜する場合においては、絶縁膜１１８の成膜前の予備加熱を無くした方が好適である。例えば、絶縁膜１１８の成膜前に予備加熱をした場合、絶縁膜１１４、１１６中の過剰酸素が外部に放出される場合がある。そこで、絶縁膜１１８の成膜の際には、予備加熱を行わずに、具体的には、加熱されたチャンバー内に基板を搬入後、好ましくは３分以内、さらに好ましくは１分以内に絶縁膜１１６上に絶縁膜１１８が形成される手順とすることで、絶縁膜１１４、１１６中の過剰酸素が外部に放出されるのを抑制することが可能となる。
なお、絶縁膜１１８の形成前、または絶縁膜１１８の形成後に加熱処理を行って、絶縁膜１１４、１１６に含まれる過剰酸素を酸化物半導体膜１０８に拡散させ、酸化物半導体膜１０８の酸素欠損を補填することができる。あるいは、絶縁膜１１８を加熱成膜とすることで、絶縁膜１１４、１１６に含まれる過剰酸素を酸化物半導体膜１０８中に拡散させ、酸化物半導体膜１０８中の酸素欠損を補填することができる。絶縁膜１１８の形成前、または絶縁膜１１８の形成後に行うことができる、加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
以上の工程でトランジスタ１００を作製することができる。
＜２−９．半導体装置の作製方法２＞
次に、トランジスタ１５０の作製方法について、図２３を用いて説明する。なお、図２３は、半導体装置の作製方法を説明する断面図である。
まず、図２１（Ｃ）に示す工程まで行い、その後、絶縁膜１０７、及び酸化物半導体膜１０８上に絶縁膜１１４、１１６を形成する（図２３（Ａ）参照）。
次に、絶縁膜１１６上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４及び絶縁膜１１６の所望の領域に開口部１４１ａ、１４１ｂを形成する。なお、開口部１４１ａ、１４１ｂは、酸化物半導体膜１０８に達する（図２３（Ｂ）参照）。
次に、開口部１４１ａ、１４１ｂを覆うように、酸化物半導体膜１０８及び絶縁膜１１６上に導電膜を成膜し、該導電膜上にリソグラフィ工程によりマスクを形成し、該導電膜を所望の領域に加工することで、導電膜１１２ａ、１１２ｂを形成する。その後、絶縁膜１１６、及び導電膜１１２ａ、１１２ｂ上に絶縁膜１１８を形成する（図２３（Ｃ）参照）。
以上の工程でトランジスタ１５０を作製することができる。
なお、トランジスタ１６０としては、開口部１４１ａ、１４１ｂを形成する際に、酸化物半導体膜１０８のチャネル領域上に絶縁膜１１４、１１６を残す構成とすることで作製することができる。
＜２−１０．半導体装置の作製方法３＞
次に、トランジスタ１７０の作製方法について、図２４を用いて説明する。なお、図２４は、半導体装置の作製方法を説明する断面図である。
まず、図２２（Ａ）に示す工程まで行う（図２４（Ａ）参照）。
次に、絶縁膜１１６上にリソグラフィ工程によりマスクを形成し、絶縁膜１１４、１１６の所望の領域に開口部１４２ｃを形成する。また、絶縁膜１１６上にリソグラフィ工程によりマスクを形成し、絶縁膜１０６、１０７、１１４、１１６の所望の領域に開口部１４２ａ、１４２ｂを形成する。なお、開口部１４２ｃは、導電膜１１２ｂに達するように形成される。また、開口部１４２ａ、１４２ｂは、それぞれ導電膜１０４に達するように形成される（図２４（Ｂ）参照）。
なお、開口部１４２ａ、１４２ｂと開口部１４２ｃとは、同じ工程で形成してもよく、異なる工程で形成してもよい。開口部１４２ａ、１４２ｂと開口部１４２ｃを同じ工程で形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成すればよい。
次に、開口部１４２ａ、１４２ｂ、１４２ｃを覆うように絶縁膜１１６上に酸化物半導体膜１２０を形成する（図２４（Ｃ）参照）。
酸化物半導体膜１２０としては、酸化物半導体膜１０８と同様の材料及び同様の作製方法により形成することができる。なお、酸化物半導体膜１２０を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させると好適である。この場合、酸化物半導体膜１２０の被形成面となる絶縁膜１１６中に、酸素が添加される。また、酸化物半導体膜１２０を形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。例えば、アルゴンガスと、酸素ガスと、を用い、アルゴンガスの流量よりも酸素ガスの流量を多くするのが好ましい。
また、酸化物半導体膜１２０を成膜する際の基板温度としては、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。酸化物半導体膜１２０を加熱して成膜することで、酸化物半導体膜１２０の結晶性を高めることができる。一方で、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、酸化物半導体膜１２０を成膜する際の基板温度を１５０℃以上３４０℃未満とした場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合においては、酸化物半導体膜１２０の成膜する際の基板温度を１００℃以上１５０℃未満とすることで、ガラス基板の変形を抑制することができる。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜１２０を形成する。また、酸化物半導体膜１２０の形成時の基板温度を１７０℃とする。また、酸化物半導体膜１２０の形成時の成膜ガスとしては、流量１００ｓｃｃｍの酸素ガスを用いる。
酸化物半導体膜１２０としては、上記の組成に限定されず、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］などの組成を用いてもよい。
酸化物半導体膜１２０を、酸素ガスを含む雰囲気にて形成することによって、絶縁膜１１６の表面近傍に酸素、または過剰酸素を含ませることができる。
次に、酸化物半導体膜１２０上にリソグラフィ工程によりマスクを形成し、酸化物半導体膜１２０を所望の形状に加工し、酸化物半導体膜１２０ａ、１２０ｂを形成する。その後、絶縁膜１１６、１１８、及び酸化物半導体膜１２０ａ、１２０ｂ上に絶縁膜１１８を形成する（図２４（Ｄ）参照）。
絶縁膜１１８は、水素及び窒素のいずれか一方または双方を有する。そのため、絶縁膜１１８を形成することで、絶縁膜１１８に接する酸化物半導体膜１２０ａ、１２０ｂは、水素及び窒素のいずれか一方または双方が添加されることで、キャリア密度が高くなり、酸化物導電膜として機能することができる。
絶縁膜１１８としては、例えば、窒化シリコン膜を用いると好適である。また、絶縁膜１１８としては、例えば、スパッタリング法またはＰＥＣＶＤ法を用いて形成することができる。例えば、絶縁膜１１８をＰＥＣＶＤ法で成膜する場合、基板温度は４００℃未満、好ましくは３７５℃未満、さらに好ましくは１８０℃以上３５０℃以下である。絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、絶縁膜１１８を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜１１４、１１６中の酸素または過剰酸素を、酸化物半導体膜１０８に移動させることが可能となる。
以上の工程でトランジスタ１７０を作製することができる。
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル領域が、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、本発明の一態様における様々なトランジスタは、様々な半導体を有していてもよい。例えば、本発明の一態様における様々なトランジスタは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または本発明の一態様における様々なトランジスタは、酸化物半導体を有していなくてもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態、実施例または参考例で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態においては、酸化物半導体の構造等について、図２５乃至図２９を参照して説明する。
＜３−１．酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜３−２．ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２５（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２５（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２５（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２５（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２５（Ｅ）に示す。図２５（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２５（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２５（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図２６（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図２６（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図２６（Ｂ）および図２６（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２６（Ｄ）および図２６（Ｅ）は、それぞれ図２６（Ｂ）および図２６（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図２６（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図２６（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図２６（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形が形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜３−３．ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２７（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図２７（Ｂ）に示す。図２７（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図２７（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図２７（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜３−４．ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図２８に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２８（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２８（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２８（Ａ）および図２８（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２９は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図２９より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図２９より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２９より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
以上、本実施の形態に示す構成は、他の実施の形態、実施例または参考例に示す構成と適宜、組み合わせて用いることができる。
（実施の形態４）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び該表示装置に入力装置を取り付けた電子機器について、図３０乃至図３４を用いて説明を行う。
＜４−１．タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
図３０（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図３０（Ａ）（Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図３１（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、及び基板２５９０を有する。なお、基板２５１０、基板２５７０、及び基板２５９０はいずれも可撓性を有する。ただし、基板２５１０、基板２５７０、及び基板２５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
表示装置２５０１は、基板２５１０上に複数の画素及び該画素に信号を供給することができる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にまで引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９（１）と電気的に接続する。
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接続される。なお、図３０（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線で示している。
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図３０（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
なお、タッチセンサ２５９５には、指等の被検知体の近接または接触を検出することができる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有する。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は複数の配線２５９８の他のいずれかと電気的に接続する。
電極２５９２は、図３０（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し配置されている。
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このとき、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減することができる。
なお、電極２５９１及び電極２５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤを用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。また、上述したタッチパネルを構成する配線や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用いる電極（例えば、画素電極または共通電極など）として用いてもよい。
＜４−２．表示装置に関する説明＞
次に、図３１（Ａ）を用いて、表示装置２５０１の詳細について説明する。図３１（Ａ）は、図３０（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
表示素子としてＥＬ素子を用いる構成について、図３１（Ａ）を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合について説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
基板２５１０及び基板２５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性基板２５１０ｂと、絶縁層２５１０ａ及び可撓性基板２５１０ｂを貼り合わせる接着層２５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａ及び可撓性基板２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
接着層２５１０ｃ及び接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシロキサン結合を有する樹脂を含む材料を用いることができる。
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０は、空気より大きい屈折率を有すると好ましい。また、図３１（Ａ）に示すように、封止層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板２５１０、基板２５７０、封止層２５６０、及びシール材で囲まれた領域にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
また、図３１（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０２ｔは、画素回路の一部として機能する。
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ層とを有する。
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、ＥＬ素子２５５０と着色層２５６７に接する。
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光層２５６８は、着色層２５６７を囲むように設けられている。
着色層２５６７としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下を抑制できる。
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成してもよい。
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰＣ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
なお、トランジスタ２５０２ｔ及びトランジスタ２５０３ｔのいずれか一方または双方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
＜４−３．タッチセンサに関する説明＞
次に、図３１（Ｂ）を用いて、タッチセンサ２５９５の詳細について説明する。図３１（Ｂ）は、図３０（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
タッチセンサ２５９５は、基板２５９０に千鳥状に配置された電極２５９１及び電極２５９２と、電極２５９１及び電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５９１を電気的に接続する配線２５９４とを有する。
電極２５９１及び電極２５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極２５９１及び電極２５９２を形成することができる。
また、絶縁層２５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、電極２５９１に達する開口部が絶縁層２５９３に設けられ、配線２５９４が隣接する電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１及び電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好適に用いることができる。
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられている。また、配線２５９４は電極２５９２と交差して設けられている。
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は一対の電極２５９１を電気的に接続している。
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置される必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
なお、絶縁層２５９３及び配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５を保護してもよい。
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる。
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜４−４．タッチパネルに関する説明＞
次に、図３２（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図３２（Ａ）は、図３０（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
図３２（Ａ）に示すタッチパネル２０００は、図３１（Ａ）で説明した表示装置２５０１と、図３１（Ｂ）で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
また、図３２（Ａ）に示すタッチパネル２０００は、図３１（Ａ）で説明した構成の他、接着層２５９７と、反射防止層２５６９と、を有する。
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッチセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、例えば円偏光板を用いることができる。
次に、図３２（Ａ）に示す構成と異なる構成のタッチパネルについて、図３２（Ｂ）を用いて説明する。
図３２（Ｂ）は、タッチパネル２００１の断面図である。図３２（Ｂ）に示すタッチパネル２００１は、図３２（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対するタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図３２（Ｂ）に示すＥＬ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これにより、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている。
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッチセンサ２５９５を貼り合わせる。
図３２（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板２５１０及び基板２５７０のいずれか一方または双方を通して射出されればよい。
＜４−５．タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図３３を用いて説明を行う。
図３３（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図３３（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、図３３（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。また、図３３（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルス電圧を印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等により容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
次に、図３３（Ｂ）には、図３３（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図３３（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図３３（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
＜４−６．センサ回路に関する説明＞
また、図３３（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設けるパッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一例を図３４に示す。
図３４に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ２６１２と、トランジスタ２６１３とを有する。
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方がトランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳＳが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたはドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳＳが与えられる。
次に、図３４に示すセンサ回路の動作について説明する。まず、信号Ｇ２としてトランジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲートが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２としてトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化することに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１としてトランジスタ２６１２をオン状態とする電位を与える。ノードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
トランジスタ２６１１、トランジスタ２６１２、及びトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作）の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態、実施例または参考例に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上記実施の形態における半導体装置に適用可能な入出力装置（タッチパネル）、入力装置（タッチセンサ）、及び出力装置（表示パネル）の構成例について説明する。
＜５−１．タッチパネルの構成例＞
図３５（Ａ）は、タッチパネル６００の斜視概略図である。また図３５（Ｂ）は、図３５（Ａ）を展開した斜視概略図である。なお明瞭化のため、代表的な構成要素のみを示している。また図３５（Ｂ）では、一部の構成要素（基板６０２等）を破線で輪郭のみ明示している。
タッチパネル６００は、基板６０１と基板６０２とを有し、これらが重ねて設けられている。
図３５（Ａ）（Ｂ）では、入力装置６１０が基板６０２、複数の電極６３１、複数の電極６３２、複数の配線６５２、複数の配線６５３、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）６５０、及びＩＣ６５１を有する場合を示している。
入力装置６１０としては、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また投影型静電容量方式としては、主に駆動方法の違いから自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。以下では、投影型静電容量方式のタッチセンサを適用する場合について説明する。
なおこれに限られず、指やスタイラスなどの被検知体の近接、または接触を検出することのできる様々なセンサを入力装置６１０に適用することもできる。
基板６０１上には、表示部６６２、駆動回路６６３、配線６６４等が設けられている。また基板６０１には、配線６６４と電気的に接続されるＦＰＣ６６０が設けられている。また図３５（Ａ）（Ｂ）では、ＦＰＣ６６０上にＩＣ６６１が設けられている例を示している。
表示部６６２は、少なくとも複数の画素を有する。画素は、少なくとも一つの表示素子を有する。また、画素は、トランジスタ及び表示素子を備えることが好ましい。表示素子としては、代表的には有機ＥＬ素子などの発光素子を用いることができる。
駆動回路６６３は、例えばゲート線駆動回路、信号線駆動回路等として機能する回路を用いることができる。
配線６６４は、表示部６６２や駆動回路６６３に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ６６０を介して外部、またはＩＣ６６１から配線６６４に入力される。
また、図３５（Ａ）（Ｂ）では、ＦＰＣ６６０上にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式により実装されたＩＣ６６１が設けられている例を示している。ＩＣ６６１は、例えばゲート線駆動回路、または信号線駆動回路などとしての機能を有するＩＣを適用できる。なおタッチパネル６００がゲート線駆動回路及び信号線駆動回路として機能する回路を備える場合や、ゲート線駆動回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ６６０を介してタッチパネル６００を駆動するための信号を入力する場合などでは、ＩＣ６６１を設けない構成としてもよい。また、ＩＣ６６１を、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板６０１に直接実装してもよい。
＜５−２．入力装置の構成例＞
以下では、入力装置（タッチセンサ）の構成例について、図面を参照して説明する。
図３６（Ａ）に、入力装置６１０の上面概略図を示す。入力装置６１０は、基板６０２上に複数の電極６３１、複数の電極６３２、複数の配線６５２、複数の配線６５３を有する。また基板６０２には、複数の配線６５２及び複数の配線６５３の各々と電気的に接続するＦＰＣ６５０が設けられている。また、図３６（Ａ）では、ＦＰＣ６５０にＩＣ６５１が設けられている例を示している。
図３６（Ｂ）に、図３６（Ａ）中の一点鎖線で囲った領域の拡大図を示す。電極６３１は、複数の菱形の電極パターンが、横方向に連なった形状を有している。一列に並んだ菱形の電極パターンは、それぞれ電気的に接続されている。また電極６３２も同様に、複数の菱形の電極パターンが、縦方向に連なった形状を有し、一列に並んだ菱形の電極パターンはそれぞれ電気的に接続されている。また、電極６３１と、電極６３２とはこれらの一部が重畳し、互いに交差している。この交差部分では電極６３１と電極６３２とが電気的に短絡（ショート）しないように、絶縁体が挟持されている。
また図３６（Ｃ）に示すように、電極６３２が菱形の形状を有する複数の電極６３３と、ブリッジ電極６３４によって構成されていてもよい。島状の電極６３３は、縦方向に並べて配置され、ブリッジ電極６３４により隣接する２つの電極６３３が電気的に接続されている。このような構成とすることで、電極６３３と、電極６３１を同一の導電膜を加工することで同時に形成することができる。そのためこれらの膜厚のばらつきを抑制することができ、それぞれの電極の抵抗値や光透過率が場所によってばらつくことを抑制できる。なお、ここでは電極６３２がブリッジ電極６３４を有する構成としたが、電極６３１がこのような構成であってもよい。
また、図３６（Ｄ）に示すように、図３６（Ｂ）で示した電極６３１及び電極６３２の菱形の電極パターンの内側をくりぬいて、輪郭部のみを残したような形状としてもよい。このとき、電極６３１及び電極６３２の幅が、使用者から視認されない程度に細い場合には、後述するように電極６３１及び電極６３２に金属や合金などの遮光性の材料を用いてもよい。また、図３６（Ｄ）に示す電極６３１または電極６３２が、上記ブリッジ電極６３４を有する構成としてもよい。
１つの電極６３１は、１つの配線６５２と電気的に接続している。また１つの電極６３２は、１つの配線６５３と電気的に接続している。ここで、電極６３１と電極６３２のいずれか一方が、上記行配線に相当し、いずれか他方が上記列配線に相当する。
ＩＣ６５１は、タッチセンサを駆動する機能を有する。ＩＣ６５１から出力された信号は配線６５２または配線６５３を介して、電極６３１または電極６３２のいずれかに供給される。また電極６３１または電極６３２のいずれかに流れる電流（または電位）が、配線６５２または配線６５３を介してＩＣ６５１に入力される。
ここで、入力装置６１０を表示パネルの表示面に重ねて、タッチパネルを構成する場合には、電極６３１及び電極６３２に透光性を有する導電性材料を用いることが好ましい。また、電極６３１及び電極６３２に透光性の導電性材料を用い、表示パネルからの光を電極６３１または電極６３２を介して取り出す場合には、電極６３１と電極６３２との間に、同一の導電性材料を含む導電膜をダミーパターンとして配置することが好ましい。このように、電極６３１と電極６３２との間の隙間の一部をダミーパターンにより埋めることにより、光透過率のばらつきを低減できる。その結果、入力装置６１０を透過する光の輝度ムラを低減することができる。
透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
または、透光性を有する程度に薄い金属または合金を用いることができる。例えば、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料または合金材料の窒化物（例えば、窒化チタン）などを用いてもよい。また、上述した材料を含む導電膜のうち、２以上を積層した積層膜を用いてもよい。
また、電極６３１及び電極６３２には、使用者から視認されない程度に細く加工された導電膜を用いてもよい。例えば、このような導電膜を格子状（メッシュ状）に加工することで、高い導電性と表示装置の高い視認性を得ることができる。このとき、導電膜は３０ｎｍ以上１００μｍ以下、好ましくは５０ｎｍ以上５０μｍ以下、より好ましくは５０ｎｍ以上２０μｍ以下の幅である部分を有することが好ましい。特に、１０μｍ以下のパターン幅を有する導電膜は、使用者が視認することが極めて困難となるため好ましい。
一例として、図３７（Ａ）乃至図３７（Ｄ）に、電極６３１または電極６３２に格子状（メッシュ状）の導電膜またはナノワイヤを用いた場合の、拡大した概略図を示している。
図３７（Ａ）は、格子状の導電膜６３５を用いた場合の例を示している。このとき、表示装置が有する表示素子と導電膜６３５とが重ならないように配置することで、当該表示素子からの光を遮光することがないため好ましい。その場合、格子の向きを表示素子の配列と同じ向きとし、また格子の周期を表示素子の配列の周期の整数倍とすることが好ましい。
また、図３７（Ｂ）には、三角形の開口部が形成されるように加工された格子状の導電膜６３６の例を示している。このような構成とすることで、図３７（Ａ）に示した場合に比べて抵抗をより低くすることが可能となる。
また、図３７（Ｃ）に示すように、周期性を有さないパターン形状を有する導電膜６３７としてもよい。このような構成とすることで、表示装置の表示部と重ねたときにモアレが生じることを抑制できる。
また、電極６３１及び電極６３２に、導電性のナノワイヤを用いてもよい。図３７（Ｄ）には、ナノワイヤ６３８を用いた場合の例を示している。隣接するナノワイヤ６３８同士が接触するように、適当な密度で分散することにより、２次元的なネットワークが形成され、極めて透光性の高い導電膜として機能させることができる。例えば直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下のナノワイヤを用いることができる。ナノワイヤ６３８としては、Ａｇナノワイヤや、Ｃｕナノワイヤ、Ａｌナノワイヤ等の金属ナノワイヤ、または、カーボンナノチューブなどを用いることができる。
以上が入力装置についての説明である。
＜５−３．断面構成例＞
続いて、タッチパネル６００の断面構成の例について、図面を参照して説明する。図３８は、タッチパネル６００の断面概略図である。図３８では、図３５（Ａ）におけるＦＰＣ６６０を含む領域、駆動回路６６３を含む領域、表示部６６２を含む領域、及びＦＰＣ６５０を含む領域のそれぞれの断面を示している。
基板６０１と、基板６０２とは、接着層６０３によって貼り合わされている。
基板６０１と基板６０２との間には、トランジスタ６１１、駆動トランジスタ６１２、選択トランジスタ６１３、表示素子６１４、容量素子６１５、接続部６１６、配線６１７等が設けられている。
基板６０１上には、絶縁層６２１、絶縁層６２２、絶縁層６２３、絶縁層６２４、絶縁層６２５、スペーサ６２６等が設けられている。絶縁層６２１は、その一部が各トランジスタのゲート絶縁層として機能し、また他の一部が容量素子６１５の誘電体としての機能を有する。絶縁層６２２、絶縁層６２３、及び絶縁層６２４は、各トランジスタや、容量素子６１５等を覆って設けられている。絶縁層６２４は平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層６２２、絶縁層６２３、及び絶縁層６２４の３層を有する場合を示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層６２４は不要であれば設けなくてもよい。
絶縁層６２４上に、表示素子６１４が設けられている。ここでは、表示素子６１４として上面射出型（トップエミッション型）の有機ＥＬ素子を適用した場合の例を示している。表示素子６１４の発光領域と重ねて、駆動トランジスタ６１２、選択トランジスタ６１３、容量素子６１５、及び配線等を重ねて配置することで、表示部６６２の開口率を高めることができる。
表示素子６１４は、第１の電極６４１と第２の電極６４３との間に、ＥＬ層６４２を有する。また、第１の電極６４１とＥＬ層６４２との間には、光学調整層６４４が設けられている。絶縁層６２５は、第１の電極６４１と光学調整層６４４の端部を覆って設けられている。
図３８では、表示部６６２の例として１画素分の断面を示している。ここでは、画素が駆動トランジスタ６１２と、選択トランジスタ６１３と、容量素子６１５と、を有する場合を示している。駆動トランジスタ６１２のソース又はドレインの一方、及び容量素子６１５の一方の電極は、絶縁層６２２、絶縁層６２３及び絶縁層６２４に設けられた開口部を介して第１の電極６４１と電気的に接続している。
また図３８では、駆動回路６６３の例として、トランジスタ６１１が設けられている構成を示している。
図３８では、トランジスタ６１１及び駆動トランジスタ６１２に、チャネルが形成される半導体層を２つのゲート電極で挟持する構成を適用した例を示している。
なお、駆動回路６６３と表示部６６２に設けられるトランジスタは、それぞれ同じ構造のトランジスタとしてもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
スペーサ６２６は、絶縁層６２５上に設けられ、基板６０１と基板６０２との距離を調整する機能を有する。また、スペーサ６２６に代えて粒状のスペーサを用いてもよい。
基板６０１の端部に近い領域に、接続部６１６が設けられている。接続部６１６は、接続層６５６を介してＦＰＣ６６０が電気的に接続されている。
基板６０２の基板６０１側の面に、タッチセンサを構成する電極等が設けられている。具体的には、基板６０２上に電極６３２、電極６３３、配線６５２（図示しない）、配線６５３等と、これらを覆う絶縁層６７４と、絶縁層６７４上にブリッジ電極６３４等が設けられている。また、上記タッチセンサを構成する電極等を覆って絶縁層６７３が設けられている。さらに、絶縁層６７３上に着色層６７１、遮光層６７２等が設けられている。遮光層６７２は開口部を有し、当該開口部が表示素子６１４の表示領域と重なるように配置される。
ここでは、電極６３１が、電極６３３及びブリッジ電極６３４を有する場合の例を示している。図３８中の交差部６６５に示すように、電極６３２と電極６３３は同一平面上に形成されている。また電極６３２及び電極６３３を覆う絶縁層６７４上に、ブリッジ電極６３４が設けられている。ブリッジ電極６３４は、絶縁層６７４に設けられた開口部を介して、電極６３２を挟むように設けられる２つの電極６３３と電気的に接続している。
またここでは電極６３３はメッシュ（格子）状の形状を有する場合の例を示している。このとき、電極６３３が有する開口部が、表示素子６１４の表示領域と重なるように配置されていると、電極６３３が表示素子６１４からの光を遮ることがないため好ましい。なお、電極６３２、及びブリッジ電極６３４についても、同様にメッシュ状の形状を有することが好ましい。
基板６０２の端部に近い領域には、接続部６５４が設けられている。接続部６５４は、接続層６５５を介してＦＰＣ６５０が電気的に接続されている。
図３９に示すタッチパネルは、基板６０１に代えて基板６８１、接着層６８２、及び絶縁層６８３の積層構造を有する。また、基板６０２に代えて、基板６９１、接着層６９２、及び絶縁層６９４の積層構造を有する。
基板６８１及び基板６９１に、可撓性を有する材料を用いることにより、曲げることのできるタッチパネルを実現することができる。
＜５−４．作製方法例＞
ここで、可撓性を有するタッチパネルを作製する方法について説明する。
ここでは便宜上、画素や回路を含む構成、カラーフィルタ等の光学部材を含む構成、タッチセンサを構成する電極や配線を含む構成等を素子層と呼ぶこととする。素子層は例えば表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。
また、素子層が形成される絶縁表面を備える支持体（例えば図３９における基板６８１または基板６９１）のことを、基板と呼ぶこととする。
可撓性を有する絶縁表面を備える基板上に素子層を形成する方法としては、基板上に直接素子層を形成する方法と、基板とは異なる支持基材上に素子層を形成した後、素子層と支持基材とを剥離して素子層を基板に転置する方法と、がある。
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基材に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。
また、素子層を支持基材上に形成した後に、基板に転置する方法を用いる場合、まず支持基材上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基材と素子層を剥離し、基板に転置する。このとき、支持基材と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。
例えば剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、窒化シリコンや酸窒化シリコンを複数積層した層を用いることが好ましい。高融点金属材料を用いると、素子層の形成工程の自由度が高まるため好ましい。
剥離は、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面の一部に液体を滴下して剥離界面全体に浸透させることなどにより剥離を行ってもよい。または、熱膨張の違いを利用して剥離界面に熱を加えることにより剥離を行ってもよい。
また、支持基材と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。例えば、支持基材としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いればよい。この場合、有機樹脂の一部をレーザ光等により局所的に加熱し剥離の起点を形成することで、ガラスと絶縁層の界面で剥離を行うことができる。または、支持基材と有機樹脂からなる絶縁層の間に金属層を設け、当該金属層に電流を流すことにより当該金属層を加熱することにより、当該金属層と絶縁層の界面で剥離を行ってもよい。または、支持基材と有機樹脂からなる絶縁層の間に、光を吸収する材料（金属、半導体、絶縁体等）の層を設け、当該層にレーザ光等の光を照射して局所的に加熱することにより剥離の起点を形成してもよい。ここで示した方法において、有機樹脂からなる絶縁層は基板として用いることができる。
可撓性を有する基板としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、繊維体に樹脂を含浸した基板（プリプレグとも記す）や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いても良い。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。
または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが貼り合わされた複合材料を用いてもよい。
例えば、図３９に示す構成の場合、第１の支持基材上に第１の剥離層、絶縁層６８３を順に形成した後に、それよりも上層の構造物を形成する。またこれとは別に、第２の支持基材上に第２の剥離層、絶縁層６９４を順に形成した後に、それよりも上層の構造物を形成する。続いて、第１の支持基材と第２の支持基材を接着層６０３により貼り合せる。その後、第２の剥離層と絶縁層６９４との界面で剥離することで第２の支持基材及び第２の剥離層を除去し、絶縁層６９４と基板６９１とを接着層６９２により貼り合せる。また、第１の剥離層と絶縁層６８３との界面で剥離することで第１の支持基材及び第１の剥離層を除去し、絶縁層６８３と基板６８１とを接着層６８２により貼り合せる。なお、剥離及び貼り合せはどちら側を先に行ってもよい。
以上が可撓性を有するタッチパネルを作製する方法についての説明である。
本実施の形態に示す構成は、他の実施の形態、実施例または参考例に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の一例について、図４０乃至４３を用いて説明する。
なお、本実施の形態においては、先の実施の形態で説明した酸化物半導体を有するトランジスタを、ＯＳトランジスタと呼称して以下説明を行う。
＜６．インバータの回路構成例＞
図４０（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することができるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
図４０（Ｂ）は、インバータ８００の一例となる回路図である。インバータ８００は、ＯＳトランジスタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型で作製することができ、所謂単極性の回路構成とすることができる。単極性の回路構成でインバータ８００を作製できるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳインバータ上に配置することもできる。インバータ８００は、ＣＭＯＳインバータに重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子、ソースまたはドレインの他方として機能する第２端子を有する。
ＯＳトランジスタ８１０の第１ゲートは、ＯＳトランジスタ８１０の第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを伝える配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
図４０（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。図４０（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０（ＦＥＴ８１０）のしきい値電圧の変化について示している。
信号ＳＢＧは、ＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０のしきい値電圧を制御することができる。
例えば、信号ＳＢＧは、ＯＳトランジスタ８１０のしきい値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａと、ＯＳトランジスタ８１０のしきい値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂと、を有する。信号ＳＢＧを電圧ＶＢＧ＿Ａとすることで、ＯＳトランジスタ８１０は、しきい値電圧ＶＴＨ＿Ａとなる。また、信号ＳＢＧを電圧ＶＢＧ＿Ｂとすることで、ＯＳトランジスタ８１０は、しきい値電圧ＶＴＨ＿Ｂとなる。
上記の概念を説明するために、図４１（Ａ）に、ＯＳトランジスタ８１０の電気特性のＶｇ−Ｉｄカーブの概念図を示す。
図４１（Ａ）に示すように、信号ＳＢＧを電圧ＶＢＧ＿Ａとし、ＯＳトランジスタ８１０のしきい値電圧をＶＴＨ＿Ａとすることで、破線８４０で表される曲線とすることができる。また、信号ＳＢＧを電圧ＶＢＧ＿Ｂとし、ＯＳトランジスタ８１０のしきい値電圧をＶＴＨ＿Ｂとすることで、実線８４１で表せる曲線とすることができる。別言すると、信号ＳＢＧが有する電圧をＶＢＧ＿Ｂとし、ＯＳトランジスタ８１０のしきい値電圧をＶＴＨ＿Ｂとすることで、ＯＳトランジスタ８１０に電流が流れにくい状態とすることができる。また、信号ＳＢＧが有する電圧をＶＢＧ＿Ａとし、ＯＳトランジスタ８１０のしきい値電圧をＶＴＨ＿Ａとすることで、ＯＳトランジスタ８１０に電流が流れやすい状態とすることができる。
図４１（Ｂ）（Ｃ）に上記の概念を表す回路図を示す。図４１（Ｂ）は、信号ＳＢＧが有する電圧をＶＢＧ＿Ｂとした場合であり、図４１（Ｃ）は、信号ＳＢＧが有する電圧をＶＢＧ＿Ａとした場合である。
図４１（Ｂ）に示すように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができるため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０がオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧の下降を急峻に行うことができる。したがって、図４０（Ｃ）に示すタイミングチャートにおける出力端子ＯＵＴの信号波形８３１を急峻な変化にすることができる。また、電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力でインバータ８００の動作を行うことができる。
また、図４１（Ｃ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＡは、電流ＩＢよりも大きいため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０がオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧の上昇を急峻に行うことができる。したがって、図４０（Ｃ）に示すタイミングチャートにおける出力端子ＯＵＴの信号波形８３２を急峻な変化にすることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図４０（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａから、しきい値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図４０（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、しきい値電圧ＶＴＨ＿Ｂからしきい値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。
なお、図４０（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図４２（Ａ）に示す。
図４２（Ａ）では、図４０（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図４２（Ａ）に示す回路構成の動作について、図４２（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお、図４０（Ｂ）および図４２（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図４３（Ａ）に示す。
図４３（Ａ）では、図４０（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図４３（Ａ）に示す回路構成の動作について、図４３（Ｂ）のタイミングチャートを用いて説明する。図４３（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、およびＯＳトランジスタ８１０（ＦＥＴ８１０）のしきい値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図４１（Ａ）乃至図４１（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制御できる。例えば、図４３（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧の下降を急峻に行うことができる。
また、図４３（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧の上昇を急峻に行うことができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮに与える信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。ＯＳトランジスタのしきい値電圧を入力端子ＩＮに与える信号に対応させて制御することで、出力端子ＯＵＴの電圧の変化を急峻にすることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態、実施例または参考例に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール、電子機器、及び表示装置について、図４４及び図４５を用いて説明を行う。
＜７−１．表示モジュールに関する説明＞
図４４に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図４４において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜７−２．電子機器に関する説明＞
図４５（Ａ）乃至図４５（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
図４５（Ａ）乃至図４５（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図４５（Ａ）乃至図４５（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図４５（Ａ）乃至図４５（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図４５（Ａ）乃至図４５（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図４５（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
図４５（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、図４５（Ａ）に示す、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図４５（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図４５（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図４５（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図４５（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図４５（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図４５（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図４５（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態に示す構成は、他の実施の形態、実施例または参考例に示す構成と適宜組み合わせて用いることができる。
本実施例においては、２種類の表示装置（表示装置Ａ及び表示装置Ｂ）を作製し、当該表示装置が有するトランジスタの特性、表示装置の表示例、及び表示装置の消費電力について、それぞれ評価を行った。
まず、本実施例で作製した表示装置Ａの仕様を表１に、表示装置Ｂの仕様を表２にそれぞれ示す。
なお、表示装置Ａ及び表示装置Ｂともに、マザーガラスとして、６００ｍｍ×７２０ｍｍのサイズのガラス基板上にトランジスタ及び表示素子等を形成した。なお、表示装置Ａとしては、そのままガラス基板上にトランジスタ及び表示素子等を形成した。また、表示装置Ｂとしては、ガラス基板からトランジスタ及び表示素子等を剥離し、フィルム上に転置することで、所謂フレキシブルタイプの表示装置とした。
また、表示装置Ａ、及び表示装置Ｂが有する表示素子としては、白色発光が可能な有機ＥＬ素子を用いた。また、当該有機ＥＬ素子としては、上面射出型、所謂トップエミッション構造とし、ＥＬ素子の光が射出される側に、カラーフィルタを設けた。
また、表示装置Ａ、及び表示装置Ｂのバックプレーン側のトランジスタとしては、実施の形態２に示すトランジスタ１７０と同様の構成とした。また、トランジスタの活性層には、ＣＡＡＣ−ＩＧＺＯを用いた。なお、表示装置Ａ、及び表示装置Ｂには、それぞれ、実施の形態１で説明したモニター回路２０、及び補正回路３０が設けられている。
＜１−１．表示装置が有するトランジスタの特性＞
まず、表示装置Ａが有するトランジスタの特性について、図４６（Ａ）（Ｂ）を用いて説明する。
図４６（Ａ）は、トランジスタのオン電流（Ｉｏｎ）のマザーガラス面内での確率統計を表す図であり、図４６（Ｂ）は、トランジスタのしきい値電圧（Ｖｔｈ）のマザーガラス面内での確率統計を表す図である。また、図４６（Ａ）（Ｂ）のトランジスタのＩｏｎ、及びＶｔｈとしては、マザーガラス面内で合計４０個のトランジスタを測定した結果であり、当該トランジスタのサイズとしては、Ｌ／Ｗ＝６μｍ／５０μｍとした。
また、図４６（Ａ）（Ｂ）において、「ｎｅｗ ＣＡＡＣ−ＩＧＺＯ」とは、チャネル領域の酸化物半導体を積層とした構造であり、「ｃｏｎｖｅｎｔｉｏｎａｌ ＣＡＡＣ−ＩＧＺＯ」とは、チャネル領域の酸化物半導体を単層とした構造である。なお、表示装置Ａが有するトランジスタとしては、「ｎｅｗ ＣＡＡＣ−ＩＧＺＯ」であり、「ｃｏｎｖｅｎｔｉｏｎａｌ ＣＡＡＣ−ＩＧＺＯ」は、比較用の表示装置に用いた。
なお、表示装置Ｂが有するトランジスタは、上述した「ｎｅｗ ＣＡＡＣ−ＩＧＺＯ」である。
図４６（Ａ）（Ｂ）に示すように、本実施例で作製した表示装置Ａ及び表示装置Ｂが有するトランジスタは、高いオン電流を有し、オン電流及びしきい値電圧の面内ばらつきが小さいことが確認できた。
＜１−２．表示装置の表示例＞
次に、表示装置Ａ、及び表示装置Ｂの表示例について、図４７及び図４８を用いて説明する。
図４７は、表示装置Ａの表示例であり、図４８（Ａ）（Ｂ）は、表示装置Ｂの表示例である。なお、図４８（Ａ）は、フレキシブルタイプの表示装置を展開した状態での表示例であり、図４８（Ｂ）は、フレキシブルタイプの表示装置を３つに折り畳んだ状態での表示例である。
図４７及び図４８に示すように、本実施例で作製した表示装置Ａ及び表示装置Ｂは、実用上問題がなく、良好な表示を得ることができた。
＜１−３．表示装置の消費電力について＞
次に、表示装置Ａの消費電力について、図４９及び図５０を用いて説明する。
表示装置Ａに搭載されたスキャンドライバー（Ｓｃａｎ Ｄｒｉｖｅｒ）の消費電力の測定を行った。
表示装置Ａに搭載されたスキャンドライバーの回路図を図４９に示す。
図４９に示すスキャンドライバー５８０は、フリップフロップ回路Ｆ．Ｆ．と、トランジスタＭ１と、トランジスタＭ２と、を有する。
また、トランジスタＭ２のゲート電極は、フリップフロップ回路Ｆ．Ｆ．と電気的に接続され、トランジスタＭ２のソース電極またはドレイン電極の一方は、クロック信号が入力される端子ＣＬＫ１と電気的に接続され、トランジスタＭ２のソース電極またはドレイン電極の他方は、トランジスタＭ１と電気的に接続されている。なお、トランジスタＭ１のゲート電極は、フリップフロップ回路Ｆ．Ｆ．と電気的に接続されている。また、トランジスタＭ１と、トランジスタＭ２のソース電極またはドレイン電極の他方とには、走査線ｓｃａｎ ｌｉｎｅと電気的に接続されている。
次に、図４９に示すスキャンドライバーの消費電力を評価した結果を、図５０に示す。
なお、図５０に示す、「ｎｅｗ ＣＡＡＣ−ＩＧＺＯ」と、「ｃｏｎｖｅｎｔｉｏｎａｌ ＣＡＡＣ−ＩＧＺＯ」とは、図４６に示す表記と同じである。
図５０に示すように、「ｎｅｗ ＣＡＡＣ−ＩＧＺＯ」を有するトランジスタを用いることで、スキャンドライバーの消費電力を、「ｃｏｎｖｅｎｔｉｏｎａｌ ＣＡＡＣ−ＩＧＺＯ」を有するトランジスタの概略３５％に低減することができた。
以上、本実施例に示す構成は、実施の形態、他の実施例または参考例に示す構成と適宜組み合わせて用いることができる。
本実施例においては、図５１に示す回路を用いて、実際のパネルへの温度補正を行った結果について説明する。
図５１に示す回路は、モニター回路２０Ａと、補正回路９０と、画素回路１４と、を有する。
なお、モニター回路２０Ａと、画素回路１４とは、先に説明した回路と同様の構成のため、ここでの説明は省略する。
＜２−１．補正回路＞
図５１に示す補正回路９０は、定電流回路８０と、コンバータ回路６１と、ＰＣ９１と、ＦＰＧＡ９２と、Ｂｕｆｆｅｒ９３と、データ信号送信器９４と、ＤＶＩ受信器９５と、ＦＰＧＡ９６と、Ｂｕｆｆｅｒ９７と、ＩＣ９８と、を有する。
コンバータ回路６１としては、先に記載の構成と同様の構成とすることができる。
ＰＣ９１は、インターフェースとしての機能を有する。例えば、ＰＣ９１は、モニター回路２０Ａまたは画素回路１４に出力されるカソード電位を計算することができる。あるいは、ＰＣ９１は、画素回路１４に出力されるデータ信号をプログラムまたは制御することができる。
ＦＰＧＡ９２は、プログラマブルロジックデバイス（ＰＬＤ）であり、ＰＣ９１でプログラムされた内容に従い信号を発生させ、当該信号を所望の端子に割り当てる機能を有する。また、Ｂｕｆｆｅｒ９３は、ＦＰＧＡ９２からの信号を反転させて出力する、あるいはＦＰＧＡ９２からの信号をそのまま出力する機能を有する。
データ信号送信器９４としては、例えば、８Ｋ×４Ｋまたは４Ｋ×２Ｋといった高精細度のビデオデータを、圧縮または非圧縮して送出することができる。また、ＤＶＩ受信器９５は、データ信号送信器９４からのデータ信号を、受信する機能を有する。また、ＦＰＧＡ９６は、ＤＶＩ受信器９５からのデータ信号を、所望の出力端子に割り当てる機能を有する。また、Ｂｕｆｆｅｒ９７は、ＦＰＧＡ９６からの信号を反転させて出力する、あるいはＦＰＧＡ９６からの信号をそのまま出力する機能を有する。
また、ＩＣ９８は、ソースドライバＩＣを用いることができる。例えば、Ｂｕｆｆｅｒ９７から出力された信号は、ＩＣ９８を介して、画素回路１４のデータ線（ＤＬ＿Ｙ）に出力される。
図５１に示す回路の駆動方法としては、例えば、定電流回路８０に所定の電流を流したあと、モニター発光素子２１に流れる電流をモニターし、モニター発光素子２１、及び発光素子５７２のカソード電位を調整する。
＜２−２．カソード電位の変化による発光素子の輝度について＞
ここで、カソード電位による発光素子の輝度について説明を行う。以下では、図５１に示すモニター回路２０Ａに相当する試料を作製した。なお、モニター回路２０Ａに相当する試料には、モニター発光素子２１と、モニタートランジスタ２２Ａと、が形成されている。
上記作製した試料が有するモニター発光素子２１の輝度−電圧特性の評価を行った。なお、モニター発光素子２１の輝度−電圧特性の評価は、７０℃の測定環境で行った。
評価結果を図５２に示す。なお、図５２において、縦軸が輝度を、横軸がカソード電位を、それぞれ示す。
図５２に示すように、モニター発光素子２１の輝度は、カソード電圧を変化させた際にリニアに変化しており、輝度変化は直線で近似可能である。
なお、モニター発光素子２１に流れるアノード電位をモニターし、画素回路１４が有する発光素子５７２のアノード電位を変えることで、発光素子５７２の輝度の変化を抑制する方法も考えられるが、トランジスタ５５４が飽和領域で動作している場合においては、発光素子５７２のアノード電位を変えても輝度の変化はない、または輝度の変化が極めて少ない。したがって、発光素子５７２の発光輝度としては、データ線（ＤＬ＿Ｙ）に与えられるデータ信号の電位と、発光素子５７２のカソード電位との電位差で概ね決まる。
＜２−３．温度補正方法について＞
次に、モニター発光素子２１の温度補正を行う方法について、図５３を用いて説明する。図５３は、モニター発光素子２１の温度補正の方法を説明するための概念図である。
図５３において、縦軸がモニター発光素子２１のカソード電位を、横軸が表示装置の階調を、それぞれ表す。なお、図５３において、表示装置の階調は２５６階調である。また、最小を０階調、最大を２５５階調とし、ｎは低階調側、Ｎは高階調側を、それぞれ表す。
図５３に示すように、モニター発光素子２１のカソード電位は、低階調側（ｎ）と、高階調側（Ｎ）とで、変化量が異なる場合がある。そこで、室温を「温度ＲＴ」、所定の温度を「温度Ｔ」、所定の階調を「階調ｋ」とした場合、温度Ｔ、階調ｋに相当する電流をモニター発光素子２１に流した場合のモニター電位をＶｍｏｎ（Ｔ，ｋ）とすると、以下の４つのモニター電位が得られる。
・低階調側（ｎ）、Ｖｍｏｎ（ＲＴ，ｎ）
・低階調側（ｎ）、Ｖｍｏｎ（Ｔ，ｎ）
・高階調側（Ｎ）、Ｖｍｏｎ（ＲＴ，Ｎ）
・高階調側（Ｎ）、Ｖｍｏｎ（Ｔ，Ｎ）
図５３に示すように、低階調側の方が高階調側よりも補正量が小さいので、モニター発光素子２１のカソード電位は、低階調側のモニター電位を基準とすればよい。よって、モニター発光素子２１のカソード電位は、以下の数式（１）で表される分だけ、変化させればよい。なお、数式（１）において、αは、補正係数である。
階調が大きくなることで、温度Ｔと温度ＲＴとでのモニター電位の差が大きくなっていくため、その分をデータ信号で補正を行う。データ信号での変化量は、以下の数式（２）で表される。なお、数式（２）において、α及びβは、それぞれ補正係数である。
したがって、図５１に示す回路構成において、温度の補正方法としては、測定環境により、モニター発光素子２１のカソード電位と、発光素子５７２のカソード電位と、を補正する。また、モニター発光素子２１の温度補正を行うために、発光素子５７２において、カソード電位の補正では足りない部分の補正をデータ信号の電位を補正することで、発光素子５７２の発光輝度を調整することができる。
なお、本実施例においては、発光素子のカソード電位と、データ信号の電位との、それぞれの電位を補正する場合について例示したが、これに限定されず、例えば、発光素子のカソード電位のみを補正する構成、あるいは、発光素子のアノード電位のみを補正する構成としてもよい。ただし、本実施例に記載したように、カソード電位と、データ信号の電位との、双方の電位を補正する方が好適である。
＜２−４．発光素子の輝度−階調特性の結果について＞
次に、上記の温度補正方法を用いて得られた発光素子の輝度−階調特性について説明する。
ここでは、３つの試料（試料Ａ１乃至試料Ａ３）を作製し、当該試料の輝度−階調特性について、評価を行った。図５４に試料Ａ１乃至試料Ａ３の輝度−階調特性結果を示す。
なお、試料Ａ１は温度補正を行わずに、室温で測定した結果であり、試料Ａ２は、温度補正を行い、６０℃で測定した結果であり、試料Ａ３は、温度補正を行わずに、６０℃で測定した結果である。
図５４に示すように、本実施例で作製した試料Ａ２においては、温度補正を行うことで、基準となる試料Ａ１と発光素子の輝度が概ね一致していることが確認された。
以上、本実施例に示す構成は、実施の形態、他の実施例または参考例と適宜組み合わせて用いることができる。
（参考例）
本参考例においては、図５５に示す回路を用いて、モニター回路２０Ａが有する、モニター発光素子２１、及びモニタートランジスタ２２Ａの温度依存性を評価し、実際のパネルへの温度補正を行った結果について説明する。
＜３−１．温度補正回路＞
図５５は、本参考例で用いた構成を説明する回路図である。図５５に示す回路は、定電流回路８０と、モニター回路２０Ａと、を有する。
定電流回路８０は、抵抗素子８１乃至８５と、増幅回路８８、８９と、を有する。
抵抗素子８１の一対の電極の一方は、増幅回路８８の第１の入力端子と電気的に接続され、抵抗素子８１の一対の電極の他方は、増幅回路８９の出力端子と電気的に接続される。また、抵抗素子８２の一対の電極の一方は、抵抗素子８１の一対の電極の他方、及び増幅回路８９の出力端子と電気的に接続され、抵抗素子８２の一対の電極の他方は、増幅回路８９の第２の入力端子と電気的に接続される。また、抵抗素子８３の一対の電極の一方は、増幅回路８８の出力端子と電気的に接続され、抵抗素子８３の一対の電極の他方は、増幅回路８９の第１の入力端子と電気的に接続される。また、増幅回路８８の第２の入力端子は、増幅回路８８の出力端子と電気的に接続される。また、抵抗素子８３の一対の電極の他方、及び増幅回路８９の第１の入力端子には、抵抗素子８４が電気的に接続され、抵抗素子８２の一対の電極の他方、及び増幅回路８９の第２の入力端子には、抵抗素子８５が電気的に接続される。
なお、モニター回路２０Ａは、先の実施の形態１に示すモニター回路２０Ａと同様の構成である。
また、抵抗素子８１の一対の電極の一方と、モニター回路２０Ａが有する端子２６とが、電気的に接続されており、定電流回路８０で生成した電圧は、端子２６を介して、モニタートランジスタ２２Ａ及びモニター発光素子２１に供給される。
また、モニター回路２０Ａが有する端子２４には、コンバータ回路６１が接続される。また、コンバータ回路６１を介して、端子２４には、メモリ回路６２が接続される。
＜３−２．温度補正回路の概念＞
次に、図５５に示す回路が有する、モニタートランジスタ２２Ａ、及びモニター発光素子２１に定電流を与えた際に生じる電圧について、図５６を用いて説明する。
図５６は、モニタートランジスタ２２Ａ、及びモニター発光素子２１の電流−電圧（Ｉ−Ｖ）特性の概念を説明する図である。
図５６において、縦軸が電流（Ｉ）を、横軸が電圧（Ｖ）を、それぞれ表す。
なお、図５６は、図５５に示すノードＡの電流−電圧（Ｉ−Ｖ）特性、主にノードＡの電圧（Ｖｔｏｔａｌ）の特性を表す概念図に相当する。ノードＡの電圧（Ｖｔｏｔａｌ）とは、モニタートランジスタ２２Ａに定電流を与えた際に生じる電圧（Ｖｄ）と、モニター発光素子２１に定電流を与えた際に生じる電圧（Ｖｏｌｅｄ）と、の総和である。すなわち、Ｖｔｏｔａｌ＝Ｖｄ＋Ｖｏｌｅｄで表すことができる。また、図５６において、電圧（Ｖｔｏｔａｌ）としては、異なる２つの温度（低温及び高温）で測定するものとし、実線が低温のＶｄ（Ｌ）及びＶｏｌｅｄ（Ｌ）を、破線が高温のＶｄ（Ｈ）及びＶｏｌｅｄ（Ｈ）を、それぞれ表す。また、図５６中に示す、Ｉｃｏｎｓｔとは、ある基準の電流である。
図５６に示すように、モニタートランジスタ２２Ａ、及びモニター発光素子２１ともに、低温ではしきい値が高く、Ｉｃｏｎｓｔを流す場合のＶｔｏｔａｌが大きくなる。また、図５６に示すように、低温ではＶｄが大きくなり、高温ではＶｄが小さくなる。すなわち、Ｖｄ（Ｌ）からＶｄ（Ｈ）への変化分（ΔＶｄ）だけ、モニター発光素子２１のカソードの電位を変化させればよい。
＜３−３．温度依存性の評価＞
次に、試料Ｂ１及び試料Ｂ２を作製し、試料Ｂ１及び試料Ｂ２の温度依存性を評価した。なお、試料Ｂ１及び試料Ｂ２としては、先の実施例に示す表示装置Ｂと同じ仕様とした。ただし、本参考例においては、ガラス基板上に形成された試料について評価を行った。また、試料Ｂ１は、比較用の試料であり、温度補正を行っていない。また、試料Ｂ２は、温度補正を行った試料である。
なお、試料Ｂ１及び試料Ｂ２には、実施の形態１の図９に示す画素回路１４に相当する回路が形成されている。よって、以下では、図９に示す符号を用いて説明する。
試料Ｂ１及び試料Ｂ２は、温度が高くなるにつれ、発光素子５７２のしきい値電圧（Ｖｔｈ）がマイナス方向にシフトし、トランジスタ５５４のソース電極に与えられる電位が下がり、トランジスタ５５４のゲート電極とドレイン電極との間の電位（Ｖｇｓ）が大きくなる。また、トランジスタ５５４のしきい値電圧（Ｖｔｈ）がマイナス方向にシフトし、トランジスタ５５４に流れる電流が大きくなる。
そこで、図５５に示すモニター回路２０Ａを用いて、モニター発光素子２１、及びモニタートランジスタ２２ＡのＶｔｏｔａｌの温度依存性を測定し、当該測定の結果をトランジスタ５５４、及び発光素子５７２にフィードバックを行った。当該フィードバックとは、具体的には、モニター回路２０Ａで測定したＶｔｏｔａｌが下がった分、発光素子５７２のカソードの電位を上げることで、トランジスタ５５４に与えられる電圧（Ｖｇｓ）が小さくなるように補正した。
図５７に試料Ｂ１及び試料Ｂ２の測定結果を示す。図５７において、縦軸が輝度（Ｌ）を、横軸が温度（℃）を、それぞれ表す。
図５７に示すように、温度補正を行った試料Ｂ２は、温度補正を行っていない試料Ｂ１と比較し、輝度の温度依存性が低減されていることが確認された。
以上、本参考例に記載の構成は、実施の形態、または実施例に示す構成と適宜組み合わせて用いることができる。
１２ 画素部
１３ 保護回路
１４ 画素回路
１６ ゲート線駆動回路
１７ 端子部
１８ 信号線駆動回路
２０ モニター回路
２０Ａ モニター回路
２０Ｂ モニター回路
２０Ｃ モニター回路
２１ モニター発光素子
２２ モニタートランジスタ
２２Ａ モニタートランジスタ
２３ 抵抗素子
２４ 端子
２５ 端子
２６ 端子
２７ 端子
３０ 補正回路
３０Ａ 補正回路
３０Ｂ 補正回路
３０Ｃ 補正回路
３１ 増幅回路
３２ スイッチング素子
５０ 抵抗素子
６１ コンバータ回路
６２ メモリ回路
８０ 定電流回路
８１ 抵抗素子
８２ 抵抗素子
８３ 抵抗素子
８４ 抵抗素子
８５ 抵抗素子
８８ 増幅回路
８９ 増幅回路
９０ 補正回路
９１ ＰＣ
９２ ＦＰＧＡ
９３ Ｂｕｆｆｅｒ
９４ データ信号送信器
９５ ＤＶＩ受信器
９６ ＦＰＧＡ
９７ Ｂｕｆｆｅｒ
９８ ＩＣ
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０７ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ 酸化物半導体膜
１２０ａ 酸化物半導体膜
１２０ｂ 酸化物半導体膜
１３１ 絶縁膜
１３２ 絶縁膜
１３３ 絶縁膜
１４０ａ 開口部
１４０ｂ 開口部
１４１ａ 開口部
１４１ｂ 開口部
１４２ａ 開口部
１４２ｂ 開口部
１４２ｃ 開口部
１５０ トランジスタ
１６０ トランジスタ
１７０ トランジスタ
１８０ トランジスタ
１８０ｂ 酸化物半導体膜
５５２ トランジスタ
５５４ トランジスタ
５６２ 容量素子
５７２ 発光素子
５８０ スキャンドライバー
６００ タッチパネル
６０１ 基板
６０２ 基板
６０３ 接着層
６１０ 入力装置
６１１ トランジスタ
６１２ 駆動トランジスタ
６１３ 選択トランジスタ
６１４ 表示素子
６１５ 容量素子
６１６ 接続部
６１７ 配線
６２１ 絶縁層
６２２ 絶縁層
６２３ 絶縁層
６２４ 絶縁層
６２５ 絶縁層
６２６ スペーサ
６３１ 電極
６３２ 電極
６３３ 電極
６３４ ブリッジ電極
６３５ 導電膜
６３６ 導電膜
６３７ 導電膜
６３８ ナノワイヤ
６４１ 電極
６４２ ＥＬ層
６４３ 電極
６４４ 光学調整層
６５０ ＦＰＣ
６５１ ＩＣ
６５２ 配線
６５３ 配線
６５４ 接続部
６５５ 接続層
６５６ 接続層
６６０ ＦＰＣ
６６１ ＩＣ
６６２ 表示部
６６３ 駆動回路
６６４ 配線
６６５ 交差部
６７１ 着色層
６７２ 遮光層
６７３ 絶縁層
６７４ 絶縁層
６８１ 基板
６８２ 接着層
６８３ 絶縁層
６９１ 基板
６９２ 接着層
６９４ 絶縁層
７０２ 基板
７０４ 導電膜
７０６ 絶縁膜
７０７ 絶縁膜
７０８ 酸化物半導体膜
７１２ａ 導電膜
７１２ｂ 導電膜
７１２ｃ 導電膜
７１４ 絶縁膜
７１６ 絶縁膜
７１８ 絶縁膜
７２０ 酸化物半導体膜
７２２ 絶縁膜
７２４ａ 導電膜
７２４ｂ 導電膜
７２６ 構造体
７２８ ＥＬ層
７３０ 導電膜
７５２ａ 開口部
７５２ｂ 開口部
７５２ｃ 開口部
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９０２ 基板
９０４ａ 導電膜
９０４ｂ 導電膜
９０６ 絶縁膜
９０７ 絶縁膜
９０９ 酸化物導電膜
９１２ｄ 導電膜
９１２ｅ 導電膜
９１８ 絶縁膜
９４４ａ 開口部
９４４ｂ 開口部
９５０ 半導体装置
２０００ タッチパネル
２００１ タッチパネル
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ 走査線駆動回路
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２８ 隔壁
２５５０ ＥＬ素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (10)

  1. トランジスタを有する半導体装置であって、
    前記半導体装置は、
    画素回路と、モニター回路と、補正回路と、第１の電極と、第２の電極と、第３の電極と、を有し、
    前記画素回路は、選択トランジスタと、駆動トランジスタと、発光素子と、を有し、
    前記モニター回路は、モニター発光素子と、モニタートランジスタと、を有し、
    前記補正回路は、増幅回路と、スイッチング素子と、を有し、
    前記モニター発光素子の一対の電極の一方は、
    前記第１の電極と電気的に接続され、
    前記モニター発光素子の一対の電極の他方は、
    前記モニタートランジスタのソース電極またはドレイン電極の一方と電気的に接続され、
    前記モニタートランジスタのソース電極またはドレイン電極の他方は、
    前記増幅回路の第１の入力端子と電気的に接続され、
    前記モニタートランジスタのゲート電極は、
    前記増幅回路の出力端子と電気的に接続され、
    前記第２の電極は、
    前記増幅回路の第２の入力端子と電気的に接続され、
    前記第３の電極は、
    前記スイッチング素子を介して、前記モニタートランジスタのソース電極またはドレイン電極の他方と電気的に接続され、
    前記第３の電極と、前記モニタートランジスタのソース電極またはドレイン電極の他方との間には、抵抗素子が接続され、
    前記補正回路によって、前記発光素子に流れる電流を制御する、
    ことを特徴とする半導体装置。
  2. 請求項１において、
    前記抵抗素子は、
    前記モニタートランジスタのソース電極またはドレイン電極の他方と、
    前記増幅回路の前記第１の入力端子と、が接続される配線の外部に設けられる、
    ことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記抵抗素子は、
    酸化物導電体を有する、
    ことを特徴とする半導体装置。
  4. 請求項１または請求項２において、
    前記選択トランジスタ、前記駆動トランジスタ、及び前記モニタートランジスタは、
    それぞれ、チャネル領域に酸化物半導体を有する、
    ことを特徴とする半導体装置。
  5. 請求項３または請求項４において、
    前記酸化物導電体と、前記酸化物半導体とは、
    少なくとも同一の金属元素を１つ有する、
    ことを特徴とする半導体装置。
  6. 請求項３乃至請求項５のいずれか一項において、
    前記酸化物導電体及び前記酸化物半導体のいずれか一方または双方は、
    Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）と、を有する、
    ことを特徴とする半導体装置。
  7. 請求項３乃至請求項６のいずれか一項において、
    前記酸化物導電体及び前記酸化物半導体のいずれか一方または双方は、
    結晶部を有し、
    前記結晶部は、ｃ軸配向性を有する、
    ことを特徴とする半導体装置。
  8. 請求項１乃至請求項７に記載のいずれか一項の半導体装置と、
    カラーフィルタと、を有する、
    ことを特徴とする表示装置。
  9. 請求項８に記載の表示装置と、
    タッチセンサと、
    を有する、
    ことを特徴とする表示モジュール。
  10. 請求項１乃至請求項７に記載のいずれか一項の半導体装置、請求項８に記載の表示装置、または請求項９に記載の表示モジュールと、
    操作キーまたはバッテリと、を有する、
    ことを特徴とする電子機器。
JP2016098705A 2015-05-29 2016-05-17 半導体装置 Active JP6832634B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015110423 2015-05-29
JP2015110423 2015-05-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021014961A Division JP2021089434A (ja) 2015-05-29 2021-02-02 表示装置

Publications (3)

Publication Number Publication Date
JP2016224429A true JP2016224429A (ja) 2016-12-28
JP2016224429A5 JP2016224429A5 (ja) 2019-06-20
JP6832634B2 JP6832634B2 (ja) 2021-02-24

Family

ID=57398495

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016098705A Active JP6832634B2 (ja) 2015-05-29 2016-05-17 半導体装置
JP2021014961A Withdrawn JP2021089434A (ja) 2015-05-29 2021-02-02 表示装置
JP2022139874A Pending JP2022180409A (ja) 2015-05-29 2022-09-02 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021014961A Withdrawn JP2021089434A (ja) 2015-05-29 2021-02-02 表示装置
JP2022139874A Pending JP2022180409A (ja) 2015-05-29 2022-09-02 半導体装置

Country Status (3)

Country Link
US (1) US10423254B2 (ja)
JP (3) JP6832634B2 (ja)
CN (1) CN106211413B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080489A (ko) * 2017-01-04 2018-07-12 순천대학교 산학협력단 조명 장치
WO2018138811A1 (ja) * 2017-01-25 2018-08-02 シャープ株式会社 Ｏｌｅｄパネル
WO2019234548A1 (ja) * 2018-06-06 2019-12-12 株式会社半導体エネルギー研究所 表示装置の駆動方法
JP2020522728A (ja) * 2017-05-11 2020-07-30 プランゼー エスエー 金属層を有する層状構造を備えたフレキシブル部品
JPWO2019116754A1 (ja) * 2017-12-13 2020-11-19 富士フイルム株式会社 導電性部材、タッチパネルおよび表示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832634B2 (ja) * 2015-05-29 2021-02-24 株式会社半導体エネルギー研究所 半導体装置
US10501003B2 (en) 2015-07-17 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, lighting device, and vehicle
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
CN107515698B (zh) * 2017-09-11 2020-04-07 友达光电（苏州）有限公司 触控面板
KR102373995B1 (ko) * 2017-10-30 2022-03-11 엘지디스플레이 주식회사 터치 스크린 일체형 표시 장치
CN108628038B (zh) * 2018-06-28 2021-02-26 京东方科技集团股份有限公司 发光晶体管及其发光方法、阵列基板和显示装置
JP7374896B2 (ja) * 2018-07-05 2023-11-07 株式会社半導体エネルギー研究所 表示装置および電子機器
CN109032408A (zh) * 2018-07-25 2018-12-18 京东方科技集团股份有限公司 一种触摸屏、显示装置及触摸屏的制备方法
CN112655040A (zh) * 2018-09-12 2021-04-13 株式会社半导体能源研究所 显示装置的工作方法
JP2020064965A (ja) * 2018-10-17 2020-04-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置、検出方法、電子機器及び電子機器の制御方法
KR20210025746A (ko) 2019-08-27 2021-03-10 삼성디스플레이 주식회사 백라이트 유닛 및 그것을 포함하는 표시 장치
KR20220034330A (ko) * 2020-09-11 2022-03-18 엘지디스플레이 주식회사 발광 표시 장치
CN115767401B (zh) * 2022-10-17 2023-12-08 苏州清听声学科技有限公司 一种可折叠的定向发声装置、显示装置及制备工艺
CN115550818B (zh) * 2022-10-17 2023-12-08 苏州清听声学科技有限公司 一种可折叠的定向发声装置、显示装置及制备工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122076A (ja) * 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2005331933A (ja) * 2004-04-20 2005-12-02 Dainippon Printing Co Ltd 有機ｅｌ表示装置
US20070008253A1 (en) * 2005-07-06 2007-01-11 Arokia Nathan Method and system for driving a pixel circuit in an active matrix display
JP2012027443A (ja) * 2010-06-24 2012-02-09 Toshiba Mobile Display Co Ltd フラットパネルディスプレイ
JP2012078798A (ja) * 2010-09-08 2012-04-19 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び当該ｅｌ表示装置を具備する電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030511A1 (en) 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US6528951B2 (en) 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US6580657B2 (en) 2001-01-04 2003-06-17 International Business Machines Corporation Low-power organic light emitting diode pixel circuit
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
US7002435B2 (en) * 2002-09-27 2006-02-21 Kyocera Corporation Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device
CA2443206A1 (en) * 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP2005158493A (ja) * 2003-11-26 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンス装置および電子機器
US7245297B2 (en) 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
JP5667960B2 (ja) * 2011-10-14 2015-02-12 株式会社ジャパンディスプレイ 表示装置、タッチ検出装置、および電子機器
US9753559B2 (en) * 2012-10-19 2017-09-05 Texas Instruments Incorporated Feedback integrator current source, transistor, and resistor coupled to input
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
CN203721731U (zh) * 2014-03-11 2014-07-16 京东方科技集团股份有限公司 一种oled阵列基板及显示器
KR20170098839A (ko) 2014-12-29 2017-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 가지는 표시 장치
JP6832634B2 (ja) * 2015-05-29 2021-02-24 株式会社半導体エネルギー研究所 半導体装置
US20170346005A1 (en) * 2016-05-26 2017-11-30 Imec Vzw Rare-Earth Metal Oxide Resistive Random Access Non-Volatile Memory Device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122076A (ja) * 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2005331933A (ja) * 2004-04-20 2005-12-02 Dainippon Printing Co Ltd 有機ｅｌ表示装置
US20070008253A1 (en) * 2005-07-06 2007-01-11 Arokia Nathan Method and system for driving a pixel circuit in an active matrix display
JP2012027443A (ja) * 2010-06-24 2012-02-09 Toshiba Mobile Display Co Ltd フラットパネルディスプレイ
JP2012078798A (ja) * 2010-09-08 2012-04-19 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及び当該ｅｌ表示装置を具備する電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080489A (ko) * 2017-01-04 2018-07-12 순천대학교 산학협력단 조명 장치
KR101905821B1 (ko) * 2017-01-04 2018-10-08 순천대학교 산학협력단 조명 장치
WO2018138811A1 (ja) * 2017-01-25 2018-08-02 シャープ株式会社 Ｏｌｅｄパネル
JPWO2018138811A1 (ja) * 2017-01-25 2019-11-07 シャープ株式会社 Ｏｌｅｄパネル
US10572093B2 (en) 2017-01-25 2020-02-25 Sharp Kabushiki Kaisha OLED panel
JP2020522728A (ja) * 2017-05-11 2020-07-30 プランゼー エスエー 金属層を有する層状構造を備えたフレキシブル部品
JPWO2019116754A1 (ja) * 2017-12-13 2020-11-19 富士フイルム株式会社 導電性部材、タッチパネルおよび表示装置
WO2019234548A1 (ja) * 2018-06-06 2019-12-12 株式会社半導体エネルギー研究所 表示装置の駆動方法
JPWO2019234548A1 (ja) * 2018-06-06 2021-07-08 株式会社半導体エネルギー研究所 表示装置の駆動方法
US11455940B2 (en) 2018-06-06 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for actuating display device
JP7446995B2 (ja) 2018-06-06 2024-03-11 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP6832634B2 (ja) 2021-02-24
US10423254B2 (en) 2019-09-24
US20160349904A1 (en) 2016-12-01
JP2021089434A (ja) 2021-06-10
CN106211413A (zh) 2016-12-07
CN106211413B (zh) 2020-04-21
JP2022180409A (ja) 2022-12-06

Similar Documents

Publication Publication Date Title
US10423254B2 (en) Semiconductor device and display device having semiconductor device
US10115631B2 (en) Semiconductor device
US11862454B2 (en) Semiconductor device and display device including the same
KR102511325B1 (ko) 표시 장치 및 그 동작 방법
JP6676316B2 (ja) 半導体装置の作製方法
US11682733B2 (en) Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
JP2021073514A (ja) 半導体装置
JP2016178279A (ja) 半導体装置、及び該半導体装置を有する表示装置
JP2016082240A (ja) 半導体装置、該半導体装置の作製方法、及び該半導体装置を有する表示装置
JP2018006732A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
JP2020074412A (ja) 半導体装置の作製方法
WO2016097936A1 (ja) 半導体装置、表示装置、表示モジュールおよび電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210202

R150 Certificate of patent or registration of utility model

Ref document number: 6832634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150