JP2016224305A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位を改善することが可能な液晶表示装置を提供する。【解決手段】第１方向に延出した第１配線と、第１方向に直交する第２方向に延出した第２配線と、第１電極と、前記第１電極と対向する第２電極であって第１方向及び第２方向とは異なる方向に延出したスリットを有する第２電極と、を備えた第１基板と、前記第１基板と対向する第２基板と、前記第１基板と前記第２基板との間に保持され、第２方向に初期配向する液晶分子を含む液晶層と、前記第１基板の前記第２基板と対向する側とは反対側に配置され、第１方向または第２方向に平行な第１透過軸を有する第１偏光板と、前記第２基板の前記第１基板と対向する側とは反対側に配置され、前記第１透過軸と直交する第２透過軸を有する第２偏光板と、を備えた液晶表示装置。【選択図】図３

Description

本発明の実施形態は、液晶表示装置に関する。

近年、横電界方式の液晶表示装置が実用化されている。一例では、下側の透明パネル基板において、ゲートラインが水平方向に配列され、データラインが垂直方向に配列され、共通電極層が全面に配置され、画素電極層が共通電極層と重なるように配置された構成が知られている（例えば、特許文献１）。共通電極層には、データラインと平行なスリットが形成されている。共通電極層の上に配置された配向膜には、所定の配向処理が行われる。一般に、横電界方式の液晶表示装置では、配向膜の配向処理方向（あるいは、オフ状態での液晶分子の初期配向方向）は、スリットの延出方向に対して４５°未満の鋭角で交差するように設定される。

このような構成において、表示パネルに入射する直線偏光は、配向処理方向と平行あるいは直交する振動面を有するが、その振動面は、ゲートライン及びデータラインなどの配線部に対しては非平行であり、非直交である。このため、配線部で反射された直線偏光は、散乱し、一定の振動面を維持できなくなる。これにより、配線部の周辺では、光漏れが発生し、コントラスト比の低下を招く恐れがある。

特に、最近の高精細化仕様の液晶表示装置においては、画素サイズが縮小するのに伴い、配線部と対向する位置に配置される遮光層の幅も縮小している。配線部周辺の光漏れを抑制するために遮光層の幅を拡大すると、画素の開口率の低下を招くといった不具合も生ずる。

特開２００７−２４８８９２号公報

本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することである。

本実施形態によれば、
第１方向に延出した第１配線と、第１方向に直交する第２方向に延出した第２配線と、前記第１配線及び前記第２配線と電気的に接続されたスイッチング素子と、前記スイッチング素子の上に配置された第１層間絶縁膜と、前記第１層間絶縁膜の上に配置された第１電極と、前記第１電極の上に配置された第２層間絶縁膜と、前記第２層間絶縁膜の上に配置され前記第１電極と対向する第２電極であって第１方向及び第２方向とは異なる方向に延出したスリットを有する第２電極と、を備えた第１基板と、前記第１基板と対向する第２基板と、前記第１基板と前記第２基板との間に保持され、第２方向に初期配向する液晶分子を含む液晶層と、前記第１基板の前記第２基板と対向する側とは反対側に配置され、第１方向または第２方向に平行な第１透過軸を有する第１偏光板と、前記第２基板の前記第１基板と対向する側とは反対側に配置され、前記第１透過軸と直交する第２透過軸を有する第２偏光板と、を備えた液晶表示装置が提供される。

図１は、表示装置ＤＳＰの構成を概略的に示す斜視図である。 図２は、表示パネルＰＮＬの断面を示す概略図である。 図３は、図１に示した画素ＰＸの構成例を示す図である。 図４は、図３に示したスイッチング素子ＳＷ１及び画素電極ＰＥ１を含むアレイ基板ＡＲの構造例を示す断面図である。 図５は、図３のＡ−Ｂ線に沿った表示パネルＰＮＬの構造例を示す断面図である。 図６は、図１に示した画素ＰＸの他の構成例を示す図である。 図７は、図１に示した画素ＰＸの他の構成例を示す図である。 図８は、図１に示した画素ＰＸの他の構成例を示す図である。

以下、一実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。

図１は、表示装置ＤＳＰの構成を概略的に示す斜視図である。
表示装置ＤＳＰは、アクティブマトリックス型の表示パネルＰＮＬ、表示パネルＰＮＬを駆動する駆動ＩＣチップＩＣ、表示パネルＰＮＬを照明するバックライトユニットＢＬ、制御モジュールＣＭ、フレキシブル配線基板ＦＰＣ１、ＦＰＣ２などを備えている。

表示パネルＰＮＬは、アレイ基板ＡＲと、アレイ基板ＡＲに対向配置された対向基板ＣＴとを備えている。本実施形態において、アレイ基板ＡＲは第１基板として機能し、対向基板ＣＴは第２基板として機能する。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示パネルＰＮＬは、表示領域ＤＡにおいてマトリクス状に配列された複数の画素ＰＸを備えている。

バックライトユニットＢＬは、アレイ基板ＡＲの背面側に配置されている。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。駆動ＩＣチップＩＣは、アレイ基板ＡＲに実装されている。フレキシブル配線基板ＦＰＣ１は、表示パネルＰＮＬと制御モジュールＣＭとを接続している。フレキシブル配線基板ＦＰＣ２は、バックライトユニットＢＬと制御モジュールＣＭとを接続している。

このような構成の表示装置ＤＳＰは、バックライトユニットＢＬから表示パネルＰＮＬに入射する光を各画素ＰＸで選択的に透過させることによって画像を表示する透過表示機能を備えた透過型の液晶表示装置に相当する。但し、表示装置ＤＳＰは、透過表示機能に加えて、外光または補助光を選択的に反射させることで画像を表示させる反射表示機能を備えた半透過型の液晶表示装置であっても良い。

図２は、表示パネルＰＮＬの断面を示す概略図である。
表示パネルＰＮＬは、アレイ基板ＡＲ、対向基板ＣＴ、液晶層ＬＱ、シール材ＳＥ、光学素子ＯＤ１、光学素子ＯＤ２などを備えている。アレイ基板ＡＲ及び対向基板ＣＴの詳細については後述する。

シール材ＳＥは、非表示領域ＮＤＡに配置され、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせている。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に保持されている。光学素子ＯＤ１は、アレイ基板ＡＲの対向基板ＣＴと対向する側とは反対側に配置されている。光学素子ＯＤ２は、対向基板ＣＴのアレイ基板ＡＲと対向する側とは反対側に配置されている。光学素子ＯＤ１及びＯＤ２は、それぞれ偏光板を備えている。なお、光学素子ＯＤ１及びＯＤ２は、位相差板などの他の光学素子を含んでいても良い。

なお、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、基板主面に沿った横電界を利用する表示モード、さらには、上記の縦電界、横電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を有していても良い。

図３は、図１に示した画素ＰＸの構成例を示す図である。なお、以下に説明する構成例は、表示モードとして横電界を利用する表示モード、例えばＦＦＳ（Fringe Field Switching）モードに対応した構成を有しているが、他の表示モードに対応した構成を有していても良い。ここでは、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面の平面図を参照しながら説明する。

ソース配線Ｓ１乃至Ｓ４は、第１方向Ｘに並んでいる。ゲート配線Ｇ１乃至Ｇ３は、第２方向Ｙに並んでいる。図示した例では、ゲート配線Ｇ１乃至Ｇ３は、第１配線に相当し、いずれも第１方向Ｘに沿って直線状に延出している。また、ソース配線Ｓ１乃至Ｓ４は、第２配線に相当し、いずれも第２方向Ｙに沿って直線状に延出している。ここでは、第１方向Ｘ及び第２方向Ｙは、互いに直交している。つまり、ゲート配線Ｇ１乃至Ｇ３と、ソース配線Ｓ１乃至Ｓ４とは、互いに直交している。第１方向Ｘに隣り合うソース配線間のピッチは、第２方向Ｙに隣り合うゲート配線間のピッチよりも小さい。以下に説明する画素は、これらのソース配線及びゲート配線によって区画され、第２方向Ｙに沿った長さが第１方向Ｘに沿った長さよりも長い縦長の長方形状に形成されている。

画素ＰＸ１乃至ＰＸ３は、第１方向Ｘに並んでいる。画素ＰＸ１は、ゲート配線Ｇ１及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ１、及び、スイッチング素子ＳＷ１と電気的に接続された画素電極ＰＥ１を備えている。画素ＰＸ２は、ゲート配線Ｇ１及びソース配線Ｓ２と電気的に接続されたスイッチング素子ＳＷ２、及び、スイッチング素子ＳＷ２と電気的に接続された画素電極ＰＥ２を備えている。画素ＰＸ３は、ゲート配線Ｇ１及びソース配線Ｓ３と電気的に接続されたスイッチング素子ＳＷ３、及び、スイッチング素子ＳＷ３と電気的に接続された画素電極ＰＥ３を備えている。

画素電極ＰＥ１乃至ＰＥ３は、例えば第１電極に相当し、それぞれ島状に形成されている。図示した例では、画素電極ＰＥ１乃至ＰＥ３は、いずれも第２方向Ｙに延出した長方形状に形成されている。画素電極ＰＥ１は、ゲート配線Ｇ１及びＧ２と、ソース配線Ｓ１及びＳ２とで囲まれている。画素電極ＰＥ２は、ゲート配線Ｇ１及びＧ２と、ソース配線Ｓ２及びＳ３とで囲まれている。画素電極ＰＥ３は、ゲート配線Ｇ１及びＧ２と、ソース配線Ｓ３及びＳ４とで囲まれている。

なお、ゲート配線Ｇ２とゲート配線Ｇ３との間にも同様に、第１方向Ｘに並んだ画素が形成されているが、これらの画素は、上記の画素ＰＸ１乃至ＰＸ３と同様の構成であるため、説明を省略する。

共通電極ＣＥは、例えば第２電極に相当し、ゲート配線Ｇ１乃至Ｇ３、ソース配線Ｓ１乃至Ｓ４、スイッチング素子ＳＷ１乃至ＳＷ３、画素電極ＰＥ１乃至ＰＥ３などの上層に延在している。詳細については、後の断面図を参照しながら説明する。この共通電極ＣＥは、画素電極ＰＥ１乃至ＰＥ３と対向している。このような共通電極ＣＥは、第１方向Ｘ及び第２方向Ｙとは異なる方向に延出したスリットＳＬを有している。

図示した例では、スリットＳＬは、画素電極と対向する位置で屈曲しており、Ｖ字状に形成されている。すなわち、スリットＳＬは、第２方向Ｙに対して時計回りに鋭角に交差する第１延出方向Ｄ１に沿って延出した第１部分ＳＬ１、及び、第２方向Ｙに対して反時計回りに鋭角に交差する第２延出方向Ｄ２に沿って延出した第２部分ＳＬ２を有している。これらの第１部分ＳＬ１及び第２部分ＳＬ２は、互いの端部で繋がり、屈曲部を形成している。なお、第１延出方向Ｄ１と第２方向Ｙとのなす角度θ１、及び、第２延出方向Ｄ２と第２方向Ｙとのなす角度θ２は、ほぼ同一の角度である。一例では、なす角度θ１及びθ２は、いずれも４５°未満の鋭角であり、望ましくは１°〜２０°であり、より望ましくは７°〜１５°である。

複数のスリットＳＬは、それぞれの屈曲部が第１方向Ｘに並び、第１方向Ｘに沿って等ピッチで配列されている。各スリットＳＬは、いずれも同一形状に形成されている。複数のスリットＳＬのうち、少なくとも１つは画素電極と対向している。図示した例では、第１方向Ｘに並んだ３個のスリットＳＬＡ、ＳＬＢ、ＳＬＣに着目すると、スリットＳＬＢは、そのほぼ全体が画素電極ＰＥ２と対向している。スリットＳＬＡは、画素電極ＰＥ２と対向する位置からソース配線Ｓ２を跨いで形成され、その一部が画素電極ＰＥ１と対向している。スリットＳＬＣは、画素電極ＰＥ３と対向する位置からソース配線Ｓ３を跨いで形成され、その一部が画素電極ＰＥ２と対向している。つまり、図示した例では、画素電極ＰＥ２は、スリットＳＬＢのほぼ全部、スリットＳＬＡの一部（第１部分及び第２部分のそれぞれの先端部付近）、及び、スリットＳＬＣの一部（屈曲部付近）と対向している。

図４は、図３に示したスイッチング素子ＳＷ１及び画素電極ＰＥ１を含むアレイ基板ＡＲの構造例を示す断面図である。

アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、スイッチング素子ＳＷ１、画素電極ＰＥ１、共通電極ＣＥ、絶縁膜１１乃至１４、配向膜ＡＬ１などを備えている。図示した例では、スイッチング素子ＳＷ１は、トップゲート型のダブルゲート構造であるが、ボトムゲート型であっても良いし、シングルゲート構造であっても良い。

スイッチング素子ＳＷ１の半導体層ＳＣは、絶縁基板１０の上に位置し、絶縁膜１１によって覆われている。絶縁膜１１は、絶縁基板１０の上にも配置されている。なお、絶縁基板１０と半導体層ＳＣとの間に、他の絶縁膜が介在していても良い。スイッチング素子ＳＷ１のゲート電極ＷＧは、絶縁膜１１の上においてゲート配線Ｇ１と一体的に形成され、半導体層ＳＣの上方に位置している。ゲート電極ＷＧは、ゲート配線Ｇ１とともに絶縁膜１２によって覆われている。絶縁膜１２は、絶縁膜１１の上にも配置されている。

スイッチング素子ＳＷ１のソース電極ＷＳ及びドレイン電極ＷＤは、絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びＳ２も同様に絶縁膜１２の上に形成されている。ソース電極ＷＳは、ソース配線Ｓ１と一体的に形成されている。ソース電極ＷＳは、絶縁膜１１及び１２を貫通するコンタクトホールＣＨ１を介して半導体層ＳＣにコンタクトしている。ドレイン電極ＷＤは、絶縁膜１１及び１２を貫通するコンタクトホールＣＨ２を介して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷ１は、ソース配線Ｓ１及びＳ２とともに絶縁膜１３によって覆われている。絶縁膜１３は、絶縁膜１２の上にも配置されている。このような絶縁膜１３は、ゲート配線Ｇ１、ソース配線Ｓ１及びＳ２、スイッチング素子ＳＷ１の上に配置された第１層間絶縁膜に相当する。

画素電極ＰＥ１は、第１層間絶縁膜の上に配置された第１電極に相当し、絶縁膜１３の上に形成されている。この画素電極ＰＥ１は、絶縁膜１３を貫通するコンタクトホールＣＨ３を介してスイッチング素子ＳＷ１のドレイン電極ＷＤにコンタクトしている。画素電極ＰＥ１は、絶縁膜１４によって覆われている。絶縁膜１４は、絶縁膜１３の上にも配置されている。このような絶縁膜１４は、第１電極の上に配置された第２層間絶縁膜に相当する。

共通電極ＣＥは、第２層間絶縁膜の上に配置された第２電極に相当し、絶縁膜１４の上に形成され、画素電極ＰＥ１と向かい合っている。この共通電極ＣＥには、スリットＳＬが形成されている。それぞれのスリットは、画素電極ＰＥ１の上方に位置している。また、共通電極ＣＥは、画素電極ＰＥ１と対向する位置からゲート配線Ｇ１の上方、ソース配線Ｓ１及びＳ２のそれぞれの上方にも延在している。画素電極ＰＥ１及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。共通電極ＣＥは、配向膜ＡＬ１によって覆われている。配向膜ＡＬ１は、絶縁膜１４も覆っている。配向膜ＡＬ１は、例えば水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。

なお、絶縁膜１１及び１２は、例えばシリコン酸化物やシリコン窒化物などの無機系材料によって形成されている。絶縁膜１４は、例えばシリコン窒化物などの無機系材料によって形成されている。絶縁膜１３は、例えば樹脂材料等の透明な有機系材料によって形成されている。無機系材料の絶縁膜１１、絶縁膜１２、及び、絶縁膜１４は、比較的薄い膜厚を有するのに対して、有機系材料の絶縁膜１３は、無機系材料の絶縁膜よりも厚い膜厚を有している。

図５は、図３のＡ−Ｂ線に沿った表示パネルＰＮＬの構造例を示す断面図である。
アレイ基板ＡＲにおいて、ソース配線Ｓ１乃至Ｓ３は、絶縁膜１３及び１４の間に配置されている。画素電極ＰＥ１及びＰＥ２は、絶縁膜１４及び１５の間に配置されている。画素電極ＰＥ１はソース配線Ｓ１及びＳ２の間に位置し、画素電極ＰＥ２はソース配線Ｓ２及びＳ３の間に位置している。共通電極ＣＥは、絶縁膜１５と配向膜ＡＬ１との間に配置されている。共通電極ＣＥは、画素電極ＰＥ１及びＰＥ２、及び、ソース配線Ｓ１乃至Ｓ３と対向している。

対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する絶縁基板２０を用いて形成されている。対向基板ＣＴは、絶縁基板２０のアレイ基板ＡＲと対向する側に、遮光層ＳＨ、カラーフィルタＣＦ１及びＣＦ２、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。遮光層ＳＨは、ソース配線Ｓ１乃至Ｓ３と対向する位置に形成されている。なお、図示しないが、遮光層ＳＨは、ゲート配線やスイッチング素子と対向する位置にも形成されている。カラーフィルタＣＦ１は、画素電極ＰＥ１と対向する位置に形成されている。カラーフィルタＣＦ２は、画素電極ＰＥ２と対向する位置に形成されている。カラーフィルタＣＦ１及びＣＦ２のそれぞれの端部は、遮光層ＳＨと重なっている。第１方向Ｘに並んだカラーフィルタＣＦ１及びＣＦ２は、互いに異なる色に着色された樹脂材料によって形成されている。例えば、カラーフィルタＣＦ１及びＣＦ２の各々は、赤色、緑色、青色、白色のいずれかの色のカラーフィルタである。オーバーコート層ＯＣは、カラーフィルタＣＦ１及びＣＦ２を覆っている。このようなオーバーコート層ＯＣは、透明な樹脂材料によって形成されている。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。なお、図示した例では、カラーフィルタは、対向基板ＣＴに形成されたが、アレイ基板ＡＲに形成されていても良い。

図示したように、横電界を利用する表示モードの表示パネルＰＮＬでは、画素電極ＰＥ及び共通電極ＣＥの双方がアレイ基板ＡＲに備えられている。なお、表示パネルＰＮＬは、縦電界あるいは斜め電界を利用する表示モードに対応した構成であっても良く、これらの表示モードでは、画素電極ＰＥがアレイ基板ＡＲに備えられる一方で、共通電極ＣＥが対向基板ＣＴに備えられる。

上述したようなアレイ基板ＡＲ及び対向基板ＣＴにおいて、配向膜ＡＬ１及びＡＬ２は、互いに対向して配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、アレイ基板ＡＲの配向膜ＡＬ１と対向基板ＣＴの配向膜ＡＬ２との間に封入された液晶分子ＬＭを含む液晶組成物によって構成されている。

第１偏光板ＰＬ１を含む光学素子ＯＤ１は、アレイ基板ＡＲの外面すなわち絶縁基板１０の外面１０Ｂに配置されている。第２偏光板ＰＬ２を含む光学素子ＯＤ２は、対向基板ＣＴの外面すなわち絶縁基板２０の外面２０Ｂに配置されている。第１偏光板ＰＬ１の第１透過軸Ｔ１と第２偏光板ＰＬ２の第２透過軸Ｔ２とは、Ｘ−Ｙ平面において、例えば、互いに直交するクロスニコルの位置関係にある。図３に示した例では、第１透過軸Ｔ１は第２方向Ｙと平行であり、第２透過軸Ｔ２は第１方向Ｘと平行である。但し、第１透過軸Ｔ１が第１方向Ｘと平行であって、第２透過軸Ｔ２が第２方向Ｙと平行であっても良い。つまり、第１透過軸Ｔ１は、ソース配線の延出方向と平行である、または、ソース配線の延出方向と直交する。

配向膜ＡＬ１及びＡＬ２は、図３に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理されている。配向処理としては、ラビング処理や光配向処理等が挙げられる。液晶層ＬＱとして、例えば、誘電率異方性が正のポジ型が適用される場合、配向膜ＡＬ１の配向方向Ｒ１、及び、配向膜ＡＬ２の配向方向Ｒ２は、いずれも第２方向Ｙに平行である。但し、配向方向Ｒ１及びＲ２は図示したように互いに逆向きであっても良いし、配向方向Ｒ１及びＲ２が同じ向きであっても良い。なお、液晶層ＬＱとして、例えば、誘電率異方性が負のネガ型が適用される場合、配向方向Ｒ１及びＲ２は、いずれも第１方向Ｘに平行である。

以下に、上記構成の表示装置ＤＳＰにおける動作について簡単に説明する。
液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（オフ状態）では、液晶層ＬＱに含まれる液晶分子ＬＭは、配向膜ＡＬ１及びＡＬ２の配向規制力によって、図３に実線で示したように、Ｘ−Ｙ平面内において第２方向Ｙに沿って初期配向する（液晶分子ＬＭが初期配向する方向を初期配向方向と称する）。

バックライトユニットＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、表示パネルＰＮＬに入射する。表示パネルＰＮＬに入射した光は、第１偏光板ＰＬ１の第１透過軸Ｔ１と平行な直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の表示パネルＰＮＬを通過した際にほとんど変化しない。このため、表示パネルＰＮＬを透過した直線偏光のほとんどは、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。このとき、表示パネルＰＮＬに入射した直線偏光のうち、ゲート配線に到達した直線偏光は、その振動面がゲート配線の延出方向と直交するため、振動面を維持した状態でゲート配線によって反射される。また、ソース配線に到達した直線偏光は、その振動面がソース配線の延出方向と平行であるため、振動面を維持した状態でソース配線によって反射される。つまり、オフ状態においては、ゲート配線及びソース配線によって反射された直線偏光は、その振動面を一定に維持できるため、第２偏光板ＰＬ２によって吸収される。したがって、ゲート配線及びソース配線の周辺における光漏れを抑制することができる。

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態（オン状態）では、液晶分子ＬＭは、図３に破線で示したように、Ｘ−Ｙ平面内において、電界の作用によって初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子ＬＭは、その長軸がＸ−Ｙ平面内において電界と略平行な方向を向くように配向する。図３に示した例では、スリットＳＬの第１部分ＳＬ１のエッジに沿った領域では、液晶分子ＬＭは初期配向方向に対して反時計回りに回転し、また、スリットＳＬの第２部分ＳＬ２のエッジに沿った領域では、液晶分子ＬＭは初期方向に対して時計回りに回転する。つまり、オン状態では、一画素内において、液晶分子ＬＭの配向方向は、スリットＳＬの屈曲部と重なる位置を境界として２つの方向に分かれ、それぞれの配向方向でドメインを形成する。このようなドメインは、スリットＳＬのエッジに沿って伝播する。

バックライト光のうち、第１透過軸Ｔ１と平行な直線偏光は、表示パネルＰＮＬに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。このとき、ドメインに相当する領域は、バックライト光が透過する透過領域となる。本実施形態では、スリットＳＬは、画素電極ＰＥと対向する位置から外側に向かって延出しているため、ドメインは、画素電極ＰＥと対向する位置のみならず、その外側にも拡大され、実質的に表示に寄与する開口部を拡張することができる。

上記の本実施形態によれば、ゲート配線の延出方向、及び、ソース配線の延出方向に対して平行または直交する直線偏光を用いて一画素をマルチドメイン化することが可能となる。このため、広視野角化が可能となる。
また、このような構成において、表示パネルに入射した直線偏光がゲート配線及びソース配線で反射されたとしても、その振動面が維持されるため、これらの配線の周辺における不所望な光漏れを抑制することが可能となる。このため、オフ状態あるいは黒表示の状態において、コントラスト比の低下を抑制することが可能となる。一方で、このような配線と対向する遮光層ＳＨについては、配線周辺での光漏れ対策のために遮光層ＳＨの幅を拡張する必要がなく、開口部の面積の低減、あるいは、オン状態での透過率の低減を抑制することが可能となる。
さらに、スリットのエッジに沿って伝播するドメインは、画素電極ＰＥと対向する領域のみならず、その外側にも拡大されるため、開口部を拡大することが可能となる。
また、各画素のみならず画素間に亘って延在する共通電極が画素電極よりも液晶層側に位置するため、隣接する画素電極間で大きな電位差が発生した場合であっても、画素電極間の電位差に起因した不所望な電界の液晶層への漏洩を抑制することができる。加えて、共通電極はゲート配線及びソース配線よりも液晶層側に位置するため、ゲート配線及びソース配線から不所望な電界の液晶層への漏洩を抑制することができる。したがって、液晶分子の配向乱れに伴う表示不良の発生を抑制することが可能となる。
したがって、表示品位を改善することが可能となる。

次に、本実施形態の他の構成例について説明する。

図６は、図１に示した画素ＰＸの他の構成例を示す図である。図示した構成例は、図３に示した構成例と比較して、スリットＳＬが画素電極ＰＥと対向する位置で直線状に延出した点で相違している。なお、その他の構成については、図３に示した構成例と同一であるので、詳細な説明を省略する。

画素電極ＰＥ１乃至ＰＥ３は、ゲート配線Ｇ１及びＧ２の間において、第１方向Ｘに並んでいる。画素電極ＰＥ４乃至ＰＥ６は、ゲート配線Ｇ２及びＧ３の間において、第１方向Ｘに並んでいる。なお、一例では、第２方向Ｙに並ぶそれぞれの画素電極は同一色のカラーフィルタと対向しており、例えば、画素電極ＰＥ１及びＰＥ４は赤色カラーフィルタと対向し、画素電極ＰＥ２及びＰＥ５は緑色カラーフィルタと対向し、画素電極ＰＥ３及びＰＥ６は青色カラーフィルタと対向する。

共通電極ＣＥは、ゲート配線Ｇ１乃至Ｇ３、及び、ソース配線Ｓ１乃至Ｓ４の上層に延在している。また、共通電極ＣＥは、画素電極ＰＥ１乃至ＰＥ６と対向している。このような共通電極ＣＥは、第１方向Ｘ及び第２方向Ｙとは異なる方向に延出したスリットＳＬを有している。

図示した例では、スリットＳＬは、Ｖ字状に形成され、第２方向Ｙに隣り合う２つの画素電極と対向している。すなわち、スリットＳＬにおいて、第１延出方向Ｄ１に沿って延出した第１部分ＳＬ１は、ゲート配線Ｇ１及びＧ２の間で直線状に延出しており、また、第２延出方向Ｄ２に沿って延出した第２部分ＳＬ２は、ゲート配線Ｇ２及びＧ３の間で直線状に延出している。第１部分ＳＬ１の各々は、画素電極ＰＥ１乃至ＰＥ３と対向している。また、第２部分ＳＬ２の各々は、画素電極ＰＥ４乃至ＰＥ６と対向している。これらの第１部分ＳＬ１及び第２部分ＳＬ２は、ゲート配線Ｇ２と対向する位置において、互いの端部で繋がり、屈曲部を形成している。

複数のスリットＳＬは、それぞれの屈曲部がゲート配線Ｇ２と対向する位置で第１方向Ｘに並び、第１方向Ｘに沿って等ピッチで配列されている。各スリットＳＬは、いずれも同一形状に形成されている。図示した例では、第１方向Ｘに並んだ３個のスリットＳＬＡ、ＳＬＢ、ＳＬＣに着目すると、スリットＳＬＢの第１部分ＳＬ２１はそのほぼ全体が画素電極ＰＥ２と対向し、スリットＳＬＢの第２部分ＳＬ２２はそのほぼ全体が画素電極ＰＥ５と対向している。スリットＳＬＡの第１部分ＳＬ１１は、画素電極ＰＥ２と対向する位置からソース配線Ｓ２を跨いで形成され、その一部が画素電極ＰＥ１と対向している。スリットＳＬＡの第２部分ＳＬ１２は、画素電極ＰＥ５と対向する位置からソース配線Ｓ２を跨いで形成され、その一部が画素電極ＰＥ４と対向している。スリットＳＬＣの第１部分ＳＬ３１は、画素電極ＰＥ３と対向する位置からソース配線Ｓ３を跨いで形成され、その一部が画素電極ＰＥ２と対向している。スリットＳＬＣの第２部分ＳＬ３２は、画素電極ＰＥ６と対向する位置からソース配線Ｓ３を跨いで形成され、その一部が画素電極ＰＥ５と対向している。

このような構成例においては、第２方向Ｙに並んだ２つの画素でマルチドメイン化することが可能となる。また、一画素において、異なるドメインが拮抗する領域することに起因した暗線の発生を抑制することが可能となる。
したがって、このような構成例においても、上記の構成例と同様の効果が得られる。

図７は、図１に示した画素ＰＸの他の構成例を示す図である。図示した構成例は、図６に示した構成例と比較して、スリットＳＬが連続的な直線状に延出した点で相違している。なお、その他の構成については、図６に示した構成例と同一であるので、詳細な説明を省略する。

共通電極ＣＥは、第１方向Ｘ及び第２方向Ｙとは異なる第１延出方向Ｄ１に延出したスリットＳＬを有している。複数のスリットＳＬは、第１方向Ｘに沿って等ピッチで配列されている。各スリットＳＬは、いずれも同一形状に形成されている。図示した例では、第１方向Ｘに並んだ３個のスリットＳＬＡ、ＳＬＢ、ＳＬＣに着目すると、スリットＳＬＡは、画素電極ＰＥ２と対向する位置からソース配線Ｓ２を跨ぎ、画素電極ＰＥ１と対向し、さらに、ゲート配線Ｇ２を跨ぎ、画素電極ＰＥ４と対向している。スリットＳＬＢは、画素電極ＰＥ２と対向する位置からゲート配線Ｇ２を跨ぎ、画素電極ＰＥ４及びＰＥ５と対向している。スリットＳＬＣは、画素電極ＰＥ３と対向する位置からソース配線Ｓ３を跨ぎ、画素電極ＰＥ２と対向し、さらに、ゲート配線Ｇ２を跨ぎ、画素電極ＰＥ４と対向している。

このような構成例においては、一画素において、異なるドメインが拮抗する領域することに起因した暗線の発生を抑制することが可能となる。したがって、このような構成例においても、上記の構成例と同様の効果が得られる。

図８は、図１に示した画素ＰＸの他の構成例を示す図である。図示した構成例は、図３に示した構成例と比較して、スリットＳＬがソース配線と対向する位置で途切れた点で相違している。なお、その他の構成については、図３に示した構成例と同一であるので、詳細な説明を省略する。

共通電極ＣＥは、第１方向Ｘ及び第２方向Ｙとは異なる方向に延出したスリットＳＬを有している。図示した例では、スリットＳＬは、Ｖ字状に形成され、第１延出方向Ｄ１に沿って延出した第１部分ＳＬ１、及び、第２延出方向Ｄ２に沿って延出した第２部分ＳＬ２を有している。複数のスリットＳＬは、第１方向Ｘに沿って等ピッチで配列されている。図示した例では、第１方向Ｘに並んだ３個のスリットＳＬＡ、ＳＬＢ、ＳＬＣに着目すると、スリットＳＬＢは、そのほぼ全体が画素電極ＰＥ２と対向している。スリットＳＬＡは、ソース配線Ｓ２と対向する位置で途切れ、その一部が画素電極ＰＥ１及びＰＥ２とそれぞれ対向している。スリットＳＬＣは、ソース配線Ｓ３と対向する位置で途切れ、その一部が画素電極ＰＥ２及びＰＥ３とそれぞれ対向している。

このような構成例においても、上記の構成例と同様の効果が得られる。加えて、ソース配線のほぼ全体が共通電極ＣＥによってカバーされるため、ソース配線からの不所望な電界の液晶層への漏洩をさらに抑制することが可能となる。

以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

上記の実施形態では、ゲート配線が第１配線に相当し、ソース配線が第２配線に相当する場合について説明したが、ゲート配線が第２配線に相当し、ソース配線が第１配線に相当していても良い。また、上記の実施形態では、画素電極が第１電極に相当し、共通電極が第２電極に相当する場合について説明したが、画素電極が第２電極に相当し、共通電極が第１電極に相当しても良く、この場合には共通電極が絶縁膜１４と絶縁膜１５との間に配置され、画素電極が絶縁膜１５と配向膜ＡＬ１との間に配置され、しかも、画素電極には共通電極と対向するスリットが形成される。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル Ｇ…ゲート配線 Ｓ…ソース配線 ＳＷ…スイッチング素子 ＰＥ…画素電極 ＣＥ…共通電極 ＳＬ…スリット
ＰＬ１…第１偏光板 Ｔ１…第１透過軸 ＰＬ２…第２偏光板 Ｔ２…第２透過軸

Claims (6)

1. 第１方向に延出した第１配線と、第１方向に直交する第２方向に延出した第２配線と、前記第１配線及び前記第２配線と電気的に接続されたスイッチング素子と、前記スイッチング素子の上に配置された第１層間絶縁膜と、前記第１層間絶縁膜の上に配置された第１電極と、前記第１電極の上に配置された第２層間絶縁膜と、前記第２層間絶縁膜の上に配置され前記第１電極と対向する第２電極であって第１方向及び第２方向とは異なる方向に延出したスリットを有する第２電極と、を備えた第１基板と、
   前記第１基板と対向する第２基板と、
   前記第１基板と前記第２基板との間に保持され、第２方向に初期配向する液晶分子を含む液晶層と、
   前記第１基板の前記第２基板と対向する側とは反対側に配置され、第１方向または第２方向に平行な第１透過軸を有する第１偏光板と、
   前記第２基板の前記第１基板と対向する側とは反対側に配置され、前記第１透過軸と直交する第２透過軸を有する第２偏光板と、
   を備えた液晶表示装置。
2. 前記第１電極は、前記スイッチング素子と電気的に接続され、
   前記第２電極は、前記第１電極と対向する位置から前記第１配線及び前記第２配線のそれぞれの上に延在した、請求項１に記載の液晶表示装置。
3. 前記スリットは、前記第１電極と対向する位置で屈曲した、請求項２に記載の液晶表示装置。
4. 前記スリットは、前記第１電極と対向する位置で直線状に延出した、請求項２に記載の液晶表示装置。
5. 前記スリットは、前記第１電極と対向する位置から前記第２配線を跨いで形成された、請求項３または４に記載の液晶表示装置。
6. 前記スリットは、前記第２配線と対向する位置で途切れた、請求項３または４に記載の液晶表示装置。

Images