JP2016219705A - Wiring board and manufacturing method thereof - Google Patents

Wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP2016219705A
JP2016219705A JP2015105663A JP2015105663A JP2016219705A JP 2016219705 A JP2016219705 A JP 2016219705A JP 2015105663 A JP2015105663 A JP 2015105663A JP 2015105663 A JP2015105663 A JP 2015105663A JP 2016219705 A JP2016219705 A JP 2016219705A
Authority
JP
Japan
Prior art keywords
insulating resin
layer
resin layer
semiconductor element
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015105663A
Other languages
Japanese (ja)
Inventor
鹿取 直広
Naohiro Katori
直広 鹿取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015105663A priority Critical patent/JP2016219705A/en
Publication of JP2016219705A publication Critical patent/JP2016219705A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board in which a semiconductor element connection pad of the top layer is less likely to be peeled, and which has a high electric insulation reliability between the semiconductor element connection pads, and an excellent electric connection between the semiconductor element connection pad and an electrode terminal of a semiconductor element.SOLUTION: A wiring board 10 comprises: an insulation base 1 formed so as to laminate a plurality of insulation resin layers 1a to 1d; a semiconductor element connection pad 4 which is embedded so that an upper surface is exposed to the insulation resin layer 1a, and is connected to an electrode terminal T of a semiconductor device S; an external connection pad 5 which is deposed in a lower surface of the insulation base 1, and electrically connected to the semiconductor element connection pad 4 through a wiring conductor 2 provided in an inner part of the insulation base 1. The semiconductor element connection pad 4 includes a base part 4a of which an upper surface external peripheral part is concavely exposed from the upper surface of the insulation resin layer 1a of the top surface, and a projection part 4b projecting from the upper surface of the insulation resin layer 1a to an upper surface central part of the base part 4a.SELECTED DRAWING: Figure 1

Description

本発明は、半導体素子を搭載するために用いられる配線基板およびその製造方法に関するものである。   The present invention relates to a wiring board used for mounting a semiconductor element and a manufacturing method thereof.

図4に、半導体素子Sを搭載するための従来の配線基板20の例を示す。従来の配線基板20は、絶縁基体11と配線導体12とを備えている。絶縁基体11は、複数の絶縁樹脂層11a〜11dが上下に積層されて成る。各絶縁樹脂層11a〜11bには、ビアホール13が形成されている。配線導体12は、絶縁樹脂層11a〜11dの表面およびビアホール13内に形成されている。これにより、上下の配線導体12同士がビアホール13を介して電気的に接続されている。絶縁基体11の上面には、多数の半導体素子接続パッド14が形成されている。絶縁基体11の下面には、多数の外部接続パッド15が形成されている。半導体素子接続パッド14と外部接続パッド15とは、配線導体12を介して互いに電気的に接続されている。配線導体12、半導体素子接続パッド14および外部接続パッド15は、めっき導体層により形成されている。半導体素子接続パッド14には、半導体素子Sの電極端子Tが接続される。外部接続パッド15は、外部電気回路基板の配線導体に接続される。   FIG. 4 shows an example of a conventional wiring board 20 on which the semiconductor element S is mounted. A conventional wiring board 20 includes an insulating base 11 and a wiring conductor 12. The insulating base 11 is formed by laminating a plurality of insulating resin layers 11a to 11d. A via hole 13 is formed in each of the insulating resin layers 11a to 11b. The wiring conductor 12 is formed in the surface of the insulating resin layers 11 a to 11 d and the via hole 13. Thereby, the upper and lower wiring conductors 12 are electrically connected via the via hole 13. A large number of semiconductor element connection pads 14 are formed on the upper surface of the insulating substrate 11. A large number of external connection pads 15 are formed on the lower surface of the insulating substrate 11. The semiconductor element connection pad 14 and the external connection pad 15 are electrically connected to each other through the wiring conductor 12. The wiring conductor 12, the semiconductor element connection pad 14, and the external connection pad 15 are formed of a plated conductor layer. The electrode terminal T of the semiconductor element S is connected to the semiconductor element connection pad 14. The external connection pad 15 is connected to the wiring conductor of the external electric circuit board.

この配線基板20は、以下のようにして製造される。先ず、図5(a)に示すように、平坦な支持基板31上に金属箔32を支持させる。支持基板31と金属箔32とは、間に介在層33を挟んで積層されている。支持基板31と介在層33の間は、互いに固着している。金属箔32と介在層33との間は、図示しない粘着層を介して互いに剥離可能に密着している。支持基板31と金属箔32との間は固着している。支持基板31は、ガラスクロス入りの熱硬化性樹脂から成る。金属箔32は、銅箔から成る。介在層33は、銅箔や樹脂フィルムから成る。   The wiring board 20 is manufactured as follows. First, as shown in FIG. 5A, a metal foil 32 is supported on a flat support substrate 31. The support substrate 31 and the metal foil 32 are laminated with an intervening layer 33 interposed therebetween. The support substrate 31 and the intervening layer 33 are fixed to each other. The metal foil 32 and the intervening layer 33 are in close contact with each other through an adhesive layer (not shown) so as to be peeled off. The support substrate 31 and the metal foil 32 are fixed. The support substrate 31 is made of a thermosetting resin containing glass cloth. The metal foil 32 is made of copper foil. The intervening layer 33 is made of a copper foil or a resin film.

次に、図5(b)に示すように、金属箔32上にめっき導体層14aを形成する。めっき導体層14aは、半導体素子接続パッド14となるものである。めっき導体層14aは、電解銅めっきから成る。   Next, as shown in FIG. 5B, the plated conductor layer 14 a is formed on the metal foil 32. The plated conductor layer 14 a is to be the semiconductor element connection pad 14. The plated conductor layer 14a is made of electrolytic copper plating.

次に、図5(c)に示すように、金属箔32上およびめっき導体層14a上に、第1の絶縁樹脂層11aと配線導体12とを形成する。絶縁樹脂層11aには、めっき導体層14aに接続するためのビアホール13が形成されている。このビアホール13を介してめっき導体層14aと配線導体12とが互いに電気的に接続される。   Next, as shown in FIG. 5C, the first insulating resin layer 11a and the wiring conductor 12 are formed on the metal foil 32 and the plated conductor layer 14a. A via hole 13 for connecting to the plated conductor layer 14a is formed in the insulating resin layer 11a. The plated conductor layer 14 a and the wiring conductor 12 are electrically connected to each other through the via hole 13.

次に、図5(d)に示すように、絶縁樹脂層11aおよびその上の配線導体12上に、次層の絶縁樹脂層11bおよび配線導体12の形成と、さらに次層の絶縁樹脂層11cおよび配線導体12の形成を行う。絶縁樹脂層11b、11cにも、それぞれビアホール13が形成されている。このビアホール13を介して上下の配線導体12同士が電気的に接続されている。   Next, as shown in FIG. 5D, the next insulating resin layer 11b and the wiring conductor 12 are formed on the insulating resin layer 11a and the wiring conductor 12 thereon, and the next insulating resin layer 11c is further formed. Then, the wiring conductor 12 is formed. Via holes 13 are also formed in the insulating resin layers 11b and 11c. The upper and lower wiring conductors 12 are electrically connected to each other through the via hole 13.

次に、図5(e)に示すように、最後の絶縁樹脂層11dを積層するとともに、絶縁樹脂層11d上に外部接続パッド15を形成する。外部接続パッド15は、配線導体12の一部から成る。絶縁樹脂層11dにも、ビアホール13が形成されている。このビアホール13を介して外部接続パッド15がその下の配線導体12に電気的に接続される。これにより外部接続パッド15が配線導体12を介してめっき導体層14aに電気的に接続される。   Next, as shown in FIG. 5E, the final insulating resin layer 11d is laminated, and the external connection pads 15 are formed on the insulating resin layer 11d. The external connection pad 15 is composed of a part of the wiring conductor 12. A via hole 13 is also formed in the insulating resin layer 11d. The external connection pad 15 is electrically connected to the underlying wiring conductor 12 through the via hole 13. As a result, the external connection pad 15 is electrically connected to the plating conductor layer 14 a via the wiring conductor 12.

次に、図6(f)に示すように、金属箔32と支持基板31とが固着された領域に対応する部分を切り落とす。これにより、金属箔32と介在層33とが剥離可能に密着された領域に対応する部分のみが残る。   Next, as shown in FIG. 6F, a portion corresponding to the region where the metal foil 32 and the support substrate 31 are fixed is cut off. Thereby, only the part corresponding to the area | region where metal foil 32 and interposition layer 33 were stuck so that peeling was possible remains.

次に、図6(g)に示すように、金属箔32と介在層33との間を剥離して金属箔32と支持基板31とを分離する。これにより、金属箔32が外部に露出する。   Next, as shown in FIG. 6G, the metal foil 32 and the support substrate 31 are separated by peeling the metal foil 32 and the intervening layer 33. Thereby, the metal foil 32 is exposed to the outside.

最後に、図6(h)に示すように、露出した金属箔32をエッチング除去する。これにより絶縁樹脂層11aに埋設されためっき導体層14aが外部に露出する。露出しためっき導体層14aは、半導体素子接続パッド14となる。このとき、めっき導体層14aも、2〜3μm程度エッチングされる。そのため、半導体素子接続パッド14の露出面は、絶縁樹脂層11aの表面から2〜3μm程度凹んだものとなる。   Finally, as shown in FIG. 6H, the exposed metal foil 32 is removed by etching. Thereby, the plating conductor layer 14a embedded in the insulating resin layer 11a is exposed to the outside. The exposed plated conductor layer 14 a becomes the semiconductor element connection pad 14. At this time, the plating conductor layer 14a is also etched by about 2 to 3 μm. Therefore, the exposed surface of the semiconductor element connection pad 14 is recessed by about 2 to 3 μm from the surface of the insulating resin layer 11a.

しかしながら、従来の配線基板20では、上述したように、半導体素子接続パッド14が絶縁樹脂層11aの表面から2〜3μm程度凹んだものとなる。そのため、半導体素子接続パッド14と半導体素子Sの電極端子Tとの間に電気的な接続不良が発生しやすくなる。これは、絶縁樹脂層11aの表面から凹んで位置する半導体素子接続パッド14と、半導体素子Sの電極端子Tとの良好な接触が凹みにより阻害されることに起因する。   However, in the conventional wiring board 20, as described above, the semiconductor element connection pad 14 is recessed by about 2 to 3 μm from the surface of the insulating resin layer 11a. Therefore, an electrical connection failure is likely to occur between the semiconductor element connection pad 14 and the electrode terminal T of the semiconductor element S. This is because good contact between the semiconductor element connection pad 14 recessed from the surface of the insulating resin layer 11a and the electrode terminal T of the semiconductor element S is hindered by the recess.

なお、半導体素子接続パッドを絶縁樹脂層に埋設せずに、絶縁樹脂層の表面に単に突設した配線基板もあるが、この場合、特に半導体素子接続パッドが小さい場合、半導体素子接続パッドが絶縁樹脂層から剥離しやすくなる。また、隣接する半導体素子接続パッド同士の距離が小さい場合に電気的な絶縁信頼性が低いものとなる。   In addition, there is a wiring board in which the semiconductor element connection pads are not embedded in the insulating resin layer, but are simply projected on the surface of the insulating resin layer. In this case, the semiconductor element connection pads are insulated particularly when the semiconductor element connection pads are small. It becomes easy to peel from the resin layer. Moreover, when the distance between adjacent semiconductor element connection pads is small, the electrical insulation reliability is low.

特開2007−300147号公報JP 2007-300167 A

本発明が解決しようとする課題は、半導体素子接続パッドが最上層の絶縁樹脂層から剥離しにくいとともに隣接する半導体素子接続パッド間の電気的な絶縁信頼性が高く、且つ半導体素子接続パッドと半導体素子の電極端子との間の電気的な接続が良好な配線基板およびその製造方法を提供することにある。   The problem to be solved by the present invention is that the semiconductor element connection pad is difficult to peel off from the uppermost insulating resin layer, and the electrical insulation reliability between adjacent semiconductor element connection pads is high, and the semiconductor element connection pad and the semiconductor An object of the present invention is to provide a wiring board having good electrical connection with electrode terminals of an element and a method for manufacturing the same.

本発明の配線基板は、複数の絶縁樹脂層が上下に積層されて成る絶縁基体と、最上層の前記絶縁樹脂層に上面が露出するように埋設されており、半導体素子の電極端子と接続される半導体素子接続パッドと、前記絶縁基体の下面に被着されており、前記絶縁基体の内部に設けた配線導体を介して前記半導体素子接続パッドに電気的に接続されている外部接続パッドと、を具備して成る配線基板において、前記半導体素子接続パッドは、上面外周部が最上層の前記絶縁樹脂層の上面から凹んで露出する基部を有しているとともに、該基部の上面中央部に最上層の前記絶縁樹脂層の上面から突出する突起部を有していることを特徴とするものである。   The wiring board of the present invention is embedded with an insulating base formed by laminating a plurality of insulating resin layers on the top and bottom, and the uppermost insulating resin layer so that the upper surface is exposed, and is connected to an electrode terminal of a semiconductor element. A semiconductor element connection pad, and an external connection pad that is attached to the lower surface of the insulating base and is electrically connected to the semiconductor element connection pad via a wiring conductor provided inside the insulating base; The semiconductor element connection pad has a base part whose upper surface outer peripheral part is recessed and exposed from the upper surface of the uppermost insulating resin layer, and is located at the uppermost center part of the base part. It has a projection part which protrudes from the upper surface of the insulating resin layer of the upper layer.

本発明の配線基板の製造方法は、平坦な支持基板上に金属箔を分離可能に支持する工程と、前記金属箔上に半導体素子接続パッドの基部となる多数のパターンを有するめっき導体層を形成する工程と、前記金属箔上および前記めっき導体層上に最上層の絶縁樹脂層となる第1の絶縁樹脂層を積層するとともに、該第1の絶縁樹脂層上に、前記めっき導体層に電気的に接続された配線導体を形成する工程と、前記第1の絶縁樹脂層上および前記配線導体上に次層の絶縁樹脂層を積層するとともに、該次層の絶縁樹脂層上に、前記配線導体に電気的に接続された次層の配線導体を形成する工程と、前記次層の絶縁樹脂層上および次層の配線導体上に、さらに次層の絶縁樹脂層の積層および次層の配線導体の形成を必要に応じて複数回繰り返す工程と、最後に積層された前記絶縁樹脂層上に、前記めっき導体に前記配線導体を介して電気的に接続された外部接続パッドを形成する工程と、前記金属箔と前記支持基板とを分離して前記金属箔を露出させる工程と、該金属箔および前記めっき導体層を部分的にエッチングし、前記めっき導体層の各パターンから成る基部の表面中央部に前記第1の絶縁樹脂層の表面から突出する突起部として前記金属箔の一部を残すとともに、前記基部の表面外周部を前記第1の絶縁樹脂層の表面から凹ます工程と、を行うことを特徴とするものである。   The method for manufacturing a wiring board according to the present invention includes a step of supporting a metal foil on a flat support substrate in a separable manner, and forming a plating conductor layer having a large number of patterns serving as a base of a semiconductor element connection pad on the metal foil. And laminating a first insulating resin layer which is an uppermost insulating resin layer on the metal foil and the plated conductor layer, and electrically connecting the plated conductor layer to the first insulated resin layer. Forming a wiring conductor connected to each other, and laminating an insulating resin layer of the next layer on the first insulating resin layer and the wiring conductor, and forming the wiring on the insulating resin layer of the next layer A step of forming a wiring conductor of the next layer electrically connected to the conductor, and further lamination of the insulating resin layer of the next layer and wiring of the next layer on the insulating resin layer of the next layer and the wiring conductor of the next layer The process of repeating conductor formation multiple times as necessary A step of forming an external connection pad electrically connected to the plating conductor via the wiring conductor on the insulating resin layer laminated last, and separating the metal foil and the support substrate. The step of exposing the metal foil, the metal foil and the plated conductor layer are partially etched, and protrude from the surface of the first insulating resin layer to the center of the surface of the base formed of each pattern of the plated conductor layer And a step of leaving a part of the metal foil as a protruding portion and denting the outer peripheral portion of the surface of the base from the surface of the first insulating resin layer.

本発明の配線基板によれば、半導体素子接続パッドは、その基部が最上層の絶縁樹脂層に埋設されていることから、最上層の絶縁樹脂層から剥離しにくい。また、半導体素子接続パッドの基部の露出する上面外周部が最上層の前記絶縁樹脂層の上面から凹んで位置することから、隣接する半導体素子接続パッド同士の距離が小さい場合であっても、これらの半導体素子接続パッド間の電気的な絶縁信頼性が優れたものとなる。さらに、半導体素子接続パッドの基部の上面中央部に、最上層の前記絶縁樹脂層の上面から突出する突起部を有していることから、半導体素子接続パッドと半導体素子の電極端子との電気的な接続を良好なものとすることができる。   According to the wiring board of the present invention, since the base portion of the semiconductor element connection pad is embedded in the uppermost insulating resin layer, it is difficult to peel off from the uppermost insulating resin layer. Further, since the exposed outer peripheral portion of the base portion of the semiconductor element connection pad is recessed from the upper surface of the uppermost insulating resin layer, even if the distance between adjacent semiconductor element connection pads is small, these Thus, the electrical insulation reliability between the semiconductor element connection pads is excellent. In addition, since a protrusion projecting from the upper surface of the uppermost insulating resin layer is provided at the center of the upper surface of the base portion of the semiconductor element connection pad, the electrical connection between the semiconductor element connection pad and the electrode terminal of the semiconductor element is achieved. Connection can be made good.

また、本発明の配線基板の製造方法によれば、金属箔と支持基板とを分離して金属箔を露出させた後、金属箔と半導体素子接続パッドの基部となる多数のパターンを有するめっき導体層とを部分的にエッチングし、めっき導体層の各パターンから成る基部の表面中央部に第1の絶縁樹脂層の表面から突出する突起部として金属箔の一部を残すとともに、基部の表面外周部を第1の絶縁樹脂層の表面から凹ますことから、第1の絶縁樹脂層から成る最上層の絶縁樹脂層に上面が露出するように埋設されており、上面外周部が最上層の絶縁樹脂層の上面から凹んで露出する基部を有しているとともに、基部の上面中央部に最上層の絶縁樹脂層の上面から突出する突起部を有する半導体素子接続パッドを備えた配線基板を製造することができる。それにより、半導体素子接続パッドが第1の絶縁樹脂層から剥離しにくいとともに、隣接する半導体素子接続パッド間の電気的絶縁信頼性に優れ、かつ半導体素子接続パッドと半導体素子の電極端子との電気的な接続を良好なものとすることが可能な配線基板を提供することができる。   Also, according to the method for manufacturing a wiring board of the present invention, after separating the metal foil and the support substrate to expose the metal foil, the plated conductor having a large number of patterns serving as the base of the metal foil and the semiconductor element connection pad The metal layer is partially etched to leave a part of the metal foil as a protrusion protruding from the surface of the first insulating resin layer at the center of the surface of the base composed of each pattern of the plated conductor layer, and the outer periphery of the surface of the base Since the portion is recessed from the surface of the first insulating resin layer, the upper surface is embedded in the uppermost insulating resin layer made of the first insulating resin layer, and the outer peripheral portion of the upper surface is the uppermost insulating layer. A wiring board having a base part that is recessed and exposed from the upper surface of the resin layer and having a protrusion protruding from the upper surface of the uppermost insulating resin layer at the center of the upper surface of the base part is manufactured. be able to. As a result, the semiconductor element connection pads are difficult to peel from the first insulating resin layer, are excellent in electrical insulation reliability between adjacent semiconductor element connection pads, and are electrically connected to the electrode terminals of the semiconductor element connection pads and the semiconductor elements. It is possible to provide a wiring board capable of improving the general connection.

図1は、本発明の配線基板の実施形態例を示す概略断面図である。FIG. 1 is a schematic sectional view showing an embodiment of a wiring board according to the present invention. 図2は、本発明の配線基板の製造方法の実施形態例を説明するための工程毎の概略断面図である。FIG. 2 is a schematic cross-sectional view for each process for explaining an embodiment of the method for manufacturing a wiring board of the present invention. 図3は、本発明の配線基板の製造方法の実施形態例を説明するための工程毎の概略断面図である。FIG. 3 is a schematic cross-sectional view for each step for explaining an embodiment of the method for manufacturing a wiring board of the present invention. 図4は、従来の配線基板を示す概略断面図である。FIG. 4 is a schematic cross-sectional view showing a conventional wiring board. 図5は、従来の配線基板の製造方法を説明するための工程毎の概略断面図である。FIG. 5 is a schematic cross-sectional view for each process for explaining a conventional method of manufacturing a wiring board. 図6は、従来の配線基板の製造方法を説明するための工程毎の概略断面図である。FIG. 6 is a schematic cross-sectional view for each process for explaining a conventional method of manufacturing a wiring board.

次に、本発明の配線基板の実施形態例について、図1を基に説明する。図1に示すように、配線基板10は、絶縁基体1と配線導体2とを備えている。また、絶縁基体1の上面には、多数の半導体素子接続パッド4が形成されている。さらに、絶縁基体1の下面には、多数の外部接続パッド5が形成されている。   Next, an embodiment of the wiring board according to the present invention will be described with reference to FIG. As shown in FIG. 1, the wiring board 10 includes an insulating base 1 and a wiring conductor 2. A large number of semiconductor element connection pads 4 are formed on the upper surface of the insulating substrate 1. Further, a large number of external connection pads 5 are formed on the lower surface of the insulating substrate 1.

絶縁基体1は、複数の絶縁樹脂層1a〜1dが上下に積層されて成る。各絶縁樹脂層1a〜1dは、例えばガラスクロス基材に熱硬化性樹脂を含浸塗布させた電気絶縁材料から成る。熱硬化性樹脂としては、エポキシ樹脂やビスマレイミドトリアジン樹脂、ポリイミド樹脂等が用いられる。各絶縁樹脂層1a〜1dの厚みは、それぞれ50〜200μm程度である。各絶縁樹脂層1a〜1dには、それぞれにビアホール3が形成されている。ビアホール3の直径は、30〜100μm程度である。   The insulating base 1 is formed by laminating a plurality of insulating resin layers 1a to 1d. Each of the insulating resin layers 1a to 1d is made of, for example, an electrically insulating material obtained by impregnating and applying a thermosetting resin to a glass cloth base material. As the thermosetting resin, epoxy resin, bismaleimide triazine resin, polyimide resin or the like is used. The thickness of each insulating resin layer 1a-1d is about 50-200 micrometers, respectively. Via holes 3 are formed in the respective insulating resin layers 1a to 1d. The diameter of the via hole 3 is about 30 to 100 μm.

配線導体2は、各絶縁樹脂層1a〜1dの表面およびビアホール3内に被着形成されている。絶縁樹脂層1a〜1dを挟んで上下に位置する配線導体2同士は、ビアホール3を介して互いに電気的に接続されている。配線導体2は、主として銅めっき層から成る。配線導体2の厚みは、5〜20μm程度である。   The wiring conductor 2 is deposited on the surfaces of the insulating resin layers 1 a to 1 d and the via holes 3. The wiring conductors 2 positioned above and below the insulating resin layers 1 a to 1 d are electrically connected to each other through the via hole 3. The wiring conductor 2 is mainly composed of a copper plating layer. The thickness of the wiring conductor 2 is about 5 to 20 μm.

半導体素子接続パッド4は、多数個が格子状に配列されている。半導体素子接続パッド4には、半導体素子Sの電極端子Tが接続される。半導体素子接続パッド4は、基部4aと突起部4bとを備えている。   A large number of semiconductor element connection pads 4 are arranged in a lattice pattern. The electrode terminal T of the semiconductor element S is connected to the semiconductor element connection pad 4. The semiconductor element connection pad 4 includes a base portion 4a and a protruding portion 4b.

基部4aは、平面視で円形である。基部4aの直径は、30〜100μm程度である。基部4aは、絶縁樹脂層1aに埋設されている。埋設された深さは、5〜20μm程度である。基部4aの上面外周部は、絶縁樹脂層1aの上面から凹んでいる。凹む深さは、2〜3μm程度である。基部4aは、めっき導体層から成る。めっき導体層としては、電解銅めっき層が好適に用いられる。   The base 4a is circular in plan view. The diameter of the base 4a is about 30 to 100 μm. The base 4a is embedded in the insulating resin layer 1a. The buried depth is about 5 to 20 μm. The outer peripheral portion of the upper surface of the base portion 4a is recessed from the upper surface of the insulating resin layer 1a. The depth of the depression is about 2 to 3 μm. The base 4a is made of a plated conductor layer. As the plating conductor layer, an electrolytic copper plating layer is preferably used.

突起部4bは、基部4aの上面中央部に形成されている。突起部4bは、円形である。突起部4bの直径は、20〜80μm程度である。突起部4bは、絶縁樹脂層1aの上面から突出している。突出する高さは、3〜18μm程度である。突起部4bは、金属箔から成る。金属箔としては、銅箔が好適に用いられる。   The protrusion 4b is formed at the center of the upper surface of the base 4a. The protrusion 4b is circular. The diameter of the protrusion 4b is about 20 to 80 μm. The protrusion 4b protrudes from the upper surface of the insulating resin layer 1a. The protruding height is about 3 to 18 μm. The protrusion 4b is made of a metal foil. A copper foil is preferably used as the metal foil.

外部接続パッド5は、多数個が格子状に配列されている。外部接続パッド5は、外部の電気回路基板の配線導体に接続される。外部接続パッド5は、平面視で円形である。外部接続パッド5の直径は、200〜800μm程度である。外部接続パッド5は、最下層の絶縁樹脂層1dの下面に被着された配線導体2により形成されている。外部接続パッド5は、配線導体2を介して半導体素子接続パッド4に電気的に接続されている。   Many external connection pads 5 are arranged in a grid pattern. The external connection pad 5 is connected to a wiring conductor of an external electric circuit board. The external connection pad 5 is circular in plan view. The diameter of the external connection pad 5 is about 200 to 800 μm. The external connection pad 5 is formed by a wiring conductor 2 deposited on the lower surface of the lowermost insulating resin layer 1d. The external connection pad 5 is electrically connected to the semiconductor element connection pad 4 through the wiring conductor 2.

そして、半導体素子接続パッド4の突起部4b上面に半導体素子Sの電極端子Tを接続することにより、配線基板10に半導体素子Sが搭載される。このとき、半導体素子接続パッド4は、基部4aが絶縁樹脂層11aの上面側に埋設された状態であることから、絶縁樹脂層11aに強固に係止されて剥離しにくい。また、半導体素子接続パッド4の基部4aの上面外周部が絶縁樹脂層1aの上面から凹んで位置することから、隣接する半導体素子接続パッド4同士の距離が小さい場合であっても、これらの半導体素子接続パッド4間の電気的な絶縁信頼性が優れたものとなる。さらに、半導体素子Sの電極端子Tと接続される突起部4a上面が絶縁樹脂層1aの表面から突出していることから、半導体素子接続パッド4と半導体素子Sの電極端子Tとの電気的な接続を良好なものとすることができる。   Then, the semiconductor element S is mounted on the wiring substrate 10 by connecting the electrode terminal T of the semiconductor element S to the upper surface of the protrusion 4 b of the semiconductor element connection pad 4. At this time, since the base portion 4a is embedded in the upper surface side of the insulating resin layer 11a, the semiconductor element connection pad 4 is firmly locked to the insulating resin layer 11a and hardly peels off. Further, since the outer peripheral portion of the upper surface of the base portion 4a of the semiconductor element connection pad 4 is recessed from the upper surface of the insulating resin layer 1a, these semiconductors can be used even when the distance between the adjacent semiconductor element connection pads 4 is small. The electrical insulation reliability between the element connection pads 4 is excellent. Furthermore, since the upper surface of the protrusion 4a connected to the electrode terminal T of the semiconductor element S protrudes from the surface of the insulating resin layer 1a, the electrical connection between the semiconductor element connection pad 4 and the electrode terminal T of the semiconductor element S is achieved. Can be made good.

次に、本発明の配線基板の製造方法の実施形態例を、上述の配線基板10を製造する場合を例にとって図2および図3を基に説明する。   Next, an embodiment of the method for manufacturing a wiring board according to the present invention will be described with reference to FIGS. 2 and 3 by taking as an example the case of manufacturing the wiring board 10 described above.

先ず、図2(a)に示すように、平坦な支持基板21上に金属箔22を支持させる。支持基板21と金属箔22とは、間に介在層23を挟んで積層されている。支持基板21と介在層23の間は、互いに固着している。金属箔22と介在層23との間は、図示しない粘着層を介して互いに剥離可能に密着している。支持基板21と金属箔22との間は、互いに固着している。支持基板21は、ガラスクロス入りの熱硬化性樹脂から成る。支持基板21の厚みは、400〜800μm程度である。金属箔22は、銅箔から成る。金属箔22の厚みは、3〜18μm程度である。介在層23は、銅箔や樹脂フィルムから成る。介在層23の厚みは、3〜18μm程度である。なお、ここで示した厚みは、単なる例示であり、上述した厚みと異なる厚みであっても構わない。   First, as shown in FIG. 2A, a metal foil 22 is supported on a flat support substrate 21. The support substrate 21 and the metal foil 22 are laminated with an intervening layer 23 interposed therebetween. The support substrate 21 and the intervening layer 23 are fixed to each other. The metal foil 22 and the intervening layer 23 are in close contact with each other via an adhesive layer (not shown) so as to be peeled off. The support substrate 21 and the metal foil 22 are fixed to each other. The support substrate 21 is made of a thermosetting resin containing glass cloth. The thickness of the support substrate 21 is about 400 to 800 μm. The metal foil 22 is made of copper foil. The thickness of the metal foil 22 is about 3 to 18 μm. The intervening layer 23 is made of a copper foil or a resin film. The thickness of the intervening layer 23 is about 3 to 18 μm. The thickness shown here is merely an example, and may be a thickness different from the thickness described above.

次に、図2(b)に示すように、金属箔22上に半導体素子接続パッド4の基部4aとなる多数の円形パターンを有するめっき導体層24を所定のパターンに形成する。めっき導体層24は、半導体素子接続パッド4となるものである。めっき導体層24は、電解銅めっきから成る。めっき導体層24の厚みは、5〜20μm程度である。このようなめっき導体層24は、金属箔22上にめっき導体層24に対応する開口パターンを有するめっきマスクを形成した後、このめっきマスクの開口パターン内に露出する金属箔22上に電解銅めっき層を所望の厚みに析出させた後、めっきマスクを除去することによって形成される。   Next, as shown in FIG. 2B, a plated conductor layer 24 having a large number of circular patterns to be the base portions 4a of the semiconductor element connection pads 4 is formed on the metal foil 22 in a predetermined pattern. The plated conductor layer 24 becomes the semiconductor element connection pad 4. The plated conductor layer 24 is made of electrolytic copper plating. The thickness of the plating conductor layer 24 is about 5 to 20 μm. Such a plating conductor layer 24 is formed by forming a plating mask having an opening pattern corresponding to the plating conductor layer 24 on the metal foil 22 and then electrolytically plating the metal foil 22 exposed in the opening pattern of the plating mask. After depositing the layer to the desired thickness, it is formed by removing the plating mask.

次に、図2(c)に示すように、金属箔22上およびめっき導体層24上に、第1の絶縁樹脂層1aと配線導体2とを形成する。第1の絶縁樹脂層1aには、第1のめっき導体層4aに接続するためのビアホール3が形成されている。このビアホール3を介してめっき導体層24と配線導体2とが互いに電気的に接続される。第1の絶縁樹脂層1aは、ガラスクロス基材に未硬化の熱硬化性樹脂を含浸塗布して乾燥させたプリプレグを、めっき導体層24が形成された金属箔22上に載置するとともに加熱しながらプレスした後、熱硬化させることにより形成される。ビアホール3は、レーザー加工やブラスト加工等により形成される。配線導体2は、周知のセミアディティブ法により形成される。   Next, as shown in FIG. 2C, the first insulating resin layer 1 a and the wiring conductor 2 are formed on the metal foil 22 and the plated conductor layer 24. A via hole 3 for connecting to the first plated conductor layer 4a is formed in the first insulating resin layer 1a. The plated conductor layer 24 and the wiring conductor 2 are electrically connected to each other through the via hole 3. The first insulating resin layer 1a heats while placing a prepreg obtained by impregnating and drying an uncured thermosetting resin on a glass cloth substrate on the metal foil 22 on which the plated conductor layer 24 is formed. After pressing, it is formed by thermosetting. The via hole 3 is formed by laser processing, blast processing, or the like. The wiring conductor 2 is formed by a known semi-additive method.

次に、次に、図2(d)に示すように、第1の絶縁樹脂層1aおよびその上の配線導体2上に、次層の絶縁樹脂層1b積層および配線導体2の形成と、さらに次層の絶縁樹脂層1cおよび配線導体2の形成を行う。これらの絶縁樹脂層1b、1cにも、それぞれビアホール3が形成されている。このビアホール3を介して上下の配線導体2同士が電気的に接続されている。これらの絶縁樹脂層1b、1cおよびその上の配線導体2の形成は、上述の第1の絶縁樹脂層1aおよびその上の配線導体2と同様にして行う。   Next, as shown in FIG. 2D, on the first insulating resin layer 1a and the wiring conductor 2 thereon, the next insulating resin layer 1b is laminated and the wiring conductor 2 is further formed. The next insulating resin layer 1c and the wiring conductor 2 are formed. Via holes 3 are also formed in these insulating resin layers 1b and 1c. The upper and lower wiring conductors 2 are electrically connected to each other through the via hole 3. The insulating resin layers 1b and 1c and the wiring conductor 2 thereon are formed in the same manner as the first insulating resin layer 1a and the wiring conductor 2 thereon.

次に、図2(e)に示すように、最後の絶縁樹脂層1dを積層するとともに、絶縁樹脂層1d上に外部接続パッド5を含む配線導体2を形成する。絶縁樹脂層1dにも、ビアホール3が形成されている。このビアホール3を介して外部接続パッド5がその下の配線導体2に電気的に接続される。これにより外部接続パッド5が配線導体2を介して第1のめっき導体層4aに電気的に接続される。この絶縁樹脂層1dおよびその上の配線導体2の形成も上述した絶縁樹脂層1a〜1cおよびその上の配線導体2と同様にして行う。   Next, as shown in FIG. 2E, the final insulating resin layer 1d is laminated, and the wiring conductor 2 including the external connection pads 5 is formed on the insulating resin layer 1d. A via hole 3 is also formed in the insulating resin layer 1d. The external connection pad 5 is electrically connected to the underlying wiring conductor 2 through the via hole 3. As a result, the external connection pad 5 is electrically connected to the first plating conductor layer 4 a via the wiring conductor 2. The insulating resin layer 1d and the wiring conductor 2 thereon are formed in the same manner as the insulating resin layers 1a to 1c and the wiring conductor 2 thereon.

次に、図3(f)に示すように、金属箔22と支持基板21とが固着された領域に対応する部分を切断により切り落とす。これにより、金属箔22と介在層23とが剥離可能に密着された領域に対応する部分のみが残る。切断には、ダイサーやルーターを用いる。   Next, as shown in FIG. 3F, a portion corresponding to a region where the metal foil 22 and the support substrate 21 are fixed is cut off by cutting. Thereby, only the part corresponding to the area | region where metal foil 22 and the intervening layer 23 contact | adhered so that peeling was possible remains. A dicer or a router is used for cutting.

次に、図3(g)に示すように、金属箔22と介在層23との間を剥離して金属箔22と支持基板21とを分離する。これにより、金属箔22が外部に露出する。   Next, as illustrated in FIG. 3G, the metal foil 22 and the support substrate 21 are separated by separating the metal foil 22 and the intervening layer 23. Thereby, the metal foil 22 is exposed to the outside.

次に、図3(h)に示すように、金属箔22の表面にエッチングマスクMを形成する。エッチングマスクMは、半導体素子接続パッド4の基部4aとなるめっき導体層24の各パターンの中央部に対応する領域の金属箔23を覆うマスクパターンを有している。各マスクパターンは、円形である。各マスクパターンの直径は、めっき導体層24の各パターンよりも5〜50μm程度小さい。   Next, an etching mask M is formed on the surface of the metal foil 22 as shown in FIG. The etching mask M has a mask pattern that covers the metal foil 23 in a region corresponding to the central portion of each pattern of the plated conductor layer 24 to be the base portion 4a of the semiconductor element connection pad 4. Each mask pattern is circular. The diameter of each mask pattern is about 5 to 50 μm smaller than each pattern of the plated conductor layer 24.

次に、図3(i)に示すように、マスクMから露出する金属箔23およびめっき導体層24を部分的にエッチングし、めっき導体層24の各パターンから成る基部4aの表面中央部に絶縁樹脂層1aの表面から突出する突起部4bとして金属箔22の一部を残すとともに、基部4aの表面外周部を絶縁樹脂層1aの表面から凹ます。   Next, as shown in FIG. 3 (i), the metal foil 23 and the plating conductor layer 24 exposed from the mask M are partially etched to insulate the center portion of the surface of the base portion 4 a made up of each pattern of the plating conductor layer 24. While leaving a part of the metal foil 22 as the protrusion 4b protruding from the surface of the resin layer 1a, the outer peripheral portion of the surface of the base 4a is recessed from the surface of the insulating resin layer 1a.

最後に、図3(j)に示すように、エッチングマスクMを剥離除去する。これにより、最上層の絶縁樹脂層1aに埋設されているとともに上面外周部が最上層の前記絶縁樹脂層1aの上面から凹んで露出する基部4aを有し、この基部4aの上面中央部に最上層の絶縁樹脂層1aの上面から突出する突起部4bを有する半導体素子接続パッド4を備えた配線基板10が完成する。なお、図3(j)においては、上下が逆さまになった状態で配線基板10が完成した状態を示している。   Finally, as shown in FIG. 3J, the etching mask M is stripped and removed. As a result, the base 4a is embedded in the uppermost insulating resin layer 1a and the outer peripheral portion of the upper surface is recessed and exposed from the upper surface of the uppermost insulating resin layer 1a. The wiring substrate 10 including the semiconductor element connection pads 4 having the protrusions 4b protruding from the upper surface of the upper insulating resin layer 1a is completed. Note that FIG. 3J shows a state in which the wiring board 10 is completed in an upside down state.

このように、本例の配線基板の製造方法によれば、金属箔22と支持基板21とを分離して金属箔22を露出させた後、金属箔22と半導体素子接続パッド4の基部4aとなる多数のパターンを有するめっき導体層24とを部分的にエッチングし、めっき導体層24の各パターンから成る基部4aの表面中央部に絶縁樹脂層1aの表面から突出する突起部4bとして金属箔22の一部を残すとともに、基部4aの表面外周部を絶縁樹脂層1aの表面から凹ますことから、最上層の絶縁樹脂層1aに上面が露出するように埋設されており、上面外周部が最上層の絶縁樹脂層1aの上面から凹んで露出する基部4aを有しているとともに、基部4aの上面中央部に最上層の絶縁樹脂層1aの上面から突出する突起部4bを有する半導体素子接続パッド4を備えた配線基板10を製造することができる。それにより、半導体素子接続パッド4が最上層の絶縁樹脂層1aから剥離しにくいとともに、隣接する半導体素子接続パッド4間の電気的絶縁信頼性に優れ、かつ半導体素子接続パッド4と半導体素子Sの電極端子Tとの電気的な接続を良好なものとすることが可能な配線基板10を提供することができる。   Thus, according to the manufacturing method of the wiring board of this example, after separating the metal foil 22 and the support substrate 21 to expose the metal foil 22, the metal foil 22 and the base portion 4a of the semiconductor element connection pad 4 The plating conductor layer 24 having a large number of patterns is partially etched, and the metal foil 22 is formed as a protrusion 4b protruding from the surface of the insulating resin layer 1a at the center of the surface of the base portion 4a composed of each pattern of the plating conductor layer 24. Since the outer peripheral portion of the surface of the base 4a is recessed from the surface of the insulating resin layer 1a, the upper surface of the insulating resin layer 1a is buried so that the upper surface is exposed. A semiconductor element connection pad having a base 4a that is recessed and exposed from the upper surface of the upper insulating resin layer 1a, and a protrusion 4b that protrudes from the upper surface of the uppermost insulating resin layer 1a at the center of the upper surface of the base 4a. It is possible to manufacture the wiring substrate 10 provided with a de-4. As a result, the semiconductor element connection pad 4 is difficult to peel off from the uppermost insulating resin layer 1a, and the electrical insulation reliability between the adjacent semiconductor element connection pads 4 is excellent, and the semiconductor element connection pad 4 and the semiconductor element S It is possible to provide the wiring substrate 10 that can make an excellent electrical connection with the electrode terminal T.

1・・・・・・絶縁基体
1a〜1d・・絶縁層
2・・・・・・配線導体
4・・・・・・半導体素子接続パッド
4a・・・・・基部
4b・・・・・突起部
5・・・・・・外部接続パッド
21・・・・・・支持基板
22・・・・・・金属箔
23・・・・・・めっき金属層
DESCRIPTION OF SYMBOLS 1 ... Insulation base | substrate 1a-1d ... Insulation layer 2 ... Wiring conductor 4 .... Semiconductor element connection pad 4a ... Base part 4b ... Projection Part 5... External connection pad 21... Support substrate 22... Metal foil 23.

Claims (2)

複数の絶縁樹脂層が上下に積層されて成る絶縁基体と、最上層の前記絶縁樹脂層に上面が露出するように埋設されており、半導体素子の電極端子と接続される半導体素子接続パッドと、前記絶縁基体の下面に被着されており、前記絶縁基体の内部に設けた配線導体を介して前記半導体素子接続パッドに電気的に接続されている外部接続パッドと、を具備して成る配線基板において、前記半導体素子接続パッドは、上面外周部が最上層の前記絶縁樹脂層の上面から凹んで露出する基部を有しているとともに、該基部の上面中央部に最上層の前記絶縁樹脂層の上面から突出する突起部を有していることを特徴とする配線基板。   An insulating base formed by laminating a plurality of insulating resin layers, a semiconductor element connection pad embedded in the uppermost insulating resin layer so that an upper surface is exposed, and connected to an electrode terminal of the semiconductor element; A wiring board comprising: an external connection pad attached to a lower surface of the insulating base and electrically connected to the semiconductor element connection pad via a wiring conductor provided inside the insulating base. In the semiconductor element connection pad, the outer peripheral portion of the upper surface has a base that is recessed and exposed from the upper surface of the uppermost insulating resin layer, and the uppermost insulating resin layer of the uppermost layer is formed in the center of the upper surface of the base. A wiring board having a protrusion protruding from an upper surface. 平坦な支持基板上に金属箔を分離可能に支持する工程と、前記金属箔上に半導体素子接続パッドの基部となる多数のパターンを有するめっき導体層を形成する工程と、前記金属箔上および前記めっき導体層上に最上層の絶縁樹脂層となる第1の絶縁樹脂層を積層するとともに、該第1の絶縁樹脂層上に、前記めっき導体層に電気的に接続された配線導体を形成する工程と、前記第1の絶縁樹脂層上および前記配線導体上に次層の絶縁樹脂層を積層するとともに、該次層の絶縁樹脂層上に、前記配線導体に電気的に接続された次層の配線導体を形成する工程と、前記次層の絶縁樹脂層上および次層の配線導体上に、さらに次層の絶縁樹脂層の積層および次層の配線導体の形成を必要に応じて複数回繰り返す工程と、最後に積層された前記絶縁樹脂層上に、前記めっき導体に前記配線導体を介して電気的に接続された外部接続パッドを形成する工程と、前記金属箔と前記支持基板とを分離して前記金属箔を露出させる工程と、該金属箔および前記めっき導体層を部分的にエッチングし、前記めっき導体層の各パターンから成る基部の表面中央部に前記第1の絶縁樹脂層の表面から突出する突起部として前記金属箔の一部を残すとともに、前記基部の表面外周部を前記第1の絶縁樹脂層の表面から凹ます工程と、を行うことを特徴とする配線基板の製造方法。   A step of detachably supporting a metal foil on a flat support substrate, a step of forming a plated conductor layer having a large number of patterns serving as a base of a semiconductor element connection pad on the metal foil, the metal foil, and the A first insulating resin layer serving as the uppermost insulating resin layer is laminated on the plated conductor layer, and a wiring conductor electrically connected to the plated conductor layer is formed on the first insulating resin layer. And a step of laminating a next insulating resin layer on the first insulating resin layer and the wiring conductor, and a next layer electrically connected to the wiring conductor on the insulating resin layer Forming a wiring conductor of the next layer, and further laminating the insulating resin layer of the next layer and forming the wiring conductor of the next layer a plurality of times as necessary on the insulating resin layer of the next layer and the wiring conductor of the next layer. The process of repeating and the insulation tree laminated last A step of forming an external connection pad electrically connected to the plating conductor via the wiring conductor on a layer; a step of separating the metal foil and the support substrate to expose the metal foil; The metal foil and the plated conductor layer are partially etched, and a protrusion projecting from the surface of the first insulating resin layer is formed at the center of the surface of the base made of each pattern of the plated conductor layer. And a step of recessing the outer peripheral portion of the surface of the base from the surface of the first insulating resin layer while leaving a portion.
JP2015105663A 2015-05-25 2015-05-25 Wiring board and manufacturing method thereof Pending JP2016219705A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015105663A JP2016219705A (en) 2015-05-25 2015-05-25 Wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015105663A JP2016219705A (en) 2015-05-25 2015-05-25 Wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2016219705A true JP2016219705A (en) 2016-12-22

Family

ID=57579172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015105663A Pending JP2016219705A (en) 2015-05-25 2015-05-25 Wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2016219705A (en)

Similar Documents

Publication Publication Date Title
JP2017098404A (en) Wiring substrate and manufacturing method of the same
JP2014130856A (en) Wiring board manufacturing method
JP5555368B1 (en) Wiring board manufacturing method
JP2012054295A (en) Wiring board and method of manufacturing the same
JP2015198094A (en) Interposer, semiconductor device, and method of manufacturing them
KR20140008923A (en) Coreless substrate and method of manufacturing the same
JP2016127148A (en) Wiring board manufacturing method
JP2015133342A (en) Wiring board manufacturing method
JP2016219705A (en) Wiring board and manufacturing method thereof
JP2015222741A (en) Multi-piece wiring board and method of manufacturing the same
JP2017011251A (en) Wiring board and manufacturing method for the same
JP2016219762A (en) Wiring board and manufacturing method thereof
JP2016034007A (en) Wiring board manufacturing method
JP2016051747A (en) Wiring board
JP6219787B2 (en) Wiring board manufacturing method
JP2016034005A (en) Method for manufacturing wiring board
JP2015026774A (en) Method of manufacturing wiring board
JP2018060925A (en) Wiring board and method of manufacturing the same
JP2013131731A (en) Wiring board and method of manufacturing the same
JP5409480B2 (en) Wiring board manufacturing method
JP2015144152A (en) Manufacturing method of wiring board
JP2015144150A (en) Manufacturing method of wiring board
JP2013045960A (en) Wiring board and manufacturing method of the same
JP2015070105A (en) Method for manufacturing wiring board
JP2016207763A (en) Component build-in wiring board and manufacturing method therefor