JP2012054295A - Wiring board and method of manufacturing the same - Google Patents
Wiring board and method of manufacturing the same Download PDFInfo
- Publication number
- JP2012054295A JP2012054295A JP2010193867A JP2010193867A JP2012054295A JP 2012054295 A JP2012054295 A JP 2012054295A JP 2010193867 A JP2010193867 A JP 2010193867A JP 2010193867 A JP2010193867 A JP 2010193867A JP 2012054295 A JP2012054295 A JP 2012054295A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- conductor
- connection pad
- resist layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は配線基板およびその製造方法に関し、より詳細には、例えば半導体素子をフリップチップ接続により搭載するのに好適な配線基板およびその製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof, and more particularly to a wiring board suitable for mounting, for example, a semiconductor element by flip chip connection and a manufacturing method thereof.
従来から、半導体素子である半導体集積回路素子として、多数の電極を、その一方の主面の略全面に亘って格子状の並びに配設した、いわゆるエリアアレイ型の半導体集積回路素子がある。
このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法が採用されている。フリップチップ接続とは、配線基板上に設けた半導体素子接続パッドを半導体集積回路素子の電極の配置に対応した並びに露出させ、この半導体素子接続パッドと半導体集積回路素子の電極とを対向させ、これらの間を半田を介して電気的に接続する方法である。そして、搭載された半導体集積回路素子と配線基板との間には、アンダーフィルと呼ばれる封止樹脂が充填されて半導体集積回路素子が封止される。なお、近時は、配線基板の半導体素子接続パッド上に円柱状の導体柱を設け、この導体柱と半導体集積回路素子の電極とを半田を介して接続する方法も採用されている。
2. Description of the Related Art Conventionally, as a semiconductor integrated circuit element that is a semiconductor element, there is a so-called area array type semiconductor integrated circuit element in which a large number of electrodes are arranged in a lattice pattern over substantially the entire main surface.
As a method of mounting such a semiconductor integrated circuit element on a wiring board, a method of connecting by flip chip connection is employed. In flip chip connection, the semiconductor element connection pads provided on the wiring board are exposed corresponding to the arrangement of the electrodes of the semiconductor integrated circuit elements, and the semiconductor element connection pads and the electrodes of the semiconductor integrated circuit elements are opposed to each other. Is electrically connected through solder. A space between the mounted semiconductor integrated circuit element and the wiring board is filled with a sealing resin called underfill to seal the semiconductor integrated circuit element. Recently, a method of providing a cylindrical conductor column on a semiconductor element connection pad of a wiring board and connecting the conductor column and an electrode of a semiconductor integrated circuit element via solder is also employed.
図4は、半導体素子としてのエリアアレイ型の半導体集積回路素子Sをフリップチップ接続により搭載する従来の配線基板100を示す概略断面図である。
FIG. 4 is a schematic cross-sectional view showing a
この図4に示すように、従来の配線基板100は、コア用の絶縁板101の上下面に複数のビルドアップ用の絶縁樹脂層102が積層されて成る絶縁基板103の内部および表面にコア用の配線導体104およびビルドアップ用の配線導体105が被着されているとともに、その最表面には保護用のソルダーレジスト層106が被着されている。
As shown in FIG. 4, a
コア用の絶縁板101の上面から下面にかけては複数のスルーホール107が形成されており、スルーホール107の内面にはコア用の配線導体104が被着されている。さらに、スルーホール107の内部には埋め込み樹脂108が充填されており、この埋め込み樹脂108上を含む絶縁板101の上下面にもコア用の配線導体104が被着されている。
A plurality of through
また、ビルドアップ用の絶縁樹脂層102には、それぞれに複数のビアホール109が形成されており、各絶縁樹脂層102の表面およびビアホール109の内面には、ビルドアップ用の配線導体105が被着形成されている。そしてビルドアップ用の配線導体105はビアホール109を介してコア用の配線導体104に接続している。このビルドアップ用の配線導体105のうち、配線基板100の上面側における最外層の絶縁樹脂層102上に被着された一部は、半導体集積回路素子Sの電極Tに電気的に接続される円形の半導体素子接続パッド110を形成している。これらの半導体素子接続パッド110は格子状の並びに複数並んで形成されている。さらに、各半導体素子接続パッド110の上には半導体集積回路素子Sの電極Tが半田を介して接続される導体柱111が形成されている。導体柱111は、半導体素子接続パッド110よりも小さい円柱状である。そして、これらの半導体素子接続パッド110および導体柱111は、導体柱111の上面を露出させるようにしてソルダーレジスト層106中に埋設されている。
In addition, a plurality of
他方、配線基板100の下面側における最外層の絶縁樹脂層102上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド112であり、この外部接続パッド112は格子状の並びに複数並んで形成されている。この外部接続パッド112はその外周部がソルダーレジスト層106により覆われているとともに、その下面中央部がソルダーレジスト層106から露出しており、外部接続パッド112の露出部に、図示しない外部電気回路基板の配線導体が半田ボールを介して電気的に接続される。
On the other hand, a part deposited on the outermost
このような従来の配線基板100における導体柱111の形成方法について図5を基にして説明する。まず、図5(a)に示すように、最上層の絶縁樹脂層102の上に半導体素子接続パッド110を従来周知のセミアディティブ法により形成するとともに、その上に導体柱111に対応する開口部を有するレジスト121を形成する。次に、図5(b)に示すように、レジスト121の表面および開口部内に厚みが0.1〜1μm程度の無電解めっき層122を被着させる。次に、図5(c)に示すように、無電解めっき層122の上に導体柱111に対応する開口部を有するめっきマスク123を形成する。次に、図5(d)に示すように、めっきマスク123の開口部内に露出する無電解めっき層122の上に導体柱111を形成するための電解めっき層124を形成する。次に、図5(e)に示すように、無電解銅めっき層122上からめっきマスク123を除去する。次に、図5(f)に示すように、レジスト121上に露出する無電解めっき層122をエッチング除去する。これにより半導体素子接続パッド110上に導体柱111が形成される。次に、図5(g)に示すように、レジスト121を除去する。次に、図5(h)に示すように、最上層の絶縁樹脂層102の上にソルダーレジスト層106を半導体素子接続パッド110および導体柱111を完全に覆う厚みに被着させる。最後に、図5(i)に示すように、導体柱111の上面が露出するまでソルダーレジスト層106の上面を研磨することにより、上面が露出するようにソルダーレジスト106内に埋設された導体柱111が形成される。
A method of forming the
しかしながら、この従来の配線基板100によると、導体柱111は、その上面のみがソルダーレジスト層106から露出しているため、半導体集積回路素子Sの電極Tを半田を介して導体柱111に接続すると、その接続が平面的な接続となり、半導体集積回路素子Sの電極Tと導体柱111とを立体的に強固に接続することができなかった。また、導体柱111の上面がソルダーレジスト層106の上面と同一高さとなるため、半導体集積回路素子Sの電極と導体柱111とを接続する半田の体積が小さいと、半導体集積回路素子Sの下面と配線基板100の上面との隙間が狭いものとなり、その隙間にアンダーフィルと呼ばれる封止樹脂を良好に充填することが困難となるという問題を有していた。
However, according to this
本発明の課題は、半導体集積回路素子の電極と導体柱とを半田を介して立体的に強固に接続することが可能であるとともに、両者を接続する半田の体積が小さいものであったとしても、半導体集積回路素子の下面と配線基板の上面との間隔を十分に保つことができ、両者の間に封止樹脂を良好に充填することが可能な配線基板およびその製造方法を提供することにある。 The problem of the present invention is that the electrode of the semiconductor integrated circuit element and the conductor column can be firmly connected three-dimensionally via solder, and even if the volume of the solder connecting the two is small An object of the present invention is to provide a wiring board capable of maintaining a sufficient distance between the lower surface of the semiconductor integrated circuit element and the upper surface of the wiring board and satisfactorily filling the sealing resin therebetween, and a method for manufacturing the same. is there.
本発明の配線基板は、絶縁基板の上面に被着された半導体素子接続パッドと、該半導体素子接続パッド上に形成された導体柱と、前記導体柱の側面を覆うとともに該導体柱の上面を露出させるソルダーレジスト層とを備えて成る配線基板であって、前記導体柱は、その上面の中央部に前記ソルダーレジスト層の上面から5〜20μm上方に突出する突起部を有していることを特徴とするものである。 The wiring board of the present invention includes a semiconductor element connection pad deposited on the upper surface of an insulating substrate, a conductor column formed on the semiconductor element connection pad, a side surface of the conductor column, and an upper surface of the conductor column. A wiring board comprising a solder resist layer to be exposed, wherein the conductor pillar has a protrusion protruding from the upper surface of the solder resist layer by 5 to 20 μm at the center of the upper surface thereof. It is a feature.
本発明の配線基板の製造方法は、絶縁基板の上面に半導体素子接続パッドを形成する工程と、前記絶縁基板の上面に、前記半導体素子接続パッドの外周部を覆うとともに前記半導体素子接続パッドの上面中央部を露出させる第1の開口部を有するソルダーレジスト層を形成する工程と、前記ソルダーレジスト層の表面および前記第1の開口部内に露出する前記半導体素子接続パッドの上面に導体柱を形成するための下地金属層を被着させる工程と、前記下地金属層上に、前記第1の開口部の中央部に該第1の開口部よりも小さな径で開口する第2の開口部を有するめっきマスクを形成する工程と、前記第1の開口部内に被着された前記下地金属層上に、前記第1の開口部内を充填するとともに前記ソルダーレジスト層の上面から前記第2の開口部内に5〜20μmの高さで突出するめっき金属層を被着させる工程と、前記めっきマスクを除去するとともに前記めっき金属層から露出する前記下地金属層をエッチング除去して前記半導体素子接続パッド上に、側面が前記ソルダーレジスト層で覆われているとともに、上面の中央部に前記ソルダーレジスト層の上面から5〜20μm上方に突出する突起部を有する導体柱を形成する工程と、を行なうことを特徴とするものである。 The method for manufacturing a wiring board according to the present invention includes a step of forming a semiconductor element connection pad on an upper surface of an insulating substrate, and an upper surface of the insulating substrate covering an outer periphery of the semiconductor element connection pad and an upper surface of the semiconductor element connection pad. Forming a solder resist layer having a first opening that exposes the central portion; and forming conductor columns on the surface of the solder resist layer and the upper surface of the semiconductor element connection pad exposed in the first opening. And a plating having a second opening that opens at a smaller diameter than the first opening at the center of the first opening on the underlying metal layer. Forming a mask; filling the first opening on the base metal layer deposited in the first opening; and opening the second opening from the upper surface of the solder resist layer. A step of depositing a plating metal layer projecting at a height of 5 to 20 μm in the portion; and removing the plating mask and etching away the base metal layer exposed from the plating metal layer on the semiconductor element connection pad And a step of forming a conductive pillar having a side surface covered with the solder resist layer and having a protrusion protruding 5 to 20 μm above the upper surface of the solder resist layer at the center of the upper surface. It is a feature.
本発明の配線基板によれば、半導体集積回路素子の電極に接続される導体柱の上面中央部にソルダーレジスト層の上面よりも5〜20μm上方に突出する突起部を有していることから、半導体集積回路素子の電極と導体柱とを接続する際、この突起部により半導体集積回路素子の電極と導体柱とを半田を介して立体的に強固に接続することが可能な配線基板を提供できる。また、半導体集積回路素子の電極と導体柱とを接続する半田の体積が小さいものであったとしても、突起部により半導体集積回路素子の下面と配線基板の上面との間隔を十分に保つことができ、それにより両者間に封止樹脂を良好に充填することが可能な配線基板を提供することができる。 According to the wiring board of the present invention, the conductive pillar connected to the electrode of the semiconductor integrated circuit element has a protruding portion that protrudes 5 to 20 μm above the upper surface of the solder resist layer at the center of the upper surface of the conductor column. When connecting the electrode of the semiconductor integrated circuit element and the conductor column, it is possible to provide a wiring board capable of solidly connecting the electrode of the semiconductor integrated circuit element and the conductor column via the solder by means of this protrusion. . Further, even if the volume of the solder connecting the electrode of the semiconductor integrated circuit element and the conductor column is small, the protrusion can keep a sufficient distance between the lower surface of the semiconductor integrated circuit element and the upper surface of the wiring board. Thus, it is possible to provide a wiring board that can be satisfactorily filled with a sealing resin therebetween.
また本発明の配線基板の製造方法によれば、半導体集積回路素子の電極に接続される導体柱の中央部にソルダーレジスト層の上面よりも上方に突出する突起部を形成することから、半導体集積回路素子の電極と導体柱とを接続する際、この突起部により半導体集積回路素子の電極と導体柱とを半田を介して立体的に強固に接続することが可能な配線基板を提供できる。また、半導体集積回路素子の電極と導体柱とを接続する半田の体積が小さいものであったとしても、突起部により半導体集積回路素子の下面と配線基板の上面との間隔を十分に保つことができ、それにより両者間に封止樹脂を良好に充填することが可能な配線基板を提供することができる。 Further, according to the method for manufacturing a wiring board of the present invention, the protrusion protruding above the upper surface of the solder resist layer is formed in the central portion of the conductor column connected to the electrode of the semiconductor integrated circuit element. When connecting the electrode of the circuit element and the conductor column, it is possible to provide a wiring board capable of firmly connecting the electrode of the semiconductor integrated circuit element and the conductor column three-dimensionally via solder by the protrusion. Further, even if the volume of the solder connecting the electrode of the semiconductor integrated circuit element and the conductor column is small, the protrusion can keep a sufficient distance between the lower surface of the semiconductor integrated circuit element and the upper surface of the wiring board. Thus, it is possible to provide a wiring board that can be satisfactorily filled with a sealing resin therebetween.
以下、本発明にかかる配線基板およびその製造方法について、図面を参照して詳細に説明する。
図1は、本発明における配線基板50の実施形態の一例を示す概略断面図であり、半導体素子としてのエリアアレイ型の半導体集積回路素子Sをフリップチップ接続により搭載する場合を示している。
Hereinafter, a wiring board and a manufacturing method thereof according to the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic sectional view showing an example of an embodiment of a
図1に示すように、本例の配線基板50は、コア用の絶縁板1の上下面に複数のビルドアップ用の絶縁樹脂層2が積層されて成る絶縁基板3の内部および表面にコア用の配線導体4とビルドアップ用の配線導体5とが被着されているとともに、その絶縁基板1の上下面にソルダーレジスト層6が被着されて成る。
As shown in FIG. 1, the
コア用の絶縁板1は、厚みが400〜800μm程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。 The core insulating plate 1 has a thickness of about 400 to 800 μm, and is made of, for example, an electrically insulating material obtained by impregnating a glass cloth in which glass fiber bundles are woven vertically and horizontally with a thermosetting resin such as bismaleimide triazine resin or epoxy resin. Become.
コア用の絶縁板1の上面から下面にかけては直径が75〜300μm程度の複数のスルーホール7が形成されている。このようなスルーホール7は、絶縁板1にドリル加工やレーザ加工を施すことにより形成される。スルーホール7の内面にはコア用の配線導体4が被着されている。さらに、スルーホール7の内部には埋め込み樹脂8が充填されており、この埋め込み樹脂8上を含む絶縁板1の上下面にもコア用の配線導体4が被着されている。埋め込み樹脂8は、例えばエポキシ樹脂等の熱硬化性樹脂から成る。スルーホール7内の配線導体4は、銅めっき等のめっき導体層から成る。また、絶縁板1上下面の配線導体4は、銅箔等の金属箔およびその上の銅めっき等のめっき導体層から成る。
A plurality of through holes 7 having a diameter of about 75 to 300 μm are formed from the upper surface to the lower surface of the core insulating plate 1. Such a through hole 7 is formed by subjecting the insulating plate 1 to drilling or laser processing. A core wiring conductor 4 is attached to the inner surface of the through hole 7. Further, the through hole 7 is filled with an embedded
ビルドアップ用の絶縁樹脂層2は、厚みが20〜50μm程度であり、例えばエポキシ樹脂等の熱硬化性樹脂から成る。各絶縁樹脂層2には、それぞれに直径が35〜100μm程度の複数のビアホール9が形成されている。これらのビアホール9は、レーザ加工により形成される。各絶縁樹脂層2の表面およびビアホール9の内面には、ビルドアップ用の配線導体5が被着形成されている。配線導体5は、銅めっき等のめっき導体層からなり、10〜30μm程度の厚みである。これらの配線導体5は、周知のセミアディティブ法により形成されており、ビアホール9の一部を介してコア用の配線導体4に接続している。
The build-up insulating
ビルドアップ用の配線導体5のうち、配線基板50の上面側における最外層の絶縁樹脂層2上に被着された一部は、半導体集積回路素子Sの電極Tに電気的に接続される円形の半導体素子接続パッド10を形成している。これらの半導体素子接続パッド10は格子状の並びに複数並んで形成されている。半導体素子接続パッド10の直径は、50〜200μm程度ある。他方、配線基板50の下面側における最外層の絶縁樹脂層2上に被着された一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド11である。これらの外部接続パッド11は格子状の並びに複数並んで形成されている。外部接続パッド11の直径は200〜700μmである。
A part of the build-up wiring conductor 5 deposited on the outermost insulating
絶縁基板3の上下面にはソルダーレジスト層6が被着されている。ソルダーレジスト層6は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂から成る。上面側のソルダーレジスト層6は、半導体素子接続パッド10の外周部を覆うとともに半導体素子接続パッド10の上面中央部に対応する位置に開口部6aを有している。下面側のソルダーレジスト層6は、外部接続パッド11の外周部を覆うととともに外部接続パッドの中央部に対応する位置に開口部6bを有している。ソルダーレジスト層6の厚みは10〜35μmである。
Solder resist
さらに、各半導体素子接続パッド10の上には図2に要部拡大断面図で示すように、半導体集積回路素子Sの電極Tが半田を介して接続される導体柱12が形成されている。導体柱12は、半導体素子接続パッド10よりも小さい円柱状である。この導体柱12は、その側面がソルダーレジスト層6で覆われている。導体柱12のソルダーレジスト層6で覆われている部分の直径は30〜150μmである。さらに導体柱12の上面中央部には、ソルダーレジスト層6の上面から5〜20μm上方に突出する突起部12aが一体的に形成されている。突起部12aの直径は10〜110μm程度であり、高さは5〜20μm程度である。そして、この導体柱12の上面および突起部12aに半導体集積回路素子Sの電極Tが半田を介して接続される。この導体柱12は半導体素子接続パッド10と同じくめっき導体層により形成されている。なお、半導体集積回路素子Sが搭載された後は、半導体素子集積回路素子Sと配線基板50との間にアンダーフィルと呼ばれる封止樹脂が充填される。
Further, on each semiconductor
このように、本例の配線基板50によれば、半導体集積回路素子Sの電極Tに接続される導体柱12の上面中央部にソルダーレジスト層6の上面よりも5〜20μm上方に突出する突起部12aを有していることから、半導体集積回路素子Sの電極Tと導体柱12とを接続する際、この突起部12aにより半導体集積回路素子Sの電極Tと導体柱12とを半田を介して立体的に強固に接続することができる。また、半導体集積回路素子Sの電極Tと導体柱12を接続する半田の体積が小さいものであったとしても、突起部12aにより半導体集積回路素子Sの下面と配線基板50の上面との間隔を十分に保つことができ、それにより両者間に封止樹脂を良好に充填することができる。
As described above, according to the
このような本発明の配線基板50における導体柱12の形成方法について、図3を基にして説明する。
A method for forming the
まず、図3(a)に示すように、絶縁基板3を構成する最上層の絶縁樹脂層2の上面に半導体素子接続パッド10を従来周知のセミアディティブ法により形成するとともに、この絶縁基板3の上面に、半導体素子接続パッド10の外周部を覆うとともに半導体素子接続パッド10の上面中央部を露出させる開口部6aを有するソルダーレジスト層6を形成する。ソルダーレジスト層6は、絶縁基板3の上面の全面に感光性を有するソルダーレジスト用の樹脂ペーストを半導体素子接続パッド10を覆うようにして印刷塗布するとともに開口部6aを有するように露光および現像した後、熱硬化させることにより形成される。
First, as shown in FIG. 3A, a semiconductor
次に、図3(b)に示すように、ソルダーレジスト層6の表面および開口部6a内に露出する半導体素子接続パッド10の上面に導体柱12を形成するための下地金属層21を被着させる。下地金属層21の厚みは、0.1〜1μm程度である。下地金属層21としては、例えば無電解銅めっきが好適に用いられる。
Next, as shown in FIG. 3B, a
次に、図3(c)に示すように、ソルダーレジスト層6の開口部6aの中央部に開口部6aよりも小さな径で開口する開口部22aを有するめっきマスク22を形成する。めっきマスク22の厚みは、20〜50μm程度である。また開口部22aの直径は10〜110μm程度である。このようなめっきマスク22は、厚みが20〜50μm程度の感光性のドライフィルムレジストを下地金属層21上に貼着した後、開口部22aを有するように露光および現像することにより形成される。
Next, as shown in FIG. 3C, a plating
次に、図3(d)に示すように、ソルダーレジスト6の開口部6a内に被着された下地金属層21上に、ソルダーレジスト層6の開口部6a内を充填するとともにソルダーレジスト層6の上面からめっきマスク22の開口部22a内に5〜20μmの高さで突出するめっき金属層23を被着させる。このようなめっき金属層23としては、電解銅めっきが好適に用いられる。このとき、ソルダーレジスト層6の開口部6a内へ被着されるめっき金属層23に押されてめっきマスク22の開口部22a周辺が上方に最大で10μm程度撓む。
Next, as shown in FIG. 3 (d), the inside of the
次に、図3(e)に示すように、めっきマスク22を剥離して除去する。めっきマスク22の剥離には、例えばアルカリ系の剥離液を用いる。
Next, as shown in FIG. 3E, the plating
最後に、図3(f)に示すように、めっき金属層23から露出する下地金属層21をエッチング除去して半導体素子接続パッド10上に側面がソルダーレジスト層6で覆われているとともに、上面の中央部にソルダーレジスト層6の上面から5〜20μm上方に突出する突起部12aを有する導体柱12を形成する。
Finally, as shown in FIG. 3 (f), the
このように、本例の配線基板50の製造方法によれば、半導体集積回路素子Sの電極Tに接続される導体柱12の中央部にソルダーレジスト層6の上面よりも上方に突出する突起部12aを形成することから、半導体集積回路素子Sの電極Tと導体柱12とを接続する際、この突起部12aにより半導体集積回路素子Sの電極Tと導体柱12とを半田を介して立体的に強固に接続することが可能な配線基板50を提供できる。また、半導体集積回路素子Sの電極Tと導体柱12を接続する半田の体積が小さいものであったとしても、突起部12aにより半導体集積回路素子Sの下面と配線基板50の上面との間隔を十分に保つことができ、それにより両者間に封止樹脂を良好に充填することが可能な配線基板50を提供することができる。
As described above, according to the method for manufacturing the
3:絶縁基板
6:ソルダーレジスト層
6a:第1の開口部
10:半導体素子接続パッド
12:導体柱
12a:突起部
21:下地金属層
22:めっきマスク
22a:第2の開口部
3: Insulating substrate 6: Solder resist
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193867A JP2012054295A (en) | 2010-08-31 | 2010-08-31 | Wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193867A JP2012054295A (en) | 2010-08-31 | 2010-08-31 | Wiring board and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012054295A true JP2012054295A (en) | 2012-03-15 |
Family
ID=45907349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010193867A Pending JP2012054295A (en) | 2010-08-31 | 2010-08-31 | Wiring board and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012054295A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012087073A3 (en) * | 2010-12-24 | 2012-09-27 | 엘지이노텍주식회사 | Printed circuit board and method for manufacturing same 인쇄회로기판 및 그의 제조 방법 |
KR101189337B1 (en) | 2010-12-24 | 2012-10-09 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
JP2013222729A (en) * | 2012-04-12 | 2013-10-28 | Shinko Electric Ind Co Ltd | Method for forming bump |
JP2014239200A (en) * | 2013-06-07 | 2014-12-18 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Novel end terminal part and coupling part of chip and substrate |
KR101516078B1 (en) * | 2013-09-16 | 2015-04-29 | 삼성전기주식회사 | Printed circuit board and method of mamufacturing the same |
US9326389B2 (en) | 2013-10-30 | 2016-04-26 | KYOCERA Circuit Solutions, Inc. | Wiring board and method of manufacturing the same |
TWI644598B (en) * | 2017-04-21 | 2018-12-11 | 南亞電路板股份有限公司 | Circuit board structure and method for forming the same |
US10622298B2 (en) | 2017-11-29 | 2020-04-14 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor device |
-
2010
- 2010-08-31 JP JP2010193867A patent/JP2012054295A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012087073A3 (en) * | 2010-12-24 | 2012-09-27 | 엘지이노텍주식회사 | Printed circuit board and method for manufacturing same 인쇄회로기판 및 그의 제조 방법 |
KR101189337B1 (en) | 2010-12-24 | 2012-10-09 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
JP2014501451A (en) * | 2010-12-24 | 2014-01-20 | エルジー イノテック カンパニー リミテッド | Printed circuit board and manufacturing method thereof |
US9363883B2 (en) | 2010-12-24 | 2016-06-07 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing same |
JP2013222729A (en) * | 2012-04-12 | 2013-10-28 | Shinko Electric Ind Co Ltd | Method for forming bump |
JP2014239200A (en) * | 2013-06-07 | 2014-12-18 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | Novel end terminal part and coupling part of chip and substrate |
KR101516078B1 (en) * | 2013-09-16 | 2015-04-29 | 삼성전기주식회사 | Printed circuit board and method of mamufacturing the same |
US9326389B2 (en) | 2013-10-30 | 2016-04-26 | KYOCERA Circuit Solutions, Inc. | Wiring board and method of manufacturing the same |
KR101878242B1 (en) * | 2013-10-30 | 2018-07-13 | 쿄세라 코포레이션 | Wiring substrate and method of manufacturing the same |
TWI644598B (en) * | 2017-04-21 | 2018-12-11 | 南亞電路板股份有限公司 | Circuit board structure and method for forming the same |
US10622298B2 (en) | 2017-11-29 | 2020-04-14 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012054297A (en) | Wiring board and method of manufacturing the same | |
US8319115B2 (en) | Wiring board and manufacturing method thereof | |
JP2012054295A (en) | Wiring board and method of manufacturing the same | |
JP6092752B2 (en) | Wiring board | |
JP5762376B2 (en) | Wiring board and manufacturing method thereof | |
JP2016181574A (en) | Wiring board | |
JP5599860B2 (en) | Manufacturing method of semiconductor package substrate | |
JP5432800B2 (en) | Wiring board manufacturing method | |
JP2010135347A (en) | Wiring substrate, and method for manufacturing the same | |
JP5058929B2 (en) | Wiring board and manufacturing method thereof | |
JP6737627B2 (en) | Wiring board | |
JP5959395B2 (en) | Wiring board | |
JP5106351B2 (en) | Wiring board and manufacturing method thereof | |
JP6235682B2 (en) | Wiring board manufacturing method | |
JP2014192363A (en) | Wiring board and method of manufacturing the same | |
JP6259045B2 (en) | Wiring board manufacturing method | |
JP6121831B2 (en) | Wiring board | |
JP6051143B2 (en) | Wiring board | |
JP5506587B2 (en) | Wiring board and manufacturing method thereof | |
JP2013045960A (en) | Wiring board and manufacturing method of the same | |
JP2016127133A (en) | Method of manufacturing wiring board | |
JP2015012139A (en) | Semiconductor device and manufacturing method of the same | |
JP2010074032A (en) | Wiring board and manufacturing method thereof | |
JP2018032802A (en) | Wiring board and semiconductor element package structure using the same | |
JP2018006692A (en) | Semiconductor element built-in wiring board and manufacturing method thereof |