JP2016219762A - Wiring board and manufacturing method thereof - Google Patents

Wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP2016219762A
JP2016219762A JP2015127115A JP2015127115A JP2016219762A JP 2016219762 A JP2016219762 A JP 2016219762A JP 2015127115 A JP2015127115 A JP 2015127115A JP 2015127115 A JP2015127115 A JP 2015127115A JP 2016219762 A JP2016219762 A JP 2016219762A
Authority
JP
Japan
Prior art keywords
layer
insulating resin
semiconductor element
resin layer
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015127115A
Other languages
Japanese (ja)
Inventor
浩 武内
Hiroshi Takeuchi
浩 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2016219762A publication Critical patent/JP2016219762A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board having an excellent electric connection between a semiconductor element connection pad embedded in an insulation resin layer and an electrode terminal of a semiconductor element, and a manufacturing method thereof.SOLUTION: A wiring board 10 comprises: an insulation base 1 onto which a plurality of insulation resin layers 1a to 1d are vertically laminated; a semiconductor element connection pad 4 which is embedded into an upper surface side of the insulation resin layer 1a of the uppermost layer, and is formed by plating conductor layers 4a and 4b of which a contact surface connected to an electrode terminal T of a semiconductor element S is projected from the upper surface of insulation resin layer 1a; and an external part connection pad 5 which is deposed to a lower surface of the insulation base 1, and electrically connected to the semiconductor element connection pad 4 through a wiring conductor 2 provided in an inner part of the insulation base 1.SELECTED DRAWING: Figure 1

Description

本発明は、半導体素子を搭載するために用いられる配線基板およびその製造方法に関するものである。   The present invention relates to a wiring board used for mounting a semiconductor element and a manufacturing method thereof.

図4に、半導体素子Sを搭載するための従来の配線基板20の例を示す。従来の配線基板20は、絶縁基体11と配線導体12とを備えている。絶縁基体11は、複数の絶縁樹脂層11a〜11dが上下に積層されて成る。各絶縁樹脂層11a〜11bには、ビアホール13が形成されている。配線導体12は、絶縁樹脂層11a〜11dの表面およびビアホール13内に形成されている。これにより、上下の配線導体12同士がビアホール13を介して電気的に接続されている。絶縁基体11の上面には、多数の半導体素子接続パッド14が形成されている。絶縁基体11の下面には、多数の外部接続パッド15が形成されている。半導体素子接続パッド14と外部接続パッド15とは、配線導体12を介して互いに電気的に接続されている。配線導体12、半導体素子接続パッド14および外部接続パッド15は、めっき導体層により形成されている。半導体素子接続パッド14には、半導体素子Sの電極端子Tが半田を介して接続される。外部接続パッド15は、外部電気回路基板の配線導体に接続される。   FIG. 4 shows an example of a conventional wiring board 20 on which the semiconductor element S is mounted. A conventional wiring board 20 includes an insulating base 11 and a wiring conductor 12. The insulating base 11 is formed by laminating a plurality of insulating resin layers 11a to 11d. A via hole 13 is formed in each of the insulating resin layers 11a to 11b. The wiring conductor 12 is formed in the surface of the insulating resin layers 11 a to 11 d and the via hole 13. Thereby, the upper and lower wiring conductors 12 are electrically connected via the via hole 13. A large number of semiconductor element connection pads 14 are formed on the upper surface of the insulating substrate 11. A large number of external connection pads 15 are formed on the lower surface of the insulating substrate 11. The semiconductor element connection pad 14 and the external connection pad 15 are electrically connected to each other through the wiring conductor 12. The wiring conductor 12, the semiconductor element connection pad 14, and the external connection pad 15 are formed of a plated conductor layer. The electrode terminal T of the semiconductor element S is connected to the semiconductor element connection pad 14 via solder. The external connection pad 15 is connected to the wiring conductor of the external electric circuit board.

この配線基板20は、以下のようにして製造される。先ず、図5(a)に示すように、平坦な支持基板31上に金属箔32を支持させる。支持基板31と金属箔32とは、間に介在層33を挟んで積層されている。支持基板31と介在層33の間は、互いに固着している。金属箔32と介在層33との間は、図示しない粘着層を介して互いに剥離可能に密着している。支持基板31と金属箔32との間は固着している。支持基板31は、ガラスクロス入りの熱硬化性樹脂から成る。金属箔32は、銅箔から成る。介在層33は、銅箔や樹脂フィルムから成る。   The wiring board 20 is manufactured as follows. First, as shown in FIG. 5A, a metal foil 32 is supported on a flat support substrate 31. The support substrate 31 and the metal foil 32 are laminated with an intervening layer 33 interposed therebetween. The support substrate 31 and the intervening layer 33 are fixed to each other. The metal foil 32 and the intervening layer 33 are in close contact with each other through an adhesive layer (not shown) so as to be peeled off. The support substrate 31 and the metal foil 32 are fixed. The support substrate 31 is made of a thermosetting resin containing glass cloth. The metal foil 32 is made of copper foil. The intervening layer 33 is made of a copper foil or a resin film.

次に、図5(b)に示すように、金属箔32上にめっき導体層14aを形成する。めっき導体層14aは、半導体素子接続パッド14となるものである。めっき導体層14aは、電解銅めっきから成る。   Next, as shown in FIG. 5B, the plated conductor layer 14 a is formed on the metal foil 32. The plated conductor layer 14 a is to be the semiconductor element connection pad 14. The plated conductor layer 14a is made of electrolytic copper plating.

次に、図5(c)に示すように、金属箔32上およびめっき導体層14a上に、第1の絶縁樹脂層11aと配線導体12とを形成する。絶縁樹脂層11aには、めっき導体層14aに接続するためのビアホール13が形成されている。このビアホール13を介してめっき導体層14aと配線導体12とが互いに電気的に接続される。   Next, as shown in FIG. 5C, the first insulating resin layer 11a and the wiring conductor 12 are formed on the metal foil 32 and the plated conductor layer 14a. A via hole 13 for connecting to the plated conductor layer 14a is formed in the insulating resin layer 11a. The plated conductor layer 14 a and the wiring conductor 12 are electrically connected to each other through the via hole 13.

次に、図5(d)に示すように、絶縁樹脂層11aおよびその上の配線導体12上に、次層の絶縁樹脂層11bおよび配線導体12の形成と、さらに次層の絶縁樹脂層11cおよび配線導体12の形成を行う。絶縁樹脂層11b、11cにも、それぞれビアホール13が形成されている。このビアホール13を介して上下の配線導体12同士が電気的に接続されている。   Next, as shown in FIG. 5D, the next insulating resin layer 11b and the wiring conductor 12 are formed on the insulating resin layer 11a and the wiring conductor 12 thereon, and the next insulating resin layer 11c is further formed. Then, the wiring conductor 12 is formed. Via holes 13 are also formed in the insulating resin layers 11b and 11c. The upper and lower wiring conductors 12 are electrically connected to each other through the via hole 13.

次に、図5(e)に示すように、最後の絶縁樹脂層11dを積層するとともに、絶縁樹脂層11d上に外部接続パッド15を形成する。外部接続パッド15は、配線導体12の一部から成る。絶縁樹脂層11dにも、ビアホール13が形成されている。このビアホール13を介して外部接続パッド15がその下の配線導体12に電気的に接続される。これにより外部接続パッド15が配線導体12を介してめっき導体層14aに電気的に接続される。   Next, as shown in FIG. 5E, the final insulating resin layer 11d is laminated, and the external connection pads 15 are formed on the insulating resin layer 11d. The external connection pad 15 is composed of a part of the wiring conductor 12. A via hole 13 is also formed in the insulating resin layer 11d. The external connection pad 15 is electrically connected to the underlying wiring conductor 12 through the via hole 13. As a result, the external connection pad 15 is electrically connected to the plating conductor layer 14 a via the wiring conductor 12.

次に、図6(f)に示すように、金属箔32と支持基板31とが固着された領域に対応する部分を切り落とす。これにより、金属箔32と介在層33とが剥離可能に密着された領域に対応する部分のみが残る。   Next, as shown in FIG. 6F, a portion corresponding to the region where the metal foil 32 and the support substrate 31 are fixed is cut off. Thereby, only the part corresponding to the area | region where metal foil 32 and interposition layer 33 were stuck so that peeling was possible remains.

次に、図6(g)に示すように、金属箔32と介在層33との間を剥離して金属箔32と支持基板31とを分離する。これにより、金属箔32が外部に露出する。   Next, as shown in FIG. 6G, the metal foil 32 and the support substrate 31 are separated by peeling the metal foil 32 and the intervening layer 33. Thereby, the metal foil 32 is exposed to the outside.

最後に、図6(h)に示すように、露出した金属箔32をエッチング除去する。これにより絶縁樹脂層11aに埋設されためっき導体層14aが外部に露出する。露出しためっき導体層14aは、半導体素子接続パッド14となる。このとき、めっき導体層14aも、2〜3μm程度エッチングされる。そのため、半導体素子接続パッド14の露出面は、絶縁樹脂層11aの表面から2〜3μm程度凹んだものとなる。   Finally, as shown in FIG. 6H, the exposed metal foil 32 is removed by etching. Thereby, the plating conductor layer 14a embedded in the insulating resin layer 11a is exposed to the outside. The exposed plated conductor layer 14 a becomes the semiconductor element connection pad 14. At this time, the plating conductor layer 14a is also etched by about 2 to 3 μm. Therefore, the exposed surface of the semiconductor element connection pad 14 is recessed by about 2 to 3 μm from the surface of the insulating resin layer 11a.

しかしながら、従来の配線基板20では、上述したように、半導体素子接続パッド14が絶縁樹脂層11aの表面から2〜3μm程度凹んだものとなる。そのため、半導体素子接続パッド14と半導体素子Sの電極端子Tとの間に電気的な接続不良が発生しやすくなる。これは、絶縁樹脂層11aの表面から凹んで位置する半導体素子接続パッド14と、半導体素子Sの電極端子Tとの良好な接触が凹みにより阻害されることに起因する。   However, in the conventional wiring board 20, as described above, the semiconductor element connection pad 14 is recessed by about 2 to 3 μm from the surface of the insulating resin layer 11a. Therefore, an electrical connection failure is likely to occur between the semiconductor element connection pad 14 and the electrode terminal T of the semiconductor element S. This is because good contact between the semiconductor element connection pad 14 recessed from the surface of the insulating resin layer 11a and the electrode terminal T of the semiconductor element S is hindered by the recess.

なお、半導体素子接続パッドを絶縁樹脂層に埋設せずに、絶縁樹脂層の表面に単に突設した配線基板もあるが、この場合、特に半導体素子接続パッドが小さい場合、半導体素子接続パッドが絶縁樹脂層から剥離しやすくなる。   In addition, there is a wiring board in which the semiconductor element connection pads are not embedded in the insulating resin layer, but are simply projected on the surface of the insulating resin layer. In this case, the semiconductor element connection pads are insulated particularly when the semiconductor element connection pads are small. It becomes easy to peel from the resin layer.

特開2007−300147号公報JP 2007-300167 A

本発明が解決しようとする課題は、絶縁樹脂層に埋設された半導体素子接続パッドと半導体素子の電極端子との間の電気的な接続が良好な配線基板およびその製造方法を提供することにある。   The problem to be solved by the present invention is to provide a wiring board having good electrical connection between a semiconductor element connection pad embedded in an insulating resin layer and an electrode terminal of the semiconductor element, and a method for manufacturing the same. .

本発明の配線基板は、複数の絶縁樹脂層が上下に積層されて成る絶縁基体と、最上層の前記絶縁樹脂層の上面側に埋設されており、半導体素子の電極端子と接続される接続面が前記上面から突出している、めっき導体層から成る半導体素子接続パッドと、前記絶縁基体の下面に被着されており、前記絶縁基体の内部に設けた配線導体を介して前記半導体素子接続パッドに電気的に接続されている外部接続パッドと、を具備して成ることを特徴とするものである。   The wiring board of the present invention has an insulating base formed by laminating a plurality of insulating resin layers and a connection surface embedded in the upper surface side of the uppermost insulating resin layer and connected to electrode terminals of a semiconductor element. Projecting from the upper surface, the semiconductor element connection pad made of a plated conductor layer, and attached to the lower surface of the insulating base, and to the semiconductor element connection pad via a wiring conductor provided inside the insulating base And an external connection pad which is electrically connected.

本発明の配線基板の製造方法は、平坦な支持基板上に金属箔を分離可能に支持する工程と、前記金属箔上に半導体素子接続パッドとなる第1のめっき導体層を所定パターンに形成する工程と、前記金属箔上および前記第1のめっき導体層上に最上層の絶縁樹脂層となる第1の絶縁樹脂層を積層するとともに、該第1の絶縁樹脂層上に、前記第1のめっき導体層に電気的に接続された配線導体を形成する工程と、前記第1の絶縁樹脂層上および前記配線導体上に次層の絶縁樹脂層を積層するとともに、該次層の絶縁樹脂層上に、前記配線導体に電気的に接続された次層の配線導体を形成する工程と、前記次層の絶縁樹脂層上および次層の配線導体上に、さらに次層の絶縁樹脂層の積層および次層の配線導体の形成を必要に応じて複数回繰り返す工程と、最後に積層された前記絶縁樹脂層上に、前記第1のめっき導体に前記配線導体を介して電気的に接続された外部接続パッドを形成する工程と、前記金属箔と前記支持基板とを分離して前記金属箔を露出させる工程と、エッチングにより、前記金属箔を除去するとともに前記第1のめっき導体層の表面を前記第1の絶縁樹脂層の表面から凹こます工程と、前記第1のめっき導体層の表面に、前記第1の絶縁樹脂層の表面から突出する厚みの第2のめっき導体層を形成し、該第2のめっき導体層と前記第1のめっき導体層とから成る半導体素子接続パッドを形成する工程と、を行うことを特徴とするものである。   In the method for manufacturing a wiring board according to the present invention, a metal foil is detachably supported on a flat support substrate, and a first plating conductor layer serving as a semiconductor element connection pad is formed on the metal foil in a predetermined pattern. A step of laminating a first insulating resin layer to be an uppermost insulating resin layer on the metal foil and on the first plated conductor layer, and on the first insulating resin layer, the first insulating resin layer; Forming a wiring conductor electrically connected to the plating conductor layer; laminating a next insulating resin layer on the first insulating resin layer and the wiring conductor; and the next insulating resin layer A step of forming a wiring conductor of a next layer electrically connected to the wiring conductor, and a lamination of an insulating resin layer of the next layer on the insulating resin layer of the next layer and on the wiring conductor of the next layer Repeat the formation of the wiring conductor of the next layer several times as necessary Forming an external connection pad electrically connected to the first plating conductor via the wiring conductor on the insulating resin layer laminated last, the metal foil, and the support substrate Separating the metal foil and exposing the metal foil, removing the metal foil by etching, and denting the surface of the first plated conductor layer from the surface of the first insulating resin layer, A second plating conductor layer having a thickness protruding from the surface of the first insulating resin layer is formed on the surface of the first plating conductor layer, and the second plating conductor layer and the first plating conductor layer are formed. And a step of forming a semiconductor element connection pad comprising:

本発明の配線基板によれば、最上層の絶縁樹脂層に埋設された半導体素子接続パッドは、半導体素子と接続される接続面が最上層の絶縁樹脂層の表面から突出していることから、半導体素子接続パッドが最上層の絶縁樹脂層から剥離しにくいとともに、半導体素子接続パッドと半導体素子の電極端子との電気的な接続を良好なものとすることができる。   According to the wiring board of the present invention, the semiconductor element connection pad embedded in the uppermost insulating resin layer has a connection surface protruding from the surface of the uppermost insulating resin layer because the connection surface connected to the semiconductor element protrudes from the surface of the semiconductor resin. The element connection pad is difficult to peel off from the uppermost insulating resin layer, and electrical connection between the semiconductor element connection pad and the electrode terminal of the semiconductor element can be improved.

また、本発明の配線基板の製造方法によれば、エッチングにより金属箔を除去する際に、第1のめっき導体層を第1の絶縁樹脂層の表面から凹ませ、次にこの第1のめっき導体層の表面に第1の絶縁樹脂層の表面から突出する厚みの第2のめっき導体層を形成し、それにより第1のめっき導体層と第2のめっき導体層とから成る半導体素子接続パッドを形成することから、半導体素子接続パッドが最上層の絶縁樹脂層である第1の絶縁樹脂層に埋設されているとともに、半導体素子の電極端子との接続面が第1の絶縁樹脂層から突出した配線基板を極めて容易に提供することができる。それにより、半導体素子接続パッドが第1の絶縁樹脂層から剥離しにくいとともに、半導体素子接続パッドと半導体素子の電極端子との電気的な接続を良好なものとすることが可能な配線基板を提供することができる。   According to the method for manufacturing a wiring board of the present invention, when removing the metal foil by etching, the first plating conductor layer is recessed from the surface of the first insulating resin layer, and then the first plating is performed. A semiconductor element connection pad comprising a first plated conductor layer and a second plated conductor layer formed on the surface of the conductor layer by forming a second plated conductor layer having a thickness protruding from the surface of the first insulating resin layer. Therefore, the semiconductor element connection pad is embedded in the first insulating resin layer, which is the uppermost insulating resin layer, and the connection surface with the electrode terminal of the semiconductor element protrudes from the first insulating resin layer. Thus, it is possible to provide the wiring board thus obtained very easily. As a result, a wiring board is provided in which the semiconductor element connection pad is not easily peeled off from the first insulating resin layer, and the electrical connection between the semiconductor element connection pad and the electrode terminal of the semiconductor element can be improved. can do.

図1は、本発明の配線基板の実施形態例を示す概略断面図である。FIG. 1 is a schematic sectional view showing an embodiment of a wiring board according to the present invention. 図2は、本発明の配線基板の製造方法の実施形態例を説明するための工程毎の概略断面図である。FIG. 2 is a schematic cross-sectional view for each process for explaining an embodiment of the method for manufacturing a wiring board of the present invention. 図3は、本発明の配線基板の製造方法の実施形態例を説明するための工程毎の概略断面図である。FIG. 3 is a schematic cross-sectional view for each step for explaining an embodiment of the method for manufacturing a wiring board of the present invention. 図4は、従来の配線基板を示す概略断面図である。FIG. 4 is a schematic cross-sectional view showing a conventional wiring board. 図5は、従来の配線基板の製造方法を説明するための工程毎の概略断面図である。FIG. 5 is a schematic cross-sectional view for each process for explaining a conventional method of manufacturing a wiring board. 図6は、従来の配線基板の製造方法を説明するための工程毎の概略断面図である。FIG. 6 is a schematic cross-sectional view for each process for explaining a conventional method of manufacturing a wiring board.

次に、本発明の配線基板の実施形態例について、図1を基に説明する。図1に示すように、配線基板10は、絶縁基体1と配線導体2とを備えている。また、絶縁基体1の上面には、多数の半導体素子接続パッド4が形成されている。さらに、絶縁基体1の下面には、多数の外部接続パッド5が形成されている。   Next, an embodiment of the wiring board according to the present invention will be described with reference to FIG. As shown in FIG. 1, the wiring board 10 includes an insulating base 1 and a wiring conductor 2. A large number of semiconductor element connection pads 4 are formed on the upper surface of the insulating substrate 1. Further, a large number of external connection pads 5 are formed on the lower surface of the insulating substrate 1.

絶縁基体1は、複数の絶縁樹脂層1a〜1dが上下に積層されて成る。各絶縁樹脂層1a〜1dは、例えばガラスクロス基材に熱硬化性樹脂を含浸塗布させた電気絶縁材料から成る。熱硬化性樹脂としては、エポキシ樹脂やビスマレイミドトリアジン樹脂、ポリイミド樹脂等が用いられる。各絶縁樹脂層1a〜1dの厚みは、それぞれ50〜200μm程度である。各絶縁樹脂層1a〜1dには、それぞれにビアホール3が形成されている。ビアホール3の直径は、30〜100μm程度である。   The insulating base 1 is formed by laminating a plurality of insulating resin layers 1a to 1d. Each of the insulating resin layers 1a to 1d is made of, for example, an electrically insulating material obtained by impregnating and applying a thermosetting resin to a glass cloth base material. As the thermosetting resin, epoxy resin, bismaleimide triazine resin, polyimide resin or the like is used. The thickness of each insulating resin layer 1a-1d is about 50-200 micrometers, respectively. Via holes 3 are formed in the respective insulating resin layers 1a to 1d. The diameter of the via hole 3 is about 30 to 100 μm.

配線導体2は、各絶縁樹脂層1a〜1dの表面およびビアホール3内に被着形成されている。絶縁樹脂層1a〜1dを挟んで上下に位置する配線導体2同士は、ビアホール3を介して互いに電気的に接続されている。配線導体2は、主として銅めっき層から成る。配線導体2の厚みは、5〜20μm程度である。   The wiring conductor 2 is deposited on the surfaces of the insulating resin layers 1 a to 1 d and the via holes 3. The wiring conductors 2 positioned above and below the insulating resin layers 1 a to 1 d are electrically connected to each other through the via hole 3. The wiring conductor 2 is mainly composed of a copper plating layer. The thickness of the wiring conductor 2 is about 5 to 20 μm.

半導体素子接続パッド4は、多数個が格子状に配列されている。半導体素子接続パッド4の上面には、半導体素子Sの電極端子Tが接続される。半導体素子接続パッド4は、平面視で円形である。半導体素子接続パッド4の直径は、30〜100μm程度である。半導体素子接続パッド4は、最上層の絶縁樹脂層1aの上面側に埋設されている。埋設された深さは、5〜20μm程度である。半導体素子接続パッド4の上面は、絶縁樹脂層1aの上面から突出している。突出する高さは1〜20μm程度である。半導体素子接続パッド4は、第1のめっき導体層4aと第2のめっき導体層4bとから成る。第1のめっき導体層4aは、絶縁樹脂層1a内に完全に埋没している。第2のめっき導体層4bは、下面側が絶縁樹脂層1a内に埋没しており、上面側が絶縁樹脂層1aから突出している。第1のめっき導体層4aおよび第2のめっき導体層4bの厚みは、それぞれ2〜20μm程度である。これらのめっき導体層4a、4bは、銅めっき層から成る。   A large number of semiconductor element connection pads 4 are arranged in a lattice pattern. The electrode terminal T of the semiconductor element S is connected to the upper surface of the semiconductor element connection pad 4. The semiconductor element connection pad 4 is circular in plan view. The diameter of the semiconductor element connection pad 4 is about 30 to 100 μm. The semiconductor element connection pad 4 is embedded on the upper surface side of the uppermost insulating resin layer 1a. The buried depth is about 5 to 20 μm. The upper surface of the semiconductor element connection pad 4 protrudes from the upper surface of the insulating resin layer 1a. The protruding height is about 1 to 20 μm. The semiconductor element connection pad 4 includes a first plating conductor layer 4a and a second plating conductor layer 4b. The first plated conductor layer 4a is completely buried in the insulating resin layer 1a. As for the 2nd plating conductor layer 4b, the lower surface side is embed | buried in the insulating resin layer 1a, and the upper surface side protrudes from the insulating resin layer 1a. The thickness of the 1st plating conductor layer 4a and the 2nd plating conductor layer 4b is about 2-20 micrometers, respectively. These plating conductor layers 4a and 4b are made of a copper plating layer.

外部接続パッド5は、多数個が格子状に配列されている。外部接続パッド5は、外部の電気回路基板の配線導体に接続される。外部接続パッド5は、平面視で円形である。外部接続パッド5の直径は、200〜800μm程度である。外部接続パッド5は、最下層の絶縁樹脂層1dの下面に被着された配線導体2により形成されている。外部接続パッド5は、配線導体2を介して半導体素子接続パッド4に電気的に接続されている。   Many external connection pads 5 are arranged in a grid pattern. The external connection pad 5 is connected to a wiring conductor of an external electric circuit board. The external connection pad 5 is circular in plan view. The diameter of the external connection pad 5 is about 200 to 800 μm. The external connection pad 5 is formed by a wiring conductor 2 deposited on the lower surface of the lowermost insulating resin layer 1d. The external connection pad 5 is electrically connected to the semiconductor element connection pad 4 through the wiring conductor 2.

そして、半導体素子接続パッド4の上面に半導体素子Sの電極端子Tを半田を介して接続することにより、配線基板10に半導体素子Sが搭載される。このとき、半導体素子接続パッド4は、絶縁樹脂層1aの上面側に埋設された状態であることから、絶縁樹脂層1aに強固に係止されて剥離しにくい。また、半導体素子Sの電極端子Tと接続される接続面が絶縁樹脂層1aの表面から突出していることから、半導体素子接続パッド4と半導体素子Sの電極端子Tとの電気的な接続を良好なものとすることができる。   Then, the semiconductor element S is mounted on the wiring board 10 by connecting the electrode terminal T of the semiconductor element S to the upper surface of the semiconductor element connection pad 4 via solder. At this time, since the semiconductor element connection pad 4 is embedded in the upper surface side of the insulating resin layer 1a, the semiconductor element connection pad 4 is firmly locked to the insulating resin layer 1a and hardly peels off. Further, since the connection surface connected to the electrode terminal T of the semiconductor element S protrudes from the surface of the insulating resin layer 1a, the electrical connection between the semiconductor element connection pad 4 and the electrode terminal T of the semiconductor element S is good. Can be.

なお、半導体素子接続パッド4は、半導体素子Sの電極端子Tと接続される接続面が凸状の曲面であることが好ましい。この場合、半導体素子接続パッド4の接続面に半導体素子Sの電極端子Tを半田を介して接続する際に、半田が接続面の頂点からその周囲に順次濡れ広がっていくので、半田内にボイドを巻き込むことなく極めて良好に接続することが可能となる。接続面の曲率半径は、半導体素子接続パッド4の幅の0.5〜3倍の範囲が好ましい。   In addition, it is preferable that the connection surface connected to the electrode terminal T of the semiconductor element S is a convex curved surface. In this case, when the electrode terminal T of the semiconductor element S is connected to the connection surface of the semiconductor element connection pad 4 via the solder, the solder sequentially wets and spreads from the apex of the connection surface to the periphery thereof. It becomes possible to make a very good connection without entraining. The radius of curvature of the connection surface is preferably in the range of 0.5 to 3 times the width of the semiconductor element connection pad 4.

次に、本発明の配線基板の製造方法の実施形態例を、上述の配線基板10を製造する場合を例にとって図2および図3を基に説明する。   Next, an embodiment of the method for manufacturing a wiring board according to the present invention will be described with reference to FIGS. 2 and 3 by taking as an example the case of manufacturing the wiring board 10 described above.

先ず、図2(a)に示すように、平坦な支持基板21上に金属箔22を支持させる。支持基板21と金属箔22とは、間に介在層23を挟んで積層されている。支持基板21と介在層23の間は、互いに固着している。金属箔22と介在層23との間は、図示しない粘着層を介して互いに剥離可能に密着している。支持基板21と金属箔22との間は、互いに固着している。支持基板21は、ガラスクロス入りの熱硬化性樹脂から成る。支持基板21の厚みは、400〜800μm程度である。金属箔22は、銅箔から成る。金属箔22の厚みは、3〜18μm程度である。介在層23は、銅箔や樹脂フィルムから成る。介在層23の厚みは、3〜18μm程度である。なお、ここで示した厚みは、単なる例示であり、上述した厚みと異なる厚みであっても構わない。   First, as shown in FIG. 2A, a metal foil 22 is supported on a flat support substrate 21. The support substrate 21 and the metal foil 22 are laminated with an intervening layer 23 interposed therebetween. The support substrate 21 and the intervening layer 23 are fixed to each other. The metal foil 22 and the intervening layer 23 are in close contact with each other via an adhesive layer (not shown) so as to be peeled off. The support substrate 21 and the metal foil 22 are fixed to each other. The support substrate 21 is made of a thermosetting resin containing glass cloth. The thickness of the support substrate 21 is about 400 to 800 μm. The metal foil 22 is made of copper foil. The thickness of the metal foil 22 is about 3 to 18 μm. The intervening layer 23 is made of a copper foil or a resin film. The thickness of the intervening layer 23 is about 3 to 18 μm. The thickness shown here is merely an example, and may be a thickness different from the thickness described above.

次に、図2(b)に示すように、金属箔22上に第1のめっき導体層4aを所定のパターンに形成する。第1のめっき導体層4aは、半導体素子接続パッド4となるものである。第1のめっき導体層4aは、電解銅めっきから成る。第1のめっき導体層4aの厚みは、5〜20μm程度である。このような第1のめっき導体層4aは、金属箔22上に第1のめっき導体層4aに対応する開口パターンを有するめっきマスクを形成した後、このめっきマスクの開口パターン内に露出する金属箔22上に電解銅めっき層を所望の厚みに析出させた後、めっきマスクを除去することによって形成される。   Next, as shown in FIG. 2B, the first plated conductor layer 4 a is formed on the metal foil 22 in a predetermined pattern. The first plated conductor layer 4 a becomes the semiconductor element connection pad 4. The first plating conductor layer 4a is made of electrolytic copper plating. The thickness of the 1st plating conductor layer 4a is about 5-20 micrometers. Such a first plating conductor layer 4a is formed by forming a plating mask having an opening pattern corresponding to the first plating conductor layer 4a on the metal foil 22, and then exposing the metal foil exposed in the opening pattern of the plating mask. After the electrolytic copper plating layer is deposited on 22 to a desired thickness, it is formed by removing the plating mask.

次に、図2(c)に示すように、金属箔22上および第1のめっき導体層4a上に、第1の絶縁樹脂層1aと配線導体2とを形成する。第1の絶縁樹脂層1aには、第1のめっき導体層4aに接続するためのビアホール3が形成されている。このビアホール3を介して第1のめっき導体層4aと配線導体2とが互いに電気的に接続される。第1の絶縁樹脂層1aは、ガラスクロス基材に未硬化の熱硬化性樹脂を含浸塗布して乾燥させたプリプレグを、第1のめっき導体層4aが形成された金属箔22上に載置するとともに加熱しながらプレスした後、熱硬化させることにより形成される。ビアホール3は、レーザー加工やブラスト加工等により形成される。配線導体2は、周知のセミアディティブ法により形成される。   Next, as shown in FIG. 2C, the first insulating resin layer 1a and the wiring conductor 2 are formed on the metal foil 22 and the first plated conductor layer 4a. A via hole 3 for connecting to the first plated conductor layer 4a is formed in the first insulating resin layer 1a. The first plating conductor layer 4a and the wiring conductor 2 are electrically connected to each other through the via hole 3. In the first insulating resin layer 1a, a prepreg obtained by impregnating and drying an uncured thermosetting resin on a glass cloth substrate is placed on the metal foil 22 on which the first plated conductor layer 4a is formed. In addition, it is formed by heat curing after pressing while heating. The via hole 3 is formed by laser processing, blast processing, or the like. The wiring conductor 2 is formed by a known semi-additive method.

次に、次に、図2(d)に示すように、第1の絶縁樹脂層1aおよびその上の配線導体2上に、次層の絶縁樹脂層1b積層および配線導体2の形成と、さらに次層の絶縁樹脂層1cおよび配線導体2の形成を行う。これらの絶縁樹脂層1b、1cにも、それぞれビアホール3が形成されている。このビアホール3を介して上下の配線導体2同士が電気的に接続されている。これらの絶縁樹脂層1b、1cおよびその上の配線導体2の形成は、上述の第1の絶縁樹脂層1aおよびその上の配線導体2と同様にして行う。   Next, as shown in FIG. 2D, on the first insulating resin layer 1a and the wiring conductor 2 thereon, the next insulating resin layer 1b is laminated and the wiring conductor 2 is further formed. The next insulating resin layer 1c and the wiring conductor 2 are formed. Via holes 3 are also formed in these insulating resin layers 1b and 1c. The upper and lower wiring conductors 2 are electrically connected to each other through the via hole 3. The insulating resin layers 1b and 1c and the wiring conductor 2 thereon are formed in the same manner as the first insulating resin layer 1a and the wiring conductor 2 thereon.

次に、図2(e)に示すように、最後の絶縁樹脂層1dを積層するとともに、絶縁樹脂層1d上に外部接続パッド5を含む配線導体2を形成する。絶縁樹脂層1dにも、ビアホール3が形成されている。このビアホール3を介して外部接続パッド5がその下の配線導体2に電気的に接続される。これにより外部接続パッド5が配線導体2を介して第1のめっき導体層4aに電気的に接続される。この絶縁樹脂層1dおよびその上の配線導体2の形成も上述した絶縁樹脂層1a〜1cおよびその上の配線導体2と同様にして行う。   Next, as shown in FIG. 2E, the final insulating resin layer 1d is laminated, and the wiring conductor 2 including the external connection pads 5 is formed on the insulating resin layer 1d. A via hole 3 is also formed in the insulating resin layer 1d. The external connection pad 5 is electrically connected to the underlying wiring conductor 2 through the via hole 3. As a result, the external connection pad 5 is electrically connected to the first plating conductor layer 4 a via the wiring conductor 2. The insulating resin layer 1d and the wiring conductor 2 thereon are formed in the same manner as the insulating resin layers 1a to 1c and the wiring conductor 2 thereon.

次に、図3(f)に示すように、金属箔22と支持基板21とが固着された領域に対応する部分を切断により切り落とす。これにより、金属箔22と介在層23とが剥離可能に密着された領域に対応する部分のみが残る。切断には、ダイサーやルーターを用いる。   Next, as shown in FIG. 3F, a portion corresponding to a region where the metal foil 22 and the support substrate 21 are fixed is cut off by cutting. Thereby, only the part corresponding to the area | region where metal foil 22 and the intervening layer 23 contact | adhered so that peeling was possible remains. A dicer or a router is used for cutting.

次に、図3(g)に示すように、金属箔22と介在層23との間を剥離して金属箔22と支持基板21とを分離する。これにより、金属箔22が外部に露出する。   Next, as illustrated in FIG. 3G, the metal foil 22 and the support substrate 21 are separated by separating the metal foil 22 and the intervening layer 23. Thereby, the metal foil 22 is exposed to the outside.

次に、図3(h)に示すように、露出した金属箔22をエッチング除去する。これにより第1の絶縁樹脂層1aに埋設された第1のめっき導体層4aが外部に露出する。このとき、第1のめっき導体層4aも、2〜3μm程度の厚みだけエッチングされる。そのため、第1のめっき導体層4aの露出面は、第1の絶縁樹脂層1aの表面から2〜3μm程度凹んだものとなる。   Next, as shown in FIG. 3H, the exposed metal foil 22 is removed by etching. As a result, the first plated conductor layer 4a embedded in the first insulating resin layer 1a is exposed to the outside. At this time, the first plating conductor layer 4a is also etched by a thickness of about 2 to 3 μm. Therefore, the exposed surface of the first plated conductor layer 4a is recessed by about 2 to 3 μm from the surface of the first insulating resin layer 1a.

最後に、図3(i)に示すように、露出した第1のめっき導体層4aの表面に第2のめっき導体層4bを第1の絶縁樹脂層1aの表面から突出するように形成する。第2のめっき導体層4bが第1の絶縁樹脂層1aの表面から突出する高さは、1〜20μm程度である。第2のめっき導体層4bは、第1のめっき導体層4aの露出表面に電解銅めっき層を析出することにより形成される。この場合、例えば絶縁樹脂層11dの露出表面に、各外部接続パッド5を電気的に共通に接続するめっきリード配線(不図示)を予め設けておき、そのめっきリード線を介して電解めっきのための電荷を供給して電解めっきを行う。めっきリード線は、電解めっき後に、エッチング等により不必要な部分を除去する。これにより、図1に示した配線基板10が完成する。   Finally, as shown in FIG. 3I, the second plated conductor layer 4b is formed on the exposed surface of the first plated conductor layer 4a so as to protrude from the surface of the first insulating resin layer 1a. The height at which the second plated conductor layer 4b protrudes from the surface of the first insulating resin layer 1a is about 1 to 20 μm. The second plating conductor layer 4b is formed by depositing an electrolytic copper plating layer on the exposed surface of the first plating conductor layer 4a. In this case, for example, plating lead wirings (not shown) for electrically connecting the external connection pads 5 are provided in advance on the exposed surface of the insulating resin layer 11d, and the electrolytic plating is performed via the plating lead wires. Electrolytic plating is performed by supplying the electric charge. An unnecessary part of the plating lead wire is removed by etching or the like after electrolytic plating. Thereby, the wiring board 10 shown in FIG. 1 is completed.

このように、本例の配線基板10の製造方法によれば、エッチングにより金属箔22を除去する際に、第1のめっき導体層4aを第1の絶縁樹脂層1aの表面から凹ませ、次にこの第1のめっき導体層4aの表面に第1の絶縁樹脂層1aの表面から突出する厚みの第2のめっき導体層4bを形成し、それにより第1のめっき導体層4aと第2のめっき導体層4bとから成る半導体素子接続パッド4を形成することから、半導体素子接続パッド4が最上層の絶縁樹脂層である第1の絶縁樹脂層1aに埋設されているとともに、半導体素子Sの電極端子Tとの接続面が第1の絶縁樹脂層1aから突出した配線基板10を極めて容易に提供することができる。それにより、半導体素子接続パッド4が第1の絶縁樹脂層1aから剥離しにくいとともに、半導体素子接続パッド4と半導体素子Sの電極端子Tとの電気的な接続を良好なものとすることが可能な配線基板10を提供することができる。   As described above, according to the method for manufacturing the wiring substrate 10 of this example, when the metal foil 22 is removed by etching, the first plating conductor layer 4a is recessed from the surface of the first insulating resin layer 1a. A second plating conductor layer 4b having a thickness protruding from the surface of the first insulating resin layer 1a is formed on the surface of the first plating conductor layer 4a, whereby the first plating conductor layer 4a and the second plating conductor layer 4a are formed. Since the semiconductor element connection pad 4 including the plated conductor layer 4b is formed, the semiconductor element connection pad 4 is embedded in the first insulating resin layer 1a which is the uppermost insulating resin layer, and the semiconductor element S The wiring board 10 whose connection surface with the electrode terminal T protrudes from the first insulating resin layer 1a can be provided very easily. Thereby, the semiconductor element connection pad 4 is not easily peeled off from the first insulating resin layer 1a, and the electrical connection between the semiconductor element connection pad 4 and the electrode terminal T of the semiconductor element S can be improved. A simple wiring board 10 can be provided.

なお、半導体素子接続パッド4を構成する第2のめっき導体層4bを形成する際、第2のめっき導体層4bの表面が凸状の曲面となるようにすることが好ましい。このように第2のめっき導体層4bの表面が凸状の曲面となるようにすることにより、半導体素子接続パッド4の接続面に半導体素子Sの電極端子Tを半田を介して接続する際に、半田が接続面の頂点からその周囲に順次濡れ広がっていくので、半田内にボイドを巻き込むことなく極めて良好に接続することが可能な配線基板10を提供することができる。この場合、第2のめっき導体層4b表面の曲率半径は、半導体素子接続パッド4の幅の0.5〜3倍の範囲が好ましい。第2のめっき導体層4bの表面を凸状の曲面とするには、第1の絶縁樹脂層1aの表面から突出する第2のめっき導体層4bの厚みを十分に厚いものとすればよい。この厚みが厚い程、曲面の頂点の高さが高くなるとともに曲率半径が小さくなる。   In addition, when forming the 2nd plating conductor layer 4b which comprises the semiconductor element connection pad 4, it is preferable that the surface of the 2nd plating conductor layer 4b becomes a convex curved surface. Thus, by connecting the electrode terminal T of the semiconductor element S to the connection surface of the semiconductor element connection pad 4 via solder by making the surface of the second plated conductor layer 4b a convex curved surface. Since the solder spreads sequentially from the apex of the connection surface to the periphery thereof, it is possible to provide the wiring board 10 that can be connected extremely well without involving voids in the solder. In this case, the radius of curvature of the surface of the second plating conductor layer 4 b is preferably in the range of 0.5 to 3 times the width of the semiconductor element connection pad 4. In order to make the surface of the second plating conductor layer 4b a convex curved surface, the thickness of the second plating conductor layer 4b protruding from the surface of the first insulating resin layer 1a may be made sufficiently thick. The thicker the thickness, the higher the height of the curved surface vertex and the smaller the radius of curvature.

1・・・・・・絶縁基体
1a〜1d・・絶縁樹脂層
2・・・・・・配線導体
4・・・・・・半導体素子接続パッド
4a・・・・・第1のめっき導体層
4b・・・・・第2のめっき導体層
5・・・・・・外部接続パッド
21・・・・・・支持基板
22・・・・・・金属箔
DESCRIPTION OF SYMBOLS 1 .... Insulation base | substrate 1a-1d .. Insulation resin layer 2 .... Wiring conductor 4 .... Semiconductor element connection pad 4a ... 1st plating conductor layer 4b 2nd plating conductor layer 5 External connection pad 21 Support substrate 22 Metal foil

Claims (6)

複数の絶縁樹脂層が上下に積層されて成る絶縁基体と、最上層の前記絶縁樹脂層の上面側に埋設されており、半導体素子の電極端子と接続される接続面が前記上面から突出している、めっき導体層から成る半導体素子接続パッドと、前記絶縁基体の下面に被着されており、前記絶縁基体の内部に設けた配線導体を介して前記半導体素子接続パッドに電気的に接続されている外部接続パッドと、を具備して成ることを特徴とする配線基板。   An insulating base formed by laminating a plurality of insulating resin layers vertically and an upper surface of the uppermost insulating resin layer are embedded, and a connection surface connected to an electrode terminal of a semiconductor element protrudes from the upper surface. A semiconductor element connection pad made of a plated conductor layer, and is attached to the lower surface of the insulating base, and is electrically connected to the semiconductor element connection pad via a wiring conductor provided inside the insulating base. And an external connection pad. 前記接続面が、凸状の曲面であることを特徴とする請求項1記載の配線基板。   The wiring board according to claim 1, wherein the connection surface is a convex curved surface. 前記曲面の曲率半径が前記半導体素子接続パッドの幅の0.5〜3倍であることを特徴とする請求項2記載の配線基板。   3. The wiring board according to claim 2, wherein a radius of curvature of the curved surface is 0.5 to 3 times a width of the semiconductor element connection pad. 平坦な支持基板上に金属箔を分離可能に支持する工程と、前記金属箔上に半導体素子接続パッドとなる第1のめっき導体層を所定パターンに形成する工程と、前記金属箔上および前記第1のめっき導体層上に最上層の絶縁樹脂層となる第1の絶縁樹脂層を積層するとともに、該第1の絶縁樹脂層上に、前記第1のめっき導体層に電気的に接続された配線導体を形成する工程と、前記第1の絶縁樹脂層上および前記配線導体上に次層の絶縁樹脂層を積層するとともに、該次層の絶縁樹脂層上に、前記配線導体に電気的に接続された次層の配線導体を形成する工程と、前記次層の絶縁樹脂層上および次層の配線導体上に、さらに次層の絶縁樹脂層の積層および次層の配線導体の形成を必要に応じて複数回繰り返す工程と、最後に積層された前記絶縁樹脂層上に、前記第1のめっき導体に前記配線導体を介して電気的に接続された外部接続パッドを形成する工程と、前記金属箔と前記支持基板とを分離して前記金属箔を露出させる工程と、エッチングにより、前記金属箔を除去するとともに前記第1のめっき導体層の表面を前記第1の絶縁樹脂層の表面から凹こます工程と、前記第1のめっき導体層の表面に、前記第1の絶縁樹脂層の表面から突出する厚みの第2のめっき導体層を形成し、該第2のめっき導体層と前記第1のめっき導体層とから成る半導体素子接続パッドを形成する工程と、を行うことを特徴とする配線基板の製造方法。   A step of detachably supporting a metal foil on a flat support substrate, a step of forming a first plating conductor layer serving as a semiconductor element connection pad on the metal foil in a predetermined pattern, the metal foil and the first A first insulating resin layer that is an uppermost insulating resin layer is laminated on one plated conductor layer, and is electrically connected to the first plated conductor layer on the first insulating resin layer. Forming a wiring conductor; laminating a next insulating resin layer on the first insulating resin layer and the wiring conductor; and electrically connecting the wiring conductor on the insulating resin layer of the next layer. It is necessary to form a connected next-layer wiring conductor, and to laminate the next-layer insulating resin layer and the next-layer wiring conductor on the next-layer insulating resin layer and the next-layer wiring conductor. Depending on the process repeated several times and the last laminated Forming an external connection pad electrically connected to the first plating conductor via the wiring conductor on the resin layer; and separating the metal foil and the support substrate to expose the metal foil And removing the metal foil by etching and indenting the surface of the first plating conductor layer from the surface of the first insulating resin layer; and on the surface of the first plating conductor layer. Forming a second plating conductor layer having a thickness protruding from the surface of the first insulating resin layer, and forming a semiconductor element connection pad comprising the second plating conductor layer and the first plating conductor layer; And a process for manufacturing the wiring board. 前記第2のめっき導体層を、該第2のめっき導体層の表面が凸状の曲面となるように形成することを特徴とする請求項4記載の配線基板の製造方法。   5. The method of manufacturing a wiring board according to claim 4, wherein the second plating conductor layer is formed so that a surface of the second plating conductor layer is a convex curved surface. 前記曲面の曲率半径を、前記半導体素子接続パッドの幅の0.5〜3倍とすることを特徴とする請求項5記載の配線基板の製造方法。   6. The method of manufacturing a wiring board according to claim 5, wherein the curvature radius of the curved surface is 0.5 to 3 times the width of the semiconductor element connection pad.
JP2015127115A 2015-05-25 2015-06-24 Wiring board and manufacturing method thereof Pending JP2016219762A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015105703 2015-05-25
JP2015105703 2015-05-25

Publications (1)

Publication Number Publication Date
JP2016219762A true JP2016219762A (en) 2016-12-22

Family

ID=57578645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015127115A Pending JP2016219762A (en) 2015-05-25 2015-06-24 Wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2016219762A (en)

Similar Documents

Publication Publication Date Title
TW201438537A (en) Method for manufacturing wiring substrates
JP5555368B1 (en) Wiring board manufacturing method
JP6084283B2 (en) Component built-in substrate and manufacturing method thereof
JP2015198094A (en) Interposer, semiconductor device, and method of manufacturing them
JP2015050309A (en) Method for manufacturing wiring board
JP2016127148A (en) Wiring board manufacturing method
JP2015133342A (en) Wiring board manufacturing method
JP2016219762A (en) Wiring board and manufacturing method thereof
JP5955050B2 (en) Wiring board manufacturing method
JP2017011251A (en) Wiring board and manufacturing method for the same
JP2016100352A (en) Printed wiring board and manufacturing method of the same
JP2016219705A (en) Wiring board and manufacturing method thereof
JP2016051747A (en) Wiring board
JP2015204379A (en) Printed wiring board
JP2016034007A (en) Wiring board manufacturing method
JP2015026774A (en) Method of manufacturing wiring board
JP6219787B2 (en) Wiring board manufacturing method
JP2017228669A (en) Wiring board and manufacturing method thereof
JP2018060925A (en) Wiring board and method of manufacturing the same
JP5409480B2 (en) Wiring board manufacturing method
JP2015144152A (en) Manufacturing method of wiring board
JP2015144150A (en) Manufacturing method of wiring board
JP2015070105A (en) Method for manufacturing wiring board
JP5409519B2 (en) Wiring board and manufacturing method thereof
JP6096641B2 (en) Wiring board manufacturing method