JP2016219762A - Wiring board and manufacturing method thereof - Google Patents
Wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2016219762A JP2016219762A JP2015127115A JP2015127115A JP2016219762A JP 2016219762 A JP2016219762 A JP 2016219762A JP 2015127115 A JP2015127115 A JP 2015127115A JP 2015127115 A JP2015127115 A JP 2015127115A JP 2016219762 A JP2016219762 A JP 2016219762A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating resin
- semiconductor element
- resin layer
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Abstract
Description
本発明は、半導体素子を搭載するために用いられる配線基板およびその製造方法に関するものである。 The present invention relates to a wiring board used for mounting a semiconductor element and a manufacturing method thereof.
図4に、半導体素子Sを搭載するための従来の配線基板20の例を示す。従来の配線基板20は、絶縁基体11と配線導体12とを備えている。絶縁基体11は、複数の絶縁樹脂層11a〜11dが上下に積層されて成る。各絶縁樹脂層11a〜11bには、ビアホール13が形成されている。配線導体12は、絶縁樹脂層11a〜11dの表面およびビアホール13内に形成されている。これにより、上下の配線導体12同士がビアホール13を介して電気的に接続されている。絶縁基体11の上面には、多数の半導体素子接続パッド14が形成されている。絶縁基体11の下面には、多数の外部接続パッド15が形成されている。半導体素子接続パッド14と外部接続パッド15とは、配線導体12を介して互いに電気的に接続されている。配線導体12、半導体素子接続パッド14および外部接続パッド15は、めっき導体層により形成されている。半導体素子接続パッド14には、半導体素子Sの電極端子Tが半田を介して接続される。外部接続パッド15は、外部電気回路基板の配線導体に接続される。
FIG. 4 shows an example of a
この配線基板20は、以下のようにして製造される。先ず、図5(a)に示すように、平坦な支持基板31上に金属箔32を支持させる。支持基板31と金属箔32とは、間に介在層33を挟んで積層されている。支持基板31と介在層33の間は、互いに固着している。金属箔32と介在層33との間は、図示しない粘着層を介して互いに剥離可能に密着している。支持基板31と金属箔32との間は固着している。支持基板31は、ガラスクロス入りの熱硬化性樹脂から成る。金属箔32は、銅箔から成る。介在層33は、銅箔や樹脂フィルムから成る。
The
次に、図5(b)に示すように、金属箔32上にめっき導体層14aを形成する。めっき導体層14aは、半導体素子接続パッド14となるものである。めっき導体層14aは、電解銅めっきから成る。
Next, as shown in FIG. 5B, the
次に、図5(c)に示すように、金属箔32上およびめっき導体層14a上に、第1の絶縁樹脂層11aと配線導体12とを形成する。絶縁樹脂層11aには、めっき導体層14aに接続するためのビアホール13が形成されている。このビアホール13を介してめっき導体層14aと配線導体12とが互いに電気的に接続される。
Next, as shown in FIG. 5C, the first
次に、図5(d)に示すように、絶縁樹脂層11aおよびその上の配線導体12上に、次層の絶縁樹脂層11bおよび配線導体12の形成と、さらに次層の絶縁樹脂層11cおよび配線導体12の形成を行う。絶縁樹脂層11b、11cにも、それぞれビアホール13が形成されている。このビアホール13を介して上下の配線導体12同士が電気的に接続されている。
Next, as shown in FIG. 5D, the next
次に、図5(e)に示すように、最後の絶縁樹脂層11dを積層するとともに、絶縁樹脂層11d上に外部接続パッド15を形成する。外部接続パッド15は、配線導体12の一部から成る。絶縁樹脂層11dにも、ビアホール13が形成されている。このビアホール13を介して外部接続パッド15がその下の配線導体12に電気的に接続される。これにより外部接続パッド15が配線導体12を介してめっき導体層14aに電気的に接続される。
Next, as shown in FIG. 5E, the final
次に、図6(f)に示すように、金属箔32と支持基板31とが固着された領域に対応する部分を切り落とす。これにより、金属箔32と介在層33とが剥離可能に密着された領域に対応する部分のみが残る。
Next, as shown in FIG. 6F, a portion corresponding to the region where the
次に、図6(g)に示すように、金属箔32と介在層33との間を剥離して金属箔32と支持基板31とを分離する。これにより、金属箔32が外部に露出する。
Next, as shown in FIG. 6G, the
最後に、図6(h)に示すように、露出した金属箔32をエッチング除去する。これにより絶縁樹脂層11aに埋設されためっき導体層14aが外部に露出する。露出しためっき導体層14aは、半導体素子接続パッド14となる。このとき、めっき導体層14aも、2〜3μm程度エッチングされる。そのため、半導体素子接続パッド14の露出面は、絶縁樹脂層11aの表面から2〜3μm程度凹んだものとなる。
Finally, as shown in FIG. 6H, the exposed
しかしながら、従来の配線基板20では、上述したように、半導体素子接続パッド14が絶縁樹脂層11aの表面から2〜3μm程度凹んだものとなる。そのため、半導体素子接続パッド14と半導体素子Sの電極端子Tとの間に電気的な接続不良が発生しやすくなる。これは、絶縁樹脂層11aの表面から凹んで位置する半導体素子接続パッド14と、半導体素子Sの電極端子Tとの良好な接触が凹みにより阻害されることに起因する。
However, in the
なお、半導体素子接続パッドを絶縁樹脂層に埋設せずに、絶縁樹脂層の表面に単に突設した配線基板もあるが、この場合、特に半導体素子接続パッドが小さい場合、半導体素子接続パッドが絶縁樹脂層から剥離しやすくなる。 In addition, there is a wiring board in which the semiconductor element connection pads are not embedded in the insulating resin layer, but are simply projected on the surface of the insulating resin layer. In this case, the semiconductor element connection pads are insulated particularly when the semiconductor element connection pads are small. It becomes easy to peel from the resin layer.
本発明が解決しようとする課題は、絶縁樹脂層に埋設された半導体素子接続パッドと半導体素子の電極端子との間の電気的な接続が良好な配線基板およびその製造方法を提供することにある。 The problem to be solved by the present invention is to provide a wiring board having good electrical connection between a semiconductor element connection pad embedded in an insulating resin layer and an electrode terminal of the semiconductor element, and a method for manufacturing the same. .
本発明の配線基板は、複数の絶縁樹脂層が上下に積層されて成る絶縁基体と、最上層の前記絶縁樹脂層の上面側に埋設されており、半導体素子の電極端子と接続される接続面が前記上面から突出している、めっき導体層から成る半導体素子接続パッドと、前記絶縁基体の下面に被着されており、前記絶縁基体の内部に設けた配線導体を介して前記半導体素子接続パッドに電気的に接続されている外部接続パッドと、を具備して成ることを特徴とするものである。 The wiring board of the present invention has an insulating base formed by laminating a plurality of insulating resin layers and a connection surface embedded in the upper surface side of the uppermost insulating resin layer and connected to electrode terminals of a semiconductor element. Projecting from the upper surface, the semiconductor element connection pad made of a plated conductor layer, and attached to the lower surface of the insulating base, and to the semiconductor element connection pad via a wiring conductor provided inside the insulating base And an external connection pad which is electrically connected.
本発明の配線基板の製造方法は、平坦な支持基板上に金属箔を分離可能に支持する工程と、前記金属箔上に半導体素子接続パッドとなる第1のめっき導体層を所定パターンに形成する工程と、前記金属箔上および前記第1のめっき導体層上に最上層の絶縁樹脂層となる第1の絶縁樹脂層を積層するとともに、該第1の絶縁樹脂層上に、前記第1のめっき導体層に電気的に接続された配線導体を形成する工程と、前記第1の絶縁樹脂層上および前記配線導体上に次層の絶縁樹脂層を積層するとともに、該次層の絶縁樹脂層上に、前記配線導体に電気的に接続された次層の配線導体を形成する工程と、前記次層の絶縁樹脂層上および次層の配線導体上に、さらに次層の絶縁樹脂層の積層および次層の配線導体の形成を必要に応じて複数回繰り返す工程と、最後に積層された前記絶縁樹脂層上に、前記第1のめっき導体に前記配線導体を介して電気的に接続された外部接続パッドを形成する工程と、前記金属箔と前記支持基板とを分離して前記金属箔を露出させる工程と、エッチングにより、前記金属箔を除去するとともに前記第1のめっき導体層の表面を前記第1の絶縁樹脂層の表面から凹こます工程と、前記第1のめっき導体層の表面に、前記第1の絶縁樹脂層の表面から突出する厚みの第2のめっき導体層を形成し、該第2のめっき導体層と前記第1のめっき導体層とから成る半導体素子接続パッドを形成する工程と、を行うことを特徴とするものである。 In the method for manufacturing a wiring board according to the present invention, a metal foil is detachably supported on a flat support substrate, and a first plating conductor layer serving as a semiconductor element connection pad is formed on the metal foil in a predetermined pattern. A step of laminating a first insulating resin layer to be an uppermost insulating resin layer on the metal foil and on the first plated conductor layer, and on the first insulating resin layer, the first insulating resin layer; Forming a wiring conductor electrically connected to the plating conductor layer; laminating a next insulating resin layer on the first insulating resin layer and the wiring conductor; and the next insulating resin layer A step of forming a wiring conductor of a next layer electrically connected to the wiring conductor, and a lamination of an insulating resin layer of the next layer on the insulating resin layer of the next layer and on the wiring conductor of the next layer Repeat the formation of the wiring conductor of the next layer several times as necessary Forming an external connection pad electrically connected to the first plating conductor via the wiring conductor on the insulating resin layer laminated last, the metal foil, and the support substrate Separating the metal foil and exposing the metal foil, removing the metal foil by etching, and denting the surface of the first plated conductor layer from the surface of the first insulating resin layer, A second plating conductor layer having a thickness protruding from the surface of the first insulating resin layer is formed on the surface of the first plating conductor layer, and the second plating conductor layer and the first plating conductor layer are formed. And a step of forming a semiconductor element connection pad comprising:
本発明の配線基板によれば、最上層の絶縁樹脂層に埋設された半導体素子接続パッドは、半導体素子と接続される接続面が最上層の絶縁樹脂層の表面から突出していることから、半導体素子接続パッドが最上層の絶縁樹脂層から剥離しにくいとともに、半導体素子接続パッドと半導体素子の電極端子との電気的な接続を良好なものとすることができる。 According to the wiring board of the present invention, the semiconductor element connection pad embedded in the uppermost insulating resin layer has a connection surface protruding from the surface of the uppermost insulating resin layer because the connection surface connected to the semiconductor element protrudes from the surface of the semiconductor resin. The element connection pad is difficult to peel off from the uppermost insulating resin layer, and electrical connection between the semiconductor element connection pad and the electrode terminal of the semiconductor element can be improved.
また、本発明の配線基板の製造方法によれば、エッチングにより金属箔を除去する際に、第1のめっき導体層を第1の絶縁樹脂層の表面から凹ませ、次にこの第1のめっき導体層の表面に第1の絶縁樹脂層の表面から突出する厚みの第2のめっき導体層を形成し、それにより第1のめっき導体層と第2のめっき導体層とから成る半導体素子接続パッドを形成することから、半導体素子接続パッドが最上層の絶縁樹脂層である第1の絶縁樹脂層に埋設されているとともに、半導体素子の電極端子との接続面が第1の絶縁樹脂層から突出した配線基板を極めて容易に提供することができる。それにより、半導体素子接続パッドが第1の絶縁樹脂層から剥離しにくいとともに、半導体素子接続パッドと半導体素子の電極端子との電気的な接続を良好なものとすることが可能な配線基板を提供することができる。 According to the method for manufacturing a wiring board of the present invention, when removing the metal foil by etching, the first plating conductor layer is recessed from the surface of the first insulating resin layer, and then the first plating is performed. A semiconductor element connection pad comprising a first plated conductor layer and a second plated conductor layer formed on the surface of the conductor layer by forming a second plated conductor layer having a thickness protruding from the surface of the first insulating resin layer. Therefore, the semiconductor element connection pad is embedded in the first insulating resin layer, which is the uppermost insulating resin layer, and the connection surface with the electrode terminal of the semiconductor element protrudes from the first insulating resin layer. Thus, it is possible to provide the wiring board thus obtained very easily. As a result, a wiring board is provided in which the semiconductor element connection pad is not easily peeled off from the first insulating resin layer, and the electrical connection between the semiconductor element connection pad and the electrode terminal of the semiconductor element can be improved. can do.
次に、本発明の配線基板の実施形態例について、図1を基に説明する。図1に示すように、配線基板10は、絶縁基体1と配線導体2とを備えている。また、絶縁基体1の上面には、多数の半導体素子接続パッド4が形成されている。さらに、絶縁基体1の下面には、多数の外部接続パッド5が形成されている。
Next, an embodiment of the wiring board according to the present invention will be described with reference to FIG. As shown in FIG. 1, the
絶縁基体1は、複数の絶縁樹脂層1a〜1dが上下に積層されて成る。各絶縁樹脂層1a〜1dは、例えばガラスクロス基材に熱硬化性樹脂を含浸塗布させた電気絶縁材料から成る。熱硬化性樹脂としては、エポキシ樹脂やビスマレイミドトリアジン樹脂、ポリイミド樹脂等が用いられる。各絶縁樹脂層1a〜1dの厚みは、それぞれ50〜200μm程度である。各絶縁樹脂層1a〜1dには、それぞれにビアホール3が形成されている。ビアホール3の直径は、30〜100μm程度である。
The insulating
配線導体2は、各絶縁樹脂層1a〜1dの表面およびビアホール3内に被着形成されている。絶縁樹脂層1a〜1dを挟んで上下に位置する配線導体2同士は、ビアホール3を介して互いに電気的に接続されている。配線導体2は、主として銅めっき層から成る。配線導体2の厚みは、5〜20μm程度である。
The
半導体素子接続パッド4は、多数個が格子状に配列されている。半導体素子接続パッド4の上面には、半導体素子Sの電極端子Tが接続される。半導体素子接続パッド4は、平面視で円形である。半導体素子接続パッド4の直径は、30〜100μm程度である。半導体素子接続パッド4は、最上層の絶縁樹脂層1aの上面側に埋設されている。埋設された深さは、5〜20μm程度である。半導体素子接続パッド4の上面は、絶縁樹脂層1aの上面から突出している。突出する高さは1〜20μm程度である。半導体素子接続パッド4は、第1のめっき導体層4aと第2のめっき導体層4bとから成る。第1のめっき導体層4aは、絶縁樹脂層1a内に完全に埋没している。第2のめっき導体層4bは、下面側が絶縁樹脂層1a内に埋没しており、上面側が絶縁樹脂層1aから突出している。第1のめっき導体層4aおよび第2のめっき導体層4bの厚みは、それぞれ2〜20μm程度である。これらのめっき導体層4a、4bは、銅めっき層から成る。
A large number of semiconductor
外部接続パッド5は、多数個が格子状に配列されている。外部接続パッド5は、外部の電気回路基板の配線導体に接続される。外部接続パッド5は、平面視で円形である。外部接続パッド5の直径は、200〜800μm程度である。外部接続パッド5は、最下層の絶縁樹脂層1dの下面に被着された配線導体2により形成されている。外部接続パッド5は、配線導体2を介して半導体素子接続パッド4に電気的に接続されている。
Many
そして、半導体素子接続パッド4の上面に半導体素子Sの電極端子Tを半田を介して接続することにより、配線基板10に半導体素子Sが搭載される。このとき、半導体素子接続パッド4は、絶縁樹脂層1aの上面側に埋設された状態であることから、絶縁樹脂層1aに強固に係止されて剥離しにくい。また、半導体素子Sの電極端子Tと接続される接続面が絶縁樹脂層1aの表面から突出していることから、半導体素子接続パッド4と半導体素子Sの電極端子Tとの電気的な接続を良好なものとすることができる。
Then, the semiconductor element S is mounted on the
なお、半導体素子接続パッド4は、半導体素子Sの電極端子Tと接続される接続面が凸状の曲面であることが好ましい。この場合、半導体素子接続パッド4の接続面に半導体素子Sの電極端子Tを半田を介して接続する際に、半田が接続面の頂点からその周囲に順次濡れ広がっていくので、半田内にボイドを巻き込むことなく極めて良好に接続することが可能となる。接続面の曲率半径は、半導体素子接続パッド4の幅の0.5〜3倍の範囲が好ましい。
In addition, it is preferable that the connection surface connected to the electrode terminal T of the semiconductor element S is a convex curved surface. In this case, when the electrode terminal T of the semiconductor element S is connected to the connection surface of the semiconductor
次に、本発明の配線基板の製造方法の実施形態例を、上述の配線基板10を製造する場合を例にとって図2および図3を基に説明する。
Next, an embodiment of the method for manufacturing a wiring board according to the present invention will be described with reference to FIGS. 2 and 3 by taking as an example the case of manufacturing the
先ず、図2(a)に示すように、平坦な支持基板21上に金属箔22を支持させる。支持基板21と金属箔22とは、間に介在層23を挟んで積層されている。支持基板21と介在層23の間は、互いに固着している。金属箔22と介在層23との間は、図示しない粘着層を介して互いに剥離可能に密着している。支持基板21と金属箔22との間は、互いに固着している。支持基板21は、ガラスクロス入りの熱硬化性樹脂から成る。支持基板21の厚みは、400〜800μm程度である。金属箔22は、銅箔から成る。金属箔22の厚みは、3〜18μm程度である。介在層23は、銅箔や樹脂フィルムから成る。介在層23の厚みは、3〜18μm程度である。なお、ここで示した厚みは、単なる例示であり、上述した厚みと異なる厚みであっても構わない。
First, as shown in FIG. 2A, a
次に、図2(b)に示すように、金属箔22上に第1のめっき導体層4aを所定のパターンに形成する。第1のめっき導体層4aは、半導体素子接続パッド4となるものである。第1のめっき導体層4aは、電解銅めっきから成る。第1のめっき導体層4aの厚みは、5〜20μm程度である。このような第1のめっき導体層4aは、金属箔22上に第1のめっき導体層4aに対応する開口パターンを有するめっきマスクを形成した後、このめっきマスクの開口パターン内に露出する金属箔22上に電解銅めっき層を所望の厚みに析出させた後、めっきマスクを除去することによって形成される。
Next, as shown in FIG. 2B, the first plated
次に、図2(c)に示すように、金属箔22上および第1のめっき導体層4a上に、第1の絶縁樹脂層1aと配線導体2とを形成する。第1の絶縁樹脂層1aには、第1のめっき導体層4aに接続するためのビアホール3が形成されている。このビアホール3を介して第1のめっき導体層4aと配線導体2とが互いに電気的に接続される。第1の絶縁樹脂層1aは、ガラスクロス基材に未硬化の熱硬化性樹脂を含浸塗布して乾燥させたプリプレグを、第1のめっき導体層4aが形成された金属箔22上に載置するとともに加熱しながらプレスした後、熱硬化させることにより形成される。ビアホール3は、レーザー加工やブラスト加工等により形成される。配線導体2は、周知のセミアディティブ法により形成される。
Next, as shown in FIG. 2C, the first insulating resin layer 1a and the
次に、次に、図2(d)に示すように、第1の絶縁樹脂層1aおよびその上の配線導体2上に、次層の絶縁樹脂層1b積層および配線導体2の形成と、さらに次層の絶縁樹脂層1cおよび配線導体2の形成を行う。これらの絶縁樹脂層1b、1cにも、それぞれビアホール3が形成されている。このビアホール3を介して上下の配線導体2同士が電気的に接続されている。これらの絶縁樹脂層1b、1cおよびその上の配線導体2の形成は、上述の第1の絶縁樹脂層1aおよびその上の配線導体2と同様にして行う。
Next, as shown in FIG. 2D, on the first insulating resin layer 1a and the
次に、図2(e)に示すように、最後の絶縁樹脂層1dを積層するとともに、絶縁樹脂層1d上に外部接続パッド5を含む配線導体2を形成する。絶縁樹脂層1dにも、ビアホール3が形成されている。このビアホール3を介して外部接続パッド5がその下の配線導体2に電気的に接続される。これにより外部接続パッド5が配線導体2を介して第1のめっき導体層4aに電気的に接続される。この絶縁樹脂層1dおよびその上の配線導体2の形成も上述した絶縁樹脂層1a〜1cおよびその上の配線導体2と同様にして行う。
Next, as shown in FIG. 2E, the final insulating
次に、図3(f)に示すように、金属箔22と支持基板21とが固着された領域に対応する部分を切断により切り落とす。これにより、金属箔22と介在層23とが剥離可能に密着された領域に対応する部分のみが残る。切断には、ダイサーやルーターを用いる。
Next, as shown in FIG. 3F, a portion corresponding to a region where the
次に、図3(g)に示すように、金属箔22と介在層23との間を剥離して金属箔22と支持基板21とを分離する。これにより、金属箔22が外部に露出する。
Next, as illustrated in FIG. 3G, the
次に、図3(h)に示すように、露出した金属箔22をエッチング除去する。これにより第1の絶縁樹脂層1aに埋設された第1のめっき導体層4aが外部に露出する。このとき、第1のめっき導体層4aも、2〜3μm程度の厚みだけエッチングされる。そのため、第1のめっき導体層4aの露出面は、第1の絶縁樹脂層1aの表面から2〜3μm程度凹んだものとなる。
Next, as shown in FIG. 3H, the exposed
最後に、図3(i)に示すように、露出した第1のめっき導体層4aの表面に第2のめっき導体層4bを第1の絶縁樹脂層1aの表面から突出するように形成する。第2のめっき導体層4bが第1の絶縁樹脂層1aの表面から突出する高さは、1〜20μm程度である。第2のめっき導体層4bは、第1のめっき導体層4aの露出表面に電解銅めっき層を析出することにより形成される。この場合、例えば絶縁樹脂層11dの露出表面に、各外部接続パッド5を電気的に共通に接続するめっきリード配線(不図示)を予め設けておき、そのめっきリード線を介して電解めっきのための電荷を供給して電解めっきを行う。めっきリード線は、電解めっき後に、エッチング等により不必要な部分を除去する。これにより、図1に示した配線基板10が完成する。
Finally, as shown in FIG. 3I, the second plated
このように、本例の配線基板10の製造方法によれば、エッチングにより金属箔22を除去する際に、第1のめっき導体層4aを第1の絶縁樹脂層1aの表面から凹ませ、次にこの第1のめっき導体層4aの表面に第1の絶縁樹脂層1aの表面から突出する厚みの第2のめっき導体層4bを形成し、それにより第1のめっき導体層4aと第2のめっき導体層4bとから成る半導体素子接続パッド4を形成することから、半導体素子接続パッド4が最上層の絶縁樹脂層である第1の絶縁樹脂層1aに埋設されているとともに、半導体素子Sの電極端子Tとの接続面が第1の絶縁樹脂層1aから突出した配線基板10を極めて容易に提供することができる。それにより、半導体素子接続パッド4が第1の絶縁樹脂層1aから剥離しにくいとともに、半導体素子接続パッド4と半導体素子Sの電極端子Tとの電気的な接続を良好なものとすることが可能な配線基板10を提供することができる。
As described above, according to the method for manufacturing the
なお、半導体素子接続パッド4を構成する第2のめっき導体層4bを形成する際、第2のめっき導体層4bの表面が凸状の曲面となるようにすることが好ましい。このように第2のめっき導体層4bの表面が凸状の曲面となるようにすることにより、半導体素子接続パッド4の接続面に半導体素子Sの電極端子Tを半田を介して接続する際に、半田が接続面の頂点からその周囲に順次濡れ広がっていくので、半田内にボイドを巻き込むことなく極めて良好に接続することが可能な配線基板10を提供することができる。この場合、第2のめっき導体層4b表面の曲率半径は、半導体素子接続パッド4の幅の0.5〜3倍の範囲が好ましい。第2のめっき導体層4bの表面を凸状の曲面とするには、第1の絶縁樹脂層1aの表面から突出する第2のめっき導体層4bの厚みを十分に厚いものとすればよい。この厚みが厚い程、曲面の頂点の高さが高くなるとともに曲率半径が小さくなる。
In addition, when forming the 2nd
1・・・・・・絶縁基体
1a〜1d・・絶縁樹脂層
2・・・・・・配線導体
4・・・・・・半導体素子接続パッド
4a・・・・・第1のめっき導体層
4b・・・・・第2のめっき導体層
5・・・・・・外部接続パッド
21・・・・・・支持基板
22・・・・・・金属箔
DESCRIPTION OF
Claims (6)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015105703 | 2015-05-25 | ||
JP2015105703 | 2015-05-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016219762A true JP2016219762A (en) | 2016-12-22 |
Family
ID=57578645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015127115A Pending JP2016219762A (en) | 2015-05-25 | 2015-06-24 | Wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016219762A (en) |
-
2015
- 2015-06-24 JP JP2015127115A patent/JP2016219762A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201438537A (en) | Method for manufacturing wiring substrates | |
JP5555368B1 (en) | Wiring board manufacturing method | |
JP6084283B2 (en) | Component built-in substrate and manufacturing method thereof | |
JP2015198094A (en) | Interposer, semiconductor device, and method of manufacturing them | |
JP2015050309A (en) | Method for manufacturing wiring board | |
JP2016127148A (en) | Wiring board manufacturing method | |
JP2015133342A (en) | Wiring board manufacturing method | |
JP2016219762A (en) | Wiring board and manufacturing method thereof | |
JP5955050B2 (en) | Wiring board manufacturing method | |
JP2017011251A (en) | Wiring board and manufacturing method for the same | |
JP2016100352A (en) | Printed wiring board and manufacturing method of the same | |
JP2016219705A (en) | Wiring board and manufacturing method thereof | |
JP2016051747A (en) | Wiring board | |
JP2015204379A (en) | Printed wiring board | |
JP2016034007A (en) | Wiring board manufacturing method | |
JP2015026774A (en) | Method of manufacturing wiring board | |
JP6219787B2 (en) | Wiring board manufacturing method | |
JP2017228669A (en) | Wiring board and manufacturing method thereof | |
JP2018060925A (en) | Wiring board and method of manufacturing the same | |
JP5409480B2 (en) | Wiring board manufacturing method | |
JP2015144152A (en) | Manufacturing method of wiring board | |
JP2015144150A (en) | Manufacturing method of wiring board | |
JP2015070105A (en) | Method for manufacturing wiring board | |
JP5409519B2 (en) | Wiring board and manufacturing method thereof | |
JP6096641B2 (en) | Wiring board manufacturing method |