JP2016208630A - 充電装置 - Google Patents
充電装置 Download PDFInfo
- Publication number
- JP2016208630A JP2016208630A JP2015086477A JP2015086477A JP2016208630A JP 2016208630 A JP2016208630 A JP 2016208630A JP 2015086477 A JP2015086477 A JP 2015086477A JP 2015086477 A JP2015086477 A JP 2015086477A JP 2016208630 A JP2016208630 A JP 2016208630A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- capacitor
- detection resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】充電装置において、トランス2次側における突入電流を抑制してトランス1次側におけるサージ電圧を抑制し、1次側回路に使用される回路部品の低耐圧化による低コスト化並びに2次側回路のコンデンサの長寿命化及び低コスト化を可能とする。【解決手段】充電装置(1A)は、入力直流電圧を交流変換するハーフブリッジ回路(2)と、ハーフブリッジ回路の出力点に接続された共振回路(3)と、1次巻線及び2次巻線を有し、1次巻線が共振回路に直列接続されたトランス(4)と、2次巻線に発生する電圧を全波整流する整流回路(5)と、整流回路の全波整流出力を平滑し、充電負荷に並列接続されるコンデンサ(6)と、コンデンサの低電位端から2次巻線に向かう電流を検出するための電流検出抵抗(7)と、電流検出抵抗によって検出される電流検出値が所定値以下となるようにハーフブリッジ回路のスイッチング周波数を制御する制御回路(9)を備える。【選択図】 図1
Description
本発明は充電装置に関し、特にトランスを用いた充電装置に関する。
特許文献1は、直流電源回路と、直流電源出力を相補的にスイッチングする複数のスイッチング素子からなるスイッチング回路と、スイッチング回路の出力側に接続された共振回路と、スイッチングトランスの2次巻線の交流出力を整流および平滑して得られた直流出力により充電池を充電する出力回路と、充電池への充電状態に基づいてスイッチング回路のスイッチング周波数を制御する制御回路を備えた充電装置を開示する。そして、制御回路は、充電池への充電状態として出力回路からの直流電圧の値および充電池への充電電流の値に応じて、スイッチング回路のスイッチング周波数を、充電池への充電が定電圧かつ定電流で行われるように制御するよう構成される。
ところで、特許文献1に開示されるような充電装置において、充電開始時にトランス2次側の回路に急峻な電流が発生し得る。具体的には、平滑コンデンサが比較的容量が大きいコンデンサである場合には平滑用コンデンサに突入電流が流れ、充電負荷がコンデンサ等の容量性の負荷である場合にも負荷電流として突入電流が流れる場合がある。このような2次側回路での急峻な電流によって1次側回路にサージ電圧が発生する。これに対処するため、1次側回路に高耐圧の回路部品を使用する必要があり、1次側回路の高コスト化が問題となる。また、平滑用コンデンサについては、突入電流に起因する短寿命化を防止するために電流容量の大きなコンデンサを採用する必要があり、2次側回路の高コスト化も問題となる。この2次側回路の高コスト化の問題は、特に、複数段に平滑用コンデンサが直列接続された高電圧充電用の充電装置において顕著となる。
そこで、本発明は、充電装置において、トランス2次側における突入電流を抑制してトランス1次側におけるサージ電圧を抑制し、1次側回路に使用される回路部品の低耐圧化による低コスト化並びに2次側回路のコンデンサの長寿命化及び低コスト化を可能とすることを課題とする。
本発明の第1の形態の充電装置は、入力直流電圧を交流変換するインバータ回路と、インバータ回路の出力点に接続された共振回路と、1次巻線及び2次巻線を有し、1次巻線が共振回路に直列接続されたトランスと、2次巻線に発生する電圧を全波整流する整流回路と、整流回路の全波整流出力を平滑し、充電負荷に並列接続されるコンデンサと、コンデンサの低電位端から2次巻線に向かう電流を検出するための電流検出抵抗と、電流検出抵抗によって検出される電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数を制御する制御回路とを備える。
上記充電装置によると、トランス2次側の電流検出抵抗によってコンデンサの電流及び充電負荷の電流が検出され、この電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数が制御される。これにより、トランス2次側おける突入電流が抑制されることによってトランス1次側におけるサージ電圧が抑制され、1次側回路に使用される回路部品の低耐圧化による低コスト化並びに2次側回路のコンデンサの長寿命化及び低コスト化が可能となる。
更に、コンデンサの両端に並列接続された電圧検出抵抗が設けられ、制御回路が、電圧検出抵抗によって検出される電圧検出値が充電設定値以下となる範囲でスイッチング周波数を決定するように構成される。これにより、充電完了後に充電電圧が一定に保たれ、2次側回路におけるその後の急峻な電流が防止される。
本発明の第2及び第3の形態の充電装置は、入力直流電圧を交流変換するインバータ回路と、インバータ回路の出力点に接続されたm組(1≦m)の共振回路と、各々が1本の1次巻線及びn本(2≦n)の2次巻線を有し、各1次巻線がm組の共振回路の各々に直列接続されたm個のトランスと、m×n本の2次巻線の各々に発生する電圧を全波整流するm×n個の整流回路と、m×n個の整流回路の各々の全波整流出力を平滑し、充電負荷に並列接続されるm×n個のコンデンサの直列回路からなるコンデンサ直列回路と、m×n個のコンデンサのうちの低電位側からk段目(1≦k≦m×n)のコンデンサの低電位端から2次巻線に向かう電流を検出するための電流検出抵抗と、電流検出抵抗によって検出される電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数を制御する制御回路とを備える。
上記充電装置によると、トランス2次側の電流検出抵抗によってコンデンサ直列回路におけるコンデンサの電流及び充電負荷の電流が検出され、この電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数が制御される。これにより、トランス2次側おける突入電流が抑制されることによって1次側回路におけるサージ電圧が抑制され、1次側回路に使用される回路部品の低耐圧化による低コスト化並びに2次側回路のコンデンサの長寿命化及び低コスト化が可能となる。
更に、k段目のコンデンサの両端に並列接続された電圧検出抵抗が設けられ、制御回路が、電圧検出抵抗によって検出される電圧検出値が充電設定値以下となる範囲でスイッチング周波数を制御するように構成される。これにより、充電完了後に充電電圧が一定に保たれ、2次側回路におけるその後の急峻な電流が防止される。また、電流検出抵抗と電圧検出抵抗が同じコンデンサに接続されるので、再充電の場合に、それまで電圧検出抵抗での放電に起因して残電荷が最も小さくなり得るコンデンサに関する電流が電流検出抵抗によって検出されることになる。したがって、再充電時に電流が最も大きくなり得るコンデンサに関する電流が所定値以下となるようにインバータ回路のスイッチング周波数が制御され、2次側回路の突入電流及びそれに起因する1次側回路のサージ電圧が確実に抑制される。
ここで、上記kについて、k=1であることが好ましい。これにより、充電負荷の基準電位と制御回路の一部の基準電位との電位差が非常に小さくなり、制御回路において、充電負荷に関する更なるデータを検出する構成等の追加が容易となる。
本発明の第4の形態の充電装置は、入力直流電圧を交流変換するインバータ回路と、インバータ回路の出力点に接続されたm組(1≦m)の共振回路と、各々が1本の1次巻線及びn本(2≦n)の2次巻線を有し、各1次巻線がm組の共振回路の各々に直列接続されたm個のトランスと、m×n本の2次巻線の各々に発生する電圧を全波整流するm×n個の整流回路と、m×n個の整流回路の各々の全波整流出力を平滑し、充電負荷に並列接続されるm×n個のコンデンサの直列回路からなるコンデンサ直列回路と、m×n個のコンデンサのうちの低電位側からk段目(1≦k≦m×n−1)のコンデンサの高電位端に向かって整流回路から流れる電流を検出するための電流検出抵抗と、k+1段目のコンデンサの両端に並列接続された電圧検出抵抗と、k段目のコンデンサの高電位端を基準電位として、電圧検出抵抗によって検出される電圧検出値が充電設定値以下となり、かつ電流検出抵抗によって検出される電流検出値が所定値以下となるようにインバータ回路のスイッチング周波数を制御する制御回路とを備える。
上記充電装置によると、上記第2及び第3の形態と同様に、トランス2次側おける突入電流が抑制されることによってトランス1次側におけるサージ電圧が抑制され、1次側回路に使用される回路部品の低耐圧化による低コスト化並びに2次側回路のコンデンサの長寿命化及び低コスト化が可能となる。更に、電流検出抵抗の低電位端の電位と電圧検出抵抗の低電位端の電位とが基準電位で一致する。すなわち、電圧検出値に電流検出値が加算されず、更には両検出値がともに正極性となり、制御回路を複雑化させることなく充電電圧の検出精度を向上することが可能となる。
上記いずれかの充電装置において、上記所定値が所定の電流目標値であり、制御回路が、電流検出値が所定の電流目標値に一致するようにスイッチング周波数を制御するように構成される。これにより、コンデンサの電流及び充電負荷の電流が定電流制御によってフィードバック制御され、2次側回路における突入電流が高い精度で抑制される。
また代替として、上記所定値が所定の閾値であり、制御回路が、電流検出値が所定の閾値を超えた場合にスイッチング周波数を一時的に上昇させ、又はインバータ回路を一時的に停止させるように構成されるようにしてもよい。これにより、コンデンサの電流及び充電負荷の電流の急峻な上昇に対して一時的かつ強制的にインバータ回路の出力が低減され、2次側回路における突入電流が速い応答で抑制される。
<第1の実施形態>
図1に、本発明の第1の実施形態による充電装置1Aを示す。充電装置1Aは、ハーフブリッジ回路2、共振回路3、トランス4、整流回路5、コンデンサ6、電流検出抵抗7、電圧検出抵抗8及び制御回路9を備える。入力直流電源が入力端DC+及びDC−を介してハーブブリッジ回路2に接続され、充電対象となる充電負荷10がコンデンサ6に出力端OUT+及びOUT−を介して並列接続される。本明細書において、トランス4の1次巻線側の回路を1次側回路といい、2次巻線側の回路を2次側回路というものとする。
図1に、本発明の第1の実施形態による充電装置1Aを示す。充電装置1Aは、ハーフブリッジ回路2、共振回路3、トランス4、整流回路5、コンデンサ6、電流検出抵抗7、電圧検出抵抗8及び制御回路9を備える。入力直流電源が入力端DC+及びDC−を介してハーブブリッジ回路2に接続され、充電対象となる充電負荷10がコンデンサ6に出力端OUT+及びOUT−を介して並列接続される。本明細書において、トランス4の1次巻線側の回路を1次側回路といい、2次巻線側の回路を2次側回路というものとする。
1次側回路は、ハーフブリッジ回路2、共振回路3及びトランス4の1次巻線Pを含む。ハーフブリッジ回路2は、スイッチング素子21及びスイッチング素子22の直列回路からなり、スイッチング素子21及び22の各々は、例えばMOSFET、IGBT等のトランジスタからなる。共振回路3は、インダクタ31及び共振コンデンサ32の直列回路からなり、この直列回路がハーフブリッジ回路2の出力点(スイッチング素子21及び22の中点)と、一方の入力端(図1においてはDC−)との間に接続される。トランス4の1次巻線Pが共振回路3に直列接続され、共振回路3の一部を構成する。スイッチング素子21及び22は、制御回路9によって決定されるスイッチング周波数で交互にオンオフされ、これにより入力直流電圧が交流変換される。ハーフブリッジ回路2は、共振回路3の共振周波数よりも高い周波数でスイッチングされる。したがって、ハーフブリッジ回路2のスイッチング周波数が上昇されるほど1次側回路から2次側回路に伝達される出力は低減される。
2次側回路は、トランス4の2次巻線S、整流回路5、コンデンサ6、電流検出抵抗7及び電圧検出抵抗8を含む。トランス4の2次巻線Sは、センタータップを挟んで同じ巻数の巻線Sa及びSbの組からなり、2次巻線S(Sa−Sb)には1次巻線Pに対する巻数比に応じた電圧が発生する。整流回路5はダイオード5a及び5bからなり、2次巻線Sに発生する電圧を全波整流する。すなわち、センタータップに対して2次巻線Saに発生する電圧がダイオード5aによって整流される一方、センタータップに対して2次巻線Sbに発生する電圧がダイオード5bによって整流される。整流回路5のカソード端が平滑用のコンデンサ6に接続され、整流回路5の整流出力がコンデンサ6によって平滑される。コンデンサ6は、出力端OUT−及びOUT+を介して充電負荷10に並列接続される。充電負荷10は、充電池、コンデンサ等の容量性素子、部品又は回路である。出力端OUT−と同電位の配線を出力線L0といい、出力端OUT+と同電位の配線を出力線L1という。
電流検出抵抗7は低抵抗素子からなり、コンデンサ6の低電位端と2次巻線Sのセンタータップの間に挿入接続される。以降において、電流検出抵抗7の経路に流れる電流を2次電流i7という。センタータップの電位を基準電位として、電流検出抵抗7に発生する電圧が2次電流i7の電流検出値として制御回路9に入力される。電圧検出抵抗8は分圧用の抵抗81及び82を備え、コンデンサ6の両端に並列接続される。抵抗82は、実際には複数の抵抗の直列回路からなる。実質的に抵抗81に発生する電圧が電圧検出値として制御回路9に入力される。
制御回路9は、定電流制御回路91、定電圧制御回路92、選択回路93、フォトカプラ94及び駆動回路95を含む。制御回路9は、電圧検出値が充電設定値以下となる範囲で、電流検出値が電流目標値に一致するように2次電流i7をフィードバック制御する。制御回路9において、定電流制御回路91、定電圧制御回路92、選択回路93及びフォトカプラ94のフォトダイオード側の回路が1次側回路に含まれ、その基準電位は2次巻線Sのセンタータップの電位となる。また、フォトカプラ94のフォトトランジスタ側の回路及び駆動回路95が2次側回路に含まれ、その基準電位は直流電源の負極端DC−の電位となる。制御回路9内の1次側回路には、制御電源として、例えば、直流電源DC+からの降下電圧、トランス4の補助巻線電圧の整流平滑電圧等が適宜供給されるものとする。また、制御回路9内の2次側回路には、制御電源として、例えば、トランス4の補助巻線電圧の整流平滑電圧、出力線L1からの降下電圧等が適宜供給されているものとする。
図2に、制御回路9の一例を示す。定電流制御回路91及び定電圧制御回路92はそれぞれオペアンプ910及び920を含み、選択回路93はダイオードOR回路からなり、駆動回路95はスイッチング周波数可変のハーフブリッジドライバICを含む。概略として、オペアンプ910は出力電流を一定化させる機能を担う定電流制御用のオペアンプであり、オペアンプ920は出力電圧を一定化させる機能を担う定電圧制御用のオペアンプである。そして、電流検出抵抗7及び電圧検出抵抗8の検出状態に応じて、定電流制御及び定電圧制御の一方がダイオード931及び932からなるダイオードOR回路によって選択され、フォトカプラ94の入力状態が決定される。駆動回路95は、フォトカプラ94の出力状態に応じたスイッチング周波数の駆動信号を出力する。これにより、ハーフブリッジ回路2は、制御回路9によって定電流制御又は定電圧制御のいずれか一方を行うように周波数制御される。通常は、充電開始後から充電完了前までは定電流制御が行われて充電電圧が上昇していき、充電完了以降に定電圧制御が行われて充電電圧が一定に維持される。なお、スイッチング周波数の制御とは、スイッチング周波数の増減だけでなく、スイッチングの停止も含むものとする。
定電流制御用のオペアンプ910の負入力端子(−)には電流検出抵抗7によって検出された電流検出値が入力され、正入力端子(+)には電圧源911から電流目標値が入力される。オペアンプ910の負入力端子と出力端子間には帰還素子912(抵抗、コンデンサ、又はこれらの直列回路若しくは並列回路、以下同じ)が接続される。オペアンプ910は、負入力端子に入力される電流検出値と、正入力端子に入力される電流目標値との誤差を増幅して出力する。言い換えると、ダイオード931がオンされて定電流制御が選択されている場合には、オペアンプ910及び駆動回路95によって、電流検出値が電流目標値に一致するようにスイッチング周波数が制御される。
定電圧制御用のオペアンプ920の負入力端子(−)には電圧検出抵抗8によって検出された電圧検出値が入力され、正入力端子(+)には電圧源921から出力電圧の充電設定値に対応する電圧値が入力される。オペアンプ920の負入力端子と出力端子間にも帰還素子922が接続される。オペアンプ920は、負入力端子に入力される電圧検出値と、正入力端子に入力される充電設定値との誤差を増幅して出力する。言い換えると、ダイオード932がオンされて定電圧制御が選択されている場合には、オペアンプ920によって、電圧検出値が充電設定値に一致するようにスイッチング周波数が制御される。
ダイオード931及び932からなるダイオードOR回路は、オペアンプ910の出力端子電圧又はオペアンプ920の出力端子電圧のいずれか低い方に対してオンする。ダイオードOR回路の共通アノードはフォトカプラ94のフォトダイオード94aのカソード側に接続される。フォトダイオード94aのアノードは定電圧源(制御電源)Vccの出力に抵抗941Aを介して接続され、フォトダイオード94aに抵抗942が並列接続される。なお、抵抗941はフォトダイオード94aのカソード側に挿入されていてもよい。フォトカプラ94のフォトトランジスタ94bには、フォトダイオード94aに流れる電流(発光)に応じた出力電流が流れる。
前述したように、駆動回路95は、フォトトランジスタ94bの出力状態に応じたスイッチング周波数の制御信号をスイッチング素子21及び22に出力する。本例では、フォトダイオード94a及びフォトトランジスタ94bの電流が多いほどスイッチング周波数が高くなるように駆動回路95が構成される。また、フォトダイオード94a及びフォトトランジスタ94bの電流が最大の場合にハーフブリッジ回路2のスイッチングを停止するように駆動回路95が構成されてもよい。したがって、充電完了後において、充電電圧の低下速度は充分に遅いために、ハーフブリッジ回路2は動作と停止を繰り返す間欠動作状態となる場合もある。
上記構成において、仮に電流検出抵抗7及び定電流制御回路91がなかったとした場合、2次側回路において、特に充電開始時に突入電流が発生し得る。具体的には、コンデンサ6の容量が比較的大きい場合又は残電荷が少ない場合には、2次巻線Sa(又はSb)→ダイオード5a(又は5b)→コンデンサ6→2次巻線Sのセンタータップ、の経路に突入電流が発生し得る。また、充電負荷10について、2次巻線Sa(又はSb)→ダイオード5a(又は5b)→出力端OUT+→充電負荷10→出力端OUT−→2次巻線Sのセンタータップ、の経路に突入電流が発生し得る。このような2次巻線Sにおける急峻な電流によって1次巻線Pにサージ電圧が発生し、1次側回路の各部品に高電圧が印加されてしまう。
一方、本実施形態では、コンデンサ6から2次巻線Sのセンタータップに向かう電流及び充電負荷10(出力端OUT−)から2次巻線Sのセンタータップに向かう電流の合計、すなわち2次電流i7が電流検出抵抗7によって検出され、電流検出値が電流目標値で一定となるように2次電流i7がフィードバック制御される。したがって、2次巻線Sの電流が上昇しそうになると、定電流制御回路91及び駆動回路95の動作によってハーフブリッジ回路2のスイッチング周波数が上昇される。これにより2次電流i7が低減され、1次側回路におけるサージ電圧が抑制される。また、充電完了後も充電電圧が定電圧制御されるので充電電圧が一定に保たれ、2次側回路におけるその後の急峻な電流が防止される。
以上のように、本実施形態の充電装置1Aは、入力直流電圧を交流変換するハーフブリッジ回路2と、ハーフブリッジ回路2の出力点に接続された共振回路3と、共振回路3に直列接続された1次巻線P及び2次巻線Sを有するトランス4、2次巻線Sに発生する電圧を全波整流する整流回路5と、整流回路5の全波整流出力を平滑し、充電負荷10に並列接続されるコンデンサ6と、コンデンサ6の低電位端から2次巻線Sに向かう電流を検出するための電流検出抵抗7を備える。そして、制御回路9が、電流検出抵抗7によって検出される電流検出値が電流目標値に一致するようにスイッチング周波数を制御する。
これにより、コンデンサ6の電流及び充電負荷10の電流が定電流制御されるようにハーフブリッジ回路2が駆動され、コンデンサ6及び充電負荷10への突入電流が抑制される。したがって、2次側回路における突入電流が抑制されることによって1次側回路におけるサージ電圧が抑制され、1次側回路に使用される回路部品の低耐圧化による低コスト化並びにコンデンサ6の長寿命化及び低コスト化が可能となる。
<第2の実施形態>
上記第1の実施形態では、2次側回路において、1本の2次巻線S(センタータップを挟んで2段の2次巻線Sa−Sb)、1個の整流回路5及び1個のコンデンサ6が設けられる構成を示した。本実施形態では、より高電圧を充電するために、2次側回路が2段に構成され、2本の2次巻線、2個の整流回路及び2段のコンデンサが設けられる構成を示す。
上記第1の実施形態では、2次側回路において、1本の2次巻線S(センタータップを挟んで2段の2次巻線Sa−Sb)、1個の整流回路5及び1個のコンデンサ6が設けられる構成を示した。本実施形態では、より高電圧を充電するために、2次側回路が2段に構成され、2本の2次巻線、2個の整流回路及び2段のコンデンサが設けられる構成を示す。
図3に本実施形態の充電装置1Bを示す。充電装置1Bは、ハーフブリッジ回路2、共振回路3、トランス4、整流回路5−1及び5−2、コンデンサ直列回路6、電流検出抵抗7、電圧検出抵抗8並びに制御回路9を備える。充電装置1Bの1次側回路(ハーフブリッジ回路2、共振回路3及びトランス4の1次巻線P)及び制御回路9は、第1の実施形態の充電装置1Aのものと同様であるので、その詳細な説明を省略する。また、各構成要素について、第1の実施形態と重複する基本的な動作についての詳細な説明を省略する。
2次側回路は、トランス4の2次巻線S1及びS2、整流回路5−1及び5−2、コンデンサ6−1及び6−2の直列回路からなるコンデンサ直列回路6、電流検出抵抗7並びに電圧検出抵抗8を含む。2次巻線S1及びS2は同じ巻数であり、2次巻線S1及びS2の各々は、各センタータップを挟んで同じ巻数の巻線S1a及びS1bの組並びに巻線S2a及びS2bの組からなる。整流回路5−1はダイオード5−1a及び5−1bからなり、2次巻線S1に発生する電圧を全波整流する。整流回路5−2はダイオード5−2a及び5−2bからなり、2次巻線S2に発生する電圧を全波整流する。整流回路5−1及び5−2のカソード端がそれぞれコンデンサ6−1及び6−2に接続され、コンデンサ6−1及び6−2は整流回路5−1及び5−2の整流出力をそれぞれ平滑する。コンデンサ6−1及び6−2は同じ容量を有するものとする。コンデンサ直列回路6は、出力端OUT−及びOUT+を介して充電負荷10に並列接続される。
電流検出抵抗7は低抵抗素子からなり、コンデンサ6−1の低電位端と2次巻線S1のセンタータップの間に挿入接続される。電圧検出抵抗8は、コンデンサ6−1の両端に並列接続される。電流検出抵抗7に発生する電圧が電流検出値として制御回路9に入力され、電圧検出抵抗8の抵抗81に発生する電圧が電圧検出値として制御回路9に入力される。制御回路9は、第1の実施形態と同様に、電圧検出値が充電設定値以下となる範囲で、電流検出値が電流目標値に一致するように2次電流i7をフィードバック制御する。
上記構成において、充電完了前後でのコンデンサ6−1及び6−2の各電圧は実質的に等しいことから、電圧検出抵抗8はコンデンサ6−1及び6−2のいずれか一方に対して設けられればよい。すなわち、制御回路9の定電圧制御回路92における充電設定値は、実際の充電設定電圧の1/2の電圧に対応する値であればよい。このように、複数段のコンデンサからなるコンデンサ直列回路6についても、電圧検出抵抗8には1段分のコンデンサ電圧しか印加されないので電圧検出抵抗8の抵抗82を高耐圧化する必要がなく、低コスト化が可能となる。
ここで、本実施形態では、電流検出抵抗7及び電圧検出抵抗8は、同じコンデンサに対して設けられる。これにより、コンデンサ直列回路6における突入電流をより確実に抑制できる。具体的には、電圧検出抵抗8は、並列接続されるコンデンサ(本例ではコンデンサ6−1)の放電抵抗としても作用し得る。そして、再充電(充電負荷10を接続した状態で入力直流電源を一旦オフしてから再度オンする動作、以下同じ)の場合に、電圧検出抵抗8が並列接続されたコンデンサ6−1の残電荷量は、それまでの直流電源オフ期間における電圧検出抵抗8での放電によって他方のコンデンサ6−2の残電荷量よりも小さくなっている。これにより、再充電時にコンデンサ6−1に流れ込む電流は、コンデンサ6−2に流れ込む電流よりも大きくなり易い。このように再充電時の電流が大きくなり易い方のコンデンサ6−1における電流を含む2次電流i7がフィードバック制御されることになり、確実に2次側回路の突入電流及びそれに起因する1次側回路のサージ電圧が抑制される。なお、電流検出抵抗7及び電圧検出抵抗8は、コンデンサ6−2に対して設けられてもよく、この場合には基準電位は2次巻線S2のセンタータップの電位となる。
また、電流検出抵抗7及び電圧検出抵抗8は、コンデンサ6−1又は6−2のどちらに並列接続されても機能するが、本実施形態では低電位側のコンデンサ6−1に対して設けられる。これにより、充電負荷10の基準電位である出力端OUT−と、制御回路9のフォトカプラ94のフォトダイオードまでの基準電位とが小さい電位差となる。ここで、厳密には、電圧検出値は、抵抗81に発生する電圧に電流検出抵抗7に発生する電圧が加算された値となるが、充電中に電流検出抵抗7に発生する電圧は抵抗81に発生する電圧の数10分の1程度であり、特に充電完了以降においては制御回路9の定電圧制御によって2次電流i7は非常に小さくなるか、又はゼロになるために上記の電位差も非常に小さくなるか、又はゼロとなる。したがって、出力端OUT−と基準電位とは実質的に同電位となる。このように、電流検出抵抗7及び電圧検出抵抗8が低電位側の出力線L0に接続されることにより、例えば充電負荷10の一部分の電圧等、充電負荷10に関する更なるデータを制御回路9で検出する構成等の追加が容易となる。
なお、トランス4が2本の2次巻線S1及びS2を有するものとして本実施形態を説明したが、本実施形態は、トランス4が同じ巻数のn本(2≦n)の2次巻線S1〜Snを有するとともに、同じ容量のn個のコンデンサ6−1〜6−nが設けられる構成に適用可能である。
以上のように、本実施形態の充電装置1Bは、入力直流電圧を交流変換するハーフブリッジ回路2と、ハーフブリッジ回路2の出力点に接続された共振回路3と、共振回路3に直列接続された1次巻線P及びn本の2次巻線S1〜Snを有するトランス4を備える。充電装置1Bは更に、2次巻線S1〜Snの各々に発生する電圧を全波整流するn個の整流回路5−1〜5−nと、整流回路5−1〜5−nの各々の全波整流出力を平滑し、充電負荷10に並列接続されるn個のコンデンサ6−1〜6−nの直列回路からなるコンデンサ直列回路6と、k段目(1≦k≦n)のコンデンサ6−kの低電位端から2次巻線Skに向かう電流を検出するための電流検出抵抗7を備える。そして、制御回路9が、電流検出値が電流目標値に一致するようにスイッチング周波数を制御する。
これにより、電流検出抵抗7によってコンデンサ直列回路6のコンデンサ電流及び充電負荷10の電流が定電流制御され、コンデンサ直列回路6及び充電負荷10への突入電流が抑制される。したがって、2次側回路における突入電流が抑制されることにより1次側回路におけるサージ電圧が抑制され、1次側回路に使用される回路部品の低耐圧化による低コスト化並びにコンデンサ6−1〜6−nの長寿命化及び低コスト化が可能となる。各コンデンサの低コスト化は、コンデンサが複数段に設けられる高電圧充電用の充電装置の低コスト化において有利である。また、電流検出抵抗7及び電圧検出抵抗8が同じk段目のコンデンサ6−kに対して接続される構成により、電圧検出抵抗8での放電に起因して再充電時の電流が大きくなり易いコンデンサ6−kの電流を含む2次電流i7がフィードバック制御され、より確実に2次側回路の突入電流及びそれに起因する1次側回路のサージ電圧が抑制される。
<第3の実施形態>
上記第2の実施形態では、1次側回路において、1組の共振回路及びトランスが設けられる構成を示したが、本実施形態では、更に高電圧を充電するために、2組の共振回路及びトランスが設けられる構成を示す。
上記第2の実施形態では、1次側回路において、1組の共振回路及びトランスが設けられる構成を示したが、本実施形態では、更に高電圧を充電するために、2組の共振回路及びトランスが設けられる構成を示す。
図4に、本実施形態の充電装置1Cを示す。充電装置1Cは、ハーフブリッジ回路2、共振回路3−1及び3−2、トランス4−1及び4−2、整流回路5−1〜5−4、コンデンサ直列回路6、電流検出抵抗7、電圧検出抵抗8並びに制御回路9を備える。充電装置1Cのハーフブリッジ回路2及び制御回路9は、第1及び第2の実施形態の充電装置1A及び1Bのものと同様であるので、その詳細な説明を省略する。また、各構成要素について、第1及び第2の実施形態と重複する基本的な動作についての詳細な説明を省略する。
1次側回路は、ハーフブリッジ回路2、共振回路3−1及び3−2並びにトランス4−1の1次巻線P1及びトランス4−2の1次巻線P2を含む。共振回路3−1及び3−2は同じ仕様であるものとし、トランス4−1及び4−2も同じ仕様であるものとする。共振回路3−1はインダクタ31−1及び共振コンデンサ32の直列回路からなり、共振回路3−2はインダクタ31−2及び共振コンデンサ32の直列回路からなる。この共振回路3−1及び3−2がハーフブリッジ回路2の出力点と、一方の入力端(図4においては低電位側の入力端DC−)との間に、共振コンデンサ32を共有して並列接続される。トランス4−1の次巻線P1が共振回路3−1に直列接続されて共振回路3−1の一部を構成し、トランス4−2の1次巻線P2が共振回路3−2に直列接続されて共振回路3−2の一部を構成する。ハーフブリッジ回路2は、共振回路3−1及び3−2の合成共振周波数よりも高い周波数で駆動される。
2次側回路は、トランス4−1の2次巻線S1及びS2、トランス4−2の2次巻線S3及びS4、整流回路5−1〜5−4、コンデンサ6−1〜6−4の直列回路からなるコンデンサ直列回路6、電流検出抵抗7並びに電圧検出抵抗8を含む。2次巻線S1〜S4の各々は、第2の実施形態で示した2次巻線S1及びS2と同様の構成を有する。すなわち、2次巻線S1、S2、S3及びS4は、それぞれ各センタータップを挟んで同じ巻数の巻線S1a−S1b、S2a−S2b、S3a−S3b及びS4a−S4bからなる。また、整流回路5−1〜5−4は、第2の実施形態における整流回路5−1及び5−2と同様の構成を有する。すなわち、整流回路5−1〜5−4はそれぞれ一対のダイオードからなり、2次巻線S1〜S4に発生する電圧をそれぞれ全波整流する。整流回路5−1〜5−4のカソード端がそれぞれコンデンサ6−1〜6−4に接続され、コンデンサ6−1〜6−4は整流回路5−1〜5−4の整流出力をそれぞれ平滑する。コンデンサ6−1〜6−4は同じ容量を有するものとする。コンデンサ直列回路6は、出力端OUT−及びOUT+を介して充電負荷10に並列接続される。
第2の実施形態と同様に、電流検出抵抗7は低抵抗素子からなり、コンデンサ6−1の低電位端と2次巻線S1のセンタータップの間に挿入接続される。電圧検出抵抗8は、コンデンサ6−1の両端に並列接続される。電流検出抵抗7に発生する電圧が電流検出値として制御回路9に入力され、電圧検出抵抗8の抵抗81に発生する電圧が電圧検出値として制御回路9に入力される。制御回路9は、電圧検出値が充電設定値以下となる範囲で、電流検出値が電流目標値に一致するように2次電流i7をフィードバック制御する。
上記構成において、充電完了前後でのコンデンサ6−1〜6−4の各電圧は実質的に等しいことから、電圧検出抵抗8は、コンデンサ6−1〜6−4のいずれか1つに対して設けられればよい。すなわち、制御回路9の定電圧制御回路92における充電設定値は、実際の充電設定電圧の1/4の電圧に対応する値であればよい。これにより、多段のコンデンサからなるコンデンサ直列回路6についても、電圧検出抵抗8には1段分のコンデンサ電圧しか印加されないので電圧検出抵抗8の抵抗82を高耐圧化する必要がなく、低コスト化が可能となる。
また、本実施形態においても、第2の実施形態と同様に、電流検出抵抗7及び電圧検出抵抗8は同じコンデンサに対して設けられる。これにより、第2の実施形態において前述したように、電圧検出抵抗8での放電に起因して再充電時の電流が大きくなり易いコンデンサ6−1の電流を含む2次電流i7をフィードバック制御することにより、再充電の際に、2次側回路の突入電流及びそれに起因する1次側回路のサージ電圧が確実に抑制される。
また、本実施形態においても、第2の実施形態と同様に、電流検出抵抗7と電圧検出抵抗8とは低電位側のコンデンサに対して設けられる。これにより、第2の実施形態において前述したように、充電負荷10の基準電位である出力端OUT−と制御回路9内前段までの基準電位とが非常に小さい電位差となり、充電負荷10に関する更なるデータを制御回路9で検出する構成等の追加が容易となる。
なお、1次側回路が2組の共振回路3−1及び3−2並びにトランス4−1及び4−2を有するものとして本実施形態を説明したが、本実施形態は、1次側回路が同じ仕様のm個(1≦m)の共振回路3−1〜3−m及びトランス4−1〜4−mを有する構成に適用可能である。なお、m=1の場合は、上記第2の実施形態に相当する。また、トランス4−1及び4−2がそれぞれ2本の2次巻線を有して全体としてS1〜S4を有するものとして本実施形態を説明したが、本実施形態は、トランス4−1〜4−mの各々が同じ巻数のn本(2≦n)の2次巻線を有して全体としてS1〜Smnを有するとともに、同じ容量のコンデンサ6−1〜6−mnが設けられる構成に適用可能である。
以上のように、本実施形態の充電装置1Cは、入力直流電圧を交流変換するハーフブリッジ回路2と、ハーフブリッジ回路2の出力点に接続されたm組の共振回路3−1〜3−mと、各々が1本の1次巻線及びn本の2次巻線を有し、各1次巻線が共振回路3−1〜3−mの各々に直列接続されたm個のトランス4−1〜4−mを備える。充電装置1Cは更に、m×n本の2次巻線S1〜Smnの各々に発生する電圧を全波整流するm×n個の整流回路5−1〜5−mnと、整流回路5−1〜5−mnの各々の全波整流出力を平滑し、充電負荷10に並列接続されるm×n個のコンデンサ6−1〜6−mnの直列回路からなるコンデンサ直列回路6と、コンデンサ6−1〜6−mnのうちの低電位側からk段目(1≦k≦m×n)のコンデンサ6−kの低電位端から2次巻線6−kに向かう電流を検出するための電流検出抵抗7を備える。そして、制御回路9が、電流検出抵抗7によって検出される電流検出値が電流目標値に一致するようにスイッチング周波数を制御する。
これにより、第2の実施形態と同様に、電流検出抵抗7によってコンデンサ直列回路6のコンデンサ電流及び充電負荷10の電流が定電流制御され、コンデンサ直列回路6及び充電負荷10への突入電流が抑制される。したがって、2次側回路における突入電流が抑制されることにより1次側回路におけるサージ電圧が抑制され、1次側回路に使用される回路部品の低耐圧化による低コスト化並びにコンデンサ6−1〜6−mnの長寿命化及び低コスト化が可能となる。各コンデンサの低コスト化は、コンデンサが多段に設けられる高電圧充電用の充電装置の低コスト化において特に有利である。また、電流検出抵抗7及び電圧検出抵抗8が同じk段目のコンデンサ6−kに対して接続される構成により、電圧検出抵抗8での放電に起因して再充電時の電流が大きくなり易いコンデンサ6−kの電流を含む2次電流i7がフィードバック制御され、再充電の際に、より確実に2次側回路の突入電流及びそれに起因する1次側回路のサージ電圧が抑制される。
<第4の実施形態>
上記第3の実施形態では、高電圧充電用の充電装置において、電圧検出抵抗8が電流検出抵抗7を介して基準電位点に接続される構成を示したが、本実施形態では、電圧検出抵抗8が電流検出抵抗7を介さずに基準電位点に接続される構成を示す。
上記第3の実施形態では、高電圧充電用の充電装置において、電圧検出抵抗8が電流検出抵抗7を介して基準電位点に接続される構成を示したが、本実施形態では、電圧検出抵抗8が電流検出抵抗7を介さずに基準電位点に接続される構成を示す。
図5に、本実施形態の充電装置1Dを示す。充電装置1Dと第3の実施形態の充電装置1Cとは、電流検出抵抗7の接続位置と電圧検出抵抗8の接続位置と基準電位点との関係が異なる。また充電装置1Dにおいて、電流検出抵抗7及び電圧検出抵抗8の素子自体並びに他の構成要素は充電装置1Cとで同じであるので、その詳細な説明を省略する。また、各構成要素について、第1〜第3の実施形態と重複する基本的な動作についての詳細な説明を省略する。
本実施形態では、電流検出抵抗7はコンデンサ6−2の高電位端と整流回路5−2のカソード端の間に挿入接続され、電圧検出抵抗8はコンデンサ6−3の両端に並列接続され、コンデンサ6−2の高電位端が2次側回路の基準電位となる。したがって、コンデンサ6−2の高電位端を基準電位として、電流検出抵抗7に発生する電圧が電流検出値として制御回路9に入力されるとともに電圧検出抵抗8の抵抗81に発生する電圧が電圧検出値として制御回路9に入力される。制御回路9は、第1の実施形態と同様に、電圧検出値が充電設定値以下となる範囲で、電流検出値が電流目標値に一致するように2次電流i7をフィードバック制御する。
本実施形態では、電流検出抵抗7の低電位端の電位と電圧検出抵抗8(抵抗81)の低電位端の電位とが基準電位点で一致する。このように、電圧検出抵抗8が電流検出抵抗7を介さずに基準電位に接続されるので、電圧検出値に電流検出値が加算されず、電圧検出精度が向上する。また、電流検出抵抗7及び電圧検出抵抗8から基準電位点に向かって電流が流れる構成であるため、電流検出値及び電圧検出値の双方が正極性となる。したがって、制御回路9において負電圧を処理する構成が不要であり、回路の簡素性が保持される。
なお、本実施形態も、第3の実施形態と同様に、1次側回路が同じ仕様のm個(1≦m)の共振回路3−1〜3−m及びトランス4−1〜4−mを有し、トランス4−1〜4−mがそれぞれ同じ巻数のn本(2≦n)の2次巻線を有して全体として2次巻線S1〜Smnを有するとともに、同じ容量のコンデンサ6−1〜6−mnが設けられる構成に適用可能である。
以上のように、本実施形態の充電装置1Dは、入力直流電圧を直流変換するハーフブリッジ回路2と、ハーフブリッジ回路2の出力点に接続されたm組の共振回路3−1〜3−mと、各々が1本の1次巻線及びn本の2次巻線を有し、各1次巻線が共振回路3−1〜3−mの各々に直列接続されたm個のトランス4−1〜4−mを備える。充電装置1Dは更に、m×n本の2次巻線S1〜Smnの各々に発生する電圧を全波整流するm×n個の整流回路5−1〜5−mnと、整流回路5−1〜5−mnの各々の全波整流出力を平滑し、充電負荷に並列接続されるm×n個のコンデンサ6−1〜6−mnの直列回路からなるコンデンサ直列回路6と、コンデンサ6−1〜6−mnのうちの低電位側からk段目(1≦k≦m×n−1)のコンデンサ6−kの高電位端に向かって整流回路5−kから流れる電流を検出するための電流検出抵抗7と、k+1段目のコンデンサ6−(k+1)の両端に並列接続された電圧検出抵抗8を備える。そして、制御回路9が、コンデンサ6−kの高電位端を基準電位として、電圧検出抵抗7によって検出される電圧検出値が充電設定値以下となる範囲で、電流検出抵抗8によって検出される電流検出値が電流目標値に一致するようにスイッチング周波数を制御する。
これにより、上記第3の実施形態と同様に1次側回路に使用される回路部品の低耐圧化による低コスト化並びにコンデンサ6−1〜6−mnの長寿命化及び低コスト化が可能となるとともに、制御回路9を複雑化することなく充電電圧の検出精度を向上することが可能となる。
<変形例>
以上に本発明の好適な実施形態を示したが、本発明は、例えば以下に示すように種々の態様に変形可能である。
以上に本発明の好適な実施形態を示したが、本発明は、例えば以下に示すように種々の態様に変形可能である。
(1)ハーフブリッジ回路2の変形
上記各実施形態では、入力直流電圧を交流変換するインバータ回路としてハーフブリッジ回路2を示したが、インバータ回路はフルブリッジ回路であってもよい。この場合の1次側回路の構成を図6に示す。図6に示すように、フルブリッジ回路20は、それぞれ入力端子DC+−DC−間に接続されたスイッチング素子23及び24の直列回路並びにスイッチング素子25及び26の直列回路を備える。フルブリッジ回路20の出力点(スイッチング素子23及び24の中点並びにスイッチング素子25及び26の中点)に、各実施形態と同様の共振回路3及びトランス4の1次巻線Pの直列回路が接続される。なお、第2〜第4の実施形態のように複数の共振回路及びトランスが設けられてもよい。2次側回路の構成は、上記各実施形態における構成と同様である。
上記各実施形態では、入力直流電圧を交流変換するインバータ回路としてハーフブリッジ回路2を示したが、インバータ回路はフルブリッジ回路であってもよい。この場合の1次側回路の構成を図6に示す。図6に示すように、フルブリッジ回路20は、それぞれ入力端子DC+−DC−間に接続されたスイッチング素子23及び24の直列回路並びにスイッチング素子25及び26の直列回路を備える。フルブリッジ回路20の出力点(スイッチング素子23及び24の中点並びにスイッチング素子25及び26の中点)に、各実施形態と同様の共振回路3及びトランス4の1次巻線Pの直列回路が接続される。なお、第2〜第4の実施形態のように複数の共振回路及びトランスが設けられてもよい。2次側回路の構成は、上記各実施形態における構成と同様である。
制御回路9は、フルブリッジドライバIC等を含む駆動回路95´を備える。スイッチング素子23及び26の組とスイッチング素子24及び25の組とが、駆動回路95´によって交互にオンオフされ、そのスイッチング周波数は制御回路9によって制御される。スイッチング周波数の制御のための構成(フォトカプラ94のフォトダイオード側の構成)は上記各実施形態における構成と同様である。
(2)共振回路3−1〜3−mの変形
上記第3及び第4の実施形態においては、共振回路3−1〜3−mが共振コンデンサ32を共有する構成を示した。この構成は、各共振回路の共振周波数にばらつきが生じ難い点で好ましい。一方、共振回路3−1〜3−mがそれぞれ共振コンデンサを有する構成としてもよい。すなわち、各々がインダクタと共振コンデンサとトランス1次巻線からなるm個の直列回路が、ハーフブリッジ回路2の出力点と一方の直流入力端との間に並列接続される構成としてもよい。これにより、共振回路間での電流バランスが採り易くなる。
上記第3及び第4の実施形態においては、共振回路3−1〜3−mが共振コンデンサ32を共有する構成を示した。この構成は、各共振回路の共振周波数にばらつきが生じ難い点で好ましい。一方、共振回路3−1〜3−mがそれぞれ共振コンデンサを有する構成としてもよい。すなわち、各々がインダクタと共振コンデンサとトランス1次巻線からなるm個の直列回路が、ハーフブリッジ回路2の出力点と一方の直流入力端との間に並列接続される構成としてもよい。これにより、共振回路間での電流バランスが採り易くなる。
(3)整流回路5の変形
上記各実施形態では、整流回路5における全波整流回路がセンタータップ方式で構成された。これにより、2次巻線電圧の全波整流に要するダイオード数が最小で済むのでコスト的に好ましい。一方、トランス4の2次巻線構成を簡素化する観点で、図7に示すように、2次巻線Sの両端電圧をダイオードブリッジ50で全波整流する構成としてもよい。この場合、電流検出抵抗7はコンデンサ6の低電位端とダイオードブリッジ50のアノード端との間に接続され、ダイオードブリッジ50の共通アノード端が2次側回路の基準電位となる。この構成は、第2〜第4の実施形態のように、1つのトランスに対して複数の2次巻線及び整流回路が設けられる場合も同様に適用可能である。
上記各実施形態では、整流回路5における全波整流回路がセンタータップ方式で構成された。これにより、2次巻線電圧の全波整流に要するダイオード数が最小で済むのでコスト的に好ましい。一方、トランス4の2次巻線構成を簡素化する観点で、図7に示すように、2次巻線Sの両端電圧をダイオードブリッジ50で全波整流する構成としてもよい。この場合、電流検出抵抗7はコンデンサ6の低電位端とダイオードブリッジ50のアノード端との間に接続され、ダイオードブリッジ50の共通アノード端が2次側回路の基準電位となる。この構成は、第2〜第4の実施形態のように、1つのトランスに対して複数の2次巻線及び整流回路が設けられる場合も同様に適用可能である。
(4)コンデンサ6又は6−1〜6−mnの変形
上記第1の実施形態では、コンデンサ6を1つのコンデンサとして示したが、コンデンサ6は直列、並列又は直並列された複数のコンデンサであってもよい。同様に、上記第2〜第4の実施形態では、コンデンサ6−1〜6−mnの各々を1つのコンデンサとして示したが、コンデンサ6−1〜6−mnの各々は、直列、並列又は直並列された複数のコンデンサであってもよい。
上記第1の実施形態では、コンデンサ6を1つのコンデンサとして示したが、コンデンサ6は直列、並列又は直並列された複数のコンデンサであってもよい。同様に、上記第2〜第4の実施形態では、コンデンサ6−1〜6−mnの各々を1つのコンデンサとして示したが、コンデンサ6−1〜6−mnの各々は、直列、並列又は直並列された複数のコンデンサであってもよい。
(5)制御回路9の変形
上記各実施形態では、電流検出値が所定値以下となるようにスイッチング周波数を制御する制御回路9の構成として、定電流制御回路91による定電流制御を示した。このようなフィードバック制御により、2次側回路における突入電流が高い精度で抑制される。一方、制御回路9による電流制御はこれに限られず、例えば、電流検出値が過渡的に上昇した場合に一時的かつ強制的にスイッチング周波数を上昇させ、又はスイッチングを停止させる構成が採用されてもよい。これにより、2次電流i7の急峻な上昇に対して一時的にハーフブリッジ回路2の出力が低減され、2次側回路における突入電流が速い応答で抑制される。
上記各実施形態では、電流検出値が所定値以下となるようにスイッチング周波数を制御する制御回路9の構成として、定電流制御回路91による定電流制御を示した。このようなフィードバック制御により、2次側回路における突入電流が高い精度で抑制される。一方、制御回路9による電流制御はこれに限られず、例えば、電流検出値が過渡的に上昇した場合に一時的かつ強制的にスイッチング周波数を上昇させ、又はスイッチングを停止させる構成が採用されてもよい。これにより、2次電流i7の急峻な上昇に対して一時的にハーフブリッジ回路2の出力が低減され、2次側回路における突入電流が速い応答で抑制される。
図8に、本変形例の制御回路90を示す。図8に示すように、制御回路90は、図1〜図5の定電流制御回路91の代わりに電流比較回路96を有し、電流比較回路96はコンパレータ960を含む。コンパレータ960の正入力端子(+)には電流検出抵抗7による電流検出値が入力され、負入力端子(−)には電圧源961からの閾値が入力される。コンパレータ960の出力端子は、抵抗962及び963を介して定電圧源(制御電源)Vccに接続され、抵抗962と抵抗963の接続点がダイオード931のカソード端に接続される。
電流検出値が閾値よりも小さい場合には、コンパレータ960の出力はハイ又はオープンとなり、ダイオード931のカソード端には定電圧Vccが印加される。したがって、この場合にはダイオード931がオンされることはない。具体的には、定電圧制御用のオペアンプ920において電圧検出値が充電設定値よりも低い場合(充電開始後〜充電完了前)には、ダイオード931及び932ともオフされ、フォトダイオード94aには電流が流れない。これにより、駆動回路95は、予め設定された下限周波数の駆動制御信号をハーフブリッジ回路2に出力する。また、オペアンプ920において電圧検出値が充電設定値に一致する場合(充電完了以降)には、ダイオード932がオンされ、上述した定電圧制御が実行される。
一方、電流検出値が閾値を超えた場合には、コンパレータ960の出力がロー(ゼロ)となり、ダイオード931のカソード端には抵抗963の電圧が印加される。ここで、ダイオード932がオフしている場合(充電開始後〜充電完了前)、ダイオード931がオンされ、フォトカプラ94のフォトダイオードには抵抗963の電圧に応じた電流が流れる。これに応じて、駆動回路95がスイッチング周波数を上昇させてハーフブリッジ回路2の出力を低減させ、あるいは駆動回路95がハーフブリッジ回路2のスイッチングを停止させる。これにより、2次電流i7における急峻な上昇の検出に応じてハーフブリッジ回路2の出力が一時的に低減され、2次側回路における突入電流が抑止される。
なお、電圧源961から入力される閾値にヒステリシスをもたせてもよい。すなわち、電流検出値が第1の閾値を超えた場合にコンパレータ960の出力がハイからローに反転し、その後電流検出値が第1の閾値よりも低い第2の閾値以下となった場合にコンパレータ960の出力がローからハイに反転するようにしてもよい。例えば、ダイオード(又はダイオードと抵抗の直列回路)がコンパレータ960の出力端子と正入力端子(又は抵抗962及び963の接続点)との間に、そのカソードを出力端子側に、アノードを正入力端子に向けて接続されればよい。また、コンパレータ960の負入力端子の前段に電流検出値の増幅回路が接続されていてもよい。
1A、1B、1C、1D 充電装置
2 ハーブブリッジ回路(インバータ回路)
3、3−1、3−2 共振回路
4、4−1、4−2 トランス
5、5−1〜5−4 整流回路
6 コンデンサ又はコンデンサ直列回路
6−1〜6−4 コンデンサ
7 電流検出抵抗
8 電圧検出抵抗
9、90 制御回路
20 フルブリッジ回路(インバータ回路)
50 ダイオードブリッジ(整流回路)
P、P1、P2 1次巻線
S、S1〜S4 2次巻線
2 ハーブブリッジ回路(インバータ回路)
3、3−1、3−2 共振回路
4、4−1、4−2 トランス
5、5−1〜5−4 整流回路
6 コンデンサ又はコンデンサ直列回路
6−1〜6−4 コンデンサ
7 電流検出抵抗
8 電圧検出抵抗
9、90 制御回路
20 フルブリッジ回路(インバータ回路)
50 ダイオードブリッジ(整流回路)
P、P1、P2 1次巻線
S、S1〜S4 2次巻線
Claims (8)
- 充電装置であって、
入力直流電圧を交流変換するインバータ回路と、
前記インバータ回路の出力点に接続された共振回路と、
1次巻線及び2次巻線を有し、前記1次巻線が前記共振回路に直列接続されたトランスと、
前記2次巻線に発生する電圧を全波整流する整流回路と、
前記整流回路の全波整流出力を平滑し、充電負荷に並列接続されるコンデンサと、
前記コンデンサの低電位端から前記2次巻線に向かう電流を検出するための電流検出抵抗と、
前記電流検出抵抗によって検出される電流検出値が所定値以下となるように前記インバータ回路のスイッチング周波数を制御する制御回路と
を備えた充電装置。 - 請求項1に記載の充電装置であって、
前記コンデンサの両端に並列接続された電圧検出抵抗を更に備え、
前記制御部が、前記電圧検出抵抗によって検出される電圧検出値が充電設定値以下となる範囲で前記スイッチング周波数を制御するように構成された、充電装置。 - 充電装置であって、
入力直流電圧を交流変換するインバータ回路と、
前記インバータ回路の出力点に接続されたm組(1≦m)の共振回路と、
各々が1本の1次巻線及びn本(2≦n)の2次巻線を有し、各1次巻線が前記m組の共振回路の各々に直列接続されたm個のトランスと、
前記m×n本の2次巻線の各々に発生する電圧を全波整流するm×n個の整流回路と、
前記m×n個の整流回路の各々の全波整流出力を平滑し、充電負荷に並列接続されるm×n個のコンデンサの直列回路からなるコンデンサ直列回路と、
前記m×n個のコンデンサのうちの低電位側からk段目(1≦k≦m×n)のコンデンサの低電位端から前記2次巻線に向かう電流を検出するための電流検出抵抗と、
前記電流検出抵抗によって検出される電流検出値が所定値以下となるように前記インバータ回路のスイッチング周波数を制御する制御回路と
を備えた充電装置。 - 請求項3に記載の充電装置であって、
前記k段目のコンデンサの両端に並列接続された電圧検出抵抗を更に備え、
前記制御回路が、前記電圧検出抵抗によって検出される電圧検出値が充電設定値以下となる範囲で前記スイッチング周波数を制御するように構成された、充電装置。 - 前記kについて、k=1である請求項3又は4に記載の充電装置。
- 充電装置であって、
入力直流電圧を交流変換するインバータ回路と、
前記インバータ回路の出力点に接続されたm組(1≦m)の共振回路と、
各々が1本の1次巻線及びn本(2≦n)の2次巻線を有し、各1次巻線が前記m組の共振回路の各々に直列接続されたm個のトランスと、
前記m×n本の2次巻線の各々に発生する電圧を全波整流するm×n個の整流回路と、
前記m×n個の整流回路の各々の全波整流出力を平滑し、充電負荷に並列接続されるm×n個のコンデンサの直列回路からなるコンデンサ直列回路と、
前記m×n個のコンデンサのうちの低電位側からk段目(1≦k≦m×n−1)のコンデンサの高電位端に向かって前記整流回路から流れる電流を検出するための電流検出抵抗と、
前記k+1段目のコンデンサの両端に並列接続された電圧検出抵抗と、
前記k段目のコンデンサの高電位端を基準電位として、前記電圧検出抵抗によって検出される電圧検出値が充電設定値以下となり、かつ前記電流検出抵抗によって検出される電流検出値が所定値以下となるように前記インバータ回路のスイッチング周波数を制御する制御回路と
を備えた充電装置。 - 請求項1から6のいずれか一項に記載の充電装置において、前記所定値が所定の電流目標値であり、前記制御回路が、前記電流検出値が前記所定の電流目標値に一致するように前記スイッチング周波数を制御するように構成された、充電装置。
- 請求項1から6のいずれか一項に記載の充電装置において、前記所定値が所定の閾値であり、前記制御回路が、前記電流検出値が前記所定の閾値を超えた場合に前記スイッチング周波数を一時的に上昇させ、又は前記インバータ回路を一時的に停止させるように構成された、充電装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015086477A JP2016208630A (ja) | 2015-04-21 | 2015-04-21 | 充電装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015086477A JP2016208630A (ja) | 2015-04-21 | 2015-04-21 | 充電装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016208630A true JP2016208630A (ja) | 2016-12-08 |
Family
ID=57487997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015086477A Pending JP2016208630A (ja) | 2015-04-21 | 2015-04-21 | 充電装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016208630A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019030219A (ja) * | 2017-08-03 | 2019-02-21 | デルタ エレクトロニクス インコーポレイティド | 電源変換装置 |
-
2015
- 2015-04-21 JP JP2015086477A patent/JP2016208630A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019030219A (ja) * | 2017-08-03 | 2019-02-21 | デルタ エレクトロニクス インコーポレイティド | 電源変換装置 |
CN109391156A (zh) * | 2017-08-03 | 2019-02-26 | 台达电子工业股份有限公司 | 电源转换装置 |
CN109391156B (zh) * | 2017-08-03 | 2020-09-04 | 台达电子工业股份有限公司 | 电源转换装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20130016531A1 (en) | Power supply device and method of controlling power supply device | |
US10491136B2 (en) | Bridge-less type electric power conversion device having current detection circuit of current transformer type | |
US9564813B2 (en) | Switching power-supply device | |
US9246399B2 (en) | Power supply system and control method thereof | |
US9866106B2 (en) | Power supply apparatus with extending hold up time function | |
JP5712584B2 (ja) | 電源装置 | |
JP6288773B2 (ja) | 電力変換装置 | |
CN110546855A (zh) | 非接触供电装置以及异常停止方法 | |
JP2010110148A (ja) | 電源装置 | |
JP6025885B2 (ja) | 電力変換装置 | |
CN111064356A (zh) | 可提升功率因素的电源供应电路 | |
US8817490B2 (en) | DC-DC converter | |
JP2018148663A (ja) | 充電装置 | |
JP2016134965A (ja) | 受電装置 | |
JP2016208630A (ja) | 充電装置 | |
JP5814009B2 (ja) | インバータ装置の電圧バランス回路 | |
US20220069696A1 (en) | Converter device and power supply device | |
JP2012210028A (ja) | スイッチング電源装置 | |
CN112042100A (zh) | 电力转换装置 | |
US10348209B2 (en) | Output voltage responsive isolated DC to DC converter in full and half bridge modes | |
JP6214577B2 (ja) | バランス機能を持つフロート充電用の電源システム | |
US9413265B2 (en) | Driving device of synchronous rectification apparatus | |
JP2017070195A (ja) | 定出力電圧を得るための改善されたdc−dc変圧装置 | |
JP2017189011A (ja) | 電力変換装置 | |
JP6371226B2 (ja) | 逆電流保護付きスイッチング電源装置 |