JP2016207708A - 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置 - Google Patents

熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置 Download PDF

Info

Publication number
JP2016207708A
JP2016207708A JP2015083899A JP2015083899A JP2016207708A JP 2016207708 A JP2016207708 A JP 2016207708A JP 2015083899 A JP2015083899 A JP 2015083899A JP 2015083899 A JP2015083899 A JP 2015083899A JP 2016207708 A JP2016207708 A JP 2016207708A
Authority
JP
Japan
Prior art keywords
material layer
layer
thermoelectric conversion
conversion element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015083899A
Other languages
English (en)
Other versions
JP6609109B2 (ja
Inventor
和也 長瀬
Kazuya Nagase
和也 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015083899A priority Critical patent/JP6609109B2/ja
Priority to PCT/JP2016/051215 priority patent/WO2016166997A1/ja
Publication of JP2016207708A publication Critical patent/JP2016207708A/ja
Application granted granted Critical
Publication of JP6609109B2 publication Critical patent/JP6609109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N11/00—Generators or motors not provided for elsewhere; Alleged perpetua mobilia obtained by electric or magnetic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/857—Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子を提供する。
【解決手段】熱電変換素子１０は、材料層１２と、材料層１２に接触して配置された材料層１４と、材料層１２および材料層１４と電気的に接続された電極１６1・１６2と、材料層１２・１４に電気的に接続され、電極１６1・１６2と離間して形成された電極１８1・１８2とを備え、材料層１２・１４界面には、材料層１２・１４間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、電極１６1・１６2および電極１８1・１８2は、電気伝導層が発生した場合に電気伝導層に電気的に接続された状態となり、材料層１２・１４界面における電気分極の差は、電気伝導層のゼーベック係数Ｓが還元フェルミエネルギーζの増加に応じて増加する。
【選択図】図２

Description

本実施の形態は、熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置に関する。
近年、地球規模での環境問題や資源問題から省エネ化やエネルギー利用の効率化は、人類の生活において重要な課題となっている。その全てのエネルギーは最終的には熱に変わることを考えると、熱として捨てられていたエネルギーを再利用できる熱電発電は、究極のエネルギーリサイクルと言える。そのため、熱電変換の性能を上げる技術開発や研究が進められている。
ここで、わずかに、ＢｉＴｅ系材料を用いた熱電変換素子が産業化されている（例えば、特許文献１参照。)。ＢｉＴｅ系における性能の向上の例として、材料における熱伝導率κを小さくする手法が多く用いられている(例えば、非特許文献１参照。)。ここでは、材料中の多結晶のグレインサイズを小さくすることにより、フォノン散乱を増やすことで、熱の伝わりを小さくしている技術が報告されている。
その他、スクッテルダイト化合物（例えば、非特許文献２参照）や層状マテリアル（例えば、非特許文献３および非特許文献４参照）を用いた材料開発も行われているが、特性が悪いか若しくは特性が良くても作製が困難であり、まだ基礎研究段階の報告などのために産業化には至っていない。
一般的なＢｉＴｅ系熱電変換素子は、レアメタルであるＴｅを含有し、Ｔｅは単体で毒性を有することが知られている。また、ＢｉＴｅが動作できる一般的な使用温度は２００℃程度までと低く、さらに高温での使用には適さない。また、大きなサイズの結晶を作ることが困難であるため、高温側と低温側の距離が近く、温度差を付けにくいという課題もある。また熱電変換素子はｎ型材料とｐ型材料の２種類を組み合わせて作られるため、それぞれの材料における熱膨張係数が同程度である必要がある。
その他には、HicksとDresselhausによって提唱された『構造の次元を小さくする』ことで無次元性能指数ＺＴの向上を図る報告が非特許文献５に開示されている。これは構造の低次元化によってフォノン散乱を増大させ、熱伝導率を低減させる手法である。同様に、一次元構造を有するナノワイヤなどが開示されている（例えば、非特許文献６参照。）。しかし、ナノワイヤは、フォノン散乱増大による熱伝導率低減効果により特性は飛躍的に向上するものの、それ自体のハンドリングが難しく、デバイス化には向いていない。
産業化しやすい低次元構造からのアプローチには、コントロールしやすい二次元構造からのアプローチがある。二次元構造における熱伝導率κの低減のアプローチは、量子井戸構造のＰｂＴｅ／ＰｂＥｕＴｅ（非特許文献５）や超格子構造のＢｉ2Ｔｅ3／Ｓｂ2Ｔｅ3（非特許文献７）、ＰｂＳｅＴｅ／ＰｂＴｅ（非特許文献８）、ＧａＮ／ＡｌＮ／ＡｌＧａＮ（非特許文献９）などが開示されている。また、バルクＧａＮのゼーベック係数は、非特許文献１０に開示されている。
特開平０３−１６２８１号公報 特開２００９−１１７４３０号公報
Bed Poudel et al.,"High-Thermoelectric Performance of Nanostructured Bismuth Antimony Telluride Bulk Alloys", Science 320,634(2008). B.C.Sales et al.,"Filled Skutterudite Antimonides: A New Class of Thermoelectric Materials", Science 272,1325(1996). Li-Dong Zhao et al.,"Ultralow thermal conductivity and high thermoelectric figure of merit in SnSe crystals", Nature 508,373(2014). S.Ishiwata et al.,"Extremely high electron mobility in a phonon-glass semimetal", Nature Mater.12,512(2013). L.D.Hicks et al.,"Experimental study of the effect of quantum-well structures on the thermoelectric figure of merit", Phys.Rev.B 53,R10493(1996). Allon I. Hochbaum et al.,"Enhanced thermoelectric performance of rough silicon nanowires",Nature 451,163(2007). Rama Venkatasubramanian et al.,"Thin-film thermoelectric devices with high room-temperature figures of merit",Nature413,597(2001). T.C.Harman et al.,"Quantum Dot Superlattice Thermoelectric Materials and Devices",Science 297,2229(2002). Alexander Sztein et al.,"Polarization field engineering of GaN/AlN/AlGaN superlattices for enhanced thermoelectric properties",Appl. Phys.Lett.104,042106(2014). B. Kucukgok, B. Wang, A. G. Melton, N. Lu, I. T. Ferguson, "Comparison of thermoelectric properties of GaN and ZnO samples",Phys.Stat. Sol.C11, No.3-4,894-897 (2014).
しかし、これらの低次元系材料でもＴｅが使われている、若しくは効率が低いなどの課題がある。
一方で、Hicksと Dresselhausによって提唱された構造の次元を小さくした際に起きるもう一つの現象としてゼーベック係数Ｓの増大が非特許文献５などに開示されている。これは、電子を量子井戸ポテンシャルに閉じ込めることで、電子の状態密度が離散的になり、バルク状態よりもゼーベック係数Ｓが大きくなる現象である。しかし、この量子井戸におけるゼーベック係数Ｓは、バルクの同じキャリア濃度におけるゼーベック係数Ｓと比べると増大はしているものの、キャリア濃度が増えるに従い、ゼーベック係数Ｓが小さくなるトレードオフの関係は変わらない。
このトレードオフを打開する手法として、ＳｒＴｉＯ3を用いた熱電変換素子が特許文献２に開示されている。これは、ＳｒＴｉＯ3上に１２ＣａＯ・７Ａｌ2Ｏ3などからなる絶縁膜を形成し、金属−絶縁物−半導体（ＭＩＳＦＥＴ：Metal-Insulator-Semiconductor Field Effect Transistor）のようにゲートバイアスを印加し、キャリアを誘起することで２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）層を形成させている。ＳｒＴｉＯ3の２ＤＥＧにおいては、１００ＭＶ・ｃｍ-1以上という高い電界をかけることで、１０14ｃｍ-2後半という非常に高い密度の電子を約２ｎｍという膜厚に閉じ込めることで、ゼーベック係数ＳのＶ字回復が起こると開示されている。非特許文献５．７、８、９においては、ゼーベック係数ＳのＶ字回復は開示されていない。
バルク材料での、ゼーベック係数Ｓと電気伝導率σはキャリア濃度に対して、トレードオフの関係にある。そのため、電気伝導率σを上げるためにキャリア濃度ｎを増やすとゼーベック係数Ｓが小さくなる。逆にゼーベック係数Ｓを大きくしようとするとキャリア濃度ｎを下げなければならず、結果的に電気伝導率σが低くなってしまう課題がある。
それを打開するための手法として、ＳｒＴｉＯ3にゲートバイアスを印加することで形成した２ＤＥＧにおいてキャリア濃度の増加（印加バイアスを増やす）に伴い、ゼーベック係数ＳがＶ字回復することが特許文献２に開示されている。しかしながら、このゲート構造を有したＳｒＴｉＯ3の材料系では、積層することが非常に困難なために、電気伝導率σを高くできずに、ゼーベック係数Ｓと電気伝導率σのトレードオフを解決できない課題がある。
本実施の形態は、ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子およびその製造方法、およびこの熱電変換素子を用いた熱電発電装置およびペルチェ装置を提供する。
本実施の形態の一態様によれば、第１材料層と、前記第１材料層に接触して配置された第２材料層と、前記第１材料層及び前記第２材料層と電気的に接続された第１電極と、前記第１材料層及び前記第２材料層と電気的に接続され、且つ前記第１電極と離間して形成された第２電極とを備え、前記第１材料層と前記第２材料層との界面には、前記第１材料層と前記第２材料層との間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、前記第１電極および前記第２電極は、前記電気伝導層が発生した場合に前記電気伝導層に電気的に接続された状態となり、前記第１材料層と前記第２材料層との界面における電気分極の差は、前記電気伝導層のゼーベック係数が還元フェルミエネルギーの増加に応じて増加するような関係に設定されている熱電変換素子が提供される。
本実施の形態の他の態様によれば、第１材料層と、前記第１材料層に接触して配置された第２材料層と、前記第１材料層及び前記第２材料層と電気的に接続された第１電極と、前記第１材料層及び前記第２材料層と電気的に接続され、且つ前記第１電極と離間して形成された第２電極とを備え、前記第１材料層と前記第２材料層との界面には、前記第１材料層と前記第２材料層との間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、前記第１電極および前記第２電極は、前記電気伝導層が発生した場合に前記電気伝導層に電気的に接続された状態となり、前記第１材料層と前記第２材料層との界面における電気分極の差は、前記電気伝導層のゼーベック係数が前記電気伝導層のキャリア濃度の増加に応じて増加するような関係に設定されている熱電変換素子が提供される。
本実施の形態の他の態様によれば、第１材料層と、前記第１材料層に接触して配置された第２材料層と、前記第１材料層及び前記第２材料層と電気的に接続された第１電極と、前記第１材料層及び前記第２材料層と電気的に接続され、且つ前記第１電極と離間して形成された第２電極とを備え、前記第１材料層と前記第２材料層との界面には、前記第１材料層と前記第２材料層との間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、前記第１電極および前記第２電極は、前記電気伝導層が発生した場合に前記電気伝導層に電気的に接続された状態となり、前記第１材料層と前記第２材料層との界面における電気分極の差は、前記電気伝導層の無次元性能指数が前記電気伝導層のキャリア濃度の増加に応じて増加するような関係に設定されている熱電変換素子が提供される。
本実施の形態の他の態様によれば、上記の熱電変換素子を備える熱電発電装置が提供される。
本実施の形態の他の態様によれば、上記の熱電変換素子を備えるペルチェ装置が提供される。
本実施の形態の他の態様によれば、第１材料層と第２材料層を形成する基板を準備する工程と、前記前記第１材料層と前記第２材料層を形成する基板上にＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層を形成する工程と、前記ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層上にＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層を形成する工程と、前記ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層と前記ＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層をエッチングする工程とを有する熱電変換素子の製造方法が提供される。
本実施の形態の他の態様によれば、第１材料層と第２材料層を形成する基板を準備する工程と、前記第１材料層と前記第２材料層を形成する基板上にＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層を形成する工程と、前記ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層上にＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層を形成する工程と、前記ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層と前記ＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層を壁開で電極を形成する領域を作製する工程とを有する熱電変換素子の製造方法が提供される。
本実施の形態によれば、ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子およびその製造方法、およびこの熱電変換素子を用いた熱電発電装置およびペルチェ装置を提供することができる。
第１の実施の形態に係る熱電変換素子の模式的断面構造と、２ＤＥＧ近傍における計算されたエネルギーバンド図。 第１の実施の形態に係る熱電変換素子において、シート電子濃度ｎ（ｃｍ-2）および電子の移動度μ（ｃｍ2Ｖ-1ｓ-1）を評価するためのホール効果測定用デバイス構成の模式的鳥瞰構造図。 第１の実施の形態に係る熱電変換素子において、Ａｌモル分率Xを変化させたサンプルについて、測定されたシートキャリア濃度ｎ（ｃｍ-2）、計算された２ＤＥＧ層の厚さｔ2D、計算されたキャリア濃度ｎ（ｃｍ-3）を示す図。 第１の実施の形態に係る熱電変換素子において、２ＤＥＧ層におけるキャリア移動度μおよび電気伝導率σと、キャリア濃度ｎとの関係を示す図。 第１の実施の形態に係る熱電変換素子をヒートシンク・ヒータ間に配置し、ゼーベック係数Ｓの測定系を説明する模式的鳥瞰構造図。 第１の実施の形態に係る熱電変換素子において、図３に示されるサンプルＤ５についての熱電変換特性を示す図。 第１の実施の形態に係る熱電変換素子において、ゼーベック係数Ｓの絶対値｜Ｓ｜を計算するためのパラメータおよび絶対値｜Ｓ｜の計算結果。 第１の実施の形態に係る熱電変換素子において、ゼーベック係数Ｓとキャリア濃度ｎとの関係を示す図。 第１の実施の形態に係る熱電変換素子において、無次元性能指数ＺＴとキャリア濃度ｎとの関係を示す図。 (ａ)第２の実施の形態に係る熱電変換素子の模式的断面構造図、（ｂ）第２の実施の形態の変形例に係る熱電変換素子の模式的断面構造図。 第３の実施の形態に係る熱電変換素子の模式的断面構造図。 第４の実施の形態に係る熱電変換素子の模式的断面構造図。 第５の実施の形態に係る熱電変換素子の模式的断面構造図。 第６の実施の形態に係る熱電変換素子の模式的断面構造図。 第７の実施の形態に係る熱電変換素子の模式的断面構造図。 第７の実施の形態に係る熱電変換素子の製造方法であって、（ａ）サファイア基板を準備する工程を示す模式的断面構造図、（ｂ）サファイア基板上にＧａＮ層を形成する工程を示す模式的断面構造図、（ｃ）ＧａＮ層をエッチングする工程を示す模式的断面構造図、（ｄ）サファイア基板上にＡｌＧａＮ層を形成する工程を示す模式的断面構造図。 （ａ）基本技術に係る熱電発電装置の動作原理の説明図、（ｂ）温度変化ΔＴにおける熱電発電装置の電流電圧特性。 基本技術に係る熱電発電装置の模式的構成図（低温側にヒートシンク、高温側に熱交換器を備える例）。 基本技術に係る熱電発電装置の模式的構成図（複数の熱電発電装置を直列に配置した例）。 第８の実施の形態に係る熱電発電装置であって、（ａ）模式的上面図、（ｂ）模式的鳥瞰構成図。 第９の実施の形態に係る熱電発電装置であって、（ａ）模式的上面図、（ｂ）模式的鳥瞰構成図。 第１０の実施の形態に係る熱電発電装置であって、（ａ）模式的上面図、（ｂ）模式的鳥瞰構成図。
次に、図面を参照して、本実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
第１の実施の形態に係る熱電変換素子１０の模式的断面構造と、２ＤＥＧ層近傍における計算されたエネルギーバンド図は、図１に示すように表される。
また、第１の実施の形態に係る熱電変換素子１０において、シート電子濃度ｎ（ｃｍ-2）および電子の移動度μ（ｃｍ2Ｖ-1ｓ-1）を評価するためのホール効果測定用デバイス構成の模式的鳥瞰構造は、図２に示すように表される。
第１の実施の形態に係る熱電変換素子１０は、図１〜図２に示すように、第１材料層１２と、第１材料層１２に接触して配置された第２材料層１４と、第１材料層１２及び第２材料層１４と電気的に接続された第１電極１６1・１６2と、第１材料層１２及び第２材料層１４と電気的に接続され、且つ第１電極１６1・１６2と離間して形成された第２電極１８1・１８2とを備える。
ここで、第１材料層１２と第２材料層１４との界面には、第１材料層１２と第２材料層１４との間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、第１電極１６1・１６2および第２電極１８1・１８2は、電気伝導層が発生した場合に電気伝導層に電気的に接続された状態となり、第１材料層１２と第２材料層１４との界面における電気分極の差は、電気伝導層のゼーベック係数Ｓが還元フェルミエネルギーζの増加に応じて増加するような関係に設定されている。
第１の実施の形態に係る熱電変換素子１０は、第１電極１６1・１６2および第２電極間１８1・１８2の温度差に伴う熱エネルギーを電気エネルギーに変換可能であり、また、第１電極１６1・１６2および第２電極１８1・１８2間に電流を印加することによる電気エネルギーを温度差に変換可能である。
ここで、第１電極１６1・１６2および第２電極間１８1・１８2の温度差は、例えば、図５に示すように、熱電変換素子１０をヒートシンク２００・ヒータ３００間に配置することによって得ることができる。
ここで、第２材料層１４は、半導体を備えていても良い。
また、第１材料層１２はＧａＮ層を備え、第２材料層１４はＡｌＧａＮ層を備えていても良い。
また、第１材料層１２は、ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）を備え、第２材料層１４は第１材料層１２と組成が異なるＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）を備えていても良い。
また、第２材料層１４はＮを含まない材料で形成されていても良い。
また、第１材料層１２は、強誘電体を備えていても良い。
また、第１材料層１２と第２材料層１４とによる単位構造体が形成される基板を備え、第１材料層１２と第２材料層１４の単位構造体は、第１材料層１２と第２材料層１４との界面と基板の表面とが平行になるように複数層に亘って積層されていても良い。
また、第１材料層１２と第２材料層１４とによる単位構造体が形成される基板を備え、第１材料層１２と第２材料層１４の単位構造体は、第１材料層１２と第２材料層１４との界面と基板の表面とが垂直になるように複数層に亘って形成されていても良い。
また、第１材料層１２と第２材料層１４の界面の面垂直方向に、必ずしも同じ層構成ではなく、かつ主として電気伝導を担う層が第１材料層１２と第２材料層１４に挟まれているという単位構造が繰り返し積層されていても良い。
また、第１材料層１２と第２材料層１４を形成する基板は、シリコンを含有していても良い。
また、第１材料層１２と第２材料層１４を形成する基板は、サファイアを含有していても良い。
また、第１電極１６1・１６2および第２電極１８1・１８2は、電気伝導層に接して形成されていても良い。
また、第１電極１６1・１６2および第２電極１８1・１８2は、電気伝導層にオーミック接触されていても良い。
また、第１電極１６1・１６2および第２電極１８1・１８2は、第２材料層１４に接続されていても良い。
また、第１電極１６1・１６2および第２電極１８1・１８2は、同一材料から構成されていても良い。
また、第１の実施の形態に係る熱電変換素子１０は、第１材料層１２と、第１材料層１２に接触して配置された第２材料層１４と、第１材料層１２及び第２材料層１４と電気的に接続された第１電極１６1・１６2と、第１材料層１２及び第２材料層１４と電気的に接続され、且つ第１電極１６1・１６2と離間して形成された第２電極１８1・１８2とを備え、第１材料層１２と第２材料層１４との界面には、第１材料層１２と第２材料層１４との間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、第１電極１６1・１６2および第２電極１８1・１８2は、電気伝導層が発生した場合に電気伝導層に電気的に接続された状態となり、第１材料層１２と第２材料層１４との界面における電気分極の差は、電気伝導層のゼーベック係数Ｓが電気伝導層のキャリア濃度ｎの増加に応じて増加するような関係に設定されていても良い。
本実施の形態の他の態様によれば、第１材料層１２と、第１材料層１２に接触して配置された第２材料層１４と、第１材料層１２及び第２材料層１４と電気的に接続された第１電極１６1・１６2と、第１材料層１２及び第２材料層１４と電気的に接続され、且つ第１電極１６1・１６2と離間して形成された第２電極１８1・１８2とを備え、第１材料層１２と第２材料層１４との界面には、第１材料層１２と第２材料層１４との間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、第１電極１６1・１６2および第２電極１８1・１８2は、電気伝導層が発生した場合に電気伝導層に電気的に接続された状態となり、第１材料層１２と第２材料層１４との界面における電気分極の差は、電気伝導層の無次元性能指数ＺＴが電気伝導層のキャリア濃度ｎの増加に応じて増加するような関係に設定されていても良い。
また、第１の実施の形態に係る熱電変換素子１０において、電気伝導を主として担う電気伝導層は、２ＤＥＧ層若しくは２次元正孔ガス（２ＤＨＧ：Two Dimensional Hole Gas）層、若しくは２ＤＥＧ層と２ＤＨＧ層の両方を備えていても良い。
また、第１の実施の形態に係る熱電変換素子１０において、第１電極１６1・１６2および第２電極１８1・１８2は、同一材料構成の電極であって、電気伝導を主として担う層にオーミック接触している。
また、第１の実施の形態に係る熱電変換素子１０において、第１材料層１２と第２材料層１４は、互いに電気分極が異なり、第１材料層１２と第２材料層１４との界面において、電気分極不連続を備えていても良い。
また、第１の実施の形態に係る熱電変換素子１０において、第２材料層１４内の電気分極は、図１に示すように、自発分極ＰSPとピエゾ電界に伴うピエゾ分極ＰPEとの和（ＰSP＋ＰPE）で表され、第１材料層１２内の電気分極は、自発分極ＰSPで表され、電気分極不連続を備えている。
また、第１の実施の形態に係る熱電変換素子１０において、熱電変換素子１０のゼーベック係数Ｓは、熱電変換素子１０が保持するキャリア濃度の増加に呼応して増加する性能を備えていても良い。
また、第１の実施の形態に係る熱電変換素子１０において、熱電変換素子１０のゼーベック係数Ｓは、２ＤＥＧ層や２ＤＨＧ層などの電気伝導を担う層のキャリア濃度ｎの増加に呼応して増加する性能を備えていても良い。
また、第１の実施の形態に係る熱電変換素子１０において、第１材料層１２と第２材料層１４は、２ＤＥＧ層若しくは２ＤＨＧ層の伝導度変調を目的とするドーピングが実施されていなくても良い。
また、第１の実施の形態に係る熱電変換素子１０において、第１材料層１２と第２材料層１４の界面の面垂直方向に、必ずしも同じ層構成ではなく、かつ主として電気伝導を担う層が第１材料層１２と第２材料層１４に挟まれているという単位構造が繰り返し積層化されていても良い。
第１の実施の形態に係る熱電変換素子１０においては、ゼーベック係数Ｓとキャリア濃度ｎのトレードオフ、およびゼーベック係数Ｓと電気伝導率σのトレードオフを打ち破る方法として、これまでにない新しいコンセプトである、積層化が可能な分極材料における分極不連続により二次元電気伝導層を形成する。分極材料の分極量を高くすることで、二次元電気伝導層のキャリア濃度を増加させ、それによってゼーベック係数ＳのＶ字回復現象を起させることができる。結果として、ゼーベック係数Ｓと電気伝導率σのトレードオフを解消することができる。
(熱電変換素子の性能)
熱電変換素子の無次元性能指数ＺＴは、

ＺＴ＝Ｓ2σ／κ・Ｔ （１）

で表される。
ここで、Ｓはゼーベック係数、σは電気伝導率、κは熱伝導率を表す。
また、一般的に用いられるｎ型のバルク材料におけるゼーベック係数Ｓは、

Ｓ＝８π2κB 2Ｔ／３ｅｈ2・ｍ*・(π／３ｎ)2/3 （２）

で、表される。ただし、κB はボルツマン定数、Ｔは絶対温度、ｅは電子の電荷素量、ｈはプランク定数、ｍ*は電子の有効質量、ｎはキャリア濃度である。
また、電気伝導率σは、

σ＝ｎｅμ （３）

で表される。ただし、μは電子の移動度である。
熱電変換素子は、ゼーベック係数Ｓと電気伝導率σが、キャリア濃度ｎに対してトレードオフの関係にあることが上記の式（１）、式（２）から明らかである。つまり、キャリア濃度ｎが増えると、ゼーベック係数Ｓは小さくなることを意味している。また、キャリア濃度ｎは、熱伝導率κにも影響を及ぼすことから、一般的に熱電変換素子においては、１０18〜１０19(ｃｍ-3)のキャリア濃度において最も性能が良くなるとされている。
本実施の形態に係る熱電変換素子においては、分極効果によって誘導される電子の閉じ込め効果によって、相対的に大きなキャリア濃度ｎにおいて、ゼーベック係数Ｓが増大するのみならず、ゼーベック係数Ｓとキャリア濃度ｎとの間のトレードオフ関係が破れ、Ｖ字回復特性を得ることができる。また、キャリアの増加は、ゲートバイアスによって誘起されるのではなく、分極効果の変化によって、実現されている。
ゼーベック係数Ｓとキャリア濃度ｎとの間のＶ字回復特性は、第１の実施の形態に係る熱電変換素子における電気的分極不連続構成による典型的な特徴である。
第１の実施の形態に係る熱電変換素子においては、分極不連続構造を採用し、その結果、ヘテロ接合界面に現れる２ＤＥＧ構造（若しくは２ＤＨＧ構造）を分極不連続構造として採用している。しかも、この２ＤＥＧ構造（若しくは２ＤＨＧ構造）による分極不連続構成では、不純物ドーピングもゲートバイアスによるキリア誘起も必要としない。
このような意図的なアンドープのマルチレイヤー構造によって、イオン化不純物散乱を低減することができるのみならず、キャリア移動度μの増大および電気伝導率σの増大を図ることができる。さらに、相対的に非常に薄い２ＤＥＧ層（若しくは２ＤＨＧ層）を除き、大部分のデバイス領域を、熱伝導率κの相対的に低い、熱伝導阻止領域とすることができる。
さらに、第１の実施の形態に係る熱電変換素子は、２ＤＥＧヘテロ接合（若しくは２ＤＨＧヘテロ接合）の単位構造を容易に拡張し、多層構造に積層化可能であり、相対的に非常に薄い２ＤＥＧ層に伴う低電気伝導特性を補うことができる。
したがって、分極不連続構成を備える本実施の形態に係る熱電変換素子は、無次元性能指数ＺＴを増大すると同時に高電気伝導率σおよび低熱伝導率κ性能を達成することができる。
したがって、第１の実施の形態に係る熱電変換素子は、優れた熱電変換性能と製造の容易さを併せ持つことができる。
（材料および形成方法）
ＡｌXＧａ1-XＮ／ＧａＮ（０．２＜＝X＜＝０．４）は、サファイア基板１００上に形成されたＧａＮテンプレート１１上に減圧有機金属気相エピタキシャル成長法（ＭＯＣＶＤ：Metal Organic Vapor Phased Epitaxy）を用いて形成した。ここで、成長時の圧力は、例えば、約７６Ｔｏｒｒ、成長温度は、例えば、約１３３３Ｋである。
Ｇａの形成材料としては、トリメチルガリウム（ＴＭＧ:Trimethylgallium ）、Ａｌの形成材料としては、トリメチルアルミニウム（ＴＭＡｌ：Trimethylaluminum）、Ｎの形成材料としては、アンモニア（ＮＨ3)を用いた。
（０００１）面サファイア基板１００上にＧａＮ成長核を形成後、ＧａＮテンプレート１１は、厚さ約２μｍに形成されている。
ＧａＮテンプレート１１上には、意図的にアンドープのＡｌXＧａ1-XＮ／ＧａＮ（０．２＜＝X＜＝０．４）ヘテロ構造が形成されている。ここで、結晶成長は、０．２３μｍｏｌ／分の固定されたアンモニアフローで、水素雰囲気中で実施されている。
ＧａＮ成長のためのＴＭＧのフローレートは、３２．７μｍｏｌ／分である。ＡｌXＧａ1-XＮ／ＧａＮエピタキシャル成長層のＡｌモル分率Xは、１．６２μｍｏｌ／分の固定されたＴＭＡｌフローで、ＴＭＧのフローレートを１１．３μｍｏｌ／分から５．７８μｍｏｌ／分に減少させることによって、適用可能である。
ＡｌXＧａ1-XＮ層１４およびＧａＮ層１２の厚さは、例えば、それぞれ約３０ｎｍおよび約１μｍである。
Ｘ線散乱の逆格子空間マッピングにより、Ａｌモル分率Xを求めた。
また、van der Pauw構成のホール効果測定用として、第１電極１６1・１６2と第２電極１８1・１８2をＡｌXＧａ1-XＮ層１４上に電子ビーム蒸着法により形成後、ＡｌXＧａ1-XＮ／ＧａＮヘテロ接合界面の２ＤＥＧ層にオーミックコンタクトを取るために、例えば、約８２３Ｋ、約１０分間アニールする。第１電極１６1・１６2と第２電極１８1・１８2は、Ａｌ／Ｔｉ構造（ＴｉとＴｉ上に形成されたＡｌの２層構造）を有する。ここで、Ｔｉ層の厚さは、約２０ｎｍ、Ａｌ層の厚さは、約４００ｎｍである。結果として、図２に示すように、四角形状にパター二ング配置された円形の第１電極１６1・１６2と第２電極１８1・１８2がＡｌXＧａ1-XＮ層１４上に形成される。
次に、リソグラフィー技術と、Ｃｌ2とＳｉＣｌ4の混合ガスを用いた誘導結合プラズマ（ＩＣＰ：nductively-Coupled Plasma）エッチング法により、図２に示すように、約３ｍｍ×３ｍｍ形状にＡｌXＧａ1-XＮ／ＧａＮヘテロ接合からなるメサ形状をＧａＮテンプレート１１上に形成する。Ｃｌ2とＳｉＣｌ4のフローレートは、それぞれ１５ｓｃｃｍ（standard cubic centimeter)および５ｓｃｃｍである。１３．５６ＭＨｚのＡＣ電力５０Ｗがサンプルに供給され、また、５０Ｗの電力がＩＣＰエッチング装置に供給されている。
実験に用いた全てもサンプルで、エッチング深さは、例えば、約３００ｎｍとした。
室温にてホール効果測定を実施し、シートキャリア濃度ｎ（ｃｍ-2）、および電子の移動度μ（ｃｍ2Ｖ-1ｓ-1）を測定した。
（電子の移動度μ（ｃｍ2Ｖ-1ｓ-1）、シートキャリア濃度ｎ（ｃｍ-2）、キャリア濃度ｎ（ｃｍ-3）、電気伝導率σ）
第１の実施の形態に係る熱電変換素子１０において、Ａｌモル分率Xを変化させたサンプルについて、測定されたシートキャリア濃度ｎ（ｃｍ-2）、計算された２ＤＥＧ層の厚さｔ2D、計算されたキャリア濃度ｎ（ｃｍ-3）は、図３に示すように表される。ここで、計算されたキャリア濃度ｎ（ｃｍ-3）は測定されたシートキャリア濃度ｎ（ｃｍ-2）を計算された２ＤＥＧ層の厚さｔ2Dで割った値に等しい。
図３において、Ａｌモル分率X＝０．２のサンプルはＡ１〜Ａ５に対応し、X＝０．３のサンプルはＢ１〜Ｂ３に対応し、X＝０．３５のサンプルはＣ１〜Ｃ６に対応し、X＝０．４のサンプルはＤ１〜Ｄ６に対応しており、各々の測定されたシートキャリア濃度ｎ（ｃｍ-2）と、計算された２ＤＥＧ層の厚さｔ2Dにより、キャリア濃度ｎ（ｃｍ-3）が得られている。
２ＤＥＧ層の厚さｔ2Dを求めるために、特定のＡｌモル分率Xを有するサンプルに対して、３００Ｋで外部バイアス電圧が０Ｖの条件において、ＡｌXＧａ1-XＮ／ＧａＮ系システムのエネルギーバンド図をシミュレーションにより求めた。ここでは、ティーキャッド（ＴＣＡＤ：Technology Computer Aided Design）をシミュレータとして適用した。
次に、図１のバンド構造に示すように、ＧａＮ層１２における伝導帯ＥCより上側にフェルミレベルＥFが存在するバンド領域幅によって２ＤＥＧ層の厚さｔ2Dを決定した。
シミュレーションに用いたサンプルは、厚さ３０ｎｍのＡｌXＧａ1-XＮ層１４と厚さ１μｍのＧａＮ層１２とを備え、ＡｌXＧａ1-XＮ層１４・ＧａＮ層１２の各層のキャリア濃度ｎは、１・０×１０16（ｃｍ-3）とした。また、ＴＣＡＤシミュレーションにおいて、簡単化のため電子のトラップレベルは考慮していない。もっとも簡単な場合を考慮するべきであることと、ＡｌXＧａ1-XＮ／ＧａＮ系システムの欠陥の物理現象は、未だ複雑なためである。
電気伝導率σ（Ｓｃｍ-1）を（２）式を用いて求めた。
これらの計算された２ＤＥＧ層の厚さｔ2Dは、図３に示すように、Ａｌ0.2Ｇａ0.8Ｎの５．７ｎｍ〜Ａｌ0.4Ｇａ0.6Ｎの７．０ｎｍの連続的範囲に表されている。これらの値は、キャリア濃度ｎを計算する上で用いられている。
（キャリア移動度μおよび電気伝導率σとキャリア濃度ｎとの関係）
第１の実施の形態に係る熱電変換素子１０において、２ＤＥＧ層におけるキャリア移動度μ（ｃｍ2Ｖ-1ｓ-1）および電気伝導率σ（Ｓｃｍ-1）と、キャリア濃度ｎ（ｃｍ-3）との関係は、図４に示すように表される。
（ゼーベック係数Ｓの測定）
ホール効果測定後、図３に示されたサンプルについて、第１の実施の形態に係る熱電変換素子１０の面内ゼーベック係数Ｓを室温状態において測定した。
第１の実施の形態に係る熱電変換素子１０をヒートシンク２００・ヒータ３００間に配置し、ゼーベック係数Ｓの測定系を説明する模式的鳥瞰構造は、図５に示すように表される。
第１の実施の形態に係る熱電変換素子１０は、図５に示すように、特定の温度差を発生可能なように、ヒートシンク２００・ヒータ３００間に配置されている。
電圧プローブ２２Ａ・２２Ｂと直径約１５０μｍのタイプＫ熱電対２４Ａ・２４Ｂを用いて、第１の実施の形態に係る熱電変換素子１０の熱電特性を測定した。
タイプＫ熱電対２４Ａ・２４Ｂによって、ヒートシンク２００側・ヒータ３００側のサンプル温度を測定した。
ヒータ３００の温度は、直流電圧源によって制御可能である。直流電圧源の出力電圧は、５Ｖステップで０Ｖ〜３０Ｖまで階段状に増加可能である。
第１の実施の形態に係る熱電変換素子１０の低温側は、自然空冷されていても良い。
ゼーベック係数Ｓの測定は、温度の安定化のために、十分な時間間隔を経た後に、実行された。
（サンプルＤ５についての熱電変換特性）
第１の実施の形態に係る熱電変換素子１０において、図３に示されるサンプルＤ５についての熱電変換特性は、図６に示すように表される。図６には、ゼーベック係数Ｓの測定結果が示されている。図６において、“Applied voltage (current)”は、直流電圧源の出力電圧（電流）を示している。Ｔhigh（Ｋ）およびＴlow（Ｋ）は、それぞれヒータ３００側およびヒートシンク２００側の測定温度を示す。
ΔＴ（Ｋ）は、Ｔhigh（Ｋ）−Ｔlow（Ｋ）に等しい。ΔＶ（μＶ）は、タイプＫ熱電対２４Ａ・２４Ｂによって検出された測定電圧の差電圧を示す。
ゼーベック係数Ｓ（μＶ・Ｋ-1）は、ΔＶ／ΔＴに等しい。
（ゼーベック係数Ｓの理論計算）
第１の実施の形態に係る熱電変換素子１０において、ゼーベック係数Ｓの絶対値｜Ｓ｜を計算するためのパラメータおよび絶対値｜Ｓ｜の計算結果は、図７に示すように表される。
ＧａＮのエネルギーギャップ（禁制帯幅）内におけるすべての電子のエネルギーレベルを考慮することができるならば、特定のＡｌモル分率Xによって、一義的にキャリア濃度ｎを決定することができる。しかしながら、図３に示される特定のＡｌモル分率Xによって得られるキャリア濃度ｎに比較して、実験的に得られるキャリア濃度ｎの値は、無視できない変位分を含んでいる。このことは、実験には、例えば、転位や、表面状態などの様々なファクタが含まれていることを意味している。したがって、直接的にキャリア濃度を計算することは、非現実的である。
したがって、ゼーベック係数Ｓの絶対値｜Ｓ｜とキャリア濃度ｎの関係を求めた図７において、特定のＡｌモル分率X（＝０．２、０．３、０．４）に対しては、図３に示される実験的なキャリア濃度ｎの平均化された値（ｎバー）を用い、特定のＡｌモル分率X（＝０．２５、および０．３５）に対しては、実験的なキャリア濃度ｎの平均化された値（ｎバー）の線形近似によって計算した。
（ゼーベック係数Ｓとキャリア濃度ｎとの関係）
第１の実施の形態に係る熱電変換素子１０において、ゼーベック係数Ｓとキャリア濃度ｎとの関係は、図８に示すように表される。図８においては、ゼーベック係数Ｓの絶対値｜Ｓ｜とキャリア濃度ｎとの関係が示されている。ここで、図８において、｜Ｓ｜2DEGは、実験に用いたＡｌＧａＮ／ＧａＮ系サンプルに対するゼーベック係数Ｓの絶対値を表す。また、｜Ｓ｜film-GaNは、比較例として、非特許文献１０に掲載されたバルクＧａＮのゼーベック係数Ｓの絶対値を表す。
図８に示すように、ゼーベック係数Ｓの絶対値｜Ｓ｜2DEGの値は、図８に示されるキャリア濃度ｎの範囲において、｜Ｓ｜film-GaNの値よりも実質的に大きい。このゼーベック係数Ｓの絶対値｜Ｓ｜2DEGの増大傾向は、物理理論上フェルミレベルＥF近傍における電子の準位密度（ＤＯＳ：density of states）のエネルギー微分値の量子サイズ効果による増大として説明される。すなわち、Ｓ∝[ｄＤＯＳ（Ｅ）／ｄＥ]E-EFが成立している。
薄膜ＧａＮの量子サイズ効果は、約２０ｎｍ−約３０ｎｍ以下の厚さにおいて生じるものとされており、実験に適用された第１の実施の形態に係る熱電変換素子１０のサンプルでは、厚さｔ2Dは、十分にこの範囲に含まれている。
第１の実施の形態に係る熱電変換素子１０において、ゼーベック係数Ｓは、図８に示すように、キャリア濃度ｎが約３．５×１０19ｃｍ-3よりも大きな値で、キャリア濃度ｎの増加にも関わらず、１７０（μＶ・Ｋ-1）から３００（μＶ・Ｋ-1）まで増加するというＶ字回復特性を示している。
第１の実施の形態に係る熱電変換素子１０においては、図１に示すような三角形状のポテンシャル内に閉じ込められた２ＤＥＧによって、ゼーベック係数Ｓの絶対値｜Ｓ｜2DEGのキャリア濃度ｎの増加に伴う増大傾向が生じている。
（理論解析）
量子井戸（ＱＷ）に閉じ込められた電子のｉ番目のサブバンドのゼーベック係数Ｓiは、

Ｓi＝κB／ｅ・[２Ｆj(ζi *)／Ｆ0(ζi *)―ζi *] （４）

で表される。ここで、Ｆjは、以下の（５）式で与えられるフェルミ・ディラック分布関数を含む不定積分である。

Ｆj(ζj *)＝∫0 ∞ｘjｄＸ／[ｅｘｐ（ｘ−ζj *）＋１] （５）

ここで、ζi *＝（ＥF-Ｅi）／ｋBＴであり、ζi *は、量子化されたｉ番目のサブバンドのエネルギーＥiに対する還元フェルミエネルギーを表す。
ここで、すべての電子がエネルギーレベルＥ0(量子化サブバンドの最小エネルギー)に存在すると仮定し、ｉ＝０と設定する。また、（４）式および（５）式を得るための理論的な前提条件は、理論的なゼーベック係数（Calculated |Ｓ｜2DEG）を計算するために適用可能であると仮定する。ここで、第２の仮定は、電子散乱機構の単純化の仮定を含んでいる。極性光学（ＰＯ：Polar Optical）フォノン散乱と音響（ＡＣ：Acoustic）フォノン散乱は、ＧａＮ中における電子の主要な散乱機構である。
ＰＯフォノン散乱の逆緩和時間１／τは、電子のエネルギーの代わりに摂動強度の関数として表される。一方、（５）式に現れるｘjは、逆緩和時間１／τの電子のエネルギーの関数として展開される級数のｊ番目の累乗項として表される。このことは、（５）式がＰＯフォノンの効果を取り扱うものではなく、ゼーベック係数Ｓ理論計算では、ＡＣフォノン散乱のみを取り扱うことを意味する。
(４)式中の還元フェルミエネルギーζi *は、キャリア濃度ｎに関係するファクタであり、散乱機構には影響されない。各々のＡｌXＧａ1-XＮ／ＧａＮサンプルの“ＥF-Ｅi”は、ＴＣＡＤシミュレーションによって計算される。計算されたゼーベック係数：Calculated |Ｓ|2DEGは、図８において、○プロットの破線で表されている。また、図８の横軸では、平均化されたキャリア濃度ｎバーがキャリア濃度ｎとして用いられている。
図８において、計算されたゼーベック係数：Calculated |Ｓ|2DEGとキャリア濃度ｎとの関係は、約２×１０19ｃｍ-3以上のキャリア濃度ｎに対して定性的に再現化可能である。ここで、約２×１０19ｃｍ-3のキャリア濃度ｎの値は、Ａｌ0.2Ｇａ0.8Ｎ／ＧａＮサンプルの平均化されたキャリア濃度バーｎに対応している。
（５）式の関数Ｆj(ζi *)は、非縮退型半導体におけるフェルミ・ディラック積分に対する漸近的な拡張を用いて、ｅｘｐ（ζi *）で近似可能であり、（４）式の“Ｆ1(ζ1 *)／Ｆ0(ζ1 *)”は、１に固定可能である。また、“ＥF−Ｅ0”は、上記のｔ2Dを計算した条件と同じ条件の下に、ＴＣＡＤシミュレーションによって計算可能である。結果として、（４）式を用いて、ゼーベック係数Ｓの絶対値｜Ｓ｜を計算することができる。
一般的に熱電変換素子の性能は、材料選択によって制限される。すなわち、バルク材料の熱電特性は、材料に依存したファクタ、すなわち電気伝導率σとゼーベック係数Ｓによって理論的に決定される。（２）式および（３）式に示すように、キャリア濃度ｎを増加すると、電気伝導率σは増加するものの、ゼーベック係数Ｓが減少するという材料に依存するトレードオフ関係が共通に存在する。
しかしながら、第１の実施の形態に係る熱電変換素子１０においては、図８の●プロットで示すように、ＡｌＧａＮ／ＧａＮヘテロ構造界面の２ＤＥＧ層のキャリア濃度ｎが相対的に高い領域において、キャリア濃度ｎを増加すると、電気伝導率σは増加するものの、ゼーベック係数Ｓが減少するという特性が消滅し、Ｖ字回復する特性が得られている。
第１の実施の形態に係る熱電変換素子１０においては、図８に示すように、ゼーベック係数Ｓは、キャリア濃度ｎの値が約３．５×１０19ｃｍ-3以上において、キャリア濃度ｎを増加すると、ゼーベック係数Ｓが減少するという特性が消滅し、Ｖ字回復する特性が得られている。
（無次元性能指数ＺＴとキャリア濃度ｎとの関係）
第１の実施の形態に係る熱電変換素子１０において、３００Ｋにおける無次元性能指数ＺＴとキャリア濃度ｎとの関係は、図９に示すように表される。ここで、ＧａＮの熱伝導率κ＝１２０Ｗ・ｍ-1・Ｋ-1が維持されるものと仮定している。第１の実施の形態に係る熱電変換素子１０において、ＡｌＧａＮ／ＧａＮヘテロ構造は、意図的にアンドープであり、厚さ１０ｎｍ以下の２ＤＥＧ層を除くデバイスの大部分の領域は、実質的に電子に対するバルク材料と同等であるためである。２ＤＥＧ層の厚さｔ2Dは、計算によって得ることができる。
図９に示すように、３００Ｋにおける最も高い無次元性能指数ＺＴの値は、キャリア濃度ｎ＝６．５×１０19ｃｍ-3において、０．１４１として得られている。バルクＧａＮの無次元性能指数ＺＴの値は、０．００２である。したがって、第１の実施の形態に係る熱電変換素子１０において、３００Ｋにおける無次元性能指数ＺＴは、７０倍の改善効果が得られている。
（Ｖ字回復特性）
分極量やキャリア濃度ｎで記載するとＧａＮ系材料だけの値になってしまうので、他の材料系での適用も考慮し、理論的な特徴を記載する。
分極差がある材料間の２ＤＥＧ層において、量子効果が起こることで、そのエネルギーバンドにおいてフェルミエネルギーがその量子準位の基底準位よりも高くなり、かつゼーベック係数Ｓiを表す下記の（６）式における、還元フェルミエネルギーζi *がフェルミ・ディラック分布関数から計算される値（Ａ＋５／２）ＦA+3/2(ζi *)／（Ａ＋３／２）ＦA+1/2(ζi *)よりも大きくなる場合に、つまり（Ａ＋５／２）ＦA+3/2(ζi *)／（Ａ＋３／２）ＦA+1/2(ζi *)が負の値になるときゼーベック係数のＶ字回復が起こる。Ａは、キャリア散乱の緩和時間に関連する式τ（Ｅ／ｋBＴ）＝τ0（Ｅ／ｋBＴ）Aに適用される値である。

Ｓi＝ｋB／ｅ・[（Ａ＋５／２）ＦA+3/2(ζi *)／（Ａ＋３／２）ＦA+1/2(ζi *)−ζi *]
（６）

ここで、（４）式および（５）式の関係が同様に成立している。
また、２ＤＥＧ層の場合には、ζi *＝（ＥF-Ｅi）／ｋBＴであり、２ＤＨＧ層の場合には、ζi *＝−（ＥF-Ｅi）／ｋBＴとなる。（６）式のｅも正孔となるので、正の値となる。
量子効果は、有効質量などによって決定するエキシトンのボーア半径の２倍程度で起こるとされている。ＧａＮの場合、２０ｎｍ−３０ｎｍ以下で量子効果が起こるとされている。例えば、ＡｌＧａＮ／ＧａＮ系での２ＤＥＧでは、Ａｌモル分率Xが０．２以上でキャリア濃度が２×１０19ｃｍ-3以上である必要がある。
第１の実施の形態に係る熱電変換素子１０は、フィルム積層化構造による形成が容易であり、また、低熱伝導率κを有する超格子構造若しくはフォノン結晶を適用可能である。
したがって、第１の実施の形態によれば、上記Ｖ字回復性能を示す電気的分極不連続構造と低熱伝導率κを有する超格子構造若しくはフォノン結晶を融合させて、相対的に高い無次元性能指数ＺＴを有する熱電変換素子を提供することができる。
第１の実施の形態によれば、ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子を提供することができる。
第１の実施の形態によれば、キャリア濃度ｎが増加するとゼーベック係数Ｓが低減するトレードオフを、ゼーベック係数ＳのＶ字回復現象を利用することで、解決するだけでなく、積層化が可能である分極材料における分極不連続を形成し、積層させることにより、ゼーベック係数Ｓと電気伝導率σのトレードオフも解決し、高い無次元性能指数ＺＴの実現を図る熱電変換素子を提供することができる。
第１の実施の形態によれば、また、積層構造を利用した場合、１素子の中にｎ型／ｐ型の両方を形成することで、更なる電気伝導率σの向上を図る熱電変換素子を提供することができる。
[第２の実施の形態]
(一つの電気伝導層を有する構造)
第２の実施の形態に係る熱電変換素子１０の模式的断面構造は、図１０（ａ）に示すように表され、第２の実施の形態の変形例に係る熱電変換素子１０の模式的断面構造は、図１０（ｂ）に示すように表される。
第２の実施の形態に係る熱電変換素子１０は、図１０（ａ）に示すように、基板１００と、基板１００上に配置されたＧａＮ層１２と、ＧａＮ層１２上に配置され、ＧａＮ層１２と分極不連続がおきるＡｌＧａＮ層１４と、ＧａＮ層１２とＡｌＧａＮ層１４との界面に形成される２ＤＥＧ層と、２ＤＥＧ層と側面より接触する第１電極１６・第２電極１８とを備える。
ここで、基板１００は、サファイア基板であっても良い。
また、ＡｌＧａＮ層１４が形成されるＧａＮ層１２面は、ｍ面であっても良い。
第２の実施の形態の変形例に係る熱電変換素子１０は、図１０（ｂ）に示すように、基板１００と、基板１００上に配置されたＧａＮ層１２と、ＧａＮ層１２上に配置され、ＧａＮ層１２と分極不連続がおきるＡｌＧａＮ層１４と、ＧａＮ層１２とＡｌＧａＮ層１４との界面に形成される２ＤＥＧ層と、ＡｌＧａＮ層１４上に配置される第１電極１６・第２電極１８とを備える。同様に、基板１００は、サファイア基板であっても良い。また、ＡｌＧａＮ層１４が形成されるＧａＮ層１２面は、ｍ面であっても良い。
例として、サファイア基板１００上にＡｌＧａＮ層１４／ＧａＮ層１２からなる構造を作製し、Ｔｉ／Ａｌ／Ｎｉ／Ａｕなどの第１電極１６・第２電極１８を形成し、シンターすることによりオーミックを形成する。
必要であれば、その後、素子分離を行うことが可能である。
ＡｌＧａＮ層１４の代わりにＡｌＮ層やＡｌＩｎＮ層などを用いてもよい。
また、分極材料として、ＰＺＴ、ＢｉＦｅＯ3やＢａＴｉＯ3などの強誘電体材料を用いてもよい。分極不連続が起こるのであれば、ＡｌxＧａ1-xＮ／ＡｌyＧａ1-yＮ（ｘ≠ｙ）のように組成の異なる材料の組み合わせでもよい。
第２の実施の形態においても第１の実施の形態と同様に、ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子を提供することができる。
第２の実施の形態においても第１の実施の形態と同様に、キャリア濃度ｎが増加するとゼーベック係数Ｓが低減するトレードオフを、ゼーベック係数ＳのＶ字回復現象を利用することで、解決するだけでなく、積層化が可能である分極材料における分極不連続を形成し、積層させることにより、ゼーベック係数Ｓと電気伝導率σのトレードオフも解決し、高い無次元性能指数ＺＴの実現を図る熱電変換素子を提供することができる。
第２の実施の形態においても第１の実施の形態と同様に、積層構造を利用した場合、１素子の中にｎ型／ｐ型の両方を形成することで、更なる電気伝導率σの向上を図る熱電変換素子を提供することができる。
[第３の実施の形態]
(一つの電気伝導層を有する構造で分極材料が連続しているもの)
第３の実施の形態に係る熱電変換素子１０の模式的断面構造は、図１１に示すように表される。
第３の実施の形態に係る熱電変換素子１０は、図１１に示すように、シリコン基板８と、シリコン基板８上に配置されたＡｌＮ層１３と、シリコン基板８とＡｌＮ層１３との界面に形成される２ＤＥＧ層と、ＡｌＮ層１３上に配置されたＡｌＧａＮ層１４とを備える。ここで、図示は省略されているが、２ＤＥＧ層と側面より接触する第１電極１６・第２電極１８とを備えていても良い。或いは、ＡｌＧａＮ層１４上に配置される第１電極１６・第２電極８とを備えていても良い。
例として、シリコン基板８上にＡｌＧａＮ層１４／ＧａＮ層１２のような分極材料が連続で形成されている構造で、ＡｌＧａＮ層１４／ＧａＮ層１２界面では電気伝導を主に担う層はできないが、ＡｌＮ層１３／Ｓｉ界面に２ＤＥＧ層が形成されている。
尚、図示は省略されているが、第１の実施の形態（図１０（ａ））と同様に、２ＤＥＧ層と側面より接触する第１電極１６・第２電極１８とを備えていても良い。
また、第１の実施の形態の変形例（図１０（ｂ））と同様に、ＡｌＧａＮ層１４上に配置される第１電極１６・第２電極１８とを備えていても良い。
例として、シリコン基板８上にＡｌＧａＮ層１４／ＡｌＮ層１３からなる構造を作製し、Ｔｉ／Ａｌ／Ｎｉ／Ａｕなどの第１電極１６・第２電極１８を形成し、シンターすることによりオーミックを形成する。
必要であれば、その後、素子分離を行うことが可能である。
ＡｌＧａＮ層１４の代わりにＡｌＩｎＮ層などを用いてもよい。
また、分極材料として、ＰＺＴ、ＢｉＦｅＯ3やＢａＴｉＯ3などの強誘電体材料を用いてもよい。つまり分極不連続が起こるのであれば、ＡｌxＧａ1-xＮ／ＡｌyＧａ1-yＮ（ｘ≠ｙ）のように組成の異なる材料の組み合わせでもよい。
第３の実施の形態においても第１の実施の形態と同様に、ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子を提供することができる。
第３の実施の形態においても第１の実施の形態と同様に、キャリア濃度ｎが増加するとゼーベック係数Ｓが低減するトレードオフを、ゼーベック係数ＳのＶ字回復現象を利用することで、解決するだけでなく、積層化が可能である分極材料における分極不連続を形成し、積層させることにより、ゼーベック係数Ｓと電気伝導率σのトレードオフも解決し、高い無次元性能指数ＺＴの実現を図る熱電変換素子を提供することができる。
第３の実施の形態においても第１の実施の形態と同様に、積層構造を利用した場合、１素子の中にｎ型／ｐ型の両方を形成することで、更なる電気伝導率σの向上を図る熱電変換素子を提供することができる。
[第４の実施の形態]
(二つの以上の電気伝導層を有する積層構造)
第４の実施の形態に係る熱電変換素子１０の模式的断面構造は、図１２に示すように表される。
第４の実施の形態に係る熱電変換素子１０においては、図１２に示すように、ＧａＮ層とＡｌＧａＮ層のペアが多層化されている。
第４の実施の形態に係る熱電変換素子１０は、図１２に示すように、ＧａＮ層１２1と、ＧａＮ層１２1上に配置されるＡｌＧａＮ層１４1と、ＡｌＧａＮ層１４1上に配置されるＧａＮ層１２2と、ＧａＮ層１２2上に配置されるＡｌＧａＮ層１４2と、ＡｌＧａＮ層１４2上に配置されるＧａＮ層１２3と、ＧａＮ層１２3上に配置されるＡｌＧａＮ層１４3と、ＡｌＧａＮ層１４3上に配置されるＧａＮ層１２4と、ＧａＮ層１２4上に配置されるＡｌＧａＮ層１４4とを備える。
ここで、ＧａＮ層１２1・ＡｌＧａＮ層１４1の界面には２ＤＥＧ層が形成され、ＡｌＧａＮ層１４1とＧａＮ層１２2との界面には２次元ホールガス（２ＤＨＧ：Two Dimensional Hole Gas）層が形成される。
同様に、ＧａＮ層１２2とＡｌＧａＮ層１４2との界面、ＧａＮ層１２3とＡｌＧａＮ層１４3との界面、ＧａＮ層１２4とＡｌＧａＮ層１４4との界面には２ＤＥＧ層が形成される。
同様に、ＡｌＧａＮ層１４2とＧａＮ層１２3との界面、ＡｌＧａＮ層１４3とＧａＮ層１２4との界面には２ＤＨＧ層が形成される。ここで、図示は、省略されているが、ＧａＮ層１２1は、サファイア基板などの基板上に形成される。
尚、図示は省略されているが、第１の実施の形態（図１０（ａ））と同様に、２ＤＥＧ層と側面より接触する第１電極１６Ｅ・第２電極１８Ｅとを備えていても良い。また、２ＤＨＧ層と側面より接触する第１電極１６Ｈ・第２電極１８Ｈとを備えていても良い。
例として、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／…ＧａＮ／基板のように分極不連続が起こるように膜を積層することで、各ＡｌＧａＮ／ＧａＮ界面に２ＤＥＧ層、または２ＤＨＧ層、もしくはその両方が形成されることで、電気伝導率σを上げることができる。
また、積層構造の場合、２ＤＥＧ層と２ＤＨＧ層の両方を形成可能であるために、一素子でｐ型・ｎ型両方の熱電変換素子を形成することもできる。
分極不連続が起こることが重要であるため、ＡｌＩｎＮ／ＧａＮの積層構造やＡｌＧａＮ／ＧａＡｓ／Ｓｉ／ＡｌＧａＮなどのような積層構造を備える熱電変換素子を形成することもできる。
また、ＡｌＧａＮ／ＧａＮ／ＡｌＩｎＮ／ＧａＮ／…／基板のようにそれらを組み合せた積層構造を備える熱電変換素子を形成することもできる。
その他にも、使用する材料によってはスピンコートやゾルゲル法などで積層構造を形成することもできる。
第４の実施の形態においても、ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子を提供することができる。
第４の実施の形態においても、キャリア濃度ｎが増加するとゼーベック係数Ｓが低減するトレードオフを、ゼーベック係数ＳのＶ字回復現象を利用することで、解決するだけでなく、積層化が可能である分極材料における分極不連続を形成し、積層させることにより、ゼーベック係数Ｓと電気伝導率σのトレードオフも解決し、高い無次元性能指数ＺＴの実現を図る熱電変換素子を提供することができる。
第４実施の形態においても、積層構造を利用した場合、１素子の中にｎ型／ｐ型の両方を形成することで、更なる電気伝導率σの向上を図る熱電変換素子を提供することができる。
[第５の実施の形態]
第５の実施の形態に係る熱電変換素子１０の模式的断面構造は、図１３に示すように表される。
第５の実施の形態に係る熱電変換素子１０は、図１３に示すように、ＧａＮ層１２1と、ＧａＮ層１２1上に配置されるＡｌＧａＮ層１４1と、ＡｌＧａＮ層１４1上に配置されるＧａＮ層１２2と、ＧａＮ層１２2上に配置されるＡｌＧａＮ層１４2と、ＡｌＧａＮ層１４2上に配置されるＧａＮ層１２3と、ＧａＮ層１２3上に配置されるＡｌＧａＮ層１４3と、ＡｌＧａＮ層１４3上に配置されるＧａＮ層１２4と、ＧａＮ層１２4上に配置されるＡｌＧａＮ層１４4とを備える。
ここで、ＧａＮ層１２1・ＡｌＧａＮ層１４1の界面には２ＤＥＧ層が形成される。同様に、ＧａＮ層１２2とＡｌＧａＮ層１４2との界面、ＧａＮ層１２3とＡｌＧａＮ層１４3との界面、ＧａＮ層１２4とＡｌＧａＮ層１４4との界面には２ＤＥＧ層が形成される。
尚、図示は省略されているが、第１の実施の形態（図１０（ａ））と同様に、２ＤＥＧ層と側面より接触する第１電極１６・第２電極１８とを備えていても良い。
一方、ＡｌＧａＮ層１４2とＧａＮ層１２3との界面、ＡｌＧａＮ層１４3とＧａＮ層１２4との界面には２ＤＨＧ層は形成されていない。ここで、図示は、省略されているが、ＧａＮ層１２1は、サファイア基板などの基板上に形成される。
第５の実施の形態においても、ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子を提供することができる。
第５の実施の形態においても、キャリア濃度ｎが増加するとゼーベック係数Ｓが低減するトレードオフを、ゼーベック係数ＳのＶ字回復現象を利用することで、解決するだけでなく、積層化が可能である分極材料における分極不連続を形成し、積層させることにより、ゼーベック係数Ｓと電気伝導率σのトレードオフも解決し、高い無次元性能指数ＺＴの実現を図る熱電変換素子を提供することができる。
第５実施の形態においても、積層構造を利用した場合、１素子の中にｎ型／ｐ型の両方を形成することで、更なる電気伝導率σの向上を図る熱電変換素子を提供することができる。
[第６の実施の形態]
第６の実施の形態に係る熱電変換素子１０の模式的断面構造は、図１４に示すように表される。
第６の実施の形態に係る熱電変換素子１０は、図１４に示すように、第１分極材料Ｐ１層２０1と、第１分極材料Ｐ１層２０1上に配置された第２材料Ｂ層２０Ｂと、第２材料Ｂ層２０Ｂ層２０Ｂ上に配置された第３材料Ａ層２０Ａと、第３材料Ａ層２０Ａ上に配置された第２分極材料Ｐ２層２０2と、第１分極材料Ｐ１層２０1と第２材料Ｂ層２０Ｂとの界面に形成された２ＤＨＧ層と、第３材料Ａ層２０Ａと第２分極材料Ｐ２層２０2との界面に形成された２ＤＥＧ層とを備える。
第１分極材料Ｐ１層２０1、第２分極材料Ｐ２層２０2は、ＰＺＴ、ＢｉＦｅＯ3やＢａＴｉＯ3などの強誘電体材料を用いてもよい。また、分極不連続が起こるのであれば、ＡｌxＧａ1-xＮ／ＡｌyＧａ1-yＮ（ｘ≠ｙ）のように組成の異なる材料の組み合わせでもよい。
また、第２材料Ｂ層２０Ｂ・第３材料Ａ層２０Ａは、ＡｌＧａＮ層・ＧａＮ層を用いても良い。
また、第１分極材料Ｐ１層２０1・第２材料Ｂ層２０Ｂは、分極不連続が起こるのであれば、ＡｌxＧａ1-xＮ／ＡｌyＧａ1-yＮ（ｘ≠ｙ）のように組成の異なる材料の組み合わせでもよい。
同様に、第３材料Ａ層２０Ａ・第２分極材料Ｐ２層２０2は、分極不連続が起こるのであれば、ＡｌxＧａ1-xＮ／ＡｌyＧａ1-yＮ（ｘ≠ｙ）のように組成の異なる材料の組み合わせでもよい。
尚、図示は省略されているが、第１の実施の形態（図１０（ａ））と同様に、２ＤＥＧ層と側面より接触する第１電極１６Ｅ・第２電極１８Ｅを備えていても良い。また、２ＤＨＧ層と側面より接触する第１電極１６Ｈ・第２電極１８Ｈを備えていても良い。
第６の実施の形態においても、ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子を提供することができる。
第６の実施の形態においても、キャリア濃度ｎが増加するとゼーベック係数Ｓが低減するトレードオフを、ゼーベック係数ＳのＶ字回復現象を利用することで、解決するだけでなく、積層化が可能である分極材料における分極不連続を形成し、積層させることにより、ゼーベック係数Ｓと電気伝導率σのトレードオフも解決し、高い無次元性能指数ＺＴの実現を図る熱電変換素子を提供することができる。
第６実施の形態においても、積層構造を利用した場合、１素子の中にｎ型／ｐ型の両方を形成することで、更なる電気伝導率σの向上を図る熱電変換素子を提供することができる。
[第７の実施の形態]
(横型積層構造)
第１〜第６の実施の形態に係る熱電変換素子では、主に基板上に基板に垂直方向に積層する構造を備えている。しかしながら、必ずしも基板に垂直方向に積層する構造に限定されなくても良い。
第７の実施の形態に係る熱電変換素子の模式的断面構造は、図１５に示すように表される。
第７の実施の形態に係る熱電変換素子は、図１５に示すように、基板１００と、基板１００上にパターン形成されたＧａＮ層１２と、ＧａＮ層１２間の基板１００上に配置され、ＧａＮ層１２と分極不連続がおきる材料層（１４）とを備える。
ここで、基板１００は、サファイア基板であっても良い。
また、ＧａＮ層１２と分極不連続がおきる材料層（１４）は、ＡｌＧａＮ層１４であっても良い。この場合、ＧａＮ層１２とＡｌＧａＮ層１４との界面には、２ＤＥＧ層が形成されていても良い。
また、ＡｌＧａＮ層１４が形成されるＧａＮ層１２面は、ｍ面であっても良い。
（熱電変換素子の製造方法）
第７の実施の形態に係る熱電変換素子の製造方法であって、サファイア基板１００を準備する工程を示す模式的断面構造は、図１６（ａ）に示すように表され、サファイア基板１００上にＧａＮ層１２を形成する工程を示す模式的断面構造は、図１６（ｂ）に示すように表され、ＧａＮ層１２をエッチングする工程を示す模式的断面構造は、図１６（ｃ）に示すように表され、ＧａＮ層１２に挟まれたサファイア基板上にＡｌＧａＮ層１４を形成する工程を示す模式的断面構造は、図１６（ｄ）に示すように表される。
第７の実施の形態に係る熱電変換素子の製造方法は、第１材料層１２と第２材料層１４を形成する基板１００を準備する工程と、第１材料層１２と第２材料層１４を形成する基板１００上にＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層を形成する工程と、ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層上にＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層を形成する工程と、ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層とＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層をエッチングする工程とを有していても良い。
また、第７の実施の形態に係る熱電変換素子の製造方法は、第１材料層１２と第２材料層１４を形成する基板１００を準備する工程と、第１材料層１２と第２材料層１４を形成する基板１００上にＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層を形成する工程と、ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層上にＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層を形成する工程と、ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層とＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層を壁開で電極を形成する領域を作製する工程とを有していても良い。
以下、図１６（ａ）〜図１６（ｄ）を参照して、第７の実施の形態に係る熱電変換素子の製造方法を説明する。
（ａ）まず、図１６（ａ）に示すように、サファイア基板１００を準備する。
（ｂ）次に、図１６（ｂ）に示すように、サファイア基板１００上にＧａＮ層１２を形成する。
（ｃ）次に、リソグラフィー法により、例えばラインアンドスペースのパターンを多数形成する。
（ｄ）次に、図１６（ｃ）に示すように、レジストやＳｉＯ2などをマスクとしてＧａＮ層のエッチングを行う。
（ｅ）次に、形成したストライプパターンに垂直に、かつサファイア基板１００に水平な方向に対して、ＧａＮ層１２と分極不連続がおきる材料をエッチングした領域に形成する。例えば、図１６（ｄ）に示すように、ｍ面ＧａＮ層１２上にＡｌＧａＮ層１４を形成しても良い。結果として、図１６（ｄ）に示すように、ｍ面ＧａＮ層１２と、ＡｌＧａＮ層１４との界面には、２ＤＥＧ層が複数形成可能である。
その他にも、Ｐｔ上にゾルゲル法などでＰＺＴを形成し、ラインアンドスペースの構造をリソグラフィー法で形成し、レジストをマスクとしてＰＺＴのエッチングを行い、レジストを剥離する。その後、ＰＺＴをエッチングした領域に分極不連続がおきる材料を形成する手法などを用いても良い。スピンコートやゾルゲル法の場合、プロセス行程が簡単であるというメリットもある。スピンコートやゾルゲル法などを利用した場合は、異種材料を基板垂直方向に積層していくことも可能であり、基板面垂直方向に対して、ｎ型／ｐ型と積層することもできる。
第７の実施の形態においても、ゼーベック係数とキャリア濃度のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子を提供することができる。
第７の実施の形態においても、キャリア濃度ｎが増加するとゼーベック係数Ｓが低減するトレードオフを、ゼーベック係数ＳのＶ字回復現象を利用することで、解決するだけでなく、積層化が可能である分極材料における分極不連続を形成し、積層させることにより、ゼーベック係数Ｓと電気伝導率σのトレードオフも解決し、高い無次元性能指数ＺＴの実現を図る熱電変換素子を提供することができる。
第７実施の形態においても、積層構造を利用した場合、１素子の中にｎ型／ｐ型の両方を形成することで、更なる電気伝導率σの向上を図る熱電変換素子を提供することができる。
（熱電変換装置）
第１〜第７の実施の形態に係る熱電変換素子を用いて、熱電発電装置を提供することができる。また、第１〜第７の実施の形態に係る熱電変換素子を複数個直列に接続し、高出力化可能な熱電発電装置を提供することも可能である。
基本技術に係る熱電発電装置４００Ａの動作原理の説明図は、図１７（ａ）に示すように表され、温度変化ΔＴにおける熱電発電装置４００Ａの出力電流ＩO―出力電圧ＶO特性例は、図１７（ｂ）に示すように表される。
基本技術に係る熱電発電装置４００Ａは、図１７（ａ）に示すように、高温（温度Ｔh）側に配置される結合電極３０と低温（温度Ｔc）側に配置されるｎ側電極３２との間に配置されたｎ型半導体２８と、高温側に配置される結合電極３０と低温側に配置されるｐ側電極３４との間に配置されたｐ型半導体２６と、ｎ側電極３２とｐ側電極３４との間に接続される負荷３６とを備える。ｎ型半導体２８中の電子（ｅ）は、矢印で示すように、高温側に配置される結合電極３０から低温側に配置されるｎ側電極３２の方向に導通され、ｐ型半導体２６中の正孔（ｈ）は、矢印で示すように、高温側に配置される結合電極３０から低温側に配置されるｐ側電極３４の方向に導通される。温度差ΔＴ＝Ｔh―Ｔcで表される。結果として、回路的に直列接続される負荷３６・ｎ型半導体２８・ｐ型半導体２６には、矢印で示された方向に電流Ｉが導通する。負荷３６と導通電流Ｉによって決まる負荷特性と、図１７（ｂ）に示された温度変化ΔＴにおけるＴＥＧ１０の出力電流ＩO―出力電圧ＶO特性例との交差点によって、動作点が決定される。
基本技術に係る熱電発電装置４００Ａの模式的構成例であって、低温側にヒートシンク３８、高温側に熱交換器４０を備える例は、図１８に示すように表される。さらに、結合電極３０と熱交換器４０との間に高温側伝熱部材４４を配置し、ｎ側電極３２・ｐ側電極３４とヒートシンク３８との間に低温側伝熱部材４２を配置しても良い。ｎ側電極３２とｐ側電極３４との間に配線４５を介して負荷３６を結合することで、負荷３６には、矢印で示された方向に電流Ｉが導通する。
基本技術に係る熱電発電装置４００Ａの模式的構成であって、複数の熱電変換素子を直列に配置した例は、図１９に示すように表される。
基本技術に係る熱電発電装置４００Ａは、図１９に示すように、高温（温度Ｔh）側に配置される複数の結合電極３０1・３０2・…・３０nと低温（温度Ｔc）側に配置される複数のｎ側電極３２1・３２2・…・３２nとの間に配置された複数のｎ型半導体２８1・２８2・…・２８nと、高温側に配置される複数の結合電極３０1・３０2・…・３０nと低温側に配置される複数のｐ側電極３４1・３４2・…・３４nとの間に配置された複数のｐ型半導体２６1・２６2・…・２６nと、ｎ側電極３２nとｐ側電極３４1との間に接続される負荷３６とを備える。低温側の互いに隣接配置される電極(３２1・３４2)・(３２2・３４3)・…・(３２n-1・３４n)は、共通電極として接続されている。温度差ΔＴ＝Ｔh―Ｔcで表される。結果として、回路的に直列接続される負荷３６・ｎ型半導体２８1・２８2・…・２８n・ｐ型半導体２６1・２６2・…・２６nには、矢印で示された方向に電流Ｉが導通する。
基本技術に係る熱電発電装置４００Ａは、図１９に示すように、複数のＴＥＧを直列化配置することによって、熱電変換モジュールの高耐圧化を図ることができる。また、直列化配置構成を並列化して、大電流量・高出力化を図ることも可能である。
（ペルチェ装置）
第１〜第７の実施の形態に係る熱電変換素子を用いた熱電変換装置は、第１電極１２および第２電極１４間の温度差に伴う熱エネルギーを電気エネルギーに変換可能であるが、一方、第１電極および第２電極間に電流を印加することによる電気エネルギーを温度差に変換可能である。したがって、第１〜第７の実施の形態に係る熱電変換素子を用いて、ペルチェ装置を提供することができる。
また、第１〜第７の実施の形態に係る熱電変換素子を複数個直列接続し、高温度差を生じさせることが可能なペルチェ装置を提供することも可能である。
[第８の実施の形態]
第８の実施の形態に係る熱電発電装置４００であって、模式的上面構成は、図２０（ａ）に示すように表され、模式的鳥瞰構成は、図２０（ｂ）に示すように表される。
第８の実施の形態に係る熱電発電装置４００は、図２０（ａ）・図２０（ｂ）に示すように、二つの以上の電気伝導層（２ＤＥＧ、２ＤＨＧ）を有する積層構造を有する複数の熱電変換素子１０Ａ・１０Ｂ・１０Ｃを直列に接続した構成を備える。
第８の実施の形態に係る熱電発電装置４００に適用される熱電変換素子１０Ａ・１０Ｂ・１０Ｃは、図２０（ａ）・図２０（ｂ）に示すように、サファイア基板１００と、サファイア基板１００上に配置されるＧａＮ層１２1Ａ・１２1Ｂ・１２1Ｃと、ＧａＮ層１２1Ａ・１２1Ｂ・１２1Ｃ上に配置されるＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1Ｃと、ＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1Ｃ上に配置されるＧａＮ層１２2Ａ・１２2Ｂ・１２2Ｃと、ＧａＮ層１２2Ａ・１２2Ｂ・１２2Ｃ上に配置されるＡｌＧａＮ層１４2Ａ・１４2Ｂ・１４2Ｃとを備える。
また、ＧａＮ層１２1Ａ・１２1Ｂ・１２1ＣとＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1Ｃとの界面に形成された２ＤＥＧ層と、ＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1ＣとＧａＮ層１２2Ａ・１２2Ｂ・１２2Ｃの界面に形成された２ＤＨＧ層と、ＧａＮ層１２2Ａ・１２2Ｂ・１２2ＣとＡｌＧａＮ層１４2Ａ・１４2Ｂ・１４2Ｃとの界面に形成された２ＤＥＧ層とを備える。
また、積層構造の側壁部に配置され、２ＤＥＧ層と側壁部でオーミック接触する第１電極１６Ａ・１６Ｂ・１６Ｃおよび第２電極１８Ａ・１８Ｂ・１８Ｃとを備える。ここで、第１電極１６Ａ・１６Ｂ・１６Ｃおよび第２電極１８Ａ・１８Ｂ・１８Ｃは、２ＤＨＧ層とは、側壁部でオーミック接触することはなく、例えばショットキー接触している。このため、第８の実施の形態に係る熱電発電装置４００に適用される熱電変換素子１０Ａ・１０Ｂ・１０Ｃの導通に寄与するキャリアは、２ＤＥＧ層を導通する電子である。
また、第１電極１６Ａと結合される主電極３２Ａと、第２電極１８Ａ・１８Ｂ間を結合する結合電極３０ＡＢと、第１電極１６Ｂ・１６Ｃ間を結合する結合電極３０ＢＣと、第２電極１８Ｃと結合される主電極３２Ｃとを備える。
図示は省略されているが、主電極３２Ａ・３２Ｃ間に負荷を接続し、第１電極１６Ａ・１６Ｂ・１６Ｃを例えばＣＯＬＤ ＳＩＤＥ、第２電極１８Ａ・１８Ｂ・１８Ｃを例えばＨＯＴ ＳＩＤＥに配置することで、複数の熱電変換素子１０Ａ・１０Ｂ・１０Ｃを直列に接続した構成を備える熱電発電装置４００が得られる。
複数の熱電変換素子１０Ａ・１０Ｂ・１０Ｃは更に多層化され、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／…ＧａＮ／基板のように分極不連続が起こるように膜を積層することで、各ＡｌＧａＮ／ＧａＮ界面に２ＤＥＧ層、または２ＤＨＧ層、もしくはその両方が形成されることで、電気伝導率σを上げることができる。
分極不連続が起こることが重要であるため、ＡｌＩｎＮ／ＧａＮの積層構造やＡｌＧａＮ／ＧａＡｓ／Ｓｉ／ＡｌＧａＮなどのような積層構造を備える熱電変換素子を適用しても良い。
また、ＡｌＧａＮ／ＧａＮ／ＡｌＩｎＮ／ＧａＮ／…／基板のようにそれらを組み合せた積層構造を備える熱電変換素子を適用しても良い。
また、第８の実施の形態によれば、上記の実施の形態のいずれかに開示された熱電変換素子を複数個直列に接続することによって、高出力化可能な熱電発電装置を提供することも可能である。
[第９の実施の形態]
第９の実施の形態に係る熱電発電装置４００であって、模式的上面構成は、図２１（ａ）に示すように表され、模式的鳥瞰構成は、図２１（ｂ）に示すように表される。
第９の実施の形態に係る熱電発電装置４００は、図２１（ａ）・図２１（ｂ）に示すように、二つの以上の電気伝導層（２ＤＥＧ、２ＤＨＧ）を有する積層構造を有する複数の熱電変換素子１０Ａ・１０Ｂ・１０Ｃを直列に接続した構成を備える。
第９の実施の形態に係る熱電発電装置４００に適用される熱電変換素子１０Ａ・１０Ｂ・１０Ｃは、図２１（ａ）・図２１（ｂ）に示すように、サファイア基板１００と、サファイア基板１００上に配置されるＧａＮ層１２1Ａ・１２1Ｂ・１２1Ｃと、ＧａＮ層１２1Ａ・１２1Ｂ・１２1Ｃ上に配置されるＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1Ｃと、ＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1Ｃ上に配置されるＧａＮ層１２2Ａ・１２2Ｂ・１２2Ｃと、ＧａＮ層１２2Ａ・１２2Ｂ・１２2Ｃ上に配置されるＡｌＧａＮ層１４2Ａ・１４2Ｂ・１４2Ｃとを備える。
また、ＧａＮ層１２1Ａ・１２1Ｂ・１２1ＣとＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1Ｃとの界面に形成された２ＤＥＧ層と、ＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1ＣとＧａＮ層１２2Ａ・１２2Ｂ・１２2Ｃの界面に形成された２ＤＨＧ層と、ＧａＮ層１２2Ａ・１２2Ｂ・１２2ＣとＡｌＧａＮ層１４2Ａ・１４2Ｂ・１４2Ｃとの界面に形成された２ＤＥＧ層とを備える。
また、積層構造の側壁部に配置され、２ＤＥＧ層と側壁部でオーミック接触する第１電極１６ＡＥ・１６ＢＥ・１６ＣＥおよび第２電極１８ＡＥ・１８ＢＥ・１８ＣＥと、２ＤＨＧ層と側壁部でオーミック接触する第１電極１６ＡＨ・１６ＢＨ・１６ＣＨおよび第２電極１８ＡＨ・１８ＢＨ・１８ＣＨとを備える。このため、第９の実施の形態に係る熱電発電装置４００に適用される熱電変換素子１０Ａ・１０Ｂ・１０Ｃの導通に寄与するキャリアは、２ＤＥＧ層を導通する電子・２ＤＨＧを導通する正孔である。
また、第１電極１６ＡＥ・１６ＡＨと結合される主電極３２Ａと、第２電極１８ＡＥ・１８ＡＨと第２電極１８ＢＥ・１８ＢＨ間を結合する結合電極３０ＡＢと、第１電極１６ＢＥ・１６ＢＨと第１電極１６ＣＥ・１６ＣＨ間を結合する結合電極３０ＢＣと、第２電極１８ＣＥ・１８ＣＨと結合される主電極３２Ｃとを備える。
図示は省略されているが、主電極３２Ａ・３２Ｃ間に負荷を接続し、第１電極１６ＡＥ・１６ＡＨ・１６ＢＥ・１６ＢＨ・１６ＣＥ・１６ＣＨを例えばＣＯＬＤ ＳＩＤＥ、第２電極１８ＡＥ・１８ＡＨ・１８ＢＥ・１８ＢＨ・１８ＣＥ・１８ＣＨを例えばＨＯＴ ＳＩＤＥに配置することで、複数の熱電変換素子１０Ａ・１０Ｂ・１０Ｃを直列に接続した構成を備える熱電発電装置４００が得られる。
複数の熱電変換素子１０Ａ・１０Ｂ・１０Ｃは更に多層化され、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／…ＧａＮ／基板のように分極不連続が起こるように膜を積層することで、各ＡｌＧａＮ／ＧａＮ界面に２ＤＥＧ層、または２ＤＨＧ層、もしくはその両方が形成されることで、電気伝導率σを上げることができる。
分極不連続が起こることが重要であるため、ＡｌＩｎＮ／ＧａＮの積層構造やＡｌＧａＮ／ＧａＡｓ／Ｓｉ／ＡｌＧａＮなどのような積層構造を備える熱電変換素子を適用しても良い。
また、ＡｌＧａＮ／ＧａＮ／ＡｌＩｎＮ／ＧａＮ／…／基板のようにそれらを組み合せた積層構造を備える熱電変換素子を適用しても良い。
また、第９の実施の形態に係る熱電発電装置４００に適用される熱電変換素子１０Ａ・１０Ｂ・１０Ｃは、２ＤＥＧ層と２ＤＨＧ層の両方を形成可能であり、かつ両者を導通に寄与させることができるため、一素子でｐ型・ｎ型両方の熱電変換素子を形成可能である。
また、第９の実施の形態によれば、上記の実施の形態のいずれかに開示された熱電変換素子を複数個直列に接続することによって、高出力化可能な熱電発電装置を提供することも可能である。
[第１０の実施の形態]
第１０の実施の形態に係る熱電発電装置４００であって、模式的上面構成は、図２２（ａ）に示すように表され、模式的鳥瞰構成は、図２２（ｂ）に示すように表される。
第１０の実施の形態に係る熱電発電装置４００は、図２２（ａ）・図２２（ｂ）に示すように、二つの以上の電気伝導層（２ＤＥＧ、２ＤＨＧ）を有する積層構造を有する複数の熱電変換素子１０Ａ・１０Ｂ・１０Ｃを直列に接続した構成を備える。
第１０の実施の形態に係る熱電発電装置４００に適用される熱電変換素子１０Ａ・１０Ｂ・１０Ｃは、図２２（ａ）・図２２（ｂ）に示すように、サファイア基板１００と、サファイア基板１００上に配置されるＧａＮ層１２1Ａ・１２1Ｂ・１２1Ｃと、ＧａＮ層１２1Ａ・１２1Ｂ・１２1Ｃ上に配置されるＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1Ｃと、ＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1Ｃ上に配置されるＧａＮ層１２2Ａ・１２2Ｂ・１２2Ｃと、ＧａＮ層１２2Ａ・１２2Ｂ・１２2Ｃ上に配置されるＡｌＧａＮ層１４2Ａ・１４2Ｂ・１４2Ｃとを備える。
また、ＧａＮ層１２1Ａ・１２1Ｂ・１２1ＣとＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1Ｃとの界面に形成された２ＤＥＧ層と、ＡｌＧａＮ層１４1Ａ・１４1Ｂ・１４1ＣとＧａＮ層１２2Ａ・１２2Ｂ・１２2Ｃの界面に形成された２ＤＨＧ層と、ＧａＮ層１２2Ａ・１２2Ｂ・１２2ＣとＡｌＧａＮ層１４2Ａ・１４2Ｂ・１４2Ｃとの界面に形成された２ＤＥＧ層とを備える。
また、積層構造の側壁部に配置され、２ＤＥＧ層と側壁部でオーミック接触する第１電極１６ＡＥ・１６ＣＥおよび第２電極１８ＡＥ・１８ＣＥと、２ＤＨＧ層と側壁部でオーミック接触する第１電極１６ＢＨおよび第２電極１８ＢＨとを備える。ここで、第１電極１６ＡＥ・１６ＣＥおよび第２電極１８ＡＥ・１８ＣＥは、２ＤＨＧ層とは、側壁部でオーミック接触することはなく、例えばショットキー接触している。第１電極１６ＢＨおよび第２電極１８ＢＨは、２ＤＥＧ層とは、側壁部でオーミック接触することはなく、例えばショットキー接触している。
このため、第１０の実施の形態に係る熱電発電装置４００に適用される熱電変換素子１０Ａ・１０Ｃの導通に寄与するキャリアは、２ＤＥＧ層を導通する電子であり、熱電変換素子１０Ｂの導通に寄与するキャリアは、２ＤＨＧ層を導通する正孔である。
また、第１電極１６ＡＥと結合される主電極３２Ａと、第２電極１８ＡＥと第２電極１８ＢＨ間を結合する結合電極３０ＡＢと、第１電極１６ＢＨと第１電極１６ＣＥ間を結合する結合電極３０ＢＣと、第２電極１８ＣＥと結合される主電極３２Ｃとを備える。
図示は省略されているが、主電極３２Ａ・３２Ｃ間に負荷を接続し、第１電極１６ＡＥ・１６ＢＨ・１６ＣＥを例えばＣＯＬＤ ＳＩＤＥ、第２電極１８ＡＥ・１８ＢＨ・１８ＣＥを例えばＨＯＴ ＳＩＤＥに配置することで、複数の熱電変換素子１０Ａ・１０Ｂ・１０Ｃを直列に接続した構成を備える熱電発電装置４００が得られる。
複数の熱電変換素子１０Ａ・１０Ｂ・１０Ｃは更に多層化され、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ／…ＧａＮ／基板のように分極不連続が起こるように膜を積層することで、各ＡｌＧａＮ／ＧａＮ界面に２ＤＥＧ層、または２ＤＨＧ層、もしくはその両方が形成されることで、電気伝導率σを上げることができる。
分極不連続が起こることが重要であるため、ＡｌＩｎＮ／ＧａＮの積層構造やＡｌＧａＮ／ＧａＡｓ／Ｓｉ／ＡｌＧａＮなどのような積層構造を備える熱電変換素子を適用しても良い。
また、ＡｌＧａＮ／ＧａＮ／ＡｌＩｎＮ／ＧａＮ／…／基板のようにそれらを組み合せた積層構造を備える熱電変換素子を適用しても良い。
また、第１０の実施の形態によれば、上記の実施の形態のいずれかに開示された熱電変換素子を複数個直列に接続することによって、高出力化可能な熱電発電装置を提供することも可能である。
本実施の形態によれば、キャリア濃度ｎが増加するとゼーベック係数Ｓが低減するトレードオフを、ゼーベック係数ＳのＶ字回復現象を利用することで、解決するだけでなく、積層化が可能である分極材料における分極不連続を形成し、積層させることにより、ゼーベック係数Ｓと電気伝導率σのトレードオフも解決し、高い無次元性能指数ＺＴの実現を図る熱電変換素子およびこの熱電変換素子を用いた熱電発電装置を提供することができる。
本実施の形態によれば、また、積層構造を利用した場合、１素子の中にｎ型／ｐ型の両方を形成することで、更なる電気伝導率σの向上を図る熱電変換素子およびこの熱電変換素子を用いた熱電発電装置を提供することができる。
以上説明したように、本実施の形態によれば、キャリア濃度とゼーベック係数のトレードオフ、およびゼーベック係数と電気伝導率のトレードオフを改善し、高電気伝導率で積層化可能な熱電変換素子およびこの熱電変換素子を用いた熱電発電装置およびペルチェ装置を提供することができる。
[その他の実施の形態]
上記のように、実施の形態について記載したが、この開示の一部をなす論述および図面は例示的なものであり、この実施の形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本実施の形態はここでは記載していない様々な実施の形態などを含む。
本実施の形態の熱電変換素子および熱電発電装置は、熱電発電システムなど熱電変換素子により発電したエネルギーを効率よく供給する装置およびシステムに適用され、モバイル機器、車載機器、産業機器、医療機器などの幅広い分野に適用可能である。また、本実施の形態に係る熱電変換素子を適用したペルチェ装置においては、投入したエネルギーを効率良く温度差に変換する装置およびシステムに適用され、モバイル機器、車載機器、産業機器、医療機器などの幅広い分野に適用可能である。
８…シリコン基板
１０、１０Ａ、１０Ｂ、１０Ｃ…熱電変換素子
１１…ＧａＮテンプレート
１２、１２1、１２2、１２3、１２4…第１材料層（ＧａＮ層）
１３…ＡｌＮ層
１４、１４1、１４2、１４3、１４4、１４Ａ、１４Ｂ、１４Ｃ…第２材料層（ＡｌＧａＮ層）
１６、１６1、１６2、１６Ａ、１６Ｂ、１６Ｃ、１６ＡＥ、１６ＢＥ、１６ＣＥ、１６ＡＨ、１６ＢＨ、１６ＣＨ…電極（COLD SIDE）
１８、１８1、１８2、１８Ａ、１８Ｂ、１８Ｃ、１８ＡＥ、１８ＢＥ、１８ＣＥ、１８ＡＨ、１８ＢＨ、１８ＣＨ…電極（HOT SIDE）
２０1、２０2…分極材料層
２０Ａ、２０Ｂ…材料層
２２、２２Ａ、２２Ｂ…電圧プローブ
２４、２４Ａ、２４Ｂ…熱電対
２６、２６1、２６2、…、２６n…ｐ型半導体
２８、２８1、２８2、…、２８n…ｎ型半導体
３０、３０ＡＢ、３０ＢＣ…結合電極
３２、３２1、３２2、…、３２n…ｎ側電極
３２Ａ、３２Ｃ…主電極
３４、３４1、３４2、…、３４n…ｐ側電極
３６…負荷
３８…ヒートシンク
４０…熱交換器
４２、４４……伝熱部材
４５…配線
１００…サファイア基板
２００…ヒートシンク
３００…ヒータ
４００Ａ、４００…熱電発電装置
ΔＴ…温度変化（温度差）
ＩO…出力電流
ＶO…出力電圧
μ…移動度
ｎ…キャリア濃度
σ…電気伝導率
Ｓ…ゼーベック係数
ＺＴ…無次元性能指数
κ…熱伝導率

Claims (25)

  1. 第１材料層と、
    前記第１材料層に接触して配置された第２材料層と、
    前記第１材料層及び前記第２材料層と電気的に接続された第１電極と、
    前記第１材料層及び前記第２材料層と電気的に接続され、且つ前記第１電極と離間して形成された第２電極と
    を備え、
    前記第１材料層と前記第２材料層との界面には、前記第１材料層と前記第２材料層との間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、
    前記第１電極および前記第２電極は、前記電気伝導層が発生した場合に前記電気伝導層に電気的に接続された状態となり、
    前記第１材料層と前記第２材料層との界面における電気分極の差は、前記電気伝導層のゼーベック係数が還元フェルミエネルギーの増加に応じて増加するような関係に設定されていることを特徴とする熱電変換素子。
  2. 前記第２材料層は、半導体を備えることを特徴とする請求項１に記載の熱電変換素子。
  3. 前記第１材料層はＧａＮ層を備え、前記第２材料層はＡｌＧａＮ層を備えることを特徴とする請求項１または２に記載の熱電変換素子。
  4. 前記第１材料層は、ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）を備え、
    前記第２材料層は前記第１材料層と組成が異なるＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）を備えることを特徴とする請求項３に記載の熱電変換素子。
  5. 前記第２材料層はＮを含まないことを特徴とする請求項２に記載の熱電変換素子。
  6. 前記第１材料層は、強誘電体を備えることを特徴とする請求項１または２に記載の熱電変換素子。
  7. 前記電気伝導層は、２次元電子ガス層若しくは２次元正孔ガス層、若しくは２次元電子ガス層と２次元正孔ガス層の両方を備えることを特徴とする請求項１〜６のいずれか１項に記載の熱電変換素子。
  8. 前記第１材料層と前記第２材料層とは、２次元電子ガス層若しくは２次元正孔ガス層の伝導度変調を目的とするドーピングが行われていないことを特徴とする請求項１〜７のいずれか１項に記載の熱電変換素子。
  9. 前記第１材料層と前記第２材料層とによる単位構造体が形成される基板を備え、
    前記第１材料層と前記第２材料層の単位構造体は、前記第１材料層と前記第２材料層との界面と前記基板の表面とが平行になるように複数層に亘って積層されていることを特徴とする請求項１〜８のいずれか１項に記載の熱電変換素子。
  10. 前記第１材料層と前記第２材料層とによる単位構造体が形成される基板を備え、
    前記第１材料層と前記第２材料層の単位構造体は、前記第１材料層と前記第２材料層との界面と前記基板の表面とが垂直になるように複数層に亘って形成されていることを特徴とする請求項１〜８のいずれか１項に記載の熱電変換素子。
  11. 前記第１材料層と前記第２材料層の界面の面垂直方向に、必ずしも同じ層構成ではなく、かつ主として電気伝導を担う層が前記第１材料層と前記第２材料層に挟まれているという単位構造が繰り返し積層されていることを特徴とする請求項１〜１０のいずれか１項に記載の熱電変換素子。
  12. 前記第１材料層と前記第２材料層を形成する基板は、シリコンを含有していることを特徴とする請求項９〜１１のいずれか１項に記載の熱電変換素子。
  13. 前記第１材料層と前記第２材料層を形成する基板は、サファイアを含有していることを特徴とする請求項９〜１１のいずれか１項に記載の熱電変換素子。
  14. 前記第１電極および前記第２電極は、前記電気伝導層に接して形成されていることを特徴とする請求項１〜１１のいずれか１項に記載の熱電変換素子。
  15. 前記第１電極および前記第２電極は、前記電気伝導層にオーミック接触されていることを特徴とする請求項１〜１１のいずれか１項に記載の熱電変換素子。
  16. 前記第１電極および前記第２電極は、前記第２材料層に接続されていることを特徴とする請求項１〜１１のいずれか１項に記載の熱電変換素子。
  17. 前記第１電極および前記第２電極とは、同一材料から構成されていることを特徴とする請求項１〜１１のいずれか１項に記載の熱電変換素子。
  18. 第１材料層と、
    前記第１材料層に接触して配置された第２材料層と、
    前記第１材料層及び前記第２材料層と電気的に接続された第１電極と、
    前記第１材料層及び前記第２材料層と電気的に接続され、且つ前記第１電極と離間して形成された第２電極と
    を備え、
    前記第１材料層と前記第２材料層との界面には、前記第１材料層と前記第２材料層との間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、
    前記第１電極および前記第２電極は、前記電気伝導層が発生した場合に前記電気伝導層に電気的に接続された状態となり、
    前記第１材料層と前記第２材料層との界面における電気分極の差は、前記電気伝導層のゼーベック係数が前記電気伝導層のキャリア濃度の増加に応じて増加するような関係に設定されていることを特徴とする熱電変換素子。
  19. 第１材料層と、
    前記第１材料層に接触して配置された第２材料層と、
    前記第１材料層及び前記第２材料層と電気的に接続された第１電極と、
    前記第１材料層及び前記第２材料層と電気的に接続され、且つ前記第１電極と離間して形成された第２電極と
    を備え
    前記第１材料層と前記第２材料層との界面には、前記第１材料層と前記第２材料層との間の電気分極が不連続であることによって電気伝導を主として担う電気伝導層が発生し、
    前記第１電極および前記第２電極は、前記電気伝導層が発生した場合に前記電気伝導層に電気的に接続された状態となり、
    前記第１材料層と前記第２材料層との界面における電気分極の差は、前記電気伝導層の無次元性能指数が前記電気伝導層のキャリア濃度の増加に応じて増加するような関係に設定されていることを特徴とする熱電変換素子。
  20. 請求項１〜１９のいずれか１項に記載の熱電変換素子を備えることを特徴とする熱電発電装置。
  21. 前記熱電変換素子を複数個直列に接続したことを特徴とする請求項２０に記載の熱電発電装置。
  22. 請求項１〜１９のいずれか１項に記載の熱電変換素子を備えることを特徴とするペルチェ装置。
  23. 前記熱電変換素子を複数個直列に接続したことを特徴とする請求項２２に記載のペルチェ装置。
  24. 第１材料層と第２材料層を形成する基板を準備する工程と、
    前記前記第１材料層と前記第２材料層を形成する基板上にＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層を形成する工程と、
    前記ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層上にＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層を形成する工程と、
    前記ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層と前記ＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層をエッチングする工程と
    を有することを特徴とする熱電変換素子の製造方法。
  25. 第１材料層と第２材料層を形成する基板を準備する工程と、
    前記第１材料層と前記第２材料層を形成する基板上にＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層を形成する工程と、
    前記ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層上にＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層を形成する工程と、
    前記ＡｌａＧａｂＩｎ1-ａ-ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）層と前記ＡｌｃＧａｄＩｎ1-ｃ-ｄＮ（０≦ｃ≦１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）層を壁開で電極を形成する領域を作製する工程と
    を有することを特徴とする熱電変換素子の製造方法。
JP2015083899A 2015-04-16 2015-04-16 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置 Active JP6609109B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015083899A JP6609109B2 (ja) 2015-04-16 2015-04-16 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置
PCT/JP2016/051215 WO2016166997A1 (ja) 2015-04-16 2016-01-18 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015083899A JP6609109B2 (ja) 2015-04-16 2015-04-16 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置

Publications (2)

Publication Number Publication Date
JP2016207708A true JP2016207708A (ja) 2016-12-08
JP6609109B2 JP6609109B2 (ja) 2019-11-20

Family

ID=57126740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015083899A Active JP6609109B2 (ja) 2015-04-16 2015-04-16 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置

Country Status (2)

Country Link
JP (1) JP6609109B2 (ja)
WO (1) WO2016166997A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017065306A1 (ja) * 2015-10-16 2018-09-20 学校法人東京理科大学 半導体材料、導電性層にキャリアを生じさせる方法、熱電変換素子、及びスイッチング素子
JP2020013886A (ja) * 2018-07-18 2020-01-23 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム
KR20210039893A (ko) * 2019-10-01 2021-04-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 갈륨 질화물-온-실리콘 디바이스
KR20220033042A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 이성분계 산화물 2deg 및 2dhg 열전 소자 기반 능동 냉각 장치 및 그 제조방법
KR20220033041A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 2차원 전자 가스 및 2차원 정공 가스 기반의 열전 소자, 및 그 제조방법
WO2022055248A1 (ko) * 2020-09-08 2022-03-17 한양대학교에리카산학협력단 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자
WO2024010483A1 (ru) * 2022-07-06 2024-01-11 Общество С Ограниченной Ответственностью "Технология Твердотельного Охлаждения" Твердотельное охлаждающее устройство

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117430A (ja) * 2007-11-02 2009-05-28 Toyota Central R&D Labs Inc 熱電素子
JP2010153748A (ja) * 2008-12-26 2010-07-08 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
JP2010238699A (ja) * 2009-03-30 2010-10-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
JP2011204892A (ja) * 2010-03-25 2011-10-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2014511032A (ja) * 2011-03-04 2014-05-01 トランスフォーム インコーポレーテッド 半導体デバイスの電極構造
JP2014103400A (ja) * 2009-08-07 2014-06-05 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
US20140318592A1 (en) * 2011-12-21 2014-10-30 The Regents Of The University Of California Enhancement of thermoelectric properties through polarization engineering

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117430A (ja) * 2007-11-02 2009-05-28 Toyota Central R&D Labs Inc 熱電素子
JP2010153748A (ja) * 2008-12-26 2010-07-08 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
JP2010238699A (ja) * 2009-03-30 2010-10-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2014103400A (ja) * 2009-08-07 2014-06-05 Ngk Insulators Ltd 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2011071356A (ja) * 2009-09-26 2011-04-07 Sanken Electric Co Ltd 半導体装置
JP2011204892A (ja) * 2010-03-25 2011-10-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2014511032A (ja) * 2011-03-04 2014-05-01 トランスフォーム インコーポレーテッド 半導体デバイスの電極構造
US20140318592A1 (en) * 2011-12-21 2014-10-30 The Regents Of The University Of California Enhancement of thermoelectric properties through polarization engineering

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017065306A1 (ja) * 2015-10-16 2018-09-20 学校法人東京理科大学 半導体材料、導電性層にキャリアを生じさせる方法、熱電変換素子、及びスイッチング素子
JP2020013886A (ja) * 2018-07-18 2020-01-23 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム
KR20210039893A (ko) * 2019-10-01 2021-04-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 갈륨 질화물-온-실리콘 디바이스
KR102307167B1 (ko) 2019-10-01 2021-10-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 갈륨 질화물-온-실리콘 디바이스
US11888055B2 (en) 2019-10-01 2024-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices
KR20220033042A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 이성분계 산화물 2deg 및 2dhg 열전 소자 기반 능동 냉각 장치 및 그 제조방법
KR20220033041A (ko) * 2020-09-08 2022-03-15 한양대학교 에리카산학협력단 2차원 전자 가스 및 2차원 정공 가스 기반의 열전 소자, 및 그 제조방법
WO2022055248A1 (ko) * 2020-09-08 2022-03-17 한양대학교에리카산학협력단 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자
KR102508546B1 (ko) * 2020-09-08 2023-03-09 한양대학교 에리카산학협력단 2차원 전자 가스 및 2차원 정공 가스 기반의 열전 소자, 및 그 제조방법
KR102597072B1 (ko) * 2020-09-08 2023-11-01 한양대학교 에리카산학협력단 이성분계 산화물 2deg 및 2dhg 열전 소자 기반 능동 냉각 장치 및 그 제조방법
WO2024010483A1 (ru) * 2022-07-06 2024-01-11 Общество С Ограниченной Ответственностью "Технология Твердотельного Охлаждения" Твердотельное охлаждающее устройство

Also Published As

Publication number Publication date
WO2016166997A1 (ja) 2016-10-20
JP6609109B2 (ja) 2019-11-20

Similar Documents

Publication Publication Date Title
JP6609109B2 (ja) 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置
KR100933967B1 (ko) 포논 차단 전자 투과 소형 구조물
Zide et al. Demonstration of electron filtering to increase the Seebeck coefficient in In 0.53 Ga 0.47 As∕ In 0.53 Ga 0.28 Al 0.19 As superlattices
Shakouri Nanoscale thermal transport and microrefrigerators on a chip
US5955772A (en) Heterostructure thermionic coolers
KR101956278B1 (ko) 그래핀 함유 복합 적층체, 이를 포함하는 열전재료, 열전모듈과 열전 장치
EP2784835B1 (en) Thermoelectric material, method for producing same, and thermoelectric conversion module using same
US8772785B2 (en) Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device
WO2009015380A1 (en) Thermoelectric and pyroelectric energy conversion devices
Lu et al. Semimetal/semiconductor nanocomposites for thermoelectrics
Bian et al. Cross-plane Seebeck coefficient and Lorenz number in superlattices
JP5603495B2 (ja) ナノ粒子がドープされた熱電素子を含む熱電モジュール及びその製造方法
CN103682073B (zh) 热电元件
US9960249B2 (en) Semiconductor heterobarrier electron device and method of making
WO2010073391A1 (ja) 熱電変換素子及びその製造方法並びに電子機器
JP2009535840A (ja) 固体冷却または電力発生装置およびその製作方法
US8692105B2 (en) III-V nitride-based thermoelectric device
US20140373891A1 (en) Thermoelectric structure, and thermoelectric device and thermoelectric apparatus including the same
JP2004193200A (ja) 超格子熱電材料
Nagase et al. Thermoelectric enhancement in the two‐dimensional electron gas of AlGaN/GaN heterostructures
US20130180560A1 (en) Nanoscale, ultra-thin films for excellent thermoelectric figure of merit
Mohamed et al. Phonon-assisted reduction of hot spot temperature in AlInN ternaries
Proshchenko et al. Modulation of semiconductor superlattice thermopower through symmetry and strain
RU2788972C2 (ru) Термоэлектрический преобразователь на основе нерегулярной твердотельной сверхрешетки
Praharaj Indium gallium nitride on silicon heterojunction Schottky barrier solar cell characteristics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191025

R150 Certificate of patent or registration of utility model

Ref document number: 6609109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250