JP2016189463A - トランジスタ、および電子機器 - Google Patents

トランジスタ、および電子機器 Download PDF

Info

Publication number
JP2016189463A
JP2016189463A JP2016061137A JP2016061137A JP2016189463A JP 2016189463 A JP2016189463 A JP 2016189463A JP 2016061137 A JP2016061137 A JP 2016061137A JP 2016061137 A JP2016061137 A JP 2016061137A JP 2016189463 A JP2016189463 A JP 2016189463A
Authority
JP
Japan
Prior art keywords
oxide
transistor
insulator
region
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016061137A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
下村　明久
Akihisa Shimomura
明久 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016189463A publication Critical patent/JP2016189463A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】半導体装置に良好な電気特性を付与する。または、信頼性の高い半導体装置を提供する。
【解決手段】第１の酸化物膜を有し、第１の酸化物膜は、インジウムと、元素Ｍと、亜鉛と、を有し、第１の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂであり、ｘｂ：ｙｂ：ｚｂは（１−α１）：（１＋α１）：ｍ１または（１−α２）：（１＋α２）：ｍ２を満たす領域を有し、α１は−０．４３以上０．１８以下であり、α２は−０．７８以上０．４２以下であり、ｍ１およびｍ２は０．７より大きく１以下であるトランジスタである。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は、半導体装置の一態様である。また、演算装置、記憶装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
非特許文献１および非特許文献２では、Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ系の化合物の結晶構造について述べられている。非特許文献１では、Ｉｎ１−ｘＧａ１＋ｘＯ３（ＺｎＯ）ｍ（ｘは−１≦ｘ≦１を満たす数、ｍは自然数）で表されるホモロガス相が存在することが述べられている。また、ホモロガス相の固溶域（ｓｏｌｉｄ ｓｏｌｕｔｉｏｎ ｒａｎｇｅ）について述べられている。例えば、ｍ＝１の場合のホモロガス相の固溶域は、ｘが−０．３３から０．０８の範囲であることが述べられており、ｍ＝２の場合のホモロガス相の固溶域は、ｘが−０．６８から０．３２の範囲であることが述べられている。
また、スピネル型の結晶構造を有する化合物として、ＡＢ２Ｏ４（Ａ及びＢは金属元素）で表される化合物が知られている。また非特許文献１ではＩｎｘＺｎｙＧａｚＯｗの例が示されており、ｘ，ｙ及びｚがＺｎＧａ２Ｏ４近傍の組成、つまりｘ，ｙ及びｚが（ｘ，ｙ，ｚ）＝（０，１，２）に近い値を有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすいことが記載されている。
また、半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトランジスタなどの半導体素子を高密度に集積した集積回路の要求が高まっている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐｐ．１７０−１７８
本発明の一態様は、半導体装置に良好な電気特性を付与することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。
または、特性のばらつきの少ない良好なトランジスタを提供することを課題の一とする。または、保持特性の良好な記憶素子を有する半導体装置を提供することを課題の一とする。または、微細化に適した半導体装置を提供することを課題の一とする。または、回路面積を縮小した半導体装置を提供することを課題の一とする。または、新規な構成の半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の酸化物膜を有し、第１の酸化物膜は、インジウムと、元素Ｍと、亜鉛と、を有し、第１の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、ｘｂ：ｙｂ：ｚｂは、（１−α１）：（１＋α１）：ｍ１、（１−α２）：（１＋α２）：２ｍ２、（１−α３）：（１＋α３）：３ｍ３、（１−α４）：（１＋α４）：４ｍ４、または（１−α５）：（１＋α５）：５ｍ５、のいずれかを満たし、α１は−０．４３以上０．１８以下であり、α２は−０．７８以上０．４２以下であり、α３は−１以上０．５６以下であり、α４は−１以上０．６４以下であり、α５は−１以上０．８２以下であり、ｍ１乃至ｍ５は０．７より大きく１以下であるトランジスタである。
または、本発明の一態様は、第１の酸化物膜を有し、第１の酸化物膜は、インジウムと、元素Ｍと、亜鉛と、を有し、第１の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、ｘｂは４と等しく、ｙｂは１．８以上２．２以下であり、ｚｂは２．１より大きく３以下であるトランジスタである。
または、本発明の一態様は、第１の酸化物膜を有し、第１の酸化物膜は、インジウムと、元素Ｍと、亜鉛と、を有し、第１の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、ｘｂは５と等しく、ｙｂは０．９以上１．１以下であり、ｚｂは４．２より大きく６以下であるトランジスタである。
または、本発明の一態様は、第１の酸化物膜を有し、第１の酸化物膜は第１の領域と、第２の領域を有し、第１の領域はｃ軸の配向性を有し、ｃ軸は、第１の酸化物膜の上面または被形成面の法線ベクトルに平行であり、第２の領域はｃ軸の配向性を有さず、第２の領域は、インジウムと、元素Ｍと、亜鉛と、を有し、第２の領域は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、ｘｂ：ｙｂ：ｚｂは、（１−α１）：（１＋α１）：ｍ１、（１−α２）：（１＋α２）：２ｍ２、（１−α３）：（１＋α３）：３ｍ３、（１−α４）：（１＋α４）：４ｍ４、または（１−α５）：（１＋α５）：５ｍ５のいずれかを満たし、α１は−０．４３以上０．１８以下であり、α２は−０．７８以上０．４２以下であり、α３は−１以上０．５６以下であり、α４は−１以上０．６４以下であり、α５は−１以上０．８２以下であり、ｍ１乃至ｍ５は０．７より大きく１以下であるトランジスタである。
または、本発明の一態様は、第１の酸化物膜を有し、第１の酸化物膜は第１の領域と、第２の領域を有し、第１の領域はｃ軸配向性を有し、ｃ軸は、第１の酸化物膜の上面または被形成面の法線ベクトルに平行であり、第２の領域はｃ軸の配向性を有さず、第２の領域は、インジウム、元素Ｍ、および亜鉛を有し、第２の領域は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、ｘｂは４と等しく、ｙｂは１．８以上２．２以下であり、ｚｂは２．１より大きく３以下であるトランジスタである。
または、本発明の一態様は、第１の酸化物膜を有し、第１の酸化物膜は第１の領域と、第２の領域を有し、第１の領域はｃ軸配向性を有し、第２の領域はｃ軸の配向性を有さず、第２の領域は、インジウム、元素Ｍ、および亜鉛を有し、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、ｘｂは５と等しく、ｙｂは０．９以上１．１以下であり、ｚｂは４．２より大きく６以下であるトランジスタである。
または、本発明の一態様は、第１の酸化物膜を有し、第１の酸化物膜は、スパッタリング法により成膜され、スパッタリング法に用いるターゲットは、インジウム、元素Ｍ、および亜鉛を有し、ターゲットは、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、ｘｂは５と等しく、ｙｂは０．９以上１．１以下であり、ｚｂは６．３より大きく７．７以下であるトランジスタである。
また、上記構成において、トランジスタは、第２の酸化物膜を有し、第２の酸化物膜は、第１の酸化物膜の上面に接する領域を有し、第２の酸化物膜は、インジウム、元素Ｍ、および亜鉛を有し、第２の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｃ：ｙｃ：ｚｃを満たす領域を有し、ｘｃは１と等しく、ｙｃは２．７以上３．３以下であり、ｚｃは１以上３以下であることが好ましい。
また、上記構成において、トランジスタは、第３の酸化物膜を有し、第３の酸化物膜は、第１の酸化物膜の下面に接する領域を有し、第３の酸化物膜は、インジウム、元素Ｍ、および亜鉛を有し、第３の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘａ：ｙａ：ｚａを満たす領域を有し、ｘａは１と等しく、ｙａは２．７以上３．３以下であり、ｚａは１以上３以下であることが好ましい。
また、上記構成において、元素Ｍは、ガリウム、アルミニウム、イットリウムおよびスズから選ばれる少なくとも１以上の元素であることが好ましい。
また、上記構成において、元素Ｍはガリウムであることが好ましい。
または、本発明の一態様は、上記に記載のトランジスタを搭載した電子機器である。
本発明の一態様により、半導体装置に良好な電気特性を付与することができる。また、信頼性の高い半導体装置を提供することができる。
また、特性のばらつきの少ない良好なトランジスタを提供することができる。また、保持特性の良好な記憶素子を有する半導体装置を提供することができる。また、微細化に適した半導体装置を提供することができる。また、回路面積を縮小した半導体装置を提供することができる。また、新規な構成の半導体装置を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様の酸化物の原子数比を説明する図。 本発明の一態様の酸化物の原子数比を説明する図。 本発明の一態様の酸化物の原子数比を説明する図。 本発明の一態様の酸化物の原子数比を説明する図。 原子数比を説明する図。 本発明の一態様のトランジスタを示す図。 エネルギーバンド構造を説明する図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタを示す図。 本発明の一態様のトランジスタの作製方法を示す図。 本発明の一態様のトランジスタの作製方法を示す図。 本発明の一態様の半導体装置を示す図。 トランジスタの構造を説明する図。 本発明の一態様の回路図。 本発明の一態様の回路図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 本発明の一態様に係る半導体装置を示す回路図。 撮像装置の一例を説明する図。 撮像装置の一例を説明する図。 撮像装置の一例を説明する図。 画素の構成例を説明する図。 画素の構成例を説明する図。 撮像装置の一例を示す回路図。 撮像装置の構成例を示す断面図。 撮像装置の構成例を示す断面図。 本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。 本発明の一態様に係る半導体装置を示す回路図および断面図。 実施の形態に係る、ＣＰＵの構成例。 実施の形態に係る、記憶素子の回路図。 実施の形態に係る、ＲＦタグの構成例。 実施の形態に係る、ＲＦタグの使用例。 電子機器の一例を説明する図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、異なる符合の構成要素の記載を参照する場合、参照された構成要素の厚さ、組成、構造または形状などについての記載を適宜用いることができる。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体においてＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が増加することや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を有すると読み替えることができる。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、明細書において、半導体と記載する場合、酸化物半導体と読み替えることができる。半導体としては、ほかにもシリコン、ゲルマニウムなどの第１４族半導体、炭化シリコン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜鉛、硫化カドミウムなどの化合物半導体、および有機半導体を用いることができる。
なお、本明細書において、装置とは例えば、半導体装置、表示装置、発光装置、照明装置、蓄電装置、鏡像装置、記憶装置、電気光学装置などの装置を指す場合がある。
（実施の形態１）
［酸化物半導体膜の構造］
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図２４（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２４（Ｂ）に示す。図２４（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図２４（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２４（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２４（Ｂ）および図２４（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２４（Ｄ）参照。）。図２４（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２４（Ｄ）に示す領域５１６１に相当する。
また、図２５（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２５（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２５（Ｂ）、図２５（Ｃ）および図２５（Ｄ）に示す。図２５（Ｂ）、図２５（Ｃ）および図２５（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２６（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２７（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２７（Ｂ）に示す。図２７（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２７（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２７（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２８は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２８より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２８中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２８中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
また、酸化物半導体膜の内部、及び酸化物半導体膜と外部との界面において、欠陥準位が存在すると、酸化物半導体膜を有するトランジスタにおいて、劣化などの要因となる。そのため、酸化物半導体膜を有するトランジスタに安定した電気特性を付与するためには、酸化物半導体膜の内部、及びその界面近傍の欠陥準位または欠陥準位密度を低減することが重要である。
なお、欠陥準位には、浅い位置の欠陥準位（ｓｈａｌｌｏｗ ｌｅｖｅｌ ＤＯＳ、またはｓＤＯＳともいう）と、深い位置の欠陥準位（ｄｅｅｐ ｌｅｖｅｌ ＤＯＳ、またはｄＤＯＳともいう）とがある。ここで、浅い位置の欠陥準位は、伝導帯下端のエネルギーの近傍に存在する。ここで伝導帯下端のエネルギーの近傍、とは、例えば伝導帯下端のエネルギーから２００ｅＶ以下、より好ましくは５０ｍｅＶ以下、を指す。あるいは、欠陥準位密度が広く分布する場合には、例えばそのピーク位置が伝導帯下端のエネルギーから２００ｅＶ以下、より好ましくは５０ｍｅＶ以下、を指す。
酸化物半導体膜の内部、及び外部との界面において、ｓＤＯＳを低減することで、酸化物半導体膜を有するトランジスタの電界効果移動度（単に移動度、μＦＥともいう）を高くすることができる。または、酸化物半導体膜を有するトランジスタの電気特性の変動を小さくすることができる。
酸化物半導体膜中の不純物（代表的には水素または水分）、酸素欠損、あるいは欠陥準位密度（ｓＤＯＳまたはｄＤＯＳ）の少なくともいずれか一または複数を低減することが好ましい。酸化物半導体膜中の不純物、酸素欠損、あるいは欠陥準位密度を低減するためには、当該酸化物半導体膜の結晶性を高めることが好ましい。
［トランジスタ４９０］
本発明の一態様のトランジスタの一例を図６に示す。図６に示すトランジスタ４９０は、図６（Ａ）に示す一点鎖線Ｅ１−Ｅ２と、一点鎖線Ｅ３−Ｅ４に対応する断面図を図６（Ｂ）に示す。
図６（Ｂ）において、トランジスタ４９０は層６２５上に形成される。ここで層６２５は基板であってもよいし、基板上に絶縁体や導電体が形成される構成であってもよい。また層６２５として、後述する基板４００を参照することができる。
図６（Ａ）および（Ｂ）に示すトランジスタ４９０において、酸化物４０６は酸化物４０６ａ、酸化物４０６ｂ、および酸化物４０６ｃの３層で形成されている。トランジスタ４９０は、絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂ上の導電体４１６ａおよび導電体４１６ｂと、酸化物４０６ｂの上面および側面と、導電体４１６ａの上面と、導電体４１６ｂの上面とに接する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、絶縁体４１２上の絶縁体４０８と、を有する。また、導電体４０４は、導電体４１６ａと導電体４１６ｂとの間の領域（ＯＳ上で４１６ａと４１６ｂが形成されていない領域）上に、絶縁体４１２を介して形成されることが好ましい。また図６（Ａ）および（Ｂ）において、トランジスタ４９０は導電体４１３を有する。
導電体４１６ａおよび導電体４１６ｂは、トランジスタ４９０のソース電極またはドレイン電極として機能することが好ましい。導電体４０４は、トランジスタ４９０のゲート電極として機能することが好ましい。また導電体４１３は、トランジスタ４９０のゲート電極として機能してもよい。
また例えば、導電体４０４が第１のゲート電極、導電体４１３が第２のゲート電極として機能してもよい。また導電体４０４と導電体４１３とは、電気的に接続しなくてもよい。あるいは例えば、導電体４０４と導電体４１３とが電気的に接続する構造であっても構わない。このような構成とすることで、導電体４０４と導電体４１３とに同じ電位が供給されるため、トランジスタのスイッチング特性を向上させることができる。
また図６（Ｃ）に示すように、トランジスタ４９０は導電体４１３を有さなくてもよい。
酸化物４０６として、例えば、インジウム（Ｉｎ）を含む酸化物半導体を用いることが好ましい。酸化物半導体は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。
元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどである。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半導体は亜鉛を含むと結晶化しやすくなる場合がある。
ただし、酸化物４０６は、インジウムを含む酸化物に限定されない。酸化物４０６は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物、酸化ガリウムなどの、インジウムを含まず、亜鉛を含む酸化物、ガリウムを含む酸化物、スズを含む酸化物などであっても構わない。
酸化物４０６は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。酸化物４０６に用いる酸化物半導体のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下である。
酸化物半導体は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、熱ＣＶＤ法またはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を含むがこれに限定されない）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、トランジスタや半導体装置の生産性を高めることができる場合がある。
例えば、酸化物４０６として、熱ＣＶＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、酸化物４０６として、ＡＬＤ法で、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）インジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃａｃ）３とも呼ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナト）ガリウムは、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｚｎ（ＣＨ３）２ガスや、酢酸亜鉛を用いても良い。これらのガス種には限定されない。
酸化物半導体をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
また、酸化物半導体をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：４：４、４：２：４．１などとすればよい。
なお、酸化物半導体をスパッタリング法で成膜すると、ターゲットの原子数比からずれた原子数比の酸化物半導体が成膜される場合がある。特に、亜鉛は、ターゲットの原子数比よりも成膜された酸化物半導体のの原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
酸化物４０６ａおよび酸化物４０６ｃは、酸化物４０６ｂを構成する酸素以外の元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、酸化物４０６ａおよび酸化物４０６ｂとの界面、ならびに酸化物４０６ｃおよび酸化物４０６ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
酸化物４０６ａおよび酸化物４０６ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物４０６ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物４０６ｂは、酸化物４０６ａおよび酸化物４０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物４０６ｂとして、酸化物４０６ａおよび酸化物４０６ｃよりも電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
酸化物４０６ａおよび酸化物４０６ｃは、例えば酸化物４０６ｂよりも電子親和力が小さいため、酸化物４０６ｂよりも絶縁体に近い。よって、ゲート電圧を印加すると、酸化物４０６ａ、酸化物４０６ｂ、酸化物４０６ｃのうち、酸化物４０６ｂにチャネルが形成されやすい。
また、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）に安定した電気特性を付与するためには、酸化物半導体中の不純物及び酸素欠損を低減して高純度真性化し、酸化物４０６ｂを真性または実質的に真性と見なせる酸化物半導体とすることが好ましい。例えば、酸化物４０６ｂに過剰酸素を供給することにより、酸素欠損を低減できる場合がある。また、少なくとも酸化物４０６ｂ中のチャネル形成領域が真性または実質的に真性と見なせる酸化物半導体とすることが好ましい。
また、酸化物４０６のうち、少なくとも酸化物４０６ｂにＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。
＜酸化物半導体膜のエネルギーバンド構造＞
ここで、酸化物４０６ａ、酸化物４０６ｂ、および酸化物４０６ｃの積層により構成される酸化物４０６の機能およびその効果について、図７に示すエネルギーバンド構造図を用いて説明する。図７は、トランジスタ４９０のチャネル形成領域のエネルギーバンド構造を示している。
図７中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、それぞれ、絶縁体４０２、酸化物４０６ａ、酸化物４０６ｂ、酸化物４０６ｃ、絶縁体４１２の伝導帯下端のエネルギーを示している。
ここで、電子親和力は、真空準位と価電子帯上端のエネルギーとの差（「イオン化ポテンシャル」ともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁体４０２と絶縁体４１２は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい）。
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下真空準位に近いことが好ましい。
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下真空準位に近いことが好ましい。
ここで、酸化物４０６ａと酸化物４０６ｂとの間には、酸化物４０６ａと酸化物４０６ｂとの混合領域を有する場合がある。また、酸化物４０６ｂと酸化物４０６ｃとの間には、酸化物４０６ｂと酸化物４０６ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
このとき、電子は、酸化物４０６ａ中および酸化物４０６ｃ中ではなく、酸化物４０６ｂ中を主として移動する。したがって、酸化物４０６ａおよび酸化物４０６ｂの界面における界面準位密度、酸化物４０６ｂと酸化物４０６ｃとの界面における界面準位密度を低くすることによって、酸化物４０６ｂ中で電子の移動が阻害されることが少なく、トランジスタ４９０のオン電流を高くすることができる。
また、酸化物４０６ａと絶縁体４０２の界面、および酸化物４０６ｃと絶縁体４１２の界面近傍には、不純物や欠陥に起因したトラップ準位３９０が形成され得るものの、酸化物４０６ａ、および酸化物４０６ｃがあることにより、酸化物４０６ｂと当該トラップ準位とを遠ざけることができる。
図６（Ｂ）等に示すように、トランジスタ４９０において、導電体４０４の電界によって酸化物４０６ｂを電気的に取り囲むことができる。そのため、酸化物４０６ｂの全体（バルク）にチャネルが形成される場合がある。
ここで酸化物４０６ｂは酸化物半導体であることが好ましい。導電体の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることができる。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する装置は、集積度の高い、高密度化された装置とすることが可能となる。例えば、トランジスタは、チャネル長が好ましくは４０ｎｍ以下、より好ましくは３０ｎｍ以下、さらに好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好ましくは４０ｎｍ以下、より好ましくは３０ｎｍ以下、さらに好ましくは２０ｎｍ以下の領域を有する。
なお、トランジスタ４９０がｓ−ｃｈａｎｎｅｌ構造を有する場合、酸化物４０６ｂの全体にチャネルが形成される。したがって、酸化物４０６ｂが厚いほどチャネル領域は大きくなる。即ち、酸化物４０６ｂが厚いほど、トランジスタ４９０のオン電流を高くすることができる。例えば、２０ｎｍ以上、好ましくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する酸化物４０６ｂとすればよい。ただし、トランジスタ４９０を有する半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する酸化物４０６ｂとすればよい。
また、トランジスタ４９０のオン電流を高くするためには、酸化物４０６ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する酸化物４０６ｃとすればよい。一方、酸化物４０６ｃは、チャネルの形成される酸化物４０６ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物４０６ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する酸化物４０６ｃとすればよい。
また、信頼性を高くするためには、酸化物４０６ａは厚く、酸化物４０６ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する酸化物４０６ａとすればよい。酸化物４０６ａの厚さを、厚くすることで、隣接する絶縁体と酸化物４０６ａとの界面からチャネルの形成される酸化物４０６ｂまでの距離を離すことができる。ただし、トランジスタ４９０を有する半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する酸化物４０６ａとすればよい。
なお、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。したがって、酸化物４０６ｂのシリコン濃度は低いほど好ましい。例えば、酸化物４０６ｂと酸化物４０６ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、酸化物４０６ｂと酸化物４０６ｃとの間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、酸化物４０６ｂの水素濃度を低減するために、酸化物４０６ａおよび酸化物４０６ｃの水素濃度を低減すると好ましい。酸化物４０６ａおよび酸化物４０６ｃは、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、酸化物４０６ｂの窒素濃度を低減するために、酸化物４０６ａおよび酸化物４０６ｃの窒素濃度を低減すると好ましい。酸化物４０６ａおよび酸化物４０６ｃは、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
なお、酸化物半導体に銅が混入すると、電子トラップを生成する場合がある。電子トラップは、トランジスタのしきい値電圧がプラス方向へ変動させる場合がある。したがって、酸化物４０６ｂの表面または内部における銅濃度は低いほど好ましい。例えば、酸化物４０６ｂ、銅濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下となる領域を有すると好ましい。
上述の３層構造は一例である。例えば、酸化物４０６ａまたは酸化物４０６ｃのない２層構造としても構わない。または、酸化物４０６ａの上もしくは下、または酸化物４０６ｃ上もしくは下に、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃとして例示した半導体のいずれか一を有する４層構造としても構わない。または、酸化物４０６ａの上、酸化物４０６ａの下、酸化物４０６ｃの上、酸化物４０６ｃの下のいずれか二箇所以上に、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
特に、本実施の形態に例示するトランジスタ４９０は、チャネル幅方向において、酸化物４０６ｂの上面と側面が酸化物４０６ｃと接し、酸化物４０６ｂの下面が酸化物４０６ａと接して形成されている（図６（Ｂ）等を参照。）。このように、酸化物４０６ｂを酸化物４０６ａと酸化物４０６ｃで覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、チャネルが形成される領域に酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができる。具体的には、ソースとドレイン間の電圧が３．５Ｖ、室温（２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０−２０Ａ未満、１×１０−２２Ａ未満、あるいは１×１０−２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上１５０桁以下とすることができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない半導体装置を実現することができる。また、酸化物半導体を用いたトランジスタはオンオフ比が高いために、高い動作周波数を有し、かつ消費電力の少ない半導体装置を実現することができる場合がある。また、ＣＡＡＣ−ＯＳ膜にチャネル領域を有することにより、トランジスタの周波数特性（ｆ特）をより高めることができる。
また、従来のシリコンやゲルマニウム、及びその化合物を用いたトランジスタでは、特に微細なチャネル長を有する素子では短チャネル効果を抑制するために、ゲート電界を強くすることが好ましく、ゲート電界を強くするためにはゲート絶縁膜の薄膜化が好ましい。一方、酸化物半導体膜を用いたトランジスタは、電子を多数キャリアとする蓄積型トランジスタである。そのため、ｐｎ接合を有する反転型トランジスタと比較して短チャネル効果の一つであるＤＩＢＬ（Ｄｒａｉｎ−Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）の影響が小さい。酸化物半導体膜を用いたトランジスタは、短チャネル効果に対する耐性を有すると言い換えることもできる。
短チャネル効果に対する耐性が高いために、酸化物半導体膜を用いたトランジスタではシリコン等を用いた従来のトランジスタよりもゲート絶縁膜を厚くすることが可能となる。例えばチャネル長及びチャネル幅が５０ｎｍ以下の微細なトランジスタにおいても、１０ｎｍ程度の厚いゲート絶縁膜を用いてもよい。ここで、ゲート絶縁膜を厚くすることにより寄生容量を低減することができる。よって、回路の動特性を向上できる場合がある。またゲート絶縁膜を厚くすることにより、リーク電流を低減し、消費電力を下げられる場合がある。
また、チャネル長が微細化するのに伴いドレイン電界が強まるため、シリコン等を用いた従来のトランジスタにおいては、特に微細なチャネル長を有する場合にホットキャリア劣化による信頼性の低下がより顕著となる。一方、酸化物半導体ではエネルギーギャップが大きく（例えばインジウム、ガリウム及び亜鉛を有する酸化物半導体では２．５ｅＶ以上）、電子が励起されにくいことや、ホールの有効質量が大きいことなどから、従来のシリコン等を用いたトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。よって、例えばアバランシェ崩壊に起因するホットキャリア劣化等を抑制できる場合がある。
ゲート絶縁膜を厚くすることによりゲート絶縁膜の耐圧を高めることができ、より高いゲート電圧でトランジスタを駆動することができる。また、ホットキャリア劣化を抑制することにより、チャネル長を長くせずとも高いドレイン電圧でトランジスタを駆動することができる。よって、高い電圧が入力される回路においてトランジスタの信頼性を高めることができるとともに、チャネル長の縮小が可能となり回路の集積度を高めることができる。
また、酸化物半導体を用いた半導体素子は、従来のシリコンやゲルマニウム、及びその化合物を用いた半導体素子に比べて、温度依存性が小さい。よって例えば、酸化物半導体を用いた半導体素子を用いることにより、特性の優れる温度センサ等を実現することができる。
ＣＡＡＣ−ＯＳは誘電率異方性を有する。具体的には、ＣＡＡＣ−ＯＳはａ軸方向およびｂ軸方向の誘電率よりも、ｃ軸方向の誘電率が大きい。チャネルが形成される半導体膜にＣＡＡＣ−ＯＳを用いて、ゲート電極をｃ軸方向に配置したトランジスタは、ｃ軸方向の誘電率が大きいため、ゲート電極から生じる電界がＣＡＡＣ−ＯＳ全体に届きやすい。よって、サブスレッショルドスイング値（Ｓ値）を小さくすることができる。また、半導体膜にＣＡＡＣ−ＯＳを用いたトランジスタは、微細化によるＳ値の増大が生じにくい。
また、ＣＡＡＣ−ＯＳはａ軸方向およびｂ軸方向の誘電率が小さいため、ソースとドレイン間に生じる電界の影響が緩和される。よって、チャネル長変調効果や、短チャネル効果、などが生じにくく、トランジスタの信頼性を高めることができる。
ここで、チャネル長変調効果とは、ドレイン電圧がしきい値電圧よりも高い場合に、ドレイン側から空乏層が広がり、実効上のチャネル長が短くなる現象を言う。また、短チャネル効果とは、チャネル長が短くなることにより、しきい値電圧の低下などの電気特性の悪化が生じる現象を言う。微細なトランジスタほど、これらの現象による電気特性の劣化が生じやすい。
＜原子数比＞
ある物質が元素Ｘ、元素Ｙ、および元素Ｚを有する場合に、各元素の原子数比は図５を用いて示すことができる。元素Ｘ、元素Ｙ、および元素Ｚの原子数比を、ｘ、ｙ、およびｚを用いて、ｘ：ｙ：ｚと表す。ここで原子数比は座標（ｘ：ｙ：ｚ）として図５中に表すことができる。
図５（Ａ）及び図５（Ｂ）には、Ｘ、Ｙ及びＺを頂点とする正三角形と、座標点の例として座標点Ｒ（４：２：１）を示す。それぞれの元素の原子数比は、各頂点に近いほど高く、遠いほど低い。また、図５（Ａ）に示すようにそれぞれの原子数比は、座標点から、その三角形の頂点の対辺までの垂線の長さの比であらわされる。例えば、元素Ｘの原子数比であれば、座標点から頂点Ｘの対辺、すなわち辺ＹＺまでの垂線２１の長さで表される。よって、図５に示す座標点Ｒは、元素Ｘ、元素Ｙ及び元素Ｚの原子数比が垂線２１、垂線２２及び垂線２３の長さの比、すなわちｘ：ｙ：ｚ＝４：２：１であることを表す。また、頂点Ｘと座標点Ｒを通る直線が辺ＹＺと交わる点をγとする。この時、線分Ｙγの長さと線分γＺの長さの比をＹγ：γＺとすると、Ｙγ：γＺ＝（元素Ｚの原子数）：（元素Ｙの原子数）となる。すなわち、ｘ：ｙ：ｚ＝４：２：１の例では、Ｙγ：γＺ＝１：２となる。
また、図５（Ｂ）に示すように、座標点Ｒを通り、三角形の３辺とそれぞれ平行な３つの直線を引く。この時３つの直線と３辺との交点を用いて、ｘ、ｙ、及びｚは図５（Ｂ）に示す通り表すことができる。
酸化物４０６ｂは、インジウム、元素Ｍ、および亜鉛を有することが好ましい。
ここで元素Ｍは好ましくは、ガリウム、アルミニウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。
ここで、酸化物４０６ｂが有するインジウム、元素Ｍ、及び亜鉛の原子数比をｘｂ、ｙｂ、およびｚｂとする。
ここで、本発明の一態様のトランジスタが有する酸化物４０６ｂは、ＣＡＡＣ−ＯＳ膜であることが好ましい。
非特許文献１に記載されているように、インジウム、元素Ｍ及び亜鉛を有する酸化物では、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは自然数）で表されるホモロガス相（ホモロガスシリーズ）が存在することが知られている。ここで、例として元素Ｍがガリウムである場合を考える。図１に太い直線で示す領域は、例えばＩｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯの粉末を図１に示す領域の割合で混合し、１３５０℃で焼成した場合に、単一相の固溶域をとり得ることが知られている領域である（ここで図１にはｍ＝１乃至５の例を示す）。該領域を、本明細書では「固溶域領域」と呼ぶ。
本発明の一態様の酸化物膜は、インジウム、元素Ｍ及び亜鉛を有し、インジウム、元素Ｍ及び亜鉛が「固溶域領域」およびその近傍の組成、例えば数式１乃至数式５に示す領域とその近傍の組成を満たす場合に、ＣＡＡＣ−ＯＳ膜になりやすい場合がある。ここで元素Ｍは、ガリウムであることがより好ましい。
図１に太い直線で示すｍ＝１、２、３、４、および５の固溶域領域は、それぞれ下記の数式（１）乃至数式（５）に対応する。ここで、ｘｂ、ｙｂ、およびｚｂは、酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比である。
ここで数式（１）において、α１は−０．３３以上０．８８以下である。
ここで数式（２）において、α２は−０．６８以上０．３２以下である。
ここで数式（３）において、α３は−１以上０．４６以下である。
ここで数式（４）において、α４は−１以上０．５４以下である。
ここで数式（５）において、α５は−１以上０．７２以下である。
ここで、インジウム、元素Ｍ、および亜鉛を有する酸化物膜において、インジウム、元素Ｍ、および亜鉛が固溶域領域の近傍の原子数比を満たす場合に、亜鉛の原子数比が、固溶域領域の原子数比と比較して多い場合を考える。このように、亜鉛の原子数比が過剰である場合には、例えばｓＤＯＳの密度が高くなる可能性がある。
あるいは、亜鉛の原子数比が過剰である場合には、例えば酸化亜鉛が偏析する可能性がある。酸化亜鉛が偏析すると、酸化物膜に明確な粒界が形成される可能性がある。
よって、インジウム、元素Ｍ、および亜鉛を有する酸化物膜において、過剰な亜鉛は好ましくない。
酸化物膜の組成が固溶域領域である場合と比較して、亜鉛の原子数比が少ない場合には、酸化物を有するトランジスタの特性、例えば信頼性が向上する場合があると考えられる。ここで、固溶域領域のうち、ｍ＝１、２、３、４、および５について、亜鉛の原子数比が少ない場合を考える。このような場合、本発明の一態様の酸化物膜は、以下の数式６乃至数式１０を満たすことがより好ましい。元素Ｍはガリウムであることが好ましい。ここで、数式６乃至数式１０は、固溶域領域と、固溶域領域と比較して亜鉛の原子数比が少ない近傍領域と、を含む。
非特許文献２において、ＩｎＧａＯ３（ＺｎＯ）はＹｂＦｅ２Ｏ４型の層状構造を取ることが報告されており、カチオンサイトが六配位となるＩｎＯ２層と、五配位となるＧａＺｎＯ２層が周期的に積層した構造となっている。また、非特許文献１に報告されている固溶域領域の存在から、ＩｎイオンはＩｎＯ２層の六配位サイトだけでなく、ＧａＺｎＯ２層の五配位サイトに入り得ると考えられ、ＧａイオンもＧａＺｎＯ２層の五配位サイトだけでなく、ＩｎＯ２層の六配位サイトに入り得ると考えられる。一方、ＺｎイオンはＩｎＯ２層の六配位サイトと比べてＧａＺｎＯ２層の五配位サイトの方がより安定に存在することができ、ＩｎＯ２層の六配位サイトには入り難いと推察される。
よって、固溶域領域近傍において亜鉛の原子数比がインジウム、ガリウムに対して少ない場合は、Ｚｎイオンの五配位サイトをＩｎイオン、あるいはＧａイオンが置換しやすいために、カチオン欠損が原理的に生成し難く、ｓＤＯＳなどの欠陥準位も形成し難いと考えられる。一方、亜鉛の原子数比がインジウム、ガリウムに対して多い場合は、ＺｎイオンはＩｎＯ２層の六配位サイトを置換し難いため、余剰となったＺｎがＺｎＯとして析出するなどして、ｓＤＯＳ増加の原因となる可能性が考えられる。
ここで数式（６）において、α１は−０．４３以上０．１８以下であることが好ましい。また、ｍ１は例えば０．７より大きく１．１以下、あるいは例えば０．９以上１．１以下であればよい。また前述の通り、過剰な亜鉛は好ましくない場合があるため、ｍ１は好ましくは０．７より大きく１以下、より好ましくは０．９以上１以下である。
ここで数式（７）において、α２は−０．７８以上０．４２以下であることが好ましい。また、ｍ２は例えば０．７より大きく１．１以下、あるいは例えば０．９以上１．１以下であればよい。また前述の通り、過剰な亜鉛は好ましくない場合があるため、ｍ２は好ましくは０．７より大きく１以下、より好ましくは０．９以上１以下である。
ここで数式（８）において、α３は−１以上０．５６以下であることが好ましい。また、ｍ３は例えば０．７より大きく１．１以下、あるいは例えば０．９以上１．１以下であればよい。また前述の通り、過剰な亜鉛は好ましくない場合があるため、ｍ３は好ましくは０．７より大きく１以下、より好ましくは０．９以上１以下である。
ここで数式（９）において、α４は−１以上０．６４以下であることが好ましい。また、ｍ４は例えば０．７より大きく１．１以下、あるいは例えば０．９以上１．１以下であればよい。また前述の通り、過剰な亜鉛は好ましくない場合があるため、ｍ４は好ましくは０．７より大きく１以下、より好ましくは０．９以上１以下である。
ここで数式（１０）において、α５は−１以上０．８２以下であることが好ましい。また、ｍ５は例えば０．７より大きく１．１以下、あるいは例えば０．９以上１．１以下であればよい。また前述の通り、過剰な亜鉛は好ましくない場合があるため、ｍ５は好ましくは０．７より大きく１以下、より好ましくは０．９以上１以下である。
次に図１を用いて、酸化物４０６ｂが有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、酸素の原子数比については図１には記載しない。数式６乃至数式１０で示す範囲は例えば、図１の領域１１乃至領域１５と対応する。ここでは例として、ｍ１乃至ｍ５が０．９以上１以下の場合を示す。ここで、各領域を囲む線分および領域の頂点も、領域内に含む。ここで元素Ｍはガリウムであることが好ましい。
ここで、キャリア移動度を高めるためにはＩｎの含有率を高めることが好ましい。インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、酸化物半導体膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
よって、ｘｂ、ｙｂ、およびｚｂは、固溶域領域のうち、よりインジウムの比が高いほどキャリア移動度を高めることができる場合がある。ｘｂ、ｙｂ、およびｚｂの好ましい範囲について、図２を用いて以下に説明する。
よって、ｘｂ、ｙｂ、およびｚｂは、ｘｂ＝４−β１、ｙｂ＝２＋β１、ｚｂが２．１以上３．３以下、β１は−０．３以上０．３以下であることが好ましい。例えば、図２の領域１６の範囲が好ましい。
あるいは、ｘｂ、ｙｂ、およびｚｂは、ｘｂ＝５−β２、ｙｂ＝１＋β２、およびｚｂが４．２以上６．６以下、β２は−０．３以上０．３以下であることが好ましい。例えば、図２の領域１７の範囲が好ましい。
あるいは、ｘｂ、ｙｂ、およびｚｂは、ｘｂ＝２−β３、ｙｂ＝０、およびｚｂが２．１以上３．３以下、β３は０以上０．１以下であることが好ましい。例えば、図２の領域１８の範囲が好ましい。
ここで、本発明の一態様の酸化物膜は、第１の領域と、第２の領域と、を有する。第１の領域は、ｃ軸配向性を有し、かつｃ軸の向きが酸化物膜の表面または被形成面の法線ベクトルと平行である領域である。また、第２の領域は、ｃ軸の配向性を有さない領域である。または、第２の領域を、ｃ軸配向性が観察されづらい領域、とも言い換えることができる。または、第２の領域を、ＣＡＡＣではない領域、とも言い換えることができる。ここで酸化物膜が第２の領域を有する場合には、第２の領域を有さない場合に比べてｓＤＯＳが多い（浅い位置の欠陥準位密度が高い）ことが考えられる。
酸化物半導体膜、具体的には少なくとも酸化物４０６ｂに用いる酸化物半導体膜は、Ａｔｏｍｉｃ Ｖｏｉｄが当該酸化物半導体膜全体の２０％未満であることが好ましい。
ここで第１の領域および第２の領域のうち少なくともいずれかの領域の原子数比は、数式６乃至数式１０のいずれかを満たすことが好ましい。特に第２の領域が、数式６乃至数式１０のいずれかを満たすことが好ましい。
または、第１の領域および第２の領域のうち少なくともいずれかの領域の原子数比は、領域１１乃至領域１８のいずれかの原子数比を満たすことが好ましい。特に第２の領域が、領域１１乃至領域１８のいずれかを満たすことが好ましい。
ここで、本発明の一態様のトランジスタは、複数の膜を積層した酸化物を有してもよい。例えば、酸化物４０６ｂの上の酸化物４０６ｃと、酸化物４０６ｂの下の酸化物４０６ａと、の３層を有する構成としてもよい。または３層のうち、酸化物４０６ａおよび酸化物４０６ｃのいずれかを有さない構成としてもよい。
ここで、酸化物４０６ａおよび酸化物４０６ｃが有するインジウム、元素Ｍ、及び亜鉛の原子数比をそれぞれｘａ、ｙａ、ｚａ、およびｘｃ、ｙｃ、ｚｃとする。ここで元素Ｍは、ガリウムであることが好ましい。
ここで、酸化物４０６ａ及び酸化物４０６ｃの電子親和力を酸化物４０６ｂより小さくするには、例えば酸化物４０６ａ及び酸化物４０６ｃのインジウムの含有率を酸化物４０６ｂよりも小さくすることが好ましい。また、元素Ｍがガリウムの場合には、例えばガリウムの含有率を高くすればよい。また、亜鉛の含有率は例えば、ガリウムよりも小さいことがより好ましい。ここで、インジウムの含有率が低すぎると好ましくない場合がある。例えばインジウムの含有率が低くなりすぎると、スパッタターゲットの電気伝導率が低下し、ＤＣ放電によるスパッタ成膜が難しくなる場合がある。
よって、ｘａおよびｙａは、好ましくはｘａ≦ｙａ、より好ましくは２ｘａ≦ｙａ、さらに好ましくは２．７ｘａ≦ｙａ≦３．３ｘａを満たす。また、ｘｃおよびｙｃは、好ましくはｘｃ≦ｙｃ、より好ましくは２ｘｃ≦ｙｃ、より好ましくは２．７ｘｃ≦ｙｃ≦３．３ｘｃを満たす。
または、ｘａ、ｙａ、ｚａは、ｘａ＝１、ｙａが２．７より大きく３．３以下、ｚａが１より大きく２以下であることが好ましい。
または、ｘｃ、ｙｃ、ｚｃは、ｘｃ＝１、ｙｃが２．７より大きく３．３以下、ｚｃが１より大きく２以下であることが好ましい。
または、元素Ｍの原子数比は、インジウム、元素Ｍおよび亜鉛の原子数比の和の４０％以上であることが好ましく、５０％以上であることがより好ましい。図３は、酸化物４０６ａ及び酸化物４０６ｃが有するインジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲を示す。なお、酸素の原子数比については図３には記載しない。図３において、元素Ｍはガリウムであることが好ましい。
酸化物４０６ｂが有するインジウム、元素Ｍ、および亜鉛の原子数比は、図３に示す領域１９の範囲であることが好ましい。ここで領域１９は、座標点Ａ（ｘ：ｙ：ｚ＝１：４：０）と、座標点Ｂ（ｘ：ｙ：ｚ＝３：２：０）と、座標点Ｃ（ｘ：ｙ：ｚ＝１：４：５）と、座標点Ａと、を線分で結んだ領域である。なお領域１９には、線分上の座標点や、座標点Ａ乃至座標点Ｃを含む。
あるいは、より好ましくは、酸化物４０６ｂが有するインジウム、元素Ｍ、および亜鉛の原子数比は、図４に示す領域２０の範囲であることが好ましい。ここで領域２０は、座標点Ａ（ｘ：ｙ：ｚ＝１：４：０）と、座標点Ｄ（ｘ：ｙ：ｚ＝１：１：０）と、座標点Ｅ（ｘ：ｙ：ｚ＝１：４：３）と、座標点Ａと、を線分で結んだ領域である。なお該領域には、線分上の座標点や、座標点Ａ、座標点Ｄおよび座標点Ｅを含む。
酸化物４０６ａ乃至酸化物４０６ｃが有するインジウム、元素Ｍ、亜鉛等の原子数比は例えばＩＣＰ−ＭＳ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ−Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、ＳＥＭ−ＥＤＸ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ−Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）−ＥＤＸ、ＴＥＭ−ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、ＸＰＳ（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、ＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
＜トランジスタの変形例＞
ここで、トランジスタ４９０として図６に示す構成に代えて、図８乃至図１７に示す構成を用いてもよい。
図８（Ａ）はトランジスタ４９０の上面図である。図８（Ｂ）は図８（Ａ）の一点鎖線Ａ１−Ａ２に対応する断面図である。図８（Ｃ）は図８（Ａ）の一点鎖線Ａ３−Ａ４に対応する断面図である。なお、一点鎖線Ａ１−Ａ２で示す領域では、トランジスタ４９０のチャネル長方向における構造を示しており、一点鎖線Ａ３−Ａ４で示す領域では、トランジスタ４９０のチャネル幅方向における構造を示している。なお、トランジスタのチャネル長方向とは、ソース（ソース領域またはソース電極）及びドレイン（ドレイン領域またはドレイン電極）間において、キャリアが移動する方向を意味し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の方向を意味する。なお、図８（Ａ）において、煩雑になることを避けるため、トランジスタ４９０の構成要素の一部（保護絶縁膜として機能する絶縁膜等）を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図８（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ４９０は、酸化物１０６ｂと、導電体１１４と、酸化物１０６ａと、酸化物１０６ｃと、絶縁体１１２と、絶縁体１１６と、を有する。酸化物１０６ｂは、酸化物１０６ａ上に配置され、酸化物１０６ｃは、酸化物１０６ｂ上に配置され、絶縁体１１２は、酸化物１０６ｃ上に配置され、導電体１１４は、絶縁体１１２上に配置される。絶縁体１１６は、導電体１１４上に配置され、絶縁体１１６は、酸化物１０６ｃの上面と接する領域を有し、酸化物１０６ｂは、酸化物１０６ｃおよび絶縁体１１２を介して導電体１１４と重なる領域を有する。図８（Ａ）に示すように上面から見たとき、酸化物１０６ａの外周が酸化物１０６ｂの外周と概略一致し、酸化物１０６ｃの外周が酸化物１０６ａ及び酸化物１０６ｂの外周よりも外側に位置することが好ましい。
ここで酸化物１０６ａは酸化物４０６ａを、酸化物１０６ｂは酸化物４０６ｂを、酸化物１０６ｃは酸化物４０６ｃを、絶縁体１１２は絶縁体４１２を、導電体１１４は導電体４０４を、絶縁体１１６は絶縁体４０８を、それぞれ参照すればよい。
例えば、図８（Ａ）乃至（Ｃ）に示すように、トランジスタ４９０は、層１００の上に形成された絶縁体１０１、導電体１０２、絶縁体１０３及び絶縁体１０４と、絶縁体１０４の上に形成された酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃと、酸化物１０６ｃの上に形成された絶縁体１１２、導電体１１４と、導電体１１４の上に形成された絶縁体１１６、絶縁体１１８、導電体１０８ａ、導電体１０８ｂ、導電体１０９ａ及び導電体１０９ｂと、を有する。
ここで層１００は層６２５を、絶縁体１０１は後述する絶縁体５７１を、導電体１０２は導電体４１３を、絶縁体１０３は後述する絶縁体５８５を、絶縁体１０４は絶縁体４０２を、絶縁体１１８は後述する絶縁体５９１を、導電体１０８ａおよび導電体１０８ｂについては後述するプラグ５４４ｂ等を、導電体１０９ａおよび導電体１０９ｂについては後述する導電体５１４等を、それぞれ参照すればよい。
なお、図８（Ｂ）（Ｃ）では、酸化物１０６ｃの外周が酸化物１０６ａの外周より外側に位置する形状となっているが、本実施の形態に示すトランジスタはこれに限られるものではない。例えば、酸化物１０６ａの外周が酸化物１０６ｃの外周より外側に位置してもよいし、酸化物１０６ａの側面端部と、酸化物１０６ｃの側面端部とが概略一致する形状としてもよい。
本実施の形態に示すトランジスタ４９０の、酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃは、領域１２６ａ、領域１２６ｂ及び領域１２６ｃが形成されており、領域１２６ｂ及び領域１２６ｃは領域１２６ａと比較してドーパントの濃度が高く、低抵抗化されている。例えば、領域１２６ａは、領域１２６ｂまたは領域１２６ｃのドーパントの最大濃度に対して、５％以下の濃度の領域、２％以下の濃度の領域、または１％以下の濃度の領域とすればよい。なお、ドーパントを、ドナー、アクセプター、不純物または元素と言い換えてもよい。
ここで、図８（Ｄ）に図８（Ｂ）に示すトランジスタ４９０の導電体１１４近傍の拡大図を示す。図８（Ｄ）に示すように、酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃにおいて、領域１２６ａは導電体１１４と概ね重なる領域であり、領域１２６ｂ及び領域１２６ｃは、領域１２６ａを除いた領域である。ここで、領域１２６ｂ及び領域１２６ｃの一部が、酸化物１０６ｂの導電体１１４と重なる領域（チャネル形成領域）の一部と重なることが好ましい。例えば、領域１２６ｂ及び領域１２６ｃのチャネル長方向の側面端部は、導電体１１４の側面端部より距離ｄだけ導電体１１４の内側に位置することが好ましい。このとき、距離ｄは絶縁体１１２の膜厚ｔに対して、０．２５ｔ＜ｄ＜ｔを満たすことが好ましい。
このように、酸化物１０６ａ、酸化物１０６ｂおよび酸化物１０６ｃの、導電体１１４と重なる領域の一部に領域１２６ｂ及び領域１２６ｃが形成される。これにより、トランジスタ４９０のチャネル形成領域と抵抗化された領域１２６ｂ及び領域１２６ｃが接し、領域１２６ｂおよび領域１２６ｃと、領域１２６ａとの間に、高抵抗のオフセット領域が形成されないため、トランジスタ４９０のオン電流を増大させることができる。さらに、領域１２６ｂ及び領域１２６ｃのチャネル長方向の側面端部が上記の範囲を満たして形成されることで、領域１２６ｂ及び領域１２６ｃがチャネル長方向に深く形成されすぎて常にトランジスタ４９０が導通状態になってしまうことも防ぐことができる。
なお、詳細は後述するが、領域１２６ｂ及び領域１２６ｃは、イオン注入法などのイオンドーピング処理を用いて形成される。このため、図８（Ｄ）に示すように、領域１２６ｂ及び領域１２６ｃのチャネル長方向の側面端部の位置が、酸化物１０６ｃ上面から深くなるに従って、酸化物１０６ａ、酸化物１０６ｂおよび酸化物１０６ｃのチャネル長方向の側面端部側にシフトする場合がある。このとき、距離ｄは、最も導電体１１４の内側の近くに位置する、領域１２６ｂ及び領域１２６ｃのチャネル長方向の側面端部と導電体１１４のチャネル長方向の側面端部との距離とする。
この場合、例えば、酸化物１０６ａ中に形成される領域１２６ｂ及び領域１２６ｃが導電体１１４と重なる領域に形成されない場合がある。この場合、酸化物１０６ａ又は酸化物１０６ｂに形成される領域１２６ｂ及び領域１２６ｃの少なくとも一部が導電体１１４と重なる領域に形成されることが好ましい。
また、酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃの絶縁体１１６との界面近傍（図８（Ｂ）では点線で表示）に低抵抗領域１０７ａ及び低抵抗領域１０７ｂが形成されることが好ましい。低抵抗領域１０７ａ及び低抵抗領域１０７ｂは、絶縁体１１６に含まれる元素の少なくとも一が含まれる。低抵抗領域１０７ａ及び低抵抗領域１０７ｂの一部が、酸化物１０６ｂの導電体１１４と重なる領域（チャネル形成領域）と概略接するか、当該領域の一部と重なることが好ましい。
また、酸化物１０６ｃは絶縁体１１６と接する領域が大きいため、低抵抗領域１０７ａ及び低抵抗領域１０７ｂは酸化物１０６ｃに形成されやすい。酸化物１０６ｃにおける低抵抗領域１０７ａと低抵抗領域１０７ｂは、酸化物１０６ｃの低抵抗領域１０７ａ及び低抵抗領域１０７ｂではない領域（例えば、酸化物１０６ｃの導電体１１４と重なる領域）より、絶縁体１１６に含まれる元素の濃度が高い。
領域１２６ｂ中に低抵抗領域１０７ａが形成され、領域１２６ｃ中に低抵抗領域１０７ｂが形成される。ここで、理想的には、低抵抗領域１０７ａ及び低抵抗領域１０７ｂが添加元素濃度が最も高く、領域１２６ｂ及び領域１２６ｃの低抵抗領域１０７ａ及び低抵抗領域１０７ｂを除く領域が添加元素濃度が次に高く、領域１２６ａが添加元素濃度が最も低くなる。ここで、添加元素とは、領域１２６ｂ及び領域１２６ｃを形成するドーパントと、低抵抗領域１０７ａ及び低抵抗領域１０７ｂに絶縁体１１６から添加される元素を合わせたものである。
このような領域１２６ｂ、領域１２６ｃ、低抵抗領域１０７ａ及び低抵抗領域１０７ｂが形成されることにより、導電体１０８ａ又は導電体１０８ｂと酸化物１０６ａ、酸化物１０６ｂ又は酸化物１０６ｃとの接触抵抗を低減することが可能となるのでトランジスタ４９０のオン電流を増大させることができる。
なお、図８（Ａ）乃至（Ｄ）に示すトランジスタ４９０では低抵抗領域１０７ａ及び低抵抗領域１０７ｂが形成される構成としているが、本実施の形態に示す半導体装置は、必ずしもこれに限られるものではない。例えば、領域１２６ｂ及び領域１２６ｃの抵抗が十分低い場合、低抵抗領域１０７ａ及び低抵抗領域１０７ｂを形成する必要はない。
酸化物１０６ｃの上に絶縁体１１２が形成され、絶縁体１１２の上に導電体１１４が形成される。絶縁体１１２及び導電体１１４は、少なくとも一部が導電体１０２及び酸化物１０６ｂと重なる。導電体１１４のチャネル長方向の側面端部と絶縁体１１２のチャネル長方向の側面端部は概略一致していることが好ましい。ここで、絶縁体１１２はトランジスタ４９０のゲート絶縁膜として機能し、導電体１１４はトランジスタ４９０のゲート電極として機能する。
導電体１１４、酸化物１０６ｃ及び絶縁体１０４の上に絶縁体１１６が形成される。絶縁体１１６は、酸化物１０６ｃの絶縁体１１２と重なっていない領域と接していることが好ましい。また、絶縁体１１６は、絶縁体１０４の少なくとも一部と接していてもよい。絶縁体１１６の上に絶縁体１１８が形成される。ここで、絶縁体１１６はトランジスタ４９０の保護絶縁膜として機能し、絶縁体１１８は、トランジスタ４９０の層間絶縁膜として機能する。絶縁体１１６は、酸素に対してブロッキング効果を有する絶縁体を用いることが好ましい。
絶縁体１１８、絶縁体１１６及び酸化物１０６ｃに設けられた開口に導電体１０８ａ及び導電体１０８ｂが形成され、低抵抗領域１０７ａまたは低抵抗領域１０７ｂに接している。さらに絶縁体１１８の上に、導電体１０８ａの上面に接して導電体１０９ａが形成され、導電体１０８ｂの上面に接して導電体１０９ｂが形成されている。導電体１０８ａと導電体１０８ｂは離間して形成されており、図８（Ｂ）に示すように導電体１１４を挟んで対向して形成されていることが好ましい。ここで、導電体１０８ａは、トランジスタ４９０のソース電極またはドレイン電極の一方として機能し、導電体１０８ｂは、トランジスタ４９０のソース電極またはドレイン電極の他方として機能する。また、導電体１０９ａは、トランジスタ４９０のソース電極またはドレイン電極の一方と接続される配線として機能し、導電体１０９ｂは、トランジスタ４９０のソース電極またはドレイン電極の他方と接続される配線として機能する。なお、図８（Ｂ）では、導電体１０８ａ及び導電体１０８ｂは酸化物１０６ｂに接して設けられているが、本実施の形態はこれに限られるものではない。低抵抗領域１０７ａ及び低抵抗領域１０７ｂとの接触抵抗が十分低いなら、導電体１０８ａ及び導電体１０８ｂと酸化物１０６ｃが接する構成としてもよい。
図８に示すトランジスタ４９０の変形例を図９に示す。図９（Ａ）（Ｂ）に示すトランジスタ４９０は、酸化物１０６ｂの側面端部が酸化物１０６ａの側面端部より内側に形成されている点において、図８と異なる。つまり、図９（Ａ）（Ｂ）では、酸化物１０６ａ及び酸化物１０６ｃの外周が酸化物１０６ｂの外周より外側に位置しており、酸化物１０６ｂは酸化物１０６ａ及び酸化物１０６ｃに包み込まれるように設けられる。また、酸化物１０６ａの側面端部、特にチャネル幅方向の側面端部と、酸化物１０６ｃの側面端部、特にチャネル幅方向の側面端部と、が概略一致する形状となっていることが好ましい。
図９（Ａ）（Ｂ）に示すトランジスタ４９０のように、酸化物１０６ｂの側面端部が酸化物１０６ａの側面端部より内側に位置するようにパターン形成することにより、絶縁体１０４が酸化物１０６ａまたは酸化物１０６ｂのエッチングとともにエッチングされる回数を削減することができる。また、絶縁体１０４表面のエッチング箇所を導電体１０２から遠くにすることができるので、トランジスタ４９０の耐圧性の向上にもつながる。
図９（Ａ）（Ｂ）に示すトランジスタ４９０などでは、導電体１１４のチャネル長方向の側面端部と絶縁体１１２のチャネル長方向の側面端部は概略一致しているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。例えば、図９（Ｃ）（Ｄ）に示すトランジスタ４９０のように、導電体１１４のチャネル長方向の幅が絶縁体１１２のチャネル長方向の幅より小さい構成としてもよい。
また、図９（Ａ）（Ｂ）に示すトランジスタ４９０などでは、導電体１０２及び絶縁体１０３が形成されているが、本実施の形態に示す半導体装置の構成はこれに限られるものではない。例えば、図９（Ｅ）（Ｆ）に示すトランジスタ４９０のように、導電体１０２及び絶縁体１０３を設けない構成としてもよい。
図１０に示すトランジスタ４９０は、酸化物４０６ｃ、絶縁体４１２および導電体４０４、絶縁体４０８の構造が図６と異なる。図１０（Ａ）はトランジスタ４９０の上面図を示す。また図１０（Ａ）に示す一点鎖線Ｅ１−Ｅ２と、一点鎖線Ｅ３−Ｅ４に対応する断面図を図１０（Ｂ）に示す。図１０（Ｂ）に示すトランジスタ４９０は、層６２５と、層６２５上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂ上の導電体４１６ａおよび導電体４１６ｂと、酸化物４０６ｂの上面に接する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、絶縁体４１２上の導電体４０４と、導電体４１６ａおよび導電体４１６ｂ上の絶縁体５９１と、絶縁体５９１および導電体４０４上の絶縁体４０８と、を有する。
図１０（Ｂ）に示すように、絶縁体４１２は酸化物４０６ｃ上に積層されることが好ましく、酸化物４０６ｃおよび絶縁体４１２は絶縁体５９１の開口部の側面に沿って形成されることが好ましい。また、導電体４０４は、酸化物４０６ｃおよび絶縁体４１２に覆われた開口部を埋めるように形成されることが好ましい。また、導電体４０４は、導電体４１６ａと導電体４１６ｂとの間の領域（離間する領域）上に、絶縁体４１２を介して形成されることが好ましい。
図１１に示すトランジスタ４９０は、酸化物４０６ｃ、絶縁体４１２および導電体４０４の構造が図１０と異なる。図１１（Ａ）はトランジスタ４９０の上面図を示す。また図１１（Ａ）に示す一点鎖線Ｅ１−Ｅ２と、一点鎖線Ｅ３−Ｅ４に対応する断面図を図１１（Ｂ）に示す。図１１（Ｂ）に示すトランジスタ４９０において、絶縁体４１２は酸化物４０６ｃ上に積層される。また、酸化物４０６ｃは絶縁体５９１の開口部の側面と、絶縁体５９１の上面と、に接して形成される。導電体４０４は、酸化物４０６ｃおよび絶縁体４１２に覆われた開口部を埋めるように形成される。また、導電体４０４は、酸化物４０６ｃおよび絶縁体４１２を介して絶縁体５９１の上面の上に形成される。絶縁体４０８は、導電体４０４の上面に接して設けられる。また絶縁体４０８は、導電体４０４の側面の少なくとも一部に接することが好ましい。
図１２（Ａ）はトランジスタ４９０の上面図である。図１２（Ｂ）には、図１２（Ａ）に示す一点鎖線Ｃ１−Ｃ２と、一点鎖線Ｃ３−Ｃ４とにそれぞれ対応する断面を示す。
図１２（Ｂ）に示すトランジスタ４９０は、絶縁体４０２と、絶縁体４０２上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ａの側面、ならびに酸化物４０６ｂの上面および側面と接する、導電体４１６ａおよび導電体４１６ｂと、酸化物４０６ａの側面、酸化物４０６ｂの上面および側面、導電体４１６ａの上面および側面、ならびに導電体４１６ｂの上面および側面と接する酸化物４０６ｃと、酸化物４０６ｃ上の絶縁体４１２と、絶縁体４１２上の導電体４０４と、を有する。
図１３（Ａ）はトランジスタ４９０の上面図である。図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ｇ１−Ｇ２、および一点鎖線Ｇ３−Ｇ４に対応する断面図である。
図１３（Ａ）および図１３（Ｂ）に示すトランジスタ４９０は、絶縁体４０２と、絶縁体４０２の凸部上の酸化物４０６ａと、酸化物４０６ａ上の酸化物４０６ｂと、酸化物４０６ｂ上の酸化物４０６ｃと、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃと接し、間隔を開けて配置された導電体４１６ａおよび導電体４１６ｂと、酸化物４０６ｃ上、導電体４１６ａ上および導電体４１６ｂ上の絶縁体４１２と、絶縁体４１２上の導電体４０４と、導電体４１６ａ上、導電体４１６ｂ上、絶縁体４１２上および導電体４０４上の絶縁体４０８と、を有する。
なお、絶縁体４１２は、Ｇ３−Ｇ４断面において、少なくとも酸化物４０６ｂの側面と接する。また、導電体４０４は、Ｇ３−Ｇ４断面において、少なくとも絶縁体４１２を介して酸化物４０６ｂの上面および側面と面する。
ここで図６や図１２に示す構成においては、酸化物４０６ｃと絶縁体４１２の端部が概略揃うが、図１４（Ａ）に示すトランジスタ４９０のように、酸化物４０６ｃと絶縁体４１２の端部がずれる構成としてもよい。また、図１４（Ｂ）に示すように、酸化物４０６ｃと絶縁体４１２の端部は導電体４０４の端部と概略揃ってもよい。
図１５（Ａ）および図１５（Ｂ）は、本発明の一態様のトランジスタ４９０の上面図および断面図である。図１５（Ａ）は上面図であり、図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｉ１−Ｉ２、および一点鎖線Ｉ３−Ｉ４に対応する断面図である。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１５（Ａ）および図１５（Ｂ）に示すトランジスタ４９０は、層６２５上の導電層６１４と、導電層６１４上の絶縁体６１２と、絶縁体６１２上の半導体６０６ａと、半導体６０６ａ上の半導体６０６ｂと、半導体６０６ｂ上の半導体６０６ｃと、半導体６０６ａ、半導体６０６ｂおよび半導体６０６ｃと接し、間隔を開けて配置された導電層６１６ａおよび導電層６１６ｂと、半導体６０６ｃ上、導電層６１６ａ上および導電層６１６ｂ上の絶縁膜６１８と、を有する。なお、導電層６１４は、絶縁体６１２を介して半導体６０６ｂの下面と面する。また、絶縁体６１２が凸部を有しても構わない。なお、半導体６０６ａを有さなくても構わない。また、絶縁膜６１８を有さなくても構わない。
なお、半導体６０６ｂは、トランジスタ４９０のチャネル形成領域としての機能を有する。また、導電層６１４は、トランジスタ４９０の第１のゲート電極（フロントゲート電極ともいう。）としての機能を有する。また、導電層６１６ａおよび導電層６１６ｂは、トランジスタ４９０のソース電極およびドレイン電極としての機能を有する。
なお、絶縁膜６１８は過剰酸素を含む絶縁体であると好ましい。
なお、導電層６１４は、導電体４０４についての記載を参照する。また、絶縁体６１２は、絶縁体４１２についての記載を参照する。また、半導体６０６ａは、酸化物４０６ａについての記載を参照する。また、半導体６０６ｂは、酸化物４０６ｂについての記載を参照する。また、半導体６０６ｃは、酸化物４０６ｃについての記載を参照する。また、導電層６１６ａおよび導電層６１６ｂは、導電体４１６ａおよび導電体４１６ｂついての記載を参照する。また、絶縁膜６１８は、絶縁体４０２についての記載を参照する。
したがって、図１５に示すトランジスタ４９０は、図６に示したトランジスタ４９０と一部の構造が異なるのみとみなせる場合がある。具体的には、図６に示したトランジスタ４９０の導電体４０４を有さない構造と類似する。したがって、図１５に示すトランジスタ４９０は、図６に示したトランジスタ４９０についての説明を適宜参照することができる。
なお、トランジスタ４９０は、絶縁膜６１８を介して半導体６０６ｂと重なる導電体を有してもよい。該導電体は、トランジスタ４９０の第２のゲート電極として機能する。該導電体は、導電体４１３についての記載を参照する。また、該第２のゲート電極によってｓ−ｃｈａｎｎｅｌ構造を形成していても構わない。
なお、絶縁膜６１８上には、表示素子が設けられていてもよい。例えば、画素電極、液晶層、共通電極、発光層、有機ＥＬ層、陽極、陰極などが設けられていてもよい。表示素子は、例えば、導電層６１６ａなどと接続されている。
なお、半導体の上に、チャネル保護膜として機能させることができる絶縁体を配置してもよい。または、図１６に示すように、導電層６１６ａおよび導電層６１６ｂと、半導体６０６ｃとの間に、絶縁膜６１９を配置してもよい。その場合、導電層６１６ａ（導電層６１６ｂ）と半導体６０６ｃとは、絶縁膜６１９中の開口部を介して接続される。絶縁膜６１９は、絶縁膜６１８についての記載を参照すればよい。
なお、図１５（Ｂ）や図１６（Ｂ）において、絶縁膜６１８の上に、導電体６１３を配置してもよい。その場合の例を図１７に示す。なお、導電体６１３については、導電体４１３についての記載を参照する。また、導電体６１３には、導電層６１４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電体６１３に、一定の電位を供給して、トランジスタ４９０のしきい値電圧を制御してもよい。つまり、導電体６１３は、第２のゲート電極としての機能を有することができる。
ここで、例えば図１５乃至図１７等に示す、いわゆるボトムゲート型のトランジスタは、例えば既存のアモルファスシリコン用の製造ラインを置き換えて、容易に作製することができる場合がある。また、図６等に示すいわゆるトップゲート型のトランジスタは、例えば既存の低温ポリシリコン用の製造ラインや、ＬＳＩ用の製造ラインを置き換えて、容易に作製することができる場合がある。
＜トランジスタ４９０の作製方法＞
以下において、図８に示すトランジスタ４９０の作製方法について説明する。
まずは、層１００を準備する。次に、絶縁体１０１を成膜する。
絶縁体１０１の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
次に、絶縁体１０３を成膜する。絶縁体１０３としては上述の絶縁体を用いればよい。絶縁体１０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、絶縁体１０３上にレジストなどを形成し、絶縁体１０３に開口を形成する。
次に、導電体１０２となる導電体を成膜する。導電体１０２となる導電体としては、上述の導電体を用いることができる。導電体１０２となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行って、絶縁体１０３上の導電体１０２となる導電体を除去する。その結果、絶縁体１０３に形成された開口の中のみに、導電体１０２が残存する。
次に、絶縁体１０４を成膜する（図１８（Ａ）（Ｂ）参照）。絶縁体１０４としては上述の絶縁体を用いればよい。絶縁体１０４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、後の工程で酸化物１０６ａとなる絶縁体を成膜する。当該絶縁体としては上述の酸化物４０６ａとして用いることができる絶縁体、半導体又は導電体を用いればよい。当該絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
また、酸化物１０６ａとなる絶縁体の成膜は、スパッタリング法を用いて行うことが好ましく、酸素を含む雰囲気下でスパッタリング法を用いて行うことがより好ましい。また、スパッタリング法を用いる際に、平行平板型のスパッタリング装置を用いてもよいし、対向ターゲット式のスパッタリング装置を用いてもよい。対向ターゲット式のスパッタリング装置を用いた成膜では、被形成面へのダメージが小さくできるため、結晶性の高い膜を得やすい場合がある。よって後述するＣＡＡＣ−ＯＳの成膜には、対向ターゲット式のスパッタリング装置を用いることが好ましい場合がある。
平行平板型スパッタリング装置を用いた成膜法を、ＰＥＳＰ（ｐａｒａｌｌｅｌ ｅｌｅｃｔｒｏｄｅ ＳＰ）と呼ぶこともできる。また、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
スパッタリング法で酸化物１０６ａとなる絶縁体の成膜を行うことにより、成膜と同時に絶縁体１０４の表面（酸化物１０６ａ形成後は酸化物１０６ａと絶縁体１０４の界面）近傍に酸素が添加されることがある。ここで、酸素は、例えば、酸素ラジカルとして絶縁体１０４に添加されるが、酸素が添加されるときの状態はこれに限定されない。当該酸素は、酸素原子、又は酸素イオンなどの状態で絶縁体１０４に添加されてもよい。このように酸素を絶縁体１０４に添加することにより、絶縁体１０４に過剰酸素を含ませることができる。
また、絶縁体１０４と酸化物１０６ａとなる絶縁体の界面近傍の領域に混合領域が形成されることがある。混合領域では、絶縁体１０４を構成する成分と酸化物１０６ａとなる絶縁体を構成する成分が含まれている。
次に、後の工程で酸化物１０６ｂとなる半導体を成膜する。当該半導体としては上述の酸化物４０６ｂとして用いることができる半導体を用いればよい。当該半導体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、ＰＥＳＰ法又はＶＤＳＰ法で成膜することもできる。なお、酸化物１０６ａとなる絶縁体の成膜と、酸化物１０６ｂとなる半導体の成膜と、を大気に暴露することなく連続で行うことで、膜中および界面への不純物の混入を低減することができる。
また、成膜ガスはアルゴンなどの希ガス（ほかにヘリウム、ネオン、クリプトン、キセノンなど）と酸素との混合ガスを用いると好ましい。例えば、全体に占める酸素の割合を５０体積％未満、好ましくは３３体積％以下、さらに好ましくは２０体積％以下、より好ましくは１５体積％以下とすればよい。
また、スパッタリング法を用いて成膜する場合、基板温度を高くしても構わない。基板温度を高くすることで、基板上面におけるスパッタ粒子のマイグレーションを助長させることができる。したがって、より密度が高く、より結晶性の高い酸化物を成膜することができる。なお、基板の温度は、例えば、１００℃以上４５０℃以下、好ましくは１５０℃以上４００℃以下、さらに好ましくは１７０℃以上３５０℃以下とすればよい。
次に、加熱処理を行うことが好ましい。加熱処理を行うことで、後の工程で形成する酸化物１０６ａおよび酸化物１０６ｂの水素濃度を低減させることができる場合がある。また、後の工程で形成する酸化物１０６ａおよび酸化物１０６ｂの酸素欠損を低減させることができる場合がある。加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、さらに好ましくは５２０℃以上５７０℃以下で行えばよい。加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処理によって、後の工程で形成する酸化物１０６ａおよび酸化物１０６ｂの結晶性を高めることや、水素や水などの不純物を除去することなどができる。加熱処理は、ランプ加熱によるＲＴＡ装置を用いることもできる。
当該加熱処理により、絶縁体１０４から酸化物１０６ａとなる絶縁体、及び酸化物１０６ｂとなる半導体に酸素を供給することができる。絶縁体１０４に対して加熱処理を行うことにより、極めて容易に酸素を酸化物１０６ａとなる絶縁体、及び酸化物１０６ｂとなる半導体に供給することができる。
ここで、絶縁体１０１は、酸素をブロックするバリア膜として機能する。絶縁体１０１が絶縁体１０４の下に設けられていることにより、絶縁体１０４中に拡散した酸素が絶縁体１０４より下層に拡散することを防ぐことができる。
このように酸化物１０６ａとなる絶縁体、及び酸化物１０６ｂとなる半導体に酸素を供給し、酸素欠損を低減させることにより、欠陥準位密度の低い、高純度真性または実質的に高純度真性な酸化物半導体とすることができる。
また、高密度プラズマ処理などを行ってもよい。高密度プラズマは、マイクロ波を用いて生成すればよい。高密度プラズマ処理では、例えば、酸素、亜酸化窒素などの酸化性ガスを用いればよい。または、酸化性ガスと、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、の混合ガスを用いてもよい。高密度プラズマ処理において、基板にバイアスを印加してもよい。これにより、プラズマ中の酸素イオンなどを基板側に引き込むことができる。高密度プラズマ処理は基板を加熱しながら行ってもよい。例えば、上記加熱処理の代わりに高密度プラズマ処理を行う場合、上記加熱処理の温度より低温で同様の効果を得ることができる。高密度プラズマ処理は、酸化物１０６ａとなる絶縁体の成膜前に行ってもよいし、絶縁体１１２の成膜後に行ってもよいし、絶縁体１１６の成膜後などに行ってもよい。
次に、酸化物１０６ｂとなる半導体上にレジストなどを形成し、該レジストを用いて加工し、酸化物１０６ａ及び酸化物１０６ｂを形成する。なお、図１８（Ｃ）（Ｄ）に示すように、酸化物１０６ｂの形成時に、絶縁体１０４の露出した表面が除去される場合がある。
次に、後の工程で酸化物１０６ｃとなる絶縁体を成膜する。当該絶縁体としては上述の絶縁体、半導体又は導電体を用いればよい。当該絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。また、ＰＥＳＰ法又はＶＤＳＰ法で成膜することもできる。
次に、酸化物１０６ｃとなる絶縁体上にレジストなどを形成し、該レジストを用いて加工し、酸化物１０６ｃを形成する（図１８（Ｃ）（Ｄ）参照）。なお、図１８（Ｃ）（Ｄ）に示すように、酸化物１０６ｃの形成時に、絶縁体１０４の露出した表面が除去される場合がある。
次に、後の工程で絶縁体１１２となる絶縁体を成膜する。当該絶縁体としては上述の絶縁体４１２として用いることができる絶縁体を用いればよい。当該絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。例えば、ＡＬＤ法を用いて成膜時の基板温度を４００℃以上５２０℃以下、好ましくは４５０℃以上５００℃以下に設定して絶縁体１１２を成膜すればよい。成膜時の基板温度を高くすることによって、絶縁体１１２に含まれる不純物濃度を低減することができる。例えば、成膜ガスや成膜室に含まれる炭素化合物や水などを低減することができるため、炭素濃度または／および水素濃度を低減することができる。また、成膜時の基板温度を高くすることによって、絶縁体１１２の密度（膜密度ともいう。）を高くすることができる。絶縁体１１２の密度を高くすることによって、絶縁体１１２の欠陥準位密度を低くすることができるため、作製するトランジスタに安定した電気特性を付与することができる。
次に、後の工程で導電体１１４となる導電体を成膜する。当該導電体としては、上述の導電体４０４に用いることができる導電体を用いればよい。当該導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、導電体１１４に用いることができる導電体上にレジストなどを形成し、該レジストを用いて加工し、絶縁体１１２及び導電体１１４を形成する（図１８（Ｅ）（Ｆ）参照。）。ここで、導電体１１４のチャネル長方向の側面端部と絶縁体１１２のチャネル長方向の側面端部は概略一致するように形成した後で、同じマスクを用いてウェットエッチングなどによって、導電体１１４のみを選択的にエッチングしてもよい。このようにエッチングすることで、図９（Ｃ）（Ｄ）に示すトランジスタ４９０のように、導電体１１４のチャネル長方向の幅が絶縁体１１２のチャネル長方向の幅より小さい構成とすることができる。
次に、導電体１１４及び絶縁体１１２をマスクとして、酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃにドーパント１１９を添加する（図１８（Ｅ）（Ｆ）参照）。これにより、酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃに領域１２６ａ、領域１２６ｂ及び領域１２６ｃが形成される。このため、領域１２６ｂ及び領域１２６ｃは領域１２６ａより、ＳＩＭＳ分析により得られるドーパント１１９の濃度が高くなる。ドーパント１１９の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素と言い換えてもよい。
ドーパント１１９の添加工程は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すればよい。ドーパント１１９のドーズ量は、例えば、１×１０１２ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１５ｉｏｎｓ／ｃｍ２以下とすればよい。ドーパント１１９導入時の加速電圧は２ｋＶ以上５０ｋＶ以下、好ましくは５ｋＶ以上３０ｋＶ以下とすればよい。
ドーパント１１９としては、例えば、水素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素、ホウ素、マグネシウム、アルミニウム、シリコン、チタン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタルまたはタングステンなどが挙げられる。これらの元素の中でも、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素またはホウ素は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて比較的容易に添加することができるため、好適である。
また、ドーパント１１９の添加処理後、加熱処理を行ってもよい。加熱処理は、例えば、２５０℃以上６５０℃以下、好ましくは３５０℃以上４５０℃以下とし、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。例えば、ドーパント１１９の添加によって領域１２６ｂおよび領域１２６ｃに酸素欠損を形成した場合、その後の加熱処理によって領域１２６ｂおよび領域１２６ｃの近傍にある水素１２２を酸素欠損となったサイトにゲッタリングさせることができる場合がある（図１９（Ａ）（Ｂ）参照。）。このようにして形成されたドナー準位は安定であるため、後に高抵抗化することが少ない。
次に、絶縁体１１６を成膜する（図１９（Ｃ）（Ｄ）参照。）。
次に、加熱処理を行うことが好ましい。加熱処理を行うことにより、絶縁体１０４などから、酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃに酸素を供給することができる。このとき、酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃは、酸素をブロックする機能を有する絶縁体１０１及び絶縁体１１６に包まれているので、酸素が外方拡散することを防ぐことができる。これにより、酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃ、特に酸化物１０６ｂでチャネルが形成される領域に酸素を効果的に供給することができる。このように酸化物１０６ａ、酸化物１０６ｂ及び酸化物１０６ｃに酸素を供給し、酸素欠損を低減させることにより、欠陥準位密度の低い、高純度真性または実質的に高純度真性な酸化物半導体とすることができる。
次に、絶縁体１１８を成膜する。その後、絶縁体１１８上にレジストなどを形成し、絶縁体１１８、絶縁体１１６、酸化物１０６ｃに開口を形成する。それから、導電体１０８ａ及び導電体１０８ｂとなる導電体を成膜する。導電体１０８ａ及び導電体１０８ｂとなる導電体としては、上述の導電体を用いることができる。当該導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行って、絶縁体１１８上の導電体１０８ａ及び導電体１０８ｂとなる導電体を除去する。その結果、絶縁体１１８、絶縁体１１６、酸化物１０６ｃに形成された開口の中のみに、導電体１０８ａ及び導電体１０８ｂが残存する。
次に、絶縁体１１８、導電体１０８ａ及び導電体１０８ｂ上に、導電体１０９ａ及び導電体１０９ｂとなる導電体を成膜する。導電体１０９ａ及び導電体１０９ｂとなる導電体としては、上述の導電体を用いることができる。当該導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、導電体１０９ａ及び導電体１０９ｂとなる導電体上にレジストなどを形成し、該レジストを用いて加工し、導電体１０９ａ及び導電体１０９ｂを形成する（図１９（Ｅ）（Ｆ）参照）。
［半導体装置］
図２０は、半導体装置５００の断面図の一例を示す。図２０に示す半導体装置５００は、トランジスタ４９０およびトランジスタ４９１を有する。
半導体装置５００は、基板４００と、基板４００上のトランジスタ４９１と、トランジスタ４９１の上の絶縁体４６４と、プラグ５４１等のプラグを有する。プラグ５４１等は例えばトランジスタ４９１のゲート電極、ソース電極またはドレイン電極等に接続する。
トランジスタ４９１の詳細については、後述する。
また、半導体装置５００は絶縁体４６４上に、絶縁体５８１と、絶縁体５８１上の絶縁体５８４と、絶縁体５８４上の絶縁体５７１と、絶縁体５７１上の絶縁体５８５と、を有する。また、絶縁体４６４上の導電体５１１等と、導電体５１１等に接続するプラグ５４３等と、絶縁体５７１上の導電体５１３と、を有する。絶縁体４６４は、図２０に示すように絶縁体４６４ａと、絶縁体４６４ａ上の絶縁体４６４ｂと、の２層構造としてもよい。また、絶縁体５８１は、図２０に示すように絶縁体５８１ａと、絶縁体５８１ａ上の絶縁体５８１ｂと、の２層構造としてもよい。
また、半導体装置５００は、導電体４１３を有してもよい。
また半導体装置５００は絶縁体５７１上に、トランジスタ４９０と、プラグ５４４およびプラグ５４４ｂ等のプラグと、を有する。プラグ５４４およびプラグ５４４ｂ等のプラグは、導電体５１３や、トランジスタ４９０が有するゲート電極、ソース電極またはドレイン電極と接続する。
また半導体装置５００は絶縁体５９１上に、絶縁体５９２と、導電体５１４等の導電体と、プラグ５４５等のプラグと、を有する。プラグ５４５等は、導電体５１４等の導電体と接続する。
また半導体装置５００は絶縁体５９２上に、容量素子１５０と、絶縁体５９３と、を有する。容量素子１５０は、導電体５１６と、導電体５１７と、絶縁体５７２と、を有する。絶縁体５７２は、導電体５１６と導電体５１７で挟まれる領域を有する。導電体５１６は、絶縁体５９３に設けられた開口部内に形成され、絶縁体５７２は導電体５１６および絶縁体５９３上に形成され、導電体５１７は絶縁体５７２上に、開口部を埋めるように形成される。
絶縁体４６４として例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体４６４はスパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法、またはＰＬＤ法などにより形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
また、絶縁体４６４として、炭化窒化シリコン（ｓｉｌｉｃｏｎ ｃａｒｂｏｎｉｔｒｉｄｅ）、酸化炭化シリコン（ｓｉｌｉｃｏｎ ｏｘｙｃａｒｂｉｄｅ）などを用いることができる。また、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等を用いることができる。ＵＳＧ、ＢＰＳＧ等は、常圧ＣＶＤ法を用いて形成すればよい。また、例えば、ＨＳＱ（水素シルセスキオキサン）等を塗布法を用いて形成してもよい。
絶縁体４６４は単層でもよく、複数の材料を積層して用いてもよい。
ここで、図２０には絶縁体４６４を絶縁体４６４ａと、絶縁体４６４ａ上の絶縁体４６４ｂとの２層とする例を示す。
絶縁体４６４ａは、トランジスタ４９１の領域４７６、導電体４５４等との密着性や、被覆性がよいことが好ましい。
絶縁体４６４ａの一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで絶縁体４６４ａは水素を有すると好ましい場合がある。絶縁体４６４ａが水素を有することにより、基板４００が欠陥等を低減し、トランジスタ４９１等の特性を向上させる場合がある。例えば基板４００としてシリコンを有する材料を用いた場合には、水素によりシリコンのダングリングボンド等の欠陥を終端することができる。
ここで導電体４５４等の絶縁体４６４ａの下の導電体と、導電体５１１等の絶縁体４６４ｂ上に形成される導電体との間に形成される寄生容量は小さいことが好ましい。よって、絶縁体４６４ｂは誘電率が低いことが好ましい。絶縁体４６４ｂは、絶縁体４６２よりも誘電率が低いことが好ましい。また、絶縁体４６４ｂは、絶縁体４６４ａよりも誘電率が低いことが好ましい。絶縁体４６４ｂの一例として、ＵＳＧを用いることができる。
絶縁体５８４および絶縁体５８５として例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体５８４および絶縁体５８５は、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法、またはＰＬＤ法などにより形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
また、絶縁体５８４および絶縁体５８５として、炭化シリコン、炭化窒化シリコン（ｓｉｌｉｃｏｎ ｃａｒｂｏｎｉｔｒｉｄｅ）、酸化炭化シリコン（ｓｉｌｉｃｏｎ ｏｘｙｃａｒｂｉｄｅ）などを用いることができる。また、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等を用いることができる。ＵＳＧ、ＢＰＳＧ等は、常圧ＣＶＤ法を用いて形成すればよい。また、例えば、ＨＳＱ（水素シルセスキオキサン）等を塗布法を用いて形成してもよい。
絶縁体５８４および絶縁体５８５は単層でもよく、複数の材料を積層して用いてもよい。
絶縁体５８１は、絶縁体４６４の記載を参照すればよい。また、絶縁体５８１は複数の層を積層して形成してもよい。例えば図２０に示すように、絶縁体５８１は絶縁体５８１ａと、絶縁体５８１ａ上の絶縁体５８１ｂの２層としてもよい。絶縁体５８１ａおよび絶縁体５８１ｂは、例えば絶縁体４６４ａおよび絶縁体４６４ｂを参照すればよい。
導電体５１１、導電体５１３、導電体４１３、プラグ５４３等として、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。例えば、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、ニオブ、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。また、窒化タングステン、窒化モリブデン、窒化チタン、窒化タンタルなどの金属窒化物を用いることができる。
ここで、導電体５１１、導電体５１３等の導電体は半導体装置５００の配線として機能することが好ましい。よって、これらの導電体を、配線、あるいは配線層と呼ぶ場合がある。また、これらの導電体間は、プラグ５４３等のプラグで接続されることが好ましい。
絶縁体５７１は不純物の透過性が低い絶縁性材料を用いて形成することが好ましい。例えば、絶縁体５７１は酸素の透過性が低いことが好ましい。また例えば、絶縁体５７１は水素の透過性が低いことが好ましい。また例えば、絶縁体５７１は水の透過性が低いことが好ましい。
絶縁体５７１として例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）、窒化シリコン等を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウム、酸化ガリウムを添加してもよい。またはこれらの絶縁体を窒化処理して酸化窒化膜としてもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。特に、酸化アルミニウムは水や水素に対するバリア性に優れているため好ましい。
絶縁体５７１は水や水素の透過性が低い材料の層のほかに、他の絶縁材料を含む層を積層させて用いてもよい。例えば、酸化シリコンまたは酸化窒化シリコンを含む層、金属酸化物を含む層などを積層させて用いてもよい。
半導体装置５００が絶縁体５７１を有することにより例えば、絶縁体５７１よりも下層の材料が有する元素が、絶縁体５７１よりも上層へ拡散することを抑制できる。絶縁体５７１よりも下層の材料が有する水素や水等がトランジスタ４９０へ拡散することを抑制できる。例えば、トランジスタ４９０が酸化物半導体を有する場合、該酸化物半導体への水素の拡散を抑制することによりトランジスタの特性低下を抑制できる場合がある。
トランジスタ４９０は、酸化物４０６を有する。酸化物４０６は、半導体材料を有する。半導体材料として例えば、酸化物半導体材料、シリコンやゲルマニウムやガリウムやヒ素などの半導体材料、シリコンやゲルマニウムやガリウムやヒ素やアルミニウムなどを有する化合物半導体材料、または有機半導体材料などが挙げられる。特に、酸化物４０６は酸化物半導体を有することが好ましい。
絶縁体４０２としては例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で形成する。絶縁体４０２の形成には、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いることができる。特に、当該絶縁体をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。またプラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
また、絶縁体４０２は電荷捕獲層を有してもよい。例えば絶縁体４０２を第１の絶縁体、第１の絶縁体上の第２の絶縁体、および第２の絶縁体上の第３の絶縁体の積層構造とし、第２の絶縁体として酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケートなどを用いることにより、第２の絶縁体を電荷捕獲層としてもよい。第１の絶縁体および第３の絶縁体として例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いることができる。第２の絶縁体に電子を注入することで、トランジスタのしきい値電圧を変動させることが可能である。第２の絶縁体への電子の注入は、例えば、トンネル効果を利用すればよい。導電体４１３に正の電圧を印加することによって、トンネル電子を第２の絶縁体に注入することができる。
絶縁体４０２は、絶縁体４６４等と同様の材料および方法を用いて形成することができる。また、酸化物４０６中の水素濃度の増加を防ぐために、絶縁体４０２の水素濃度を低減することが好ましい。具体的には、絶縁体４０２中の水素濃度を、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物４０６中の窒素濃度の増加を防ぐために、絶縁体４０２、中の窒素濃度を低減することが好ましい。具体的には、絶縁体４０２中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁体４０２は、加熱により酸素が放出される絶縁体（「過剰酸素を含む絶縁体」ともいう。）を用いて形成することが好ましい。具体的には、ＴＤＳ分析にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁体を用いることが好ましい。
また、過剰酸素を含む絶縁体は、絶縁体に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。酸素を添加する処理は例えば、絶縁体４０２の成膜後、酸化物４０６ａとなる膜の成膜前、などに行えばよい。また、高密度プラズマ処理などを行ってもよい。高密度プラズマは、マイクロ波を用いて生成すればよい。高密度プラズマ処理では、例えば、酸素、亜酸化窒素などの酸化性ガスを用いればよい。または、酸化性ガスと、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、の混合ガスを用いてもよい。高密度プラズマ処理において、基板にバイアスを印加してもよい。これにより、プラズマ中の酸素イオンなどを基板側に引き込むことができる。高密度プラズマ処理は基板を加熱しながら行ってもよい。例えば、上記加熱処理の代わりに高密度プラズマ処理を行う場合、上記加熱処理の温度より低温で同様の効果を得ることができる。高密度プラズマ処理は例えば、絶縁体４０２の成膜後、酸化物４０６ａとなる膜の成膜前、などに行えばよい。
ここで、例えば絶縁体４０２を成膜するための処理室と、高密度プラズマ処理を行うための処理室と、各チャンバー間を搬送するための基板搬送室と、を有する、いわゆるマルチチャンバーの装置を用いることにより、絶縁体４０２の成膜と高密度プラズマ処理とを大気に暴露することなく連続して行うことで、膜中および界面への不純物の混入を低減することができるため好ましい。また、プロセス時間を短縮できるためコストの削減に繋がる場合がある。また、プロセスを簡略化できるため歩留まりが向上する場合がある。ここで例えば、基板搬送室を減圧雰囲気とするとよい。
同様に例えば、絶縁体４０２を成膜するための処理室と、酸化物４０６ａとなる膜を成膜するための処理室と、酸化物４０６ｂとなる膜を成膜するための処理室と、高密度プラズマ処理を行うための処理室と、各処理室間を搬送するための基板搬送室と、を有するマルチチャンバーの装置を用いることにより、絶縁体４０２の成膜と、高密度プラズマ処理と、酸化物４０６ａとなる膜の成膜と、酸化物４０６ｂとなる膜の成膜と、を大気に暴露することなく連続して行うことができるため好ましい。
絶縁体４０２の厚さは、１ｎｍ以上５０ｎｍ以下が好ましく、３ｎｍ以上３０ｎｍ以下がより好ましく、５ｎｍ以上１０ｎｍ以下がさらに好ましい。酸化物１０６ｃの形成後に酸素ドープ処理を行ってもよい。また、絶縁体４０２の形成後に酸素ドープ処理を行ってもよい。また、絶縁体４０２の形成後に加熱処理を行ってもよい。本実施の形態では、絶縁体４０２として例えば酸化シリコンを形成する。
導電体４１６ａおよび導電体４１６ｂは、トランジスタ４９０のソース電極またはドレイン電極として機能することが好ましい。導電体４０４は、トランジスタ４９０のゲート電極として機能することが好ましい。また導電体４１３は、トランジスタ４９０のゲート電極として機能してもよい。また例えば、導電体４０４が第１のゲート電極、導電体４１３が第２のゲート電極として機能してもよい。
導電体４１６ａおよび導電体４１６ｂとして例えば、導電体５１１等に示す材料を用いることができる。
また導電体４１６ａおよび導電体４１６ｂとして、例えばタングステンやチタンなどの酸素と結合しやすい材料で形成すると、該材料の酸化物が形成されることにより、導電体４１６ａおよび導電体４１６ｂと酸化物４０６とが接する領域およびその近傍において酸化物４０６中の酸素欠損が増加する場合がある。なお、酸素欠損に水素が結合すると当該領域のキャリア密度が増加し、抵抗率が小さくなる。
本発明の一態様の半導体装置５００は、プラグや配線等が半導体素子の特性低下を招く元素および化合物を有する場合に、該元素や化合物が半導体素子へ拡散することを抑制する構造を有することが好ましい。
絶縁体４０８として、絶縁体５７１に示す材料を用いることができる。また絶縁体４０８の成膜時に、絶縁体４０８と下層の膜との界面、およびその近傍に過剰酸素が供給されることが好ましい。
また、絶縁体５７１および絶縁体４０８として酸素の透過性が低い材料を用いることにより、トランジスタ４９０から酸素が外方へ拡散すること（例えば絶縁体５７１より下層や絶縁体４０８より上層へ拡散すること）を抑制することができる。よって、トランジスタ４９０へ効率的に酸素を供給できる場合がある。例えば、トランジスタ４９０が酸化物半導体を有する場合、該酸化物半導体に酸素を供給しやすくすることによりトランジスタの特性を向上できる場合がある。
＜トランジスタ４９１＞
次に、トランジスタ４９１について説明する。
トランジスタ４９１は、チャネル形成領域４０７と、基板４００上の絶縁体４６２と、絶縁体４６２上の導電体４５４と、導電体４５４の側面に接する絶縁膜４７０と、基板４００中に位置し、導電体４５４および絶縁膜４７０と重ならない領域である領域４７６と、絶縁膜４７０と重なる領域である領域４７４と、を有する。領域４７６は低抵抗層であり、トランジスタ４９１のソース領域またはドレイン領域として機能することが好ましい。また、領域４７４はＬＤＤ（ライトドープドレイン）領域として機能することが好ましい。
トランジスタ４９１は、ｐチャネル型、ｎチャネル型のいずれでもよいが、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
基板４００は、例えばシリコン系半導体などの半導体を有することが好ましく、単結晶シリコンを有することが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有してもよい。また、結晶格子に歪みを有するシリコンを用いた構成としてもよい。またはＧａＡｓとＡｌＧａＡｓ等を用いることで、トランジスタ４９１をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
領域４７６は、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含むことが好ましい。
導電体４５４は、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。
図２０に示すトランジスタ４９１は、トレンチ分離法（ＳＴＩ法：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等を用いて素子分離する例を示す。具体的に、図２０では、エッチング等により基板４００に形成されたトレンチに、酸化珪素などが含まれる絶縁物を埋め込んだ後、当該絶縁物をエッチング等により部分的に除去することで形成される素子分離領域４６０により、トランジスタ４９１を素子分離させる場合を例示している。
また、トレンチ以外の領域に存在する基板４００の凸部には、トランジスタ４９１の領域４７６及び領域４７４と、チャネル形成領域４０７とが設けられている。さらに、トランジスタ４９１は、チャネル形成領域４０７を覆う絶縁体４６２と、絶縁体４６２を間に挟んでチャネル形成領域４０７と重なる導電体４５４とを有する。
トランジスタ４９１では、チャネル形成領域４０７における凸部の側部及び上部と、導電体４５４とが絶縁体４６２を間に挟んで重なることで、チャネル形成領域４０７の側部と上部を含めた広い範囲においてキャリアが流れる。そのため、トランジスタ４９１の基板上における専有面積を小さく抑えつつ、トランジスタ４９１におけるキャリアの移動量を増加させることができる。その結果、トランジスタ４９１は、オン電流が大きくなると共に、電界効果移動度が高められる。特に、チャネル形成領域４０７における凸部のチャネル幅方向の長さ（チャネル幅）をＷ、チャネル形成領域４０７における凸部の膜厚をＴとすると、チャネル幅Ｗに対する膜厚Ｔの比（Ｔ／Ｗ）に相当するアスペクト比が高い場合、キャリアが流れる範囲はより広くなるため、トランジスタ４９１のオン電流をより大きくすることができ、電界効果移動度もより高められる。
なお、バルクの半導体基板を用いたトランジスタ４９１の場合、アスペクト比は０．５以上であることが望ましく、１以上であることがより望ましい。
また、トランジスタ４９１は図２１（Ａ）に示すように、基板４００に凸部を設けなくともよい。また、トランジスタ４９１は図２１（Ｂ）に示すように、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて形成してもよい。
［回路の一例］
次に、本発明の一態様である半導体装置を適用することができる回路の一例を示す。
図２２（Ａ）は、３つのトランジスタと、容量素子とを有する回路の一例を示す。ここで、トランジスタ４９２としてトランジスタ４９１を参照することができる。
図２２（Ｂ）は、図２２（Ａ）と比較して、トランジスタ４９２を有さない点が異なる。トランジスタ４９２を有さないことにより、回路の集積度を高めることができる場合がある。
図２２（Ｂ）に示す回路を有する装置の一例として、図２０の構造を用いることができる。図２２（Ｂ）において、トランジスタ４９０のソース電極またはドレイン電極の一方はフローティングノード（ＦＮ）を介してトランジスタ４９１のゲート電極および容量素子１５０の一方の電極に接続する。また、トランジスタ４９０のソース電極またはドレイン電極の他方は、端子ＢＬに接続する。また、トランジスタ４９１のソース電極またはドレイン電極の一方は、端子ＳＬへ接続する。トランジスタ４９１のソース電極またはドレイン電極の他方は、端子ＢＬと接続する。
図２０においてトランジスタ４９１のゲート電極である導電体４５４は、プラグ５４１、プラグ５４３、プラグ５４４、導電体５１１、導電体５１３、導電体５１４等を介して、容量素子１５０が有する導電体５１６と接続する。導電体５１６は、導電体５１４、プラグ５４４ｂ等を介してトランジスタ４９０のソース電極またはドレイン電極の一方である導電体４１６ｂと接続する。
＜回路動作＞
図２２（Ａ）、（Ｂ）、（Ｃ）および図２３（Ａ）に示す回路は、記憶装置として機能することができる。
図２２（Ｂ）に示す回路の動作について説明する。
図２２（Ｂ）に示す回路は、トランジスタ４９１のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、端子ＷＷＬの電位を、トランジスタ４９０が導通状態となる電位にして、トランジスタ４９０を導通状態とする。これにより、端子ＢＬの電位が、トランジスタ４９１のゲート、および容量素子１５０の電極の一方と電気的に接続するノードＦＮに与えられる。すなわち、トランジスタ４９１のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、端子ＷＷＬの電位を、トランジスタ４９０が非導通状態となる電位とすることで、ノードＦＮに電荷が保持される（保持）。
トランジスタ４９０の半導体層として酸化物半導体を用いることにより、オフ電流を極めて小さくすることができるため、ノードうの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。端子ＢＬに所定の電位（定電位）を与えた状態で、端子ＣＬに適切な電位（読み出し電位）を与えると、端子ＳＬは、ノードＦＮに保持された電荷量に応じた電位をとる。これは、トランジスタ４９１をｎチャネル型とすると、トランジスタ４９１のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ４９１のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ４９１を「導通状態」とするために必要な端子ＣＬの電位をいうものとする。したがって、端子ＣＬの電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＮに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＮにＨｉｇｈレベル電荷が与えられていた場合には、端子ＣＬの電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ４９１は「導通状態」となる。一方、ノードＦＮにＬｏｗレベル電荷が与えられていた場合には、端子ＣＬの電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ４９１は「非導通状態」のままである。このため、端子ＳＬの電位を判別することで、ノードＦＮに保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、情報を読み出さないメモリセルにおいては、ノードＦＮに与えられた電荷によらずトランジスタ４９１が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を端子ＣＬに与えられることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、ノードＦＮに与えられた電荷によらずトランジスタ４９１が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を端子ＣＬに与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
次に、図２２（Ａ）に示す回路においても、図２２（Ｂ）と同様に情報の書き込み、保持および読み出しができる。ここで図２２（Ａ）ではトランジスタ４９２を有するため、例えばほかのメモリセルの情報を読み出さないためにはトランジスタ４９２を非導通状態とすることにより、端子ＢＬから端子ＳＬへの漏れ電流を抑制することができる場合がある。また、読み出しにおいて、ほかのメモリセルの情報を読み出さないためには、トランジスタ４９２が「非導通状態」となるような電位を端子ＲＷＬに入力すればよく、高い電位を端子ＣＬに与えなくてもよい場合がある。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。すなわち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
図２２（Ｃ）に示す半導体装置は、トランジスタ４９１を有さない点で図２２（Ｂ）に示した半導体装置と異なる。この場合も図２２（Ｂ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図２２（Ｃ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ４９０が導通状態になると、浮遊状態である端子ＢＬと容量素子１５０とが導通し、端子ＢＬと容量素子１５０の間で電荷が再分配される。その結果、端子ＢＬの電位が変化する。端子ＢＬの電位の変化量は、容量素子１５０の電極の一方の電位（または容量素子１５０に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１５０の電極の一方の電位をＶ、容量素子１５０の容量をＣ、端子ＢＬが有する容量成分をＣＢ、電荷が再分配される前の端子ＢＬの電位をＶＢ０とすると、電荷が再分配された後の端子ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１５０の一方の電極の電位ＶがＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の端子ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の端子ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、端子ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
図２３（Ａ）には、本発明の一態様である装置に適用することができる回路の一例を示す。
図２３（Ａ）に示す回路は、容量素子６６０ａと、容量素子６６０ｂと、トランジスタ６６１ａと、トランジスタ６６１ｂと、トランジスタ６６２ａと、トランジスタ６６２ｂと、インバータ６６３ａと、インバータ６６３ｂと、配線ＢＬと、配線ＢＬＢと、配線ＷＬと、配線ＣＬと、配線ＧＬと、を有する。
図２３（Ａ）に示す回路は、インバータ６６３ａ及びインバータ６６３ｂがリング接続することでフリップフロップが構成されるメモリセルである。インバータ６６３ｂの出力信号が出力されるノードをノードＶＮ１とし、インバータ６６３ａの出力信号が出力されるノードをノードＶＮ２とする。なお、該メモリセルをマトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。
トランジスタ６６２ａのソース、ドレインの一方は配線ＢＬと電気的に接続し、ソース、ドレインの他方はノードＶＮ１と電気的に接続し、ゲートは配線ＷＬと電気的に接続する。トランジスタ６６２ｂのソース、ドレインの一方はノードＶＮ２と電気的に接続し、ソース、ドレインの他方は配線ＢＬＢと電気的に接続し、ゲートは配線ＷＬと電気的に接続する。
トランジスタ６６１ａのソース、ドレインの一方はノードＶＮ１と電気的に接続し、ソース、ドレインの他方は容量素子６６０ａの一方の電極と電気的に接続し、ゲートは配線ＧＬと電気的に接続する。ここで、トランジスタ６６１ａのソース、ドレインの他方と、容量素子６６０ａの一方の電極と、の間のノードをノードＮＶＮ１とする。トランジスタ６６１ｂのソース、ドレインの一方はノードＶＮ２と電気的に接続し、ソース、ドレインの他方は容量素子６６０ｂの一方の電極と電気的に接続し、ゲートは配線ＧＬと電気的に接続する。ここで、トランジスタ６６１ｂのソース、ドレインの他方と、容量素子６６０ｂの一方の電極と、の間のノードをノードＮＶＮ２とする。
容量素子６６０ａの他方の電極は配線ＣＬと電気的に接続する。容量素子６６０ｂの他方の電極は配線ＣＬと電気的に接続する。
トランジスタ６６２ａ及びトランジスタ６６２ｂの導通状態、非導通状態の選択は、配線ＷＬに与える電位によって制御することができる。トランジスタ６６１ａ及びトランジスタ６６１ｂの導通状態、非導通状態の選択は、配線ＧＬに与える電位によって制御することができる。
図２３（Ａ）に示したメモリセルの書き込み、保持及び読み出しについて以下に説明する。
書き込み時は、まず配線ＢＬ及び配線ＢＬＢにデータ０またはデータ１に対応する電位を印加する。
例えば、データ１を書き込みたい場合、配線ＢＬをハイレベルの電源電位（ＶＤＤ）、配線ＢＬＢを接地電位とする。次に、配線ＷＬにトランジスタ６６２ａ、トランジスタ６６２ｂのしきい値電圧にＶＤＤを加えた電位以上の電位（ＶＨ）を印加する。
次に、配線ＷＬの電位をトランジスタ６６２ａ、トランジスタ６６２ｂのしきい値電圧未満とすることで、フリップフロップに書き込んだデータ１が保持される。
読み出し時は、あらかじめ配線ＢＬ及び配線ＢＬＢをＶＤＤとする。次に、配線ＷＬにＶＨを印加することで、配線ＢＬはＶＤＤのまま変化しないが、配線ＢＬＢはトランジスタ６６２ａ及びインバータ６６３ａを介して放電し、接地電位となる。この配線ＢＬと配線ＢＬＢとの電位差をセンスアンプ（図示せず）にて増幅することにより保持されたデータ１を読み出すことができる。
なお、データ０を書き込みたい場合は、配線ＢＬを接地電位、配線ＢＬＢをＶＤＤとし、その後配線ＷＬにＶＨを印加すればよい。次に、配線ＷＬの電位をトランジスタ６６２ａ、トランジスタ６６２ｂのしきい値電圧未満とすることで、フリップフロップに書き込んだデータ０が保持される。読み出し時は、あらかじめ配線ＢＬ及び配線ＢＬＢをＶＤＤとし、配線ＷＬにＶＨを印加することで、配線ＢＬＢはＶＤＤのまま変化しないが、配線ＢＬはトランジスタ６６２ｂ及びインバータ６６３ｂを介して放電し、接地電位となる。この配線ＢＬと配線ＢＬＢとの電位差をセンスアンプにて増幅することにより保持されたデータ０を読み出すことができる。
したがって、図２３（Ａ）に示す半導体装置はいわゆるＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）として機能する。ＳＲＡＭはフリップフロップを用いてデータを保持するため、リフレッシュ動作が不要である。そのため、データの保持時の消費電力を抑えることができる。また、フリップフロップにおいて容量素子を用いないため、高速動作の求められる用途に好適である。
また、図２３（Ａ）に示す半導体装置は、トランジスタ６６１ａを介して、ノードＶＮ１からノードＮＶＮ１にデータを書き込むことが可能である。同様に、トランジスタ６６１ｂを介して、ノードＶＮ２からノードＮＶＮ２にデータを書き込むことが可能である。書き込まれたデータは、トランジスタ６６１ａまたはトランジスタ６６１ｂを非導通状態とすることによって保持される。例えば、電源電位の供給を止めた場合でも、ノードＶＮ１及びノードＶＮ２のデータを保持できる場合がある。
電源電位の供給を止めると、直ちにデータが消失する従来のＳＲＡＭと異なり、図２３（Ａ）に示す半導体装置は、電源電位の供給を止めた後でもデータを保持できる。そのため、適宜電源電位をオンまたはオフすることによって、消費電力の小さい半導体装置を実現することができる。例えば、ＣＰＵの記憶領域に図２３（Ａ）に示す半導体装置を用いることで、ＣＰＵの消費電力を小さくすることもできる。
なお、ノードＮＶＮ１及びノードＮＶＮ２にデータを保持する期間は、トランジスタ６６１ａ及びトランジスタ６６１ｂのオフ電流によって変化することがわかる。したがって、データの保持期間を長くするためには、トランジスタ６６１ａ及びトランジスタ６６１ｂには、オフ電流の低いトランジスタを用いればよいことになる。または、容量素子６６０ａ及び容量素子６６０ｂの容量を大きくすればよいことになる。
例えば、トランジスタ６６１ａ及び容量素子６６０ａとしてトランジスタ４９０及び容量素子１５０を用いることにより、ノードＮＶＮ１に長期間に渡ってデータを保持することが可能となる。同様に、トランジスタ４９０及び容量素子１５０を、トランジスタ６６１ｂ及び容量素子６６０ｂとして用いれば、ノードＮＶＮ２に長期間に渡ってデータを保持することが可能となる。したがって、トランジスタ６６１ａ及びトランジスタ６６１ｂについては、トランジスタ４９０についての記載を参照すればよい。また、容量素子６６０ａ及び容量素子６６０ｂについては、容量素子１５０についての記載を参照すればよい。
図２３（Ａ）に示すトランジスタ６６２ａ、トランジスタ６６２ｂ、インバータ６６３ａに含まれるトランジスタ及びインバータ６６３ｂに含まれるトランジスタは、トランジスタ６６１ａ、トランジスタ６６１ｂ、容量素子６６０ａ及び容量素子６６０ｂと少なくとも一部を重ねて作製することができる。したがって、図２３（Ａ）に示す半導体装置は、従来のＳＲＡＭと比べて占有面積を大きく増大させることなく、作製することができる場合がある。トランジスタ６６２ａ、トランジスタ６６２ｂ、インバータ６６３ａに含まれるトランジスタ及びインバータ６６３ｂに含まれるトランジスタについては、トランジスタ４９１についての記載を参照すればよい。
また、図２０に示す構造において、トランジスタ４９０のソース電極またはドレイン電極の一方と容量素子１５０との接続を、図２３（Ａ）の回路のトランジスタ６６１ａのソース電極またはドレイン電極の一方と容量素子６６０ａとの接続に適用してもよい。また、トランジスタ４９０のソース電極またはドレイン電極の他方とトランジスタ４９１のソース電極またはドレイン電極の一方との接続を、図２３（Ａ）の回路におけるトランジスタ６６１ａのソース電極またはドレイン電極の他方とトランジスタ６６２ａのソース電極またはドレイン電極の一方との接続に適用してもよい。
図２３（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。半導体装置５００は、図２３（Ｂ）に示す回路を有してもよい。その場合には、例えばトランジスタ２２００をとして上述のトランジスタ４９０を、トランジスタ２１００として上述のトランジスタ４９１を用いることが好ましい。
また図２３（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。また、半導体装置５００は、図２３（Ｃ）に示す回路を有してもよい。その場合には、例えばトランジスタ２２００をとして上述のトランジスタ４９０を、トランジスタ２１００として上述のトランジスタ４９１を用いることが好ましい。
＜ＦＰＧＡ＞
また本発明の一態様は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも適用可能である。
図２９（Ａ）には、ＦＰＧＡのブロック図の一例を示す。ＦＰＧＡは、ルーティングスイッチエレメント５２１と、ロジックエレメント５２２とによって構成される。また、ロジックエレメント５２２は、コンフィギュレーションメモリに記憶したコンフィギュレーションデータに応じて、組み合わせ回路の機能、または順序回路の機能といった論理回路の機能を切り替えることができる。
図２９（Ｂ）は、ルーティングスイッチエレメント５２１の役割を説明するための模式図である。ルーティングスイッチエレメント５２１は、コンフィギュレーションメモリ５２３に記憶したコンフィギュレーションデータに応じて、ロジックエレメント５２２間の接続を切り替えることができる。なお図２９（Ｂ）では、スイッチを一つ示し、端子ＩＮと端子ＯＵＴの間の接続を切り替える様子を示しているが、実際には複数あるロジックエレメント５２２間にスイッチが設けられる。
図２９（Ｃ）には、コンフィギュレーションメモリ５２３として機能する回路構成の一例を示す。コンフィギュレーションメモリ５２３は、ＯＳトランジスタで構成されるトランジスタＭ１１と、Ｓｉトランジスタで構成されるトランジスタＭ１２と、によって構成される。ノードＦＮＳＷには、トランジスタＭ１１を介してコンフィギュレーションデータＤＳＷが与えられる。このコンフィギュレーションデータＤＳＷの電位は、トランジスタＭ１１を非導通状態とすることで、保持することができる。保持したコンフィギュレーションデータＤＳＷの電位によって、トランジスタＭ１２の導通状態が切り替えられ、端子ＩＮと端子ＯＵＴの間の接続を切り替えることができる。
図２９（Ｄ）は、ロジックエレメント５２２の役割を説明するための模式図である。ロジックエレメント５２２は、コンフィギュレーションメモリ５２７に記憶したコンフィギュレーションデータに応じて、端子ＯＵＴｍｅｍの電位を切り替えることができる。ルックアップテーブル５２４は、端子ＯＵＴｍｅｍの電位に応じて、端子ＩＮの信号を処理する組み合わせ回路の機能を切り替えることができる。またロジックエレメント５２２は、順序回路であるレジスタ５２５と、端子ＯＵＴの信号を切り替えるためのセレクタ５２６を有する。セレクタ５２６は、コンフィギュレーションメモリ５２７から出力される端子ＯＵＴｍｅｍの電位に応じて、ルックアップテーブル５２４の信号の出力か、レジスタ５２５の信号の出力か、を選択することができる。
図２９（Ｅ）には、コンフィギュレーションメモリ５２７として機能する回路構成の一例を示す。コンフィギュレーションメモリ５２７は、ＯＳトランジスタで構成されるトランジスタＭ１３、Ｍ１４と、Ｓｉトランジスタで構成されるトランジスタＭ１５、Ｍ１６と、によって構成される。ノードＦＮＬＥには、トランジスタＭ１３を介してコンフィギュレーションデータＤＬＥが与えられる。ノードＦＮＢＬＥには、トランジスタＭ１４を介してコンフィギュレーションデータＤＢＬＥが与えられる。コンフィギュレーションデータＤＢＬＥは、コンフィギュレーションデータＤＬＥの論理が反転した電位に相当する。このコンフィギュレーションデータＤＬＥ、コンフィギュレーションデータＤＢＬＥの電位は、トランジスタＭ１３、Ｍ１４を非導通状態とすることで、保持することができる。保持したコンフィギュレーションデータＤＬＥ、コンフィギュレーションデータＤＢＬＥの電位によって、トランジスタＭ１５またはトランジスタＭ１６の一方の導通状態が切り替えられ、端子ＯＵＴｍｅｍには電位ＶＤＤまたは電位ＶＳＳを与えることができる。
図２９（Ａ）乃至（Ｅ）の構成に対して、本実施の形態で説明した構成を適用することができる。例えばトランジスタＭ１２、Ｍ１５、Ｍ１６をＳｉトランジスタで構成し、トランジスタＭ１１、Ｍ１３、Ｍ１４をＯＳトランジスタで構成する。この場合、下層にあるＳｉトランジスタ間を接続する配線を低抵抗な導電材料で構成することができる。そのため、アクセス速度の向上、低消費電力化に優れた回路とすることができる。
（実施の形態２）
〔撮像装置〕
本実施の形態では、本発明の一態様を用いた撮像装置について説明する。
＜撮像装置６００の構成例＞
図３０（Ａ）は、撮像装置６００の構成例を示す平面図である。撮像装置６００は、画素部６２１と、第１の回路２６０、第２の回路２７０、第３の回路２８０、および第４の回路２９０を有する。なお、本明細書等において、第１の回路２６０乃至第４の回路２９０などを「周辺回路」もしくは「駆動回路」と呼ぶ場合がある。例えば、第１の回路２６０は周辺回路の一部と言える。
図３０（Ｂ）は、画素部６２１の構成例を示す図である。画素部６２１は、ｐ行ｑ列（ｐおよびｑは２以上の自然数）のマトリクス状に配置された複数の画素６２２（撮像素子）を有する。なお、図３０（Ｂ）中のｎは１以上ｐ以下の自然数であり、ｍは１以上ｑ以下の自然数である。
例えば、画素６２２を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６００を実現することができる。また、例えば、画素６２２を４０９６×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６００を実現することができる。また、例えば、画素６２２を８１９２×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６００を実現することができる。表示素子を増やすことで、１６Ｋや３２Ｋの解像度で撮像可能な撮像装置６００を実現することも可能である。
第１の回路２６０および第２の回路２７０は、複数の画素６２２に接続し、複数の画素６２２を駆動するための信号を供給する機能を有する。また、第１の回路２６０は、画素６２２から出力されたアナログ信号を処理する機能を有していてもよい。また、第３の回路２８０は、周辺回路の動作タイミングを制御する機能を有していてもよい。例えば、クロック信号を生成する機能を有していてもよい。また、外部から供給されたクロック信号の周波数を変換する機能を有していてもよい。また、第３の回路２８０は、参照用電位信号（例えば、ランプ波信号など）を供給する機能を有していてもよい。
周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路に用いるトランジスタなどは、後述する画素駆動回路６１０を作製するために形成する半導体の一部を用いて形成してもよい。また、周辺回路の一部または全部にＩＣ等の半導体装置を用いてもよい。
なお、周辺回路は、第１の回路２６０乃至第４の回路２９０のうち、少なくとも１つを省略してもよい。例えば、第１の回路２６０または第４の回路２９０の一方の機能を、第１の回路２６０または第４の回路２９０の他方に付加して、第１の回路２６０または第４の回路２９０の一方を省略してもよい。また、例えば、第２の回路２７０または第３の回路２８０の一方の機能を、第２の回路２７０または第３の回路２８０の他方に付加して、第２の回路２７０または第３の回路２８０の一方を省略してもよい。また、例えば、第１の回路２６０乃至第４の回路２９０のいずれか１つに、他の周辺回路の機能を付加することで、他の周辺回路を省略してもよい。
また、図３１に示すように、画素部６２１の外周に沿って第１の回路２６０乃至第４の回路２９０を設けてもよい。また、撮像装置６００が有する画素部６２１において画素６２２を傾けて配置してもよい。画素６２２を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置６００で撮像された画像の品質をより高めることができる。
また、図３２に示すように、第１の回路２６０乃至第４の回路２９０の上方に重ねて画素部６２１を設けてもよい。図３２（Ａ）は第１の回路２６０乃至第４の回路２９０の上方に重ねて画素部６２１を形成した撮像装置６００の上面図である。また、図３２（Ｂ）は、図３２（Ａ）に示した撮像装置６００の構成を説明するための斜視図である。
第１の回路２６０乃至第４の回路２９０の上方に重ねて画素部６２１を設けることで、撮像装置６００の大きさに対する画素部６２１の占有面積を大きくすることができる。よって、撮像装置６００の受光感度を向上することができる。また、撮像装置６００のダイナミックレンジを向上することができる。また、撮像装置６００の解像度を向上することができる。また、撮像装置６００で撮影した画像の再現性を向上することができる。また、撮像装置６００の集積度を向上することができる。
［カラーフィルタ等］
撮像装置６００が有する画素６２２を副画素として用いて、複数の画素６２２それぞれに異なる波長域の光を透過するフィルタ（カラーフィルタ）を設けることで、カラー画像表示を実現するための情報を取得することができる。
図３３（Ａ）は、カラー画像を取得するための画素６２３の一例を示す平面図である。図３３（Ａ）は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｂ」ともいう）を有する。画素６２２Ｒ、画素６２２Ｇ、画素６２２Ｂをまとめて一つの画素６２３として機能させる。
なお、画素６２３に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、シアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素６２３に少なくとも３種類の異なる波長域の光を検出する画素６２２を設けることで、フルカラー画像を取得することができる。
図３３（Ｂ）は、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた画素６２２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた画素６２２を有する画素６２３を例示している。図３３（Ｃ）は、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた画素６２２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた画素６２２を有する画素６２３を例示している。１つの画素６２３に４種類以上の異なる波長域の光を検出する画素６２２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、画素６２２Ｒ、画素６２２Ｇ、および画素６２２Ｂの画素数比（または受光面積比）は、必ずしも１：１：１である必要は無い。図３３（Ｄ）に示すように、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。また、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素６２３に用いる画素６２２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域を検出する画素６２２を２つ以上設けることで、冗長性を高め、撮像装置６００の信頼性を高めることができる。
また、フィルタとして可視光の波長以下の波長を有する光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置６００を実現することができる。また、フィルタとして可視光の波長以上の波長を有する光を吸収または反射して、紫外光を透過するＵＶ（ＵＶ：Ｕｌｔｒａ Ｖｉｏｌｅｔ）フィルタを用いることで、紫外光を検出する撮像装置６００を実現することができる。また、フィルタとして、放射線を紫外光や可視光に変換するシンチレータを用いることで、撮像装置６００をＸ線やγ線などを検出する放射線検出器として機能させることもできる。
また、フィルタとしてＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルター（減光フィルター）を用いると、光電変換素子（受光素子）に多大な光量の光が入射した時に生じる、出力が飽和する現象（以下、「出力飽和」ともいう。）を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素６２２にレンズを設けてもよい。ここで、図３４の断面図を用いて、画素６２２、フィルタ６２４、レンズ６３５の配置例を説明する。レンズ６３５を設けることで、入射光を光電変換素子に効率よく受光させることができる。具体的には、図３４（Ａ）に示すように、画素６２２に形成したレンズ６３５、フィルタ６２４（フィルタ６２４Ｒ、フィルタ６２４Ｇ、フィルタ６２４Ｂ）、および画素駆動回路６１０等を通して光６６０を光電変換素子６０１に入射させる構造とすることができる。
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光６６０の一部が配線群６２６の一部、トランジスタ、および／または容量素子などによって遮光されてしまうことがある。したがって、図３４（Ｂ）に示すように光電変換素子６０１側にレンズ６３５およびフィルタ６２４を形成して、入射光を光電変換素子６０１に効率良く受光させる構造としてもよい。光電変換素子６０１側から光６６０を入射させることで、受光感度の高い撮像装置６００を提供することができる。
図３５（Ａ）乃至図３５（Ｃ）に、画素部６２１に用いることができる画素駆動回路６１０の一例を示す。図３５（Ａ）に示す画素駆動回路６１０は、トランジスタ６０２、トランジスタ６０４、および容量素子６０６を有し、光電変換素子６０１に接続されている。トランジスタ６０２のソースまたはドレインの一方は光電変換素子６０１と電気的に接続され、トランジスタ６０２のソースまたはドレインの他方はノード６０７（電荷蓄積部）を介してトランジスタ６０４のゲートと電気的に接続されている。
トランジスタ６０２にはＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、オフ電流を極めて小さくすることができるため、容量素子６０６を小さくすることができる。または、図３５（Ｂ）に示すように、容量素子６０６を省略することができる。また、トランジスタ６０２としてＯＳトランジスタを用いると、ノード６０７の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を実現することができる。なお、トランジスタ６０４にＯＳトランジスタを用いてもよい。
光電変換素子６０１には、シリコン基板においてｐｎ型やｐｉｎ型の接合が形成されたダイオード素子を用いることができる。または非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。または、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなど用いて形成してもよい。
また、光電変換素子として、放射線を吸収して電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎなどがある。
図３５（Ｃ）に示す画素駆動回路６１０は、トランジスタ６０２、トランジスタ６０３、トランジスタ６０４、トランジスタ６０５、および容量素子６０６を有し、光電変換素子６０１に接続されている。なお、図３５（Ｃ）に示す画素駆動回路６１０は、光電変換素子６０１としてフォトダイオードを用いる場合を示している。トランジスタ６０２のソースまたはドレインの一方は光電変換素子６０１のカソードと電気的に接続され、他方はノード６０７と電気的に接続されている。光電変換素子６０１のアノードは、配線６１１と電気的に接続されている。トランジスタ６０３のソースまたはドレインの一方はノード６０７と電気的に接続され、他方は配線６０８と電気的に接続されている。トランジスタ６０４のゲートはノード６０７と電気的に接続され、ソースまたはドレインの一方は配線６０９と電気的に接続され、他方はトランジスタ６０５のソースまたはドレインの一方と電気的に接続されている。トランジスタ６０５のソースまたはドレインの他方は配線６０８と電気的に接続されている。容量素子６０６の一方の電極はノード６０７と電気的に接続され、他方の電極は配線６１１と電気的に接続される。
トランジスタ６０２は転送トランジスタとして機能できる。トランジスタ６０２のゲートには、転送信号ＴＸが供給される。トランジスタ６０３はリセットトランジスタとして機能できる。トランジスタ６０３のゲートには、リセット信号ＲＳＴが供給される。トランジスタ６０４は増幅トランジスタとして機能できる。トランジスタ６０５は選択トランジスタとして機能できる。トランジスタ６０５のゲートには、選択信号ＳＥＬが供給される。また、配線６０８にＶＤＤが供給され、配線６１１にはＶＳＳが供給される。
次に、図３５（Ｃ）に示す画素駆動回路６１０の動作について説明する。まず、トランジスタ６０３をオン状態にして、ノード６０７にＶＤＤを供給する（リセット動作）。その後、トランジスタ６０３をオフ状態にすると、ノード６０７にＶＤＤが保持される。次に、トランジスタ６０２をオン状態とすると、光電変換素子６０１の受光量に応じて、ノード６０７の電位が変化する（蓄積動作）。その後、トランジスタ６０２をオフ状態にすると、ノード６０７の電位が保持される。次に、トランジスタ６０５をオン状態とすると、ノード６０７の電位に応じた電位が配線６０９から出力される（選択動作）。配線６０９の電位を検出することで、光電変換素子６０１の受光量を知ることができる。
トランジスタ６０２およびトランジスタ６０３には、ＯＳトランジスタを用いることが好ましい。前述した通り、ＯＳトランジスタはオフ電流を極めて小さくすることができるため、容量素子６０６を小さくすることができる。または、容量素子６０６を省略することができる。また、トランジスタ６０２およびトランジスタ６０３としてＯＳトランジスタを用いると、ノード６０７の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を実現することができる。
図３５（Ａ）乃至図３５（Ｃ）に示したいずれかの画素駆動回路６１０を用いた画素６２２をマトリクス状に配置することで、解像度の高い撮像装置が実現できる。
例えば、画素駆動回路６１０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置を実現することができる。また、例えば、画素駆動回路６１０を４０９６×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置を実現することができる。また、例えば、画素駆動回路６１０を８１９２×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置を実現することができる。表示素子を増やすことで、１６Ｋや３２Ｋの解像度で撮像可能な撮像装置を実現することも可能である。
＜構造例＞
上述したトランジスタを用いた画素６２２の構造例を図３６に示す。図３６は画素６２２の一部の断面図である。
図３６に示す画素６２２は、基板４００としてｎ型半導体を用いている。また、基板４００中に光電変換素子６０１のｐ型半導体２２１が設けられている。また、基板４００の一部が、光電変換素子６０１のｎ型半導体２２３として機能する。
また、トランジスタ６０４は基板４００上に設けられている。トランジスタ６０４はｎチャネル型のトランジスタとして機能できる。また、基板４００の一部にｐ型半導体のウェル２２０が設けられている。ウェル２２０はｐ型半導体２２１の形成と同様の方法で設けることができる。また、ウェル２２０とｐ型半導体２２１は同時に形成することができる。なお、トランジスタ６０４として、例えば上述したトランジスタ４９０を用いることができる。
また、光電変換素子６０１、およびトランジスタ６０４上に絶縁体４６４ａおよび絶縁体４６４ｂが形成されている。絶縁体４６４ａおよび絶縁体４６４ｂの基板４００（ｎ型半導体２２３）と重なる領域に開口２２４が形成され、絶縁体４６４ａおよび絶縁体４６４ｂのｐ型半導体２２１と重なる領域に開口２２５が形成されている。また、開口２２４および開口２２５に、プラグ５４１ｂが形成されている。プラグ５４１ｂは上述したプラグ５４１と同様に設けることができる。なお、開口２２４および開口２２５は、その数や配置に特段の制約は無い。よって、レイアウトの自由度が高い撮像装置を実現できる。
また、絶縁体４６４ｂの上に、導電体４２１、導電体４２２、および導電体４２９が形成されている。導電体４２１は、開口２２４に設けられたプラグ５４１ｂを介してｎ型半導体２２３（基板４００）と電気的に接続されている。また、導電体４２９は、開口２２５に設けられたプラグ５４１ｂを介してｐ型半導体２２１と電気的に接続されている。導電体４２２は容量素子６０６の一方の電極として機能できる。
また、導電体４２１、導電体４２９、および導電体４２２を覆って絶縁体５８１が形成されている。導電体４２１、導電体４２２、および導電体４２９は、上述した導電体５１１等と同様の材料および方法により形成することができる。
また、絶縁体５８１の上に絶縁体５７１が形成され、絶縁体５７１の上に導電体５１３、導電体４１３、および電極２７３が形成されている。導電体５１３はプラグ５４３を介して導電体４２９と電気的に接続されている。導電体４１３は、トランジスタ６０２のバックゲートとして機能できる。電極２７３は、容量素子６０６の他方の電極として機能できる。トランジスタ６０２は、例えば、上述したトランジスタ４９０を用いることができる。
また、トランジスタ６０２が有する導電体４１６ａは、プラグ５４４、導電体５１４およびプラグ５４４ｂ等を介して導電体５１３と電気的に接続している。
＜構造の変形例＞
図３６とは異なる画素６２２の構成例を図３７に示す。図３７は画素６２２の一部の断面図である。
図３７に示す画素６２２は、基板４００上にトランジスタ６０４とトランジスタ６０５が設けられている。トランジスタ６０４はｎチャネル型のトランジスタとして機能できる。トランジスタ６０５はｐチャネル型のトランジスタとして機能できる。なお、トランジスタ６０４およびトランジスタ６０５として、例えば上述したトランジスタ４９１を用いることができる。ここでトランジスタ６０４は、ｎチャネル型のトランジスタであり、トランジスタ６０５はｐチャネル型のトランジスタであり、低抵抗層が、それぞれの極性に合った不純物を有する構成とすればよい。
絶縁体４６４ｂの上に導電体４１３ａ乃至導電体４１３ｄが形成されている。導電体４１３ａはトランジスタ６０４のソースまたはドレインの一方と電気的に接続され、導電体４１３ｂはトランジスタ６０４のソースまたはドレインの他方と電気的に接続されている。導電体４１３ｃは、トランジスタ６０４のゲートと電気的に接続されている。導電体４１３ｂはトランジスタ６０５のソースまたはドレインの一方と電気的に接続され、導電体４１３ｄはトランジスタ６０５のソースまたはドレインの他方と電気的に接続されている。
絶縁体４６４ｂの上に絶縁体５８１が形成されている。絶縁体５８１の上に絶縁体５７１が形成されている。絶縁体５７１の上に絶縁体５８５と、導電体４１３と、導電体５１３とが形成されている。導電体５１３はプラグ５４３を介して導電体４１３ｃと接続する。
また、導電体５１３、導電体４１３、および絶縁体５８５上には、トランジスタ６０２が形成されている。トランジスタ６０２上には絶縁体４０８と、絶縁体４０８上の絶縁体５９１とが形成されている。絶縁体５９１上には導電体５１４と、絶縁体５９２とが形成されている。
トランジスタ６０２のソースまたはドレインの一方は、プラグおよび導電体を介して導電体５１３と接続する。また、トランジスタ６０２のソースまたはドレインの他方は、プラグ５４４ｂおよび導電体５１４等を介して、光電変換素子６０１が有する導電体６８６と接続する。
また、図３７に示す画素６２２は、絶縁体５９２上に光電変換素子６０１が設けられている。また、光電変換素子６０１上に絶縁体４４２が設けられ、絶縁体４４２上に導電体４８８が設けられている。絶縁体４４２は、絶縁体５９１と同様の材料および方法で形成することができる。
図３７に示す光電変換素子６０１は、金属材料などで形成された導電体６８６と透光性導電層６８２との間に光電変換層６８１を有する。図３７では、セレン系材料を光電変換層６８１に用いた形態を示している。セレン系材料を用いた光電変換素子６０１は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ現象により入射される光量に対する電子の増幅が大きい高感度のセンサとすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層６８１を薄くしやすい利点を有する。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。なお、結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。
なお、光電変換層６８１は単層として図示しているが、セレン系材料の受光面側に正孔注入阻止層として酸化ガリウムまたは酸化セリウムなどを設け、導電体６８６側に電子注入阻止層として酸化ニッケルまたは硫化アンチモンなどを設ける構成とすることもできる。
また、光電変換層６８１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ現象が利用できる光電変換素子を形成することができる。
また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。
アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧（例えば、１０Ｖ以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易である。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とすることができる。
透光性導電層６８２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電層６８２は単層に限らず、異なる膜の積層であっても良い。また、図３７では、透光性導電層６８２と配線４８７が、導電体４８８およびプラグ４８９を介して電気的に接続する構成を図示しているが、透光性導電層６８２と配線４８７が直接接してもよい。
また、導電体６８６および配線４８７などは、複数の導電層を積層した構成であってもよい。例えば、導電体６８６を二層とし、配線４８７を二層とすることができる。また、例えば、導電体６８６および配線４８７の下層を低抵抗の金属等を選択して形成し、導電体６８６および配線４８７の上層を光電変換層６８１とコンタクト特性の良い金属等を選択して形成するとよい。このような構成とすることで、光電変換素子の電気特性を向上させることができる。また、一部の金属は透光性導電層６８２と接触することにより電蝕を起こすことがある。そのような金属を配線４８７の下層に用いた場合でも配線４８７の上層を介することによって電蝕を防止することができる。
導電体６８６および配線４８７の上層には、例えば、モリブデンやタングステンなどを用いることができる。また、導電体６８６および配線４８７の下層には、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
また、絶縁体４４２が多層である構成であってもよい。隔壁４７７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔壁４７７は、トランジスタ等に対する遮光のため、および／または１画素あたりの受光部の面積を確定するために黒色等に着色されていてもよい。
また、光電変換素子６０１には、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。当該フォトダイオードは、ｎ型の半導体層、ｉ型の半導体層、およびｐ型の半導体層が順に積層された構成を有している。ｉ型の半導体層には非晶質シリコンを用いることが好ましい。また、ｐ型の半導体層およびｎ型の半導体層には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
なお、ｐｎ型やｐｉｎ型のダイオード素子は、ｐ型の半導体層が受光面となるように設けることが好ましい。ｐ型の半導体層を受光面とすることで、光電変換素子６０１の出力電流を高めることができる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子６０１は、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製することができる。
（実施の形態３）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した表示装置について、図３８および図３９を用いて説明する。
＜表示装置の構成＞
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例としてＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表示装置）について説明する。
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
図３８は、本発明の一態様に係るＥＬ表示装置の一例である。図３８（Ａ）に、ＥＬ表示装置の画素の回路図を示す。図３８（Ｂ）は、ＥＬ表示装置全体を示す上面図である。また、図３８（Ｃ）は、図３８（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＭ−Ｎ断面である。
図３８（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
図３８（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容量素子７４２と、発光素子７１９と、を有する。
なお、図３８（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加することが可能である。逆に、図３８（Ａ）の各ノードにおいて、トランジスタ、スイッチ、受動素子などを追加しないようにすることも可能である。
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジスタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用することができる。
図３８（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
図３８（Ｃ）は、図３８（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図である。
図３８（Ｃ）には、トランジスタ７４１として、基板７００上の絶縁体７０１と、絶縁体７０１上の導電体７０２ａと、導電体７０２ａ上の絶縁体７０４と、絶縁体７０４上にあり導電体７０２ａと重なる絶縁体７０６ａと、絶縁体７０６ａ上の半導体７０６ｂと、半導体７０６ｂ上の絶縁体７０６ｃと、絶縁体７０６ｃおよび半導体７０６ｂに設けられた領域７０７ａおよび領域７０７ｂと、絶縁体７０６ｃ上の絶縁体７１２と、絶縁体７１２上の導電体７１４ａと、絶縁体７０６ｃ上および導電体７１４ａ上の絶縁体７１６と、を有する構造を示す。なお、トランジスタ７４１の構造は一例であり、図３８（Ｃ）に示す構造と異なる構造であっても構わない。
したがって、図３８（Ｃ）に示すトランジスタ７４１において、導電体７０２ａはゲート電極としての機能を有し、領域７０７ａはソースとしての機能を有し、領域７０７ｂはドレインとしての機能を有し、絶縁体７１２はゲート絶縁体としての機能を有し、導電体７１４ａはゲート電極としての機能を有する。なお、半導体７０６ｂは、光が当たることで電気特性が変動する場合がある。したがって、導電体７０２ａ、導電体７１４ａのいずれか一以上が遮光性を有すると好ましい。
図３８（Ｃ）には、容量素子７４２として、絶縁体７０１上の導電体７０２ｂと、導電体７０２ｂ上の絶縁体７０４と、絶縁体７０４上にあり導電体７０２ｂと重なる領域７０７ａと、領域７０７ａ上の絶縁体７１１と、絶縁体７１１上にあり領域７０７ａと重なる導電体７１４ｂと、を有する構造を示す。
容量素子７４２において、導電体７０２ｂおよび導電体７１４ｂは一方の電極として機能し、領域７０７ａは他方の電極として機能する。
したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製することができる。また、導電体７０２ａおよび導電体７０２ｂを同種の導電体とすると好ましい。その場合、導電体７０２ａおよび導電体７０２ｂは、同一工程を経て形成することができる。また、導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。その場合、導電体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができる。また、絶縁体７１２および絶縁体７１１を同種の絶縁体とすると好ましい。その場合、絶縁体７１２および絶縁体７１１は、同一工程を経て形成することができる。
図３８（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。したがって、図３８（Ｃ）は表示品位の高いＥＬ表示装置である。
トランジスタ７４１および容量素子７４２上には、絶縁体７２０が配置される。ここで、絶縁体７０６ｃ、絶縁体７１６および絶縁体７２０は、トランジスタ７４１のソースとして機能する領域７０７ａに達する開口部を有してもよい。絶縁体７２０上には、導電体７８１が配置される。導電体７８１は、絶縁体７０６ｃ、絶縁体７１６および絶縁体７２０の開口部を介してトランジスタ７４１と電気的に接続している。
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および導電体７８３の重なる領域が、発光素子７１９となる。
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明する。
図３９（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図３９に示す画素は、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液晶素子）７５３とを有する。
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図３８（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図３９（Ｂ）に示す。図３９（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体または半導体を用いてもよい。
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子７５２は、容量素子７４２についての記載を参照する。なお、図３９（Ｂ）には、図３８（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されない。
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さいトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ７５１と電気的に接続する。
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９７が配置される。
なお、液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどを用いることができる。ただし、これに限定されず、駆動方法として様々なものを用いることができる。
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供することができる、または、表示品位の高い表示装置を提供することができる。または、高精細の表示装置を提供することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、白色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパッタリング法で成膜することも可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、少なくとも実施の形態で説明したトランジスタを用いることができ、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。
図４０は、先の実施の形態で説明した記憶装置を少なくとも一部に用いたＣＰＵの一例の構成を示すブロック図である。
図４０に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図４０に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図４０に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図４０に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。
図４０に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図４１は、レジスタ１１９６として用いることのできる記憶装置の回路図の一例である。記憶装置１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶装置１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。トランジスタ１２０９は酸化物半導体層にチャネルが形成されるトランジスタであることが好ましい。トランジスタ１２０９として、先の実施の形態で説明したトランジスタ４９０を参照することができる。
ここで、回路１２０２には、先の実施の形態で説明した記憶装置を用いることができる。記憶装置１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４のオン状態またはオフ状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、及びトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７及び容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ１２０３及びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図４１では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図４１では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６及び回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図４１において、記憶装置１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶装置１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトランジスタとすることもできる。または、記憶装置１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図４１における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様における半導体装置では、記憶装置１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶装置１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶装置１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３及びスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶装置１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶装置１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
本実施の形態では、記憶装置１２００をＣＰＵに用いる例として説明したが、記憶装置１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、上記実施の形態で例示した記憶装置を含むＲＦタグについて、図４２を用いて説明する。
本実施の形態におけるＲＦタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。
ＲＦタグの構成について図４２を用いて説明する。図４２はＲＦタグの構成例を示すブロック図である。
図４２に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタに逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体、が用いられた構成としてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。本実施の形態に示すＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
ここで、記憶回路８１０として、先の実施の形態で示した記憶装置を用いることができる。記憶回路８１０として、先の実施の形態で示した記憶装置を用いることにより、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適に用いることができる。さらに本発明の一態様の記憶装置は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて著しく小さいため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様の記憶装置は、不揮発性のメモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係るＲＦタグの使用例について図４３を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図４３（Ａ）参照）、包装用容器類（包装紙やボトル等、図４３（Ｃ）参照）、記録媒体（ＤＶＤやビデオテープ等、図４３（Ｂ）参照）、乗り物類（自転車等、図４３（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図４３（Ｅ）、図４３（Ｆ）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わるＲＦタグを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、燃料を用いたエンジンや、蓄電体からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図４４（Ａ）に示す携帯型ゲーム機２９００は、筐体２９０１、筐体２９０２、表示部２９０３、表示部２９０４、マイクロホン２９０５、スピーカ２９０６、操作キー２９０７等を有する。なお、図４４（Ａ）に示した携帯型ゲーム機は、２つの表示部２９０３と表示部２９０４とを有しているが、表示部の数は、これに限定されない。表示部２９０３は、入力装置としてタッチスクリーンが設けられており、スタイラス２９０８等により操作可能となっている。
図４４（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作用のボタン２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図４４（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。
図４４（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作キー２９４４、レンズ２９４５、および接続部２９４６等を有する。操作キー２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図４４（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図４４（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作ボタン２９６５、入出力端子２９６６などを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作ボタン２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作ボタン２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
図４４（Ｇ）に家庭用電気製品の一例として電気冷凍冷蔵庫を示す。電気冷凍冷蔵庫２９７０は、筐体２９７１、冷蔵室用扉２９７２、および冷凍室用扉２９７３等を有する。
図４４（Ｈ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。
本実施の形態に示す電子機器には、上述したトランジスタまたは上述した半導体装置などが搭載されている。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。また例えば、本実施の形態に示す電子機器に、他の実施の形態に示す半導体装置を搭載することにより、電子機器の性能を向上させることができる場合がある。または、電子機器の消費電力を小さくすることができる場合がある。
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限定されない。例えば、本発明の一態様として実施の形態１では、オフ電流が低いトランジスタとしてＯＳトランジスタを用いる構成について説明したが、本発明の一態様は、オフ電流が低いトランジスタであればよいので、ＯＳトランジスタに限定されない。したがって、状況に応じて、例えばＯＳトランジスタを用いない構成を本発明の一態様としてもよい。
＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧とすると、電圧を電位に言い換えることができる。グラウンド電圧は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
＜＜接続について＞＞
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電層、層、など）であるとする。
１１ 領域
１５ 領域
１６ 領域
１７ 領域
１８ 領域
１９ 領域
２０ 領域
２１ 垂線
２２ 垂線
２３ 垂線
１００ 層
１０１ 絶縁体
１０２ 導電体
１０３ 絶縁体
１０４ 絶縁体
１０６ａ 酸化物
１０６ｂ 酸化物
１０６ｃ 酸化物
１０７ａ 低抵抗領域
１０７ｂ 低抵抗領域
１０８ａ 導電体
１０８ｂ 導電体
１０９ａ 導電体
１０９ｂ 導電体
１１２ 絶縁体
１１４ 導電体
１１６ 絶縁体
１１８ 絶縁体
１１９ ドーパント
１２２ 水素
１２６ａ 領域
１２６ｂ 領域
１２６ｃ 領域
１５０ 容量素子
２２０ ウェル
２２１ ｐ型半導体
２２３ ｎ型半導体
２２４ 開口
２２５ 開口
２６０ 回路
２７０ 回路
２７３ 電極
２８０ 回路
２９０ 回路
３８２ Ｅｃ
３８３ａ Ｅｃ
３８３ｂ Ｅｃ
３８３ｃ Ｅｃ
３８６ Ｅｃ
３９０ トラップ準位
４００ 基板
４０２ 絶縁体
４０４ 導電体
４０６ 酸化物
４０６ａ 酸化物
４０６ｂ 酸化物
４０６ｃ 酸化物
４０７ チャネル形成領域
４０８ 絶縁体
４１２ 絶縁体
４１３ 導電体
４１３ａ 導電体
４１３ｂ 導電体
４１３ｃ 導電体
４１３ｄ 導電体
４１６ａ 導電体
４１６ｂ 導電体
４２１ 導電体
４２２ 導電体
４２９ 導電体
４４２ 絶縁体
４５４ 導電体
４６０ 素子分離領域
４６２ 絶縁体
４６４ 絶縁体
４６４ａ 絶縁体
４６４ｂ 絶縁体
４７０ 絶縁膜
４７４ 領域
４７６ 領域
４７７ 隔壁
４８７ 配線
４８８ 導電体
４８９ プラグ
４９０ トランジスタ
４９１ トランジスタ
４９２ トランジスタ
５００ 半導体装置
５１１ 導電体
５１３ 導電体
５１４ 導電体
５１６ 導電体
５１７ 導電体
５２１ ルーティングスイッチエレメント
５２２ ロジックエレメント
５２３ コンフィギュレーションメモリ
５２４ ルックアップテーブル
５２５ レジスタ
５２６ セレクタ
５２７ コンフィギュレーションメモリ
５４１ プラグ
５４１ｂ プラグ
５４３ プラグ
５４４ プラグ
５４４ｂ プラグ
５４５ プラグ
５７１ 絶縁体
５７２ 絶縁体
５８１ 絶縁体
５８１ａ 絶縁体
５８１ｂ 絶縁体
５８４ 絶縁体
５８５ 絶縁体
５９１ 絶縁体
５９２ 絶縁体
５９３ 絶縁体
６００ 撮像装置
６０１ 光電変換素子
６０２ トランジスタ
６０３ トランジスタ
６０４ トランジスタ
６０５ トランジスタ
６０６ 容量素子
６０６ａ 半導体
６０６ｂ 半導体
６０６ｃ 半導体
６０７ ノード
６０８ 配線
６０９ 配線
６１０ 画素駆動回路
６１１ 配線
６１２ 絶縁体
６１３ 導電体
６１４ 導電層
６１６ａ 導電層
６１６ｂ 導電層
６１８ 絶縁膜
６１９ 絶縁膜
６２１ 画素部
６２２ 画素
６２２Ｂ 画素
６２２Ｇ 画素
６２２Ｒ 画素
６２３ 画素
６２４ フィルタ
６２４Ｂ フィルタ
６２４Ｇ フィルタ
６２４Ｒ フィルタ
６２５ 層
６２６ 配線群
６３５ レンズ
６６０ 光
６６０ａ 容量素子
６６０ｂ 容量素子
６６１ａ トランジスタ
６６１ｂ トランジスタ
６６２ａ トランジスタ
６６２ｂ トランジスタ
６６３ａ インバータ
６６３ｂ インバータ
６８１ 光電変換層
６８２ 透光性導電層
６８６ 導電体
７００ 基板
７０１ 絶縁体
７０２ａ 導電体
７０２ｂ 導電体
７０４ 絶縁体
７０６ａ 絶縁体
７０６ｂ 半導体
７０６ｃ 絶縁体
７０７ａ 領域
７０７ｂ 領域
７１１ 絶縁体
７１２ 絶縁体
７１４ａ 導電体
７１４ｂ 導電体
７１６ 絶縁体
７１９ 発光素子
７２０ 絶縁体
７２１ 絶縁体
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ 容量素子
７４３ スイッチ素子
７４４ 信号線
７５０ 基板
７５１ トランジスタ
７５２ 容量素子
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 導電体
７８２ 発光層
７８３ 導電体
７８４ 隔壁
７９１ 導電体
７９２ 絶縁体
７９３ 液晶層
７９４ 絶縁体
７９５ スペーサ
７９６ 導電体
７９７ 基板
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ 書き換え可能なＲＯＭ
１２００ 記憶装置
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
２９００ 携帯型ゲーム機
２９０１ 筐体
２９０２ 筐体
２９０３ 表示部
２９０４ 表示部
２９０５ マイクロホン
２９０６ スピーカ
２９０７ 操作キー
２９０８ スタイラス
２９１０ 情報端末
２９１１ 筐体
２９１２ 表示部
２９１３ カメラ
２９１４ スピーカ部
２９１５ ボタン
２９１６ 外部接続部
２９１７ マイク
２９２０ ノート型パーソナルコンピュータ
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９４０ ビデオカメラ
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作キー
２９４５ レンズ
２９４６ 接続部
２９５０ 情報端末
２９５１ 筐体
２９５２ 表示部
２９６０ 情報端末
２９６１ 筐体
２９６２ 表示部
２９６３ バンド
２９６４ バックル
２９６５ 操作ボタン
２９６６ 入出力端子
２９６７ アイコン
２９７０ 電気冷凍冷蔵庫
２９７１ 筐体
２９７２ 冷蔵室用扉
２９７３ 冷凍室用扉
２９８０ 自動車
２９８１ 車体
２９８２ 車輪
２９８３ ダッシュボード
２９８４ ライト
４０００ ＲＦタグ
５１００ ペレット
５１２０ 基板
５１６１ 領域

Claims (12)

  1. 第１の酸化物膜を有し、
    前記第１の酸化物膜は、インジウムと、元素Ｍと、亜鉛と、を有し、
    前記第１の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、
    ｘｂ：ｙｂ：ｚｂは以下の数式１乃至数式５のいずれかを満たし、
    数式１乃至数式５において、α１は−０．４３以上０．１８以下であり、α２は−０．７８以上０．４２以下であり、α３は−１以上０．５６以下であり、α４は−１以上０．６４以下であり、α５は−１以上０．８２以下であり、ｍ１乃至ｍ５は０．７より大きく１以下であるトランジスタ。
  2. 第１の酸化物膜を有し、
    前記第１の酸化物膜は、インジウムと、元素Ｍと、亜鉛と、を有し、
    前記第１の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、
    ｘｂは４と等しく、ｙｂは１．８以上２．２以下であり、ｚｂは２．１より大きく３以下であるトランジスタ。
  3. 第１の酸化物膜を有し、
    前記第１の酸化物膜は、インジウムと、元素Ｍと、亜鉛と、を有し、
    前記第１の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、
    ｘｂは５と等しく、ｙｂは０．９以上１．１以下であり、ｚｂは４．２より大きく６以下であるトランジスタ。
  4. 第１の酸化物膜を有し、
    前記第１の酸化物膜は第１の領域と、第２の領域を有し、
    前記第１の領域はｃ軸の配向性を有し、
    前記ｃ軸は、前記第１の酸化物膜の上面または被形成面の法線ベクトルに平行であり、
    前記第２の領域はｃ軸の配向性を有さず、
    前記第２の領域は、インジウムと、元素Ｍと、亜鉛と、を有し、
    前記第２の領域は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、
    ｘｂ：ｙｂ：ｚｂは以下の数式６乃至数式１０のいずれかを満たし、
    数式６乃至数式１０において、α１は−０．４３以上０．１８以下であり、α２は−０．７８以上０．４２以下であり、α３は−１以上０．５６以下であり、α４は−１以上０．６４以下であり、α５は−１以上０．８２以下であり、ｍ１乃至ｍ５は０．７より大きく１以下であるトランジスタ。
  5. 第１の酸化物膜を有し、
    前記第１の酸化物膜は第１の領域と、第２の領域を有し、
    前記第１の領域はｃ軸配向性を有し、
    前記ｃ軸は、前記第１の酸化物膜の上面または被形成面の法線ベクトルに平行であり、
    前記第２の領域はｃ軸の配向性を有さず、
    前記第２の領域は、インジウム、元素Ｍ、および亜鉛を有し、
    前記第２の領域は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、
    ｘｂは４と等しく、ｙｂは１．８以上２．２以下であり、ｚｂは２．１より大きく３以下であるトランジスタ。
  6. 第１の酸化物膜を有し、
    前記第１の酸化物膜は第１の領域と、第２の領域を有し、
    前記第１の領域はｃ軸配向性を有し、
    前記第２の領域はｃ軸の配向性を有さず、
    前記第２の領域は、インジウム、元素Ｍ、および亜鉛を有し、
    インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、
    ｘｂは５と等しく、ｙｂは０．９以上１．１以下であり、ｚｂは４．２より大きく６以下であるトランジスタ。
  7. 第１の酸化物膜を有し、
    前記第１の酸化物膜は、スパッタリング法により成膜され、
    前記スパッタリング法に用いるターゲットは、インジウム、元素Ｍ、および亜鉛を有し、
    前記ターゲットは、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｂ：ｙｂ：ｚｂを満たす領域を有し、
    ｘｂは５と等しく、ｙｂは０．９以上１．１以下であり、ｚｂは６．３より大きく７．７以下であるトランジスタ。
  8. 請求項１乃至請求項７において、
    前記トランジスタは、第２の酸化物膜を有し、
    前記第２の酸化物膜は、前記第１の酸化物膜の上面に接する領域を有し、
    前記第２の酸化物膜は、インジウム、元素Ｍ、および亜鉛を有し、
    前記第２の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘｃ：ｙｃ：ｚｃを満たす領域を有し、
    ｘｃは１と等しく、ｙｃは２．７以上３．３以下であり、ｚｃは１以上３以下であるトランジスタ。
  9. 請求項８において、
    前記トランジスタは、第３の酸化物膜を有し、
    前記第３の酸化物膜は、前記第１の酸化物膜の下面に接する領域を有し、
    前記第３の酸化物膜は、インジウム、元素Ｍ、および亜鉛を有し、
    前記第３の酸化物膜は、インジウム、元素Ｍ、および亜鉛の原子数比が、インジウム：元素Ｍ：亜鉛＝ｘａ：ｙａ：ｚａを満たす領域を有し、
    ｘａは１と等しく、ｙａは２．７以上３．３以下であり、ｚａは１以上３以下であるトランジスタ。
  10. 請求項１乃至請求項９において、
    元素Ｍは、ガリウム、アルミニウム、イットリウムおよびスズから選ばれる少なくとも１以上の元素であるトランジスタ。
  11. 請求項１乃至請求項９において、
    元素Ｍはガリウムであるトランジスタ。
  12. 請求項１乃至請求項１１に記載のトランジスタを搭載した電子機器。
JP2016061137A 2015-03-27 2016-03-25 トランジスタ、および電子機器 Withdrawn JP2016189463A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015066660 2015-03-27
JP2015066660 2015-03-27

Publications (1)

Publication Number Publication Date
JP2016189463A true JP2016189463A (ja) 2016-11-04

Family

ID=56975855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016061137A Withdrawn JP2016189463A (ja) 2015-03-27 2016-03-25 トランジスタ、および電子機器

Country Status (5)

Country Link
US (1) US20160284857A1 (ja)
JP (1) JP2016189463A (ja)
CN (1) CN107484435A (ja)
TW (1) TW201705472A (ja)
WO (1) WO2016157016A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107043A1 (ja) * 2017-11-29 2019-06-06 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP2019102793A (ja) * 2017-11-29 2019-06-24 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP2020194945A (ja) * 2019-05-30 2020-12-03 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
WO2021165783A1 (ja) * 2020-02-20 2021-08-26 株式会社半導体エネルギー研究所 金属酸化物、金属酸化物の形成方法、半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017037564A1 (en) 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
TWI696990B (zh) * 2017-02-22 2020-06-21 大陸商昆山國顯光電有限公司 像素驅動電路及其驅動方法和電晶體的版圖結構
US11362090B2 (en) * 2020-01-31 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having buried logic conductor type of complementary field effect transistor, method of generating layout diagram and system for same
US11514982B2 (en) * 2021-03-03 2022-11-29 Taiwan Semiconductor Manufacturing Company Limited Computation unit including an asymmetric ferroelectric device pair and methods of forming the same
CN116941045A (zh) * 2022-02-17 2023-10-24 京东方科技集团股份有限公司 半导体材料、发光器件、显示面板及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
KR101516050B1 (ko) * 2008-08-27 2015-05-04 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
JP5947099B2 (ja) * 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
TWI642193B (zh) * 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2015201640A (ja) * 2014-04-03 2015-11-12 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107043A1 (ja) * 2017-11-29 2019-06-06 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP2019102793A (ja) * 2017-11-29 2019-06-24 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
KR20200070411A (ko) * 2017-11-29 2020-06-17 가부시키가이샤 고베 세이코쇼 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타깃
KR102151557B1 (ko) 2017-11-29 2020-09-03 가부시키가이샤 고베 세이코쇼 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타깃
JP2020194945A (ja) * 2019-05-30 2020-12-03 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
WO2021165783A1 (ja) * 2020-02-20 2021-08-26 株式会社半導体エネルギー研究所 金属酸化物、金属酸化物の形成方法、半導体装置

Also Published As

Publication number Publication date
WO2016157016A1 (en) 2016-10-06
CN107484435A (zh) 2017-12-15
US20160284857A1 (en) 2016-09-29
TW201705472A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
JP7045436B2 (ja) 半導体装置
JP6728452B2 (ja) 半導体装置
JP6670408B2 (ja) 半導体装置
US10050132B2 (en) Method for manufacturing semiconductor device
JP6608648B2 (ja) 半導体装置及びその作製方法
US9954113B2 (en) Transistor including oxide semiconductor, semiconductor device including the transistor, and electronic device including the transistor
TWI662653B (zh) 半導體裝置、電子裝置及半導體裝置的製造方法
KR102546516B1 (ko) 반도체 장치의 제작 방법
JP2016189463A (ja) トランジスタ、および電子機器
JP2017130647A (ja) トランジスタ、半導体装置、および電子機器
JP2016174147A (ja) トランジスタ、トランジスタの作製方法、半導体装置および電子機器
JP2016015484A (ja) 半導体装置、該半導体装置の作製方法および該半導体装置を含む電子機器
JP2017112374A (ja) トランジスタ、半導体装置、および電子機器
JP2016167591A (ja) 半導体装置およびその作製方法、ならびに電子機器
JP2016105473A (ja) 半導体装置および電子機器
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器
JP2016167590A (ja) トランジスタ、トランジスタの作製方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190315