CN107484435A - 晶体管及电子设备 - Google Patents

晶体管及电子设备 Download PDF

Info

Publication number
CN107484435A
CN107484435A CN201680019156.1A CN201680019156A CN107484435A CN 107484435 A CN107484435 A CN 107484435A CN 201680019156 A CN201680019156 A CN 201680019156A CN 107484435 A CN107484435 A CN 107484435A
Authority
CN
China
Prior art keywords
transistor
oxide
insulator
electric conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680019156.1A
Other languages
English (en)
Inventor
山崎舜平
下村明久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107484435A publication Critical patent/CN107484435A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明的目的之一是使半导体装置具有良好的电特性或者提供一种可靠性高的半导体装置。半导体装置是包括第一氧化物膜的晶体管。第一氧化物膜包含铟、元素M以及锌,第一氧化物膜包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域。xb:yb:zb满足(1‑α1):(1+α1):m1或(1‑α2):(1+α2):m2,α1为‑0.43以上且0.18以下,α2为‑0.78以上且0.42以下,m1及m2大于0.7且1以下。

Description

晶体管及电子设备
技术领域
本发明涉及一种物体、方法或制造方法。本发明涉及一种工序(process)、机器(machine)、产品(manufacture)或组成物(composition of matter)。尤其是,本发明的一个方式涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、它们的驱动方法或它们的制造方法。
在本说明书等中,半导体装置一般地是指能够通过利用半导体特性而工作的装置。晶体管、半导体电路是半导体装置的一个方式。运算装置、存储装置、成像装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)及电子设备有时包括半导体装置。
背景技术
在非专利文献1及非专利文献2中公开了In2O3-Ga2ZnO4-ZnO类的化合物的结晶结构。在非专利文献1中,描述以In1-xGa1+xO3(ZnO)m(-1≤x≤1,且m为自然数)表示的同系物(homologous phase)的存在。此外,描述同系物的固溶区域(solid solution range)。例如,描述m=1的情况下的同系物的固溶区域在x为-0.33至0.08的范围内,并且m=2的情况下的同系物的固溶区域在x为-0.68至0.32的范围内。
作为具有尖晶石型的结晶结构的化合物,已知有以AB2O4(A及B为金属元素)表示的化合物。此外,在非专利文献1中公开了InxZnyGazOw的例子,并且记载有在x、y及z具有ZnGa2O4附近的组成,即x、y及z为0、1及2附近的值时,容易形成或混有尖晶石型的结晶结构。
使用半导体材料形成晶体管的技术受到关注。该晶体管被广泛地应用于集成电路(IC)、图像显示装置(简单地记载为显示装置)等电子器件。作为可以用于晶体管的半导体材料,硅类半导体材料被广泛地周知。作为其他材料,氧化物半导体受到关注。
例如,公开了作为氧化物半导体使用氧化锌或In-Ga-Zn氧化物半导体来形成晶体管的技术(参照专利文献1及专利文献2)。
近年来,随着电子设备的高性能化、小型化或轻量化,对高密度地集成有微型化了的晶体管等半导体元件的集成电路的要求提高。
[参考]
[专利文献]
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2007-96055号公报
[非专利文献]
[非特許文献1]M.Nakamura,N.Kimizuka,and T.Mohri、“The Phase Relationsin the In2O3-Ga2ZnO4-ZnO System at 1350℃”、J.Solid State Chem.、1991、Vol.93,pp.298-315
[非特許文献2]N.Kimizuka,M.Isobe,and M.Nakamura、“Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m=3,4,and 5),InGaO3(ZnO)3,andGa2O3(ZnO)m(m=7,8,9,and 16)in the In2O3-ZnGa2O4-ZnO System”、J.Solid StateChem.、1995、Vol.116,pp.170-178
发明内容
本发明的一个方式的目的之一是使半导体装置具有良好的电特性。另外,本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。
另外,本发明的一个方式的目的之一是提供一种特性偏差少的良好的晶体管。另外,本发明的一个方式的目的之一是提供一种包括具有良好的保持特性的存储元件的半导体装置。另外,本发明的一个方式的目的之一是提供一种适合于微型化的半导体装置。另外,本发明的一个方式的目的之一是提供一种缩小了电路面积的半导体装置。另外,本发明的一个方式的目的之一是提供一种具有新颖结构的半导体装置。
注意,这些目的的记载不妨碍其他目的的存在。本发明的一个方式不一定必须要达到上述所有目的。另外,从说明书、附图、权利要求书等的记载可显而易见地看出且抽出其他目的。
本发明的一个方式是一种晶体管,该晶体管包括第一氧化物膜。第一氧化物膜包含铟、元素M以及锌。第一氧化物膜包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域。xb:yb:zb满足(1-α1):(1+α1):m1、(1-α2):(1+α2):2m2、(1-α3):(1+α3):3m3、(1-α4):(1+α4):4m4和(1-α5):(1+α5):5m5,α1为-0.43以上且0.18以下,α2为-0.78以上且0.42以下,α3为-1以上且0.56以下,α4为-1以上且0.64以下,α5为-1以上且0.82以下,m1至m5大于0.7且1以下。
另外,本发明的一个方式是一种晶体管,该晶体管包括第一氧化物膜。该第一氧化物膜包含铟、元素M以及锌。第一氧化物膜包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,xb等于4,yb为1.8以上且2.2以下,zb大于2.1且3以下。
另外,本发明的一个方式是一种晶体管,该晶体管包括第一氧化物膜。该第一氧化物膜包含铟、元素M以及锌。第一氧化物膜包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,xb等于5,yb为0.9以上且1.1以下,zb大于4.2且6以下。
另外,本发明的一个方式是一种晶体管,该晶体管包括第一氧化物膜。该第一氧化物膜包括第一区域及第二区域。第一区域具有c轴取向性。c轴平行于第一氧化物膜的顶面或被形成面的法线向量。第二区域不具有c轴取向性。第二区域包含铟、元素M以及锌。第二区域包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域。xb:yb:zb满足(1-α1):(1+α1):m1、(1-α2):(1+α2):2m2、(1-α3):(1+α3):3m3、(1-α4):(1+α4):4m4和(1-α5):(1+α5):5m5,α1为-0.43以上且0.18以下,α2为-0.78以上且0.42以下,α3为-1以上且0.56以下,α4为-1以上且0.64以下,α5为-1以上且0.82以下,m1至m5大于0.7且1以下。
另外,本发明的一个方式是一种晶体管,该晶体管包括第一氧化物膜。该第一氧化物膜包括第一区域及第二区域。第一区域具有c轴取向性。c轴平行于第一氧化物膜的顶面或被形成面的法线向量。第二区域不具有c轴取向性。第二区域包含铟、元素M以及锌。第二区域包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,xb等于4,yb为1.8以上且2.2以下,zb大于2.1且3以下。
另外,本发明的一个方式是一种晶体管,该晶体管包括第一氧化物膜。该第一氧化物膜包括第一区域及第二区域。第一区域具有c轴取向性。第二区域不具有c轴取向性。第二区域包含铟、元素M以及锌。第二区域包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,xb等于5,yb为0.9以上且1.1以下,zb大于4.2且6以下。
另外,本发明的一个方式是一种晶体管,该晶体管包括第一氧化物膜。该第一氧化物膜通过溅射法沉积。在溅射法中使用的靶材包含铟、元素M以及锌。靶材包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,xb等于5,yb为0.9以上且1.1以下,zb大于6.3且7.7以下。
在上述结构中,晶体管优选包括第二氧化物膜。第二氧化物膜优选包括与第一氧化物膜的顶面接触的区域。第二氧化物膜包含铟、元素M以及锌。第二氧化物膜优选包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xc:yc:zc的区域,xc等于1,yc为2.7以上且3.3以下,zc为1以上且3以下。
在上述结构中,晶体管优选包括第三氧化物膜。第三氧化物膜优选包括与第一氧化物膜的底面接触的区域。第三氧化物膜优选包含铟、元素M以及锌。第三氧化物膜优选包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xa:ya:za的区域,xa等于1,ya为2.7以上且3.3以下,za为1以上且3以下。
在上述结构中,元素M优选为选自镓、铝、钇和锡中的至少一个的元素。
在上述结构中,元素M优选为镓。
另外,本发明的一个方式是一种包括上述晶体管的电子设备。
通过本发明的一个方式,可以提供一种具有良好的电特性的半导体装置。另外,通过本发明的一个方式,可以提供一种可靠性高的半导体装置。
另外,通过本发明的一个方式,可以提供一种特性偏差少的良好的晶体管。另外,通过本发明的一个方式,可以提供一种包括具有良好的保持特性的存储元件的半导体装置。另外,通过本发明的一个方式,可以提供一种适合于微型化的半导体装置。另外,通过本发明的一个方式,可以提供一种缩小了电路面积的半导体装置。另外,通过本发明的一个方式,可以提供一种具有新颖结构的半导体装置。注意,这些效果的记载不妨碍其他效果的存在。本发明的一个方式不一定必须要具有所有上述效果。另外,从说明书、附图、权利要求书等的记载可明显看出且抽出其他效果。
附图说明
图1是说明本发明的一个方式的氧化物的原子数比的图;
图2是说明本发明的一个方式的氧化物的原子数比的图;
图3是说明本发明的一个方式的氧化物的原子数比的图;
图4是说明本发明的一个方式的氧化物的原子数比的图;
图5A和图5B是说明原子数比的图;
图6A至图6C是示出本发明的一个方式的晶体管的图;
图7是说明能带结构的图;
图8A至图8D是示出本发明的一个方式的晶体管的图;
图9A至图9F是示出本发明的一个方式的晶体管的图;
图10A和图10B是示出本发明的一个方式的晶体管的图;
图11A和图11B是示出本发明的一个方式的晶体管的图;
图12A和图12B是示出本发明的一个方式的晶体管的图;
图13A和图13B是示出本发明的一个方式的晶体管的图;
图14A和图14B是示出本发明的一个方式的晶体管的图;
图15A和图15B是示出本发明的一个方式的晶体管的图;
图16A和图16B是示出本发明的一个方式的晶体管的图;
图17A和图17B是示出本发明的一个方式的晶体管的图;
图18A至图18F是示出本发明的一个方式的晶体管的制造方法的图;
图19A至图19F是示出本发明的一个方式的晶体管的制造方法的图;
图20是示出本发明的一个方式的半导体装置的图;
图21A和图21B是说明晶体管的结构的图;
图22A至图22C是本发明的一个方式的电路图;
图23A至图23C是本发明的一个方式的电路图;
图24A至图24D是CAAC-OS的截面中的Cs校正高分辨率TEM图像以及CAAC-OS的截面示意图;
图25A至图25D是CAAC-OS的平面中的Cs校正高分辨率TEM图像;
图26A至图26C示出CAAC-OS以及单晶氧化物半导体的XRD结构分析结果;
图27A和图27B是示出CAAC-OS的电子衍射图案的图;
图28是示出由电子照射导致的In-Ga-Zn氧化物的结晶部的变化的图;
图29A至图29E是示出本发明的一个方式的半导体装置的电路图;
图30A和图30B是说明成像装置的一个例子的图;
图31是说明成像装置的一个例子的图;
图32A和图32B是说明成像装置的一个例子的图;
图33A至图33D是说明像素的结构实例的图;
图34A和图34B是说明像素的结构实例的图;
图35A至图35C是示出成像装置的一个例子的电路图;
图36是示出成像装置的结构实例的截面图;
图37是示出成像装置的结构实例的截面图;
图38A至图38C分别是示出本发明的一个方式的半导体装置的电路图、俯视图及截面图;
图39A和图39B分别是示出本发明的一个方式的半导体装置的电路图及截面图;
图40示出实施方式的CPU的结构实例;
图41示出实施方式的存储元件的电路图;
图42示出实施方式的RF标签的结构实例;
图43A至图43F示出实施方式的RF标签的使用例子;
图44A至图44H是说明电子设备的一个例子的图。
具体实施方式
下面,将参照附图详细地说明本发明的实施方式。但是,本发明不局限于以下说明,所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种形式。此外,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。当参照附图说明发明的结构时,表示相同对象的附图标记在不同的附图中共同使用。注意,有时使用相同的阴影图案表示相同的部分,而不特别附加附图标记。另外,当参照不同附图标记的构成要素的记载时,可以适当地使用被参照的构成要素的厚度、组成、结构或形状等的记载。
注意,在附图中,为了明确起见,有时夸大表示大小、膜(层)的厚度或区域。
电压大多指某个电位与标准电位(例如,接地电位(GND)或源电位)之间的电位差。由此,可以将电压改称为电位。一般而言,电位(电压)是相对的,根据与基准电位之差决定。因此,在记载为“接地电位”等的情况下,电位也不局限于0V。例如,也有电路中的最低电位为“接地电位”的情况。或者,也有电路中的中间电位为“接地电位”的情况。在该情况下,以该电位为基准规定正电位及负电位。
注意,为方便起见,附加了第一、第二等序数词,而其并不表示工序顺序或叠层顺序。因此,例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。另外,本说明书等中所记载的序数词与用来指定本发明的一个方式的序数词有时不一致。
注意,半导体的杂质例如是构成半导体的主要成分之外的物质。例如,浓度低于0.1atomic%的元素是杂质。有时由于包含杂质而例如发生在半导体中增高DOS(Densityof States:态密度)、载流子迁移率降低或结晶性降低等情况。在半导体是氧化物半导体时,作为改变半导体的特性的杂质,例如有第一族元素、第二族元素、第十三族元素、第十四族元素、第十五族元素或主要成分之外的过渡金属等,特别是,例如有氢(也包含在水中)、锂、钠、硅、硼、磷、碳、氮等。在氧化物半导体中,有时氢等杂质的混入导致氧空位的产生。此外,在半导体是硅时,作为改变半导体的特性的杂质,例如有氧、除了氢之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
注意,在本说明书中,“A具有其端部比B的端部突出的形状”有时意味着在俯视图或截面图中A的至少一个端部位于B的至少一个端部的外侧。因此,例如可以将“A具有其端部比B的端部突出的形状”的记载解释为在俯视图中A的一个端部位于B的一个端部的外侧。
注意,在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括该角度为85°以上且95°以下的状态。另外,“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
注意,在本说明书中,六方晶系包括三方晶系和菱方晶系。
注意,在本说明书中,当记载为半导体时,可以换称为氧化物半导体。作为半导体,还可以使用:硅或锗等第十四族半导体;碳化硅、硅化锗、砷化镓、磷化铟、硒化锌、硫化镉等化合物半导体;以及有机半导体。
注意,在本说明书中,装置有时例如是指半导体装置、显示装置、发光装置、照明装置、蓄电装置、镜像装置(mirror image device)、存储装置、电光装置等装置。
实施方式1
[氧化物半导体膜的结构]
下面对氧化物半导体的结构进行说明。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c轴取向结晶氧化物半导体)、多晶氧化物半导体、nc-OS(nanocrystalline Oxide Semiconductor:纳米晶氧化物半导体)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半导体等。
从其他观点看来,氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
作为非晶结构的定义,一般而言,已知:它处于亚稳态并没有被固定化,具有各向同性而不具有不均匀结构等。就是说,非晶结构具有键角可灵活地改变且具有短程有序性而不具有长程有序性的结构。
这意味着不能将本质上稳定的氧化物半导体称为完全非晶(completelyamorphous)氧化物半导体。另外,不能将不具有各向同性的氧化物半导体(例如,在微小区域中具有周期结构的氧化物半导体)称为完全非晶氧化物半导体。a-like OS在微小区域中具有周期结构,但是同时具有空洞,是不稳定的结构。因此,a-like OS在物性上近乎于非晶氧化物半导体。
〈CAAC-OS〉
首先,说明CAAC-OS。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
在利用透射电子显微镜(TEM:Transmission Electron Microscope)观察所得到的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中,观察到多个颗粒。然而,在高分辨率TEM图像中,不能观察到颗粒与颗粒之间的明确的边界,即晶界(grain boundary)。因此,可以说在CAAC-OS中,不容易发生起因于晶界的电子迁移率的降低。
下面,对利用TEM观察的CAAC-OS进行说明。图24A示出从大致平行于样品面的方向观察CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(Spherical AberrationCorrector)功能得到高分辨率TEM图像。将利用球面像差校正功能所得到的高分辨率TEM图像特别称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等得到Cs校正高分辨率TEM图像。
图24B示出将图24A中的区域(1)放大的Cs校正高分辨率TEM图像。图24B示出在颗粒中金属原子排列为层状。各金属原子层的配置反映了形成CAAC-OS的面(也称为被形成面)或CAAC-OS的顶面的凸凹并平行于CAAC-OS的被形成面或顶面。
如图24B所示,CAAC-OS具有特有的原子排列。在图24C中以辅助线示出特有的原子排列。由图24B和图24C可知,有的颗粒为1nm以上,有的颗粒为3nm以上,因颗粒与颗粒之间的倾斜产生的空隙的尺寸为0.8nm左右。因此,也可以将颗粒称为纳米晶(nc:nanocrystal)。此外,也可以将CAAC-OS称为具有CANC(C-Axis Aligned nanocrystals:c轴取向纳米晶)的氧化物半导体。
在此,根据Cs校正高分辨率TEM图像,将衬底5120上的CAAC-OS的颗粒5100的配置示意性地表示为推积砖块或块体的结构(参照图24D)。在图24C中观察到的在颗粒与颗粒之间产生倾斜的部分相当于图24D所示的区域5161。
图25A示出从大致垂直于样品面的方向观察CAAC-OS的平面的Cs校正高分辨率TEM图像。图25B、图25C和图25D分别示出将图25A中的区域(1)、区域(2)和区域(3)放大的Cs校正高分辨率TEM图像。由图25B、图25C和图25D可知在颗粒中金属原子排列为三角形状、四角形状或六角形状。但是,在不同的颗粒之间金属原子的排列没有规律性。
接着,说明使用X射线衍射(XRD:X-Ray Diffraction)装置进行分析的CAAC-OS。例如,当利用out-of-plane法分析包含InGaZnO4结晶的CAAC-OS的结构时,如图26A所示,在衍射角(2θ)为31°附近时常出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面,由此可知CAAC-OS中的结晶具有c轴取向性,并且c轴朝向大致垂直于CAAC-OS的被形成面或顶面的方向。
当利用out-of-plane法分析CAAC-OS的结构时,除了2θ为31°附近的峰值以外,有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值表示CAAC-OS中的一部分包含不具有c轴取向性的结晶。优选的是,在利用out-of-plane法分析的CAAC-OS的结构中,在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
另一方面,当利用从大致垂直于c轴的方向使X射线入射到样品的in-plane法分析CAAC-OS的结构时,在2θ为56°附近时出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在CAAC-OS中,即使将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描),如图26B所示也观察不到明确的峰值。相比之下,在InGaZnO4的单晶氧化物半导体中,在将2θ固定为56°附近来进行φ扫描时,如图26C所示地观察到来源于相等于(110)面的结晶面的六个峰值。因此,由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着,说明利用电子衍射进行分析的CAAC-OS。例如,当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时,可能会获得如图27A所示的衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此,由电子衍射的结果也可知CAAC-OS所包含的颗粒具有c轴取向性,并且c轴朝向大致垂直于CAAC-OS的被形成面或顶面的方向。另一方面,图27B示出当对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束时观察到的衍射图案。由图27B观察到环状的衍射图案。因此,由电子衍射的结果也可知CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。可以认为图27B中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外,可以认为图27B中的第二环起因于(110)面等。
如上所述,CAAC-OS是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低。这意味着CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。
注意,杂质是指氧化物半导体的主要成分以外的元素,诸如氢、碳、硅和过渡金属元素等。例如,与氧的键合力比包含在氧化物半导体中的金属元素强的元素(例如,硅)会从氧化物半导体中夺取氧,由此打乱氧化物半导体的原子排列,导致结晶性下降。另外,由于铁或镍等的重金属、氩、二氧化碳等的原子半径(或分子半径)大,所以会打乱氧化物半导体的原子排列,导致结晶性下降。
当氧化物半导体包含杂质或缺陷时,其特性有时因光或热等会发生变动。包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。另外,氧化物半导体中的氧空位有时会成为载流子陷阱或因俘获氢而成为载流子发生源。
杂质及氧空位少的CAAC-OS是载流子密度低(具体而言,低于8×1011/cm3,优选低于1×1011/cm3,更优选低于1×1010/cm3,且是1×10-9/cm3以上)的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。即,可以说CAAC-OS是具有稳定特性的氧化物半导体。
<nc-OS>
接着,对nc-OS进行说明。
在nc-OS的高分辨率TEM图像中有能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸大多为1nm以上且10nm以下或1nm以上且3nm以下。有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体。例如,在nc-OS的高分辨率TEM图像中,有时观察不到明确的晶界。注意,纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此,下面有时将nc-OS的结晶部称为颗粒。
在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如,当利用使用其束径比颗粒大的X射线的out-of-plane法对nc-OS进行结构分析时,检测不到表示结晶面的峰值。此外,在使用其束径比颗粒大(例如,50nm以上)的电子射线对nc-OS进行电子衍射时,观察到类似光晕图案的衍射图案。另一方面,在使用其束径近于颗粒或者比颗粒小的电子射线对nc-OS进行纳米束电子衍射时,观察到斑点。另外,在nc-OS的纳米束电子衍射图案中,有时观察到如圆圈那样的(环状的)亮度高的区域。而且,在nc-OS的纳米束电子衍射图案中,有时还观察到环状的区域内的多个斑点。
如此,由于在颗粒(纳米晶)之间结晶取向都没有规律性,所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals:无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals:无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此,nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。但是,在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以,nc-OS的缺陷态密度比CAAC-OS高。
<a-like OS>
a-like OS具有介于nc-OS与非晶氧化物半导体之间的结构。
在a-like OS的高分辨率TEM图像中有时观察到空洞。另外,在高分辨率TEM图像中,有能够明确地观察到结晶部的区域和观察不到结晶部的区域。
由于a-like OS包含空洞,所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构,下面示出电子照射所导致的结构变化。
作为进行电子照射的样品,准备a-like OS(样品A)、nc-OS(样品B)和CAAC-OS(样品C)。每个样品都是In-Ga-Zn氧化物。
首先,取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知,每个样品都具有结晶部。
注意,如下那样决定将哪个部分作为一个结晶部。例如,已知InGaZnO4结晶的单位晶格具有包括三个In-O层和六个Ga-Zn-O层的九个层在c轴方向上以层状层叠的结构。这些彼此靠近的层的间隔与(009)面的晶格间距(也称为d值)是几乎相等的。由结晶结构分析求出其值为0.29nm。由此,可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分作为InGaZnO4结晶部。每个晶格条纹对应于InGaZnO4结晶的a-b面。
图28示出调查了各样品的结晶部(22个部分至45个部分)的平均尺寸的例子。注意,结晶部尺寸对应于上述晶格条纹的长度。由图28可知,在a-like OS中,结晶部根据电子的累积照射量逐渐变大。具体而言,如图28中的(1)所示,可知在利用TEM的观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在累积照射量为4.2×108e-/nm2时生长到2.6nm左右。另一方面,可知nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内,结晶部的尺寸都没有变化。具体而言,如图28中的(2)及(3)所示,可知无论电子的累积照射量如何,nc-OS及CAAC-OS的结晶部尺寸都分别为1.4nm左右及2.1nm左右。
如此,有时电子照射引起a-like OS中的结晶部的生长。另一方面,可知在nc-OS和CAAC-OS中,几乎没有电子照射所引起的结晶部的生长。也就是说,a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
由于a-like OS包含空洞,所以其密度比nc-OS及CAAC-OS低。具体地,a-like OS的密度为具有相同组成的单晶的78.6%以上且小于92.3%。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶的92.3%以上且小于100%。注意,难以沉积其密度小于单晶的密度的78%的氧化物半导体。
例如,在原子数比满足In:Ga:Zn=1:1:1的氧化物半导体中,具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此,在原子数比满足In:Ga:Zn=1:1:1的氧化物半导体中,a-like OS的密度为5.0g/cm3以上且小于5.9g/cm3。例如,在原子数比满足In:Ga:Zn=1:1:1的氧化物半导体中,nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且小于6.3g/cm3
注意,有时不存在相同组成的单晶氧化物半导体。此时,通过以任意比例组合组成不同的单晶氧化物半导体,可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均估计出相当于所希望的组成的单晶氧化物半导体的密度即可。注意,优选尽可能减少所组合的单晶氧化物半导体的种类来估计密度。
如上所述,氧化物半导体具有各种结构及各种特性。注意,氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上的叠层膜。
另外,当在氧化物半导体膜内部以及氧化物半导体膜与外部之间的界面存在有缺陷态时,在具有氧化物半导体膜的晶体管中,缺陷态成为劣化等的主要原因。为了使具有氧化物半导体膜的晶体管具有稳定的电特性,重要的是降低氧化物半导体膜内部以及氧化物半导体膜的界面附近的缺陷态或缺陷态密度(DOS)。
注意,缺陷态包括位于浅能级的缺陷态(也称为shallow level DOS或sDOS)和位于深能级的缺陷态(也称为deep level DOS或dDOS)。这里,位于浅能级的缺陷态存在于导带底的能量附近。“导带底的能量附近”例如是指与导带底之差异为200eV以下,优选为50meV以下。在缺陷态密度的分布宽的情况下,“导带底的能量附近”例如是指缺陷态密度的峰位与导带底之差异为200eV以下,优选为50meV以下的情况。
通过在氧化物半导体膜内部以及氧化物半导体膜与外部之间的界面降低sDOS,可以提高具有氧化物半导体膜的晶体管的场效应迁移率(简单地称为迁移率或μFE)。另外,可以使具有氧化物半导体膜的晶体管的电特性的变动小。
优选的是,降低氧化物半导体膜中的杂质(典型的是氢或水分)、氧空位和缺陷态密度(sDOS或dDOS)中的至少一个。为了降低氧化物半导体膜中的杂质、氧空位或缺陷态密度,优选提高该氧化物半导体膜的结晶性。
[晶体管490]
图6A至图6C示出本发明的一个方式的晶体管的一个例子。图6B示出沿图6A所示的点划线E1-E2、点划线E3-E4的晶体管490的截面图。
在图6B中,晶体管490形成在层625上。在此,层625既可以是衬底,又可以是衬底上形成有绝缘体或导电体的结构。另外,层625可以参照后面说明的衬底400。
在图6A及6B所示的晶体管490中,氧化物406包括三层:氧化物406a、氧化物406b及氧化物406c。晶体管490包括:绝缘体402;绝缘体402上的氧化物406a;氧化物406a上的氧化物406b;氧化物406b上的导电体416a及导电体416b;与氧化物406b的顶面及侧面、导电体416a的顶面及导电体416b的顶面接触的氧化物406c;氧化物406c上的绝缘体412;以及绝缘体412上的绝缘体408。另外,导电体404优选形成隔着绝缘体412在导电体416a与导电体416b之间的区域(氧化物406上且未形成导电体416a及导电体416b的区域)上。另外,在图6A及6B中,晶体管490包括导电体413。
导电体416a及导电体416b优选被用作晶体管490的源电极或漏电极。导电体404优选被用作晶体管490的栅电极。另外,导电体413也可以被用作晶体管490的栅电极。
例如导电体404可以被用作第一栅电极,且导电体413可以被用作第二栅电极。导电体404可以不与导电体413电连接。此外,例如导电体404也可以与导电体413电连接。通过采用上述结构,可以对导电体404及导电体413供应相同电位,由此可以提高晶体管的开关特性。
如图6C所示,晶体管490也可以不包括导电体413。
氧化物406例如优选使用包含铟(In)的氧化物半导体。例如,在氧化物半导体包含铟时,其载流子迁移率(电子迁移率)得到提高。另外,氧化物半导体优选包含元素M。
元素M优选是铝、镓、钇或锡等。或者,元素M可以是硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意,作为元素M有时也可以组合多个上述元素。元素M例如是与氧的键能高的元素。元素M例如增大氧化物半导体的能隙。另外,氧化物半导体优选包含锌。当氧化物半导体包含锌时,有时容易晶化。
注意,氧化物406不局限于包含铟的氧化物。氧化物406例如也可以是锌锡氧化物、镓锡氧化物、氧化镓等不包含铟且包含锌、镓及/或锡的氧化物等。
作为氧化物406例如使用能隙大的氧化物半导体。用于氧化物406的氧化物半导体的能隙例如是2.5eV以上且4.2eV以下,优选为2.8eV以上且3.8eV以下,更优选为3eV以上且3.5eV以下。
氧化物半导体可以通过溅射法、CVD(Chemical Vapor Deposition:化学气相沉积)法(CVD法包括MOCVD(Metal Organic CVD:有机金属CVD)法、ALD(Atomic LayerDeposition:原子层沉积)法、热CVD法或PECVD(Plasma Enhanced CVD:等离子体CVD)法,但是不局限于此)、MBE(Molecular Beam Epitaxy:分子束外延)法或PLD(Pulsed LaserDeposition:脉冲激光沉积)法沉积。通过等离子体CVD法,可以以较低的温度得到高品质的膜。在利用不使用等离子体的诸如MOCVD法、ALD法或热CVD法等的沉积方法的情况下,在被形成面不容易产生损伤,由此可以获得缺陷少的膜。
不同于从靶材等中被释放的粒子沉积的沉积方法,CVD法及ALD法是由被处理物表面的反应而形沉积的沉积方法。因此,通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是,通过ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性,所以ALD法适合用于形成覆盖纵横比高的开口的表面的膜。但是,ALD法的沉积速度比较慢,所以有时优选与沉积速度快的CVD法等其他沉积方法组合而使用。
当使用CVD法或ALD法时,可以通过调整源气体的流量比控制所得到的膜的组成。例如,当使用CVD法或ALD法时,可以通过调整源气体的流量比形成任意组成的膜。另外,例如,当使用CVD法或ALD法时,可以通过一边沉积一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边沉积时,因为可以省略传送及调整压力所需的时间,所以与使用多个沉积室进行沉积的情况相比可以使其沉积时所需的时间缩短。因此,有时可以提高晶体管或半导体装置的生产率。
例如,当通过热CVD法沉积InGaZnOx(X>0)膜作为氧化物406时,使用三甲基铟(In(CH3)3)、三甲基镓(Ga(CH3)3)及二甲基锌(Zn(CH3)2)。另外,不局限于上述组合,也可以使用三乙基镓(化学式为Ga(C2H5)3)代替三甲基镓,并使用二乙基锌(化学式为Zn(C2H5)2)代替二甲基锌。
例如,在通过ALD法沉积InGaZnOx(X>0)膜作为氧化物406时,依次反复引入In(CH3)3气体和O3气体形成InO2层,然后依次反复引入Ga(CH3)3气体和O3气体形成GaO层,之后依次反复引入Zn(CH3)2气体和O3气体形成ZnO层。注意,这些层的顺序不限定于上述例子。此外,也可以混合这些气体来形成混合化合物层如InGaO2层、InZnO2层、GaInO层、ZnInO层、GaZnO层等。注意,虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体,但是优选使用不包含H的O3气体。另外,也可以使用In(C2H5)3气体或三(乙酰丙酮)铟代替In(CH3)3气体。注意,将三(乙酰丙酮)铟也称为In(acac)3。另外,也可以使用Ga(C2H5)3气体或三(乙酰丙酮)镓代替Ga(CH3)3气体。另外,将三(乙酰丙酮)镓也称为Ga(acac)3。另外,也可以使用Zn(CH3)2气体或乙酸锌。沉积气体不局限于上述气体。
当利用溅射法沉积氧化物半导体时,为了降低微粒数,优选使用包含铟的靶材。另外,当使用元素M的原子数比高的氧化物靶材时,靶材的导电性有可能下降。当使用包含铟的靶材时,可以提高靶材的导电率,容易进行DC放电或AC放电,因此容易在大面积衬底上进行沉积。因此,可以提高半导体装置的生产率。
当利用溅射法沉积氧化物半导体时,可以将靶材的In:M:Zn的原子数比为3:1:1、3:1:2、3:1:4、1:1:0.5、1:1:1、1:1:2、1:4:4或4:2:4.1等。
当利用溅射法沉积氧化物半导体时,沉积之后的氧化物半导体的原子数比有时与靶材的原子数比不一致。尤其是,沉积之后的氧化物半导体中的锌的原子数比有时小于靶材中的锌的原子数比。具体而言,该锌的原子数比有时为靶材中的锌的原子数比的40atomic%以上且90atomic%以下左右。
氧化物406a及氧化物406c优选使用包含构成氧化物406b的氧以外的元素中一种以上的金属元素的材料形成。通过使用这种材料,可以使氧化物406a与氧化物406b的界面以及氧化物406c与氧化物406b的界面不容易产生界面能级。由此,不容易发生界面中的载流子的散射及俘获,而可以提高晶体管的场效应迁移率。另外,还可以减少晶体管的阈值电压的不均匀。因此,可以实现具有良好的电特性的半导体装置。
氧化物406a及氧化物406c的厚度为3nm以上且100nm以下,优选为3nm以上且50nm以下。另外,氧化物406b的厚度为3nm以上且200nm以下,优选为3nm以上且100nm以下,更优选为3nm以上且50nm以下。
作为氧化物406b使用其电子亲和力大于氧化物406a及氧化物406c的氧化物。例如,作为氧化物406b使用如下氧化物,该氧化物的电子亲和力比氧化物406a及氧化物406c大0.07eV以上且1.3eV以下,优选大0.1eV以上且0.7eV以下,更优选大0.15eV以上且0.4eV以下。注意,电子亲和力是指真空能级和导带底之间的能量差。
由于例如氧化物406a及氧化物406c的电子亲和力比氧化物406b小,所以与氧化物406b相比,氧化物406a及氧化物406c近似于绝缘体。由此,当施加栅电压时,沟道容易形成在氧化物406a、氧化物406b和氧化物406c中的氧化物406b。
为了使将氧化物半导体用于形成沟道的半导体层的晶体管(以下也称为“OS晶体管”)具有稳定的电特性,优选降低氧化物半导体中的杂质及氧空位而使该氧化物半导体实现高纯度本征,来使氧化物406b成为可认为本征或实质上本征的氧化物半导体。例如,通过对氧化物406b供应过剩氧,有时可以降低氧空位。另外,优选的是至少氧化物406b中的沟道形成区域是可认为本征或实质上本征的氧化物半导体。
氧化物406中的至少氧化物406b优选使用CAAC-OS(C Axis Aligned CrystallineOxide Semiconductor:c轴取向结晶氧化物半导体)。
<氧化物半导体膜的能带结构>
在此,使用图7所示的能带图对由氧化物406a、氧化物406b和氧化物406c的叠层构成的氧化物406的功能及效果进行说明。图7示出晶体管490的沟道形成区域的能带结构。
在图7中,Ec382、Ec383a、Ec383b、Ec383c、Ec386分别示出绝缘体402、氧化物406a、氧化物406b、氧化物406c、绝缘体412的导带底能量。
这里,电子亲和力是从真空能级与价电子带顶之间的能量差(也称为电离电位)减去能隙的值。注意,可以利用光谱椭偏仪(HORIBA JOBIN YVON公司制造的UT-300)测定能隙。另外,真空能级与价电子带顶的能量差可以利用紫外线光电子能谱(UPS:UltravioletPhotoelectron Spectroscopy)装置(PHI公司制造的VersaProbe)测定。
注意,使用其原子数比为In:Ga:Zn=1:3:2的靶材形成的In-Ga-Zn氧化物的能隙大约为3.5eV,电子亲和力大约为4.5eV。使用其原子数比为In:Ga:Zn=1:3:4的靶材形成的In-Ga-Zn氧化物的能隙大约为3.4eV,电子亲和力大约为4.5eV。使用其原子数比为In:Ga:Zn=1:3:6的靶材形成的In-Ga-Zn氧化物的能隙大约为3.3eV,电子亲和力大约为4.5eV。使用其原子数比为In:Ga:Zn=1:6:2的靶材形成的In-Ga-Zn氧化物的能隙大约为3.9eV,电子亲和力大约为4.3eV。使用其原子数比为In:Ga:Zn=1:6:8的靶材形成的In-Ga-Zn氧化物的能隙大约为3.5eV,电子亲和力大约为4.4eV。使用其原子数比为In:Ga:Zn=1:6:10的靶材形成的In-Ga-Zn氧化物的能隙大约为3.5eV,电子亲和力大约为4.5eV。使用其原子数比为In:Ga:Zn=1:1:1的靶材形成的In-Ga-Zn氧化物的能隙大约为3.2eV,电子亲和力大约为4.7eV。使用其原子数比为In:Ga:Zn=3:1:2的靶材形成的In-Ga-Zn氧化物的能隙大约为2.8eV,电子亲和力大约为5.0eV。
因为绝缘体402和绝缘体412是绝缘物,所以Ec382和Ec386比Ec383a、Ec383b及Ec383c更接近于真空能级(电子亲和力小)。
另外,Ec383a比Ec383b更接近于真空能级。具体而言,Ec383a优选比Ec383b更接近于真空能级0.07eV以上且1.3eV以下,优选为0.1eV以上且0.7eV以下,更优选为0.15eV以上且0.4eV以下。
此外,Ec383c比Ec383b更接近于真空能级。具体而言,Ec383c优选比Ec383b更接近于真空能级0.07eV以上且1.3eV以下,优选为0.1eV以上且0.7eV以下,更优选为0.15eV以上且0.4eV以下。
在此,有时在氧化物406a与氧化物406b之间具有氧化物406a和氧化物406b的混合区域。另外,有时在氧化物406b与氧化物406c之间具有氧化物406b和氧化物406c的混合区域。混合区域的界面态密度较低。因此,在氧化物406a、氧化物406b和氧化物406c的叠层体的能带结构中,各层之间的界面的能量连续地变化(连续接合)。
此时,电子不在氧化物406a及氧化物406c中而主要在氧化物406b中移动。由此,通过降低氧化物406a与氧化物406b的界面处的界面态密度、氧化物406b与氧化物406c的界面处的界面态密度,在氧化物406b中电子移动受到妨碍的情况减少,从而可以提高晶体管490的通态电流。
虽然在氧化物406a与绝缘体402的界面以及氧化物406c与绝缘体412的界面附近有可能形成起因于杂质或缺陷的陷阱能级390,但是由于氧化物406a及氧化物406c的存在,可以使氧化物406b远离该陷阱能级。
如图6B等所示,在晶体管490中,可以由导电体404的电场电围绕氧化物406b。由此,有时在整个氧化物406b中(块内)形成沟道。
在此,氧化物406b优选为氧化物半导体。将由导电体的电场电围绕半导体的晶体管结构称为surrounded channel(s-channel)结构。在s-channel结构中,可以使大电流流过晶体管的源极与漏极间,由此可以提高通态电流(on-state current)。
由于可以得到高的通态电流,因此s-channel结构可以说是适合于微型晶体管的结构。包括微型晶体管的半导体装置可以具有高集成度及高密度。例如,晶体管具有其沟道长度优选为40nm以下,更优选为30nm以下,进一步优选为20nm以下的区域,并且晶体管具有其沟道宽度优选为40nm以下,更优选为30nm以下,进一步优选为20nm以下的区域。
当晶体管490具有s-channel结构时,在整个氧化物406b中形成有沟道。因此,氧化物406b的厚度越大,沟道区域越大。即,氧化物406b越厚,晶体管490的通态电流越高。例如,氧化物406b具有其厚度为20nm以上,优选为40nm以上,更优选为60nm以上,进一步优选为100nm以上的区域即可。注意,包括晶体管490的半导体装置的生产率有时会下降,因此,例如,氧化物406b具有其厚度为300nm以下,优选为200nm以下,更优选为150nm以下的区域即可。
此外,为了提高晶体管490的通态电流,氧化物406c的厚度越小越优选。例如,氧化物406c具有其厚度为低于10nm,优选为5nm以下,更优选为3nm以下的区域即可。另一方面,氧化物406c具有阻挡构成相邻的绝缘体的氧之外的元素(氢、硅等)侵入形成有沟道的氧化物406b中的功能。因此,氧化物406c优选具有一定程度的厚度。例如,氧化物406c具有其厚度为0.3nm以上,优选为1nm以上,更优选为2nm以上的区域即可。
为了提高可靠性,优选使氧化物406a变厚并使氧化物406c变薄。例如,氧化物406a具有其厚度例如为10nm以上,优选为20nm以上,更优选为40nm以上,进一步优选为60nm以上的区域即可。通过将氧化物406a形成为厚,可以拉开从相邻的绝缘体和氧化物406a的界面到形成有沟道的氧化物406b的距离。注意,因为包括晶体管490的半导体装置的生产率可能会下降,所以氧化物406a具有其厚度例如为200nm以下,优选为120nm以下,更优选为80nm以下的区域即可。
注意,氧化物半导体中的硅有时成为载流子陷阱或载流子发生源。因此,氧化物406b的硅浓度越低越好。例如在氧化物406b与氧化物406a之间具有通过SIMS(二次离子质谱分析法)测到的硅浓度为低于1×1019atoms/cm3,优选为低于5×1018atoms/cm3,更优选为低于2×1018atoms/cm3的区域。此外,在氧化物406b与氧化物406c之间具有通过SIMS测到的硅浓度为低于1×1019atoms/cm3,优选为低于5×1018atoms/cm3,更优选为低于2×1018atoms/cm3的区域。
为了降低氧化物406b的氢浓度,优选降低氧化物406a及氧化物406c的氢浓度。氧化物406a及氧化物406c具有通过SIMS测到的氢浓度为2×1020atoms/cm3以下,优选为5×1019atoms/cm3以下,更优选为1×1019atoms/cm3以下,进一步优选为5×1018atoms/cm3以下的区域。此外,为了降低氧化物406b的氮浓度,优选降低氧化物406a及氧化物406c的氮浓度。氧化物406a及氧化物406c具有通过SIMS测到的氮浓度为低于5×1019atoms/cm3,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下的区域。
当铜混入氧化物半导体时,有时生成电子陷阱。电子陷阱有时使晶体管的阈值电压向正方向漂移。因此,氧化物406b的表面或内部的铜浓度越低越好。例如,氧化物406b优选具有铜浓度为1×1019atoms/cm3以下、5×1018atoms/cm3以下或者1×1018atoms/cm3以下的区域。
上述三层结构是一个例子。例如,也可以采用没有氧化物406a或氧化物406c的两层结构。或者,也可以采用在氧化物406a上或下、或者在氧化物406c上或下设置作为氧化物406a、氧化物406b和氧化物406c例示的半导体中的任何一个半导体的四层结构。或者,也可以采用在氧化物406a上、氧化物406a下、氧化物406c上、氧化物406c下中的任何两个以上的位置设置作为氧化物406a、氧化物406b和氧化物406c例示的半导体中的任何一个半导体的n层结构(n为5以上的整数)。
尤其是,在本实施方式所例示的晶体管490中,在沟道宽度方向上氧化物406b的顶面和侧面接触于氧化物406c,氧化物406b的底面接触于氧化物406a(参照图6B等)。如此,通过采用氧化物406a和氧化物406c覆盖氧化物406b的结构,可以进一步减少上述陷阱能级的影响。
通过本发明的一个方式,可以实现电特性的不均匀少的晶体管。因此,可以实现电特性的不均匀少的半导体装置。通过本发明的一个方式,可以提供一种可靠性良好的晶体管。因此,可以实现可靠性良好的半导体装置。
因为氧化物半导体的带隙为2eV以上,所以可以使将氧化物半导体用于形成沟道的区域的晶体管的关态电流(off-state current)变得极小。具体而言,可以将源极与漏极间的电压为3.5V且室温(25℃)下的每沟道宽度为1μm的关态电流设定为低于1×10-20A,优选低于1×10-22A,更优选低于1×10-24A。就是说,可以将晶体管的导通截止比设定为20位数以上且150位数以下。
通过本发明的一个方式,可以实现耗电量低的晶体管。因此,可以实现耗电量低的半导体装置。另外,使用氧化物半导体的晶体管的导通截止比高,由此有时可以实现具有高工作频率及少耗电量的半导体装置。通过在CAAC-OS膜中具有沟道区域,可以进一步提高晶体管的工作频率(f特性)。
另外,在使用现有的硅、锗及其化合物的晶体管中,尤其在具有微小的沟道长度的元件中,为了抑制短沟道效应而优选增强栅电场。为了增强栅电场而优选进行栅极绝缘膜的薄膜化。另一方面,使用氧化物半导体膜的晶体管是以电子为多数载流子的积累型晶体管。由此,该晶体管与具有PN结的反转型晶体管相比作为短沟道效应之一的DIBL(Drain-Induced Barrier Lowering,漏极导致的势垒降低)的影响小。换言之,使用氧化物半导体膜的晶体管具有对短沟道效应的耐性。
因为使用氧化物半导体膜的晶体管对短沟道效应的耐性高,所以与使用硅等的现有的晶体管相比可以使栅极绝缘膜增厚。例如,在沟道长度及沟道宽度为50nm以下的微型晶体管中也可以包括10nm左右的厚栅极绝缘膜。在此,通过使栅极绝缘膜增厚,可以减少寄生电容。由此,有时可以提高电路的动态特性。此外,通过使栅极绝缘膜增厚,有时减少泄漏电流并降低耗电量。
由于随着沟道长度的减少而使漏电场增强,所以在使用硅等的现有的晶体管中,尤其在具有短的沟道长度的晶体管的情况下明显看出热载流子劣化导致的可靠性的下降。另一方面,在氧化物半导体中,能隙大(例如,包含铟、镓及锌的氧化物半导体的带隙为2.5eV以上),不容易激发电子,空穴的有效质量大。由此,与现有的使用硅等的晶体管相比,有时不容易发生雪崩击穿(avalanche breakdown)等。因此,例如有时可以抑制起因于雪崩击穿的热载流子劣化等。
当使栅极绝缘膜增厚时,可以提高栅极绝缘膜的耐压,由此能够以更高栅极电压驱动晶体管。此外,当抑制热载流子劣化时,能够以高漏极电压驱动晶体管而不使沟道长度增加。因此,可以在输入高电压的电路中提高晶体管的可靠性的同时使沟道长度缩小,从而能够提高电路的集成度。
另外,使用氧化物半导体的半导体元件的温度依赖性比现有的使用硅、锗及其他化合物的半导体元件的温度依赖性小。由此,例如通过利用使用氧化物半导体的半导体元件,可以实现特性优异的温度传感器等。
CAAC-OS具有介电常数各向异性。具体而言,在CAAC-OS中,c轴方向的介电常数比a轴方向及b轴方向的介电常数大。在将CAAC-OS用于形成沟道的半导体膜且将栅电极配置为c轴方向上的晶体管中,c轴方向的介电常数大,因此从栅电极产生的电场容易传到整个CAAC-OS。由此,可以使阈值(S值)小。另外,在将CAAC-OS用于半导体膜的晶体管中,不容易产生由微型化所导致的S值的增大。
另外,在CAAC-OS中a轴方向及b轴方向的介电常数小,因此可以使产生在源极与漏极之间的电场的影响小。由此,不容易发生沟道长度调制效果及短沟道效果等,而可以提高晶体管的可靠性。
在此,沟道长度调制效果是指在漏电压比阈值电压高的情况下从漏极一侧扩大空乏层,实质上的沟道长度变短的现象。另外,短沟道效果是指随着沟道长度变短,产生阈值电压的降低等电特性的劣化。晶体管越微型化越容易产生上述现象所导致的电特性的劣化。
<原子数比>
在某个物质具有元素X、元素Y及元素Z的情况下,可以使用图5A及图5B表示各元素的原子数比。将元素X、元素Y及元素Z的原子数比表示为x:y:z。在此,在图5A及图5B中,可以将原子数比表示为坐标(x:y:z)。
图5A及图5B示出以X、Y及Z为顶点的正三角形以及作为坐标点的例子的坐标点R(4:2:1)。各元素的原子数比越近于各顶点越高,越远于各顶点越低。另外,如图5A所示,各原子数比被表示为坐标点与三角形的顶点的对边之间的垂线的长度的比例。例如,元素X的原子数比被表示为坐标点与顶点X的对边,即,边YZ之间的垂线21的长度。因此,在图5A和图5B所示的坐标点R中,元素X、元素Y及元素Z的原子数比表示垂线21、垂线22及垂线23的长度的比例,即x:y:z=4:2:1。另外,将经过顶点X和坐标点R的直线与边YZ交叉的点称为γ。此时,在将线Yγ的长度与线γZ的长度的比例设定为Yγ:γZ的情况下,满足Yγ:γZ=(元素Z的原子数):(元素Y的原子数)。就是说,当x:y:z=4:2:1时,例如满足Yγ:γZ=1:2。
如图5B所示,划经过坐标点R并分别与三角形的三个边平行的三条直线。此时,使用三条直线与三个边的交点,x、y及z可以如图5B所示。
氧化物406b优选包含铟、元素M及锌。
在此,元素M优选为镓、铝、镓、钇或锡等。作为可用作元素M的其他元素,有硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨等。注意,作为元素M有时也可以组合多个上述元素。元素M例如是与氧的键能高的元素。元素M例如是与氧的键能高于铟的元素。元素M例如是具有增大氧化物的能隙的功能的元素。
在此,氧化物406b所含有的铟、元素M及锌的原子数比为xb、yb及zb
本发明的一个方式的晶体管所包括的氧化物406b优选为CAAC-OS膜。
例如,如非专利文献1所记载,已知在包含铟、元素M及锌的氧化物中存在以InMO3(ZnO)m(m为自然数)表示的同源相。在此,例如考虑元素M为镓的情况。在图1中以粗直线表示的区域是已知例如在将In2O3、Ga2O3及ZnO的粉末以图1所示的区域的比例混合并以1350℃的温度焙烧的情况下有可能获得单一相的固溶区域的区域(图1的例子中,m是1至5)。在本说明书中,将该区域称为“固溶区域”。
本发明的一个方式的氧化物膜包含铟、元素M及锌,当铟、元素M及锌满足“固溶区域”及其近旁的组成,例如满足算式(1)至算式(5)所示的区域及其近旁的组成时,有时容易成为CAAC-OS膜。在此,元素M优选为镓。
在图1中以粗直线表示的m=1、2、3、4及5的固溶区域分别对应下述算式(1)、(2)、(3)、(4)及(5)。在此,xb、yb及zb表示氧化物所具有的铟、元素M及锌的原子数比。
[算式1]
xb∶yb∶zb=(1-α1)∶(1+α1)∶1 (1)
在此,在算式(1)中,α1为-0.33以上且0.88以下。
[算式2]
xb∶yb∶zb=(1-α2)∶(1+α2)∶2 (2)
在此,在算式(2)中,α2为-0.68以上且0.32以下。
[算式3]
xb∶yb∶zb=(1-α3)∶(1+α3)∶3 (3)
在此,在算式(3)中,α3为-1以上且0.46以下。
[算式4]
xb∶yb∶zb=(1-α4)∶(1+α4)∶4 (4)
在此,在算式(4)中,α4为-1以上且0.54以下。
[算式5]
xb∶yb∶zb=(1-α5)∶(1+α5)∶5 (5)
在此,在算式(5)中,α5为-1以上且0.72以下。
在此,在包含铟、元素M及锌的氧化物膜中,当铟、元素M及锌满足固溶区域近旁的原子数比时,考虑锌的原子数比比固溶区域的原子数比高的情况。如此,当锌的原子数比过剩时,例如sDOS的密度可能会高。
当锌的原子数比过剩时,例如氧化锌可能会偏析。如果氧化锌偏析,明确的晶界就可能会形成在氧化物膜中。
由此可知,在包含铟、元素M及锌的氧化物膜中,不宜过剩地包含锌。
在与氧化物膜的组成为固溶区域的情况相比,锌的原子数比低的情况下,可认为可能会提高氧化物的晶体管的特性(可靠性)。在此,关于固溶区域中的m=1、2、3、4及5的情况,考虑锌的原子数比低的情况。在此情况下,本发明的一个方式的氧化物膜更优选满足下述算式(6)至算式(10)。元素M优选为镓。在此,算式(6)至算式(10)包括固溶区域以及其锌的原子数比比固溶区域低的近旁区域。
在非特許文献2中,已报告InGaO3(ZnO)具有YbFe2O4型的层状结构,其中周期性地层叠有阳离子位点成为六配位的InO2层及阳离子位点成为五配位的GaZnO2层。另外,根据在非特許文献1中已报告的固溶区域的存在,可认为:In离子既可能会进入InO2层的六配位点,又可能会进入GaZnO2层的五配位点;Ga离子既可能会进入GaZnO2层的五配位点,又可能会进入InO2层的六配位点。另一方面,可认为:Zn离子与InO2层的六配位点相比,在GaZnO2层的五配位点可以进一步稳定地存在,因此Zn离子不容易进入InO2层的六配位点。
由此,当在固溶区域近旁锌的原子数比相对于铟的原子数比及镓的原子数比低时,可认为:五配位点的Zn离子容易被In离子或Ga离子取代,因此在原理上不容易生成阳离子缺陷,从而不容易生成sDOS等缺陷能级。另一方面,锌的原子数比相对于铟的原子数比及镓的原子数比高时,可认为如下可能性:Zn离子不容易取代InO2层的六配位点,因此过剩的Zn作为ZnO被析出,这导致sDOS增加的原因。
[算式6]
xb∶yb∶zb=(1-α1)∶(1+α1)∶m1 (6)
在此,在算式(6)中,α1优选为-0.43以上且0.18以下。另外,m1例如大于0.7且1.1以下,或者例如为0.9以上且1.1以下即可。另外,如上所述,有时不宜包含过剩锌,由此m1优选大于0.7且1以下,更优选为0.9以上且1以下。
[算式7]
xb∶yb∶zb=(1-α2)∶(1+α2)∶2m2 (7)
在此,在算式(7)中,α2优选为-0.78以上且0.42以下。另外,m2例如大于0.7且1.1以下,或者例如为0.9以上且1.1以下即可。另外,如上所述,有时不宜包含过剩锌,由此m2优选大于0.7且1以下,更优选为0.9以上且1以下。
[算式8]
xb∶yb∶zb=(1-α3)∶(1+α3)∶3m3 (8)
在此,在算式(8)中,α3优选为-1以上且0.56以下。另外,m3例如大于0.7且1.1以下,或者例如为0.9以上且1.1以下即可。另外,如上所述,有时不宜包含过剩锌,由此m3优选大于0.7且1以下,更优选为0.9以上且1以下。
[算式9]
xb∶yb∶zb=(1-α4)∶(1+α4)∶4m4 (9)
在此,在算式(9)中,α4优选为-1以上且0.64以下。另外,m4例如大于0.7且1.1以下,或者例如为0.9以上且1.1以下即可。另外,如上所述,有时不宜包含过剩锌,由此m4优选大于0.7且1以下,更优选为0.9以上且1以下。
[算式10]
xb∶yb∶zb=(1-α5)∶(1+α5)∶5m5 (10)
在此,在算式(10)中,α5优选为-1以上且0.82以下。另外,m5例如大于0.7且1.1以下,或者例如为0.9以上且1.1以下即可。另外,如上所述,有时不宜包含过剩锌,由此m5优选大于0.7且1以下,更优选为0.9以上且1以下。
接着,参照图1说明氧化物406b所包含的铟、元素M及锌的原子数比的优选的范围。注意,图1未示出氧的原子数比。算式(6)至算式(10)所示的范围例如对应图1的区域11至区域15。在此,作为一个例子示出m1至m5为0.9以上且1以下的情况。另外,包围各区域的线上及区域的顶点包括在其区域内。在此,元素M优选为镓。
在此,为了提高载流子迁移率,优选提高铟的含有率。在包含铟、元素M及锌的氧化物半导体中,重金属的s轨道主要有助于载流子传导,并且,在增加铟的含有率时增加s轨道的重叠,由此铟的含有率高的氧化物的迁移率比铟的含有率低的氧化物高。因此,通过将铟含量高的氧化物用于氧化物半导体膜,可以提高载流子迁移率。
由此,在xb:yb:zb在于固溶区域的情况下,有时铟的比率越高,可以越提高载流子迁移率。下面参照图2说明xb:yb:zb的优选的范围。
由此,xb、yb及zb优选为如下:xb=4-β1;yb=2+β1;zb为2.1以上且3.3以下;以及β1为-0.3以上且0.3以下。例如,优选为图2中的区域16的范围。
此外,xb、yb及zb优选为如下:xb=5-β2;yb=1+β2;zb为4.2以上且6.6以下;以及β2为-0.3以上且0.3以下。例如,优选为图2中的区域17的范围。
此外,xb、yb及zb优选为如下:xb=2-β3;yb=0;zb为2.1以上且3.3以下;以及β3为0以上且0.1以下。例如,优选为图2中的区域18的范围。
在此,本发明的一个方式的氧化物膜包括第一区域及第二区域。第一区域是具有c轴取向性且c轴的方向平行于氧化物膜的表面或氧化物膜的形成面的法线向量的区域。另外,第二区域是不具有c轴取向性的区域。或者,也可以将第二区域称为不容易观察c轴取向性的区域。或者,也可以将第二区域称为不是CAAC的区域。注意,当氧化物膜包括第二区域时,可认为与不具有第二区域的情况相比,sDOS较多(浅位置的缺陷态密度高)。
在氧化物半导体膜,具体而言至少用于氧化物406b的氧化物半导体膜中,原子空洞(atomic void)优选小于整个氧化物半导体膜的20%。
在此,第一区域及/或第二区域的原子数比优选满足算式(6)至算式(10)中的任一个。尤其是,第二区域的原子数比优选满足算式(6)至算式(10)中的任一个。
此外,第一区域及/或第二区域的原子数比优选满足区域11至区域18中的任一个的原子数比。尤其是,第二区域的原子数比优选满足区域11至区域18中的任一个。
在此,本发明的一个方式的晶体管可以包含层叠多个膜的氧化物。例如,也可以采用层叠氧化物406b、氧化物406b上的氧化物406c以及氧化物406b下的氧化物406a的三层结构。另外,在该三层结构中,也可以不具有氧化物406a和氧化物406c中的任一个。
将氧化物406a及氧化物406c所包含的铟、元素M及锌的原子数比表示为xa:ya:za以及xc:yc:zc。在此,元素M优选为镓。
为了使氧化物406a及氧化物406c的电子亲和力比氧化物406b低,例如优选使氧化物406a及氧化物406c的铟的含有率比氧化物406b低。另外,当元素M为镓时,例如提高镓的含有率即可。另外,锌的含有率例如优选比镓的含有率低。然而,如果铟的含有率太低,有时就是不宜的。例如,当铟的含有率太低时,有时溅射靶材的导电率会太下降,由此难以进行使用DC放电的溅射沉积。
由此,xa及ya优选满足xa≤ya,更优选满足2xa≤ya,进一步优选满足2.7xa≤ya≤3.3xa。另外,xc及yc优选满足xc≤yc,更优选满足2xc≤yc,进一步优选满足2.7xc≤yc≤3.3xc
换言之,xa、ya、za优选为如下:xa=1;ya大于2.7且3.3以下;za大于1且2以下。
另外,xc、yc、zc优选为如下:xc=1;yc大于2.7且3.3以下;zc大于1且2以下。
换言之,元素M的原子数比优选为铟、元素M及锌的原子数比的总和的40%以上,更优选为50%以上。图3示出氧化物406a及氧化物406c所包含的铟、元素M及锌的原子数比的优选的范围。注意,图3未示出氧的原子数比。在图3中元素M优选为镓。
氧化物406b所包含的铟、元素M及锌的原子数比优选为图3所示的区域19的范围。在此,区域19是用线连接坐标点A(x:y:z=1:4:0)、坐标点B(x:y:z=3:2:0)及坐标点C(x:y:z=1:4:5)的区域。注意,区域19包括线上的坐标点以及坐标点A至坐标点C。
另外,氧化物406b所包含的铟、元素M及锌的原子数比更优选为图4所示的区域20的范围。在此,区域20是用线连接坐标点A(x:y:z=1:4:0)、坐标点D(x:y:z=1:1:0)及坐标点E(x:y:z=1:4:3)的区域。注意,区域20包括线上的坐标点以及坐标点A、坐标点D及坐标点E。
氧化物406a至氧化物406c所包含的铟、元素M及锌的原子数比例如可以利用ICP-MS(Inductively Coupled Plasma-Mass Spectrometry:ICP质量分析)、SEM-EDX(ScanningElectron Microscope-Energy Dispersive X-ray spectroscopy:扫描电子显微镜-能量色散X射线谱)、TEM(Transmission Electron Microscope:透射电子显微镜)-EDX、TEM-EELS(Electron Energy Loss Spectroscopy:电子能量损失谱法)、XPS(X-rayphotoelectron Spectroscopy:X射线光电子能谱)、SIMS(Secondary Ion MassSpectrometry::二次离子质谱分析法)以及RBS(Rutherford BackscatteringSpectrometry:卢瑟福背散射光谱学法)等测定。
<晶体管的变形例>
在此,关于晶体管490,可以使用图8A至图8D、图9A至图9F、图10A和图10B、图11A和图11B、图12A和图12B、图13A和图13B、图14A和图14B、图15A和图15B、图16A和图16B以及图17A和图17B所示的结构代替图6A至图6C所示的结构。
图8A是晶体管490的俯视图。图8B是对应图8A的点划线A1-A2的截面图。图8C是对应图8A的点划线A3-A4的截面图。注意,以点划线A1-A2表示的区域示出晶体管490的沟道长度方向上的结构,以点划线A3-A4表示的区域示出晶体管490的沟道宽度方向上的结构。另外,晶体管的沟道长度方向是指在源极(源区域或源电极)与漏极(漏区域或漏电极)之间载流子移动的方向,沟道宽度方向是指在与衬底平行的面内垂直于沟道长度方向的方向。在图8A中,为了方便起见,省略晶体管490的构成要素的一部分(被用作保护绝缘膜的绝缘膜等)。有时在后面的晶体管的俯视图中也与图8A同样地省略构成要素的一部分。
晶体管490包括氧化物106b、导电体114、氧化物106a、氧化物106c、绝缘体112及绝缘体116。氧化物106b配置在氧化物106a上,氧化物106c配置在氧化物106b上,绝缘体112配置在氧化物106c上,导电体114配置在绝缘体112上。绝缘体116配置在导电体114上,绝缘体116包括与氧化物106c的顶面接触的区域,氧化物106b包括隔着氧化物106c及绝缘体112与导电体114重叠的区域。如图8A所示,当俯视时,氧化物106a的边缘与氧化物106b的边缘大致对齐,氧化物106c的边缘优选位于氧化物106a的边缘及氧化物106b的边缘的外侧。
氧化物106a可以参照氧化物406a,氧化物106b可以参照氧化物406b,氧化物106c可以参照氧化物406c,绝缘体112可以参照绝缘体412,导电体114可以参照导电体404,绝缘体116可以参照绝缘体408。
例如,如图8A至图8C所示,晶体管490包括:形成在层100上的绝缘体101、导电体102、绝缘体103及绝缘体104;形成在绝缘体104上的氧化物106a、氧化物106b及氧化物106c;形成在氧化物106c上的绝缘体112及导电体114;形成在导电体114上的绝缘体116、绝缘体118、导电体108a、导电体108b、导电体109a以及导电体109b。
在此,层100可以参照层625,绝缘体101可以参照后面说明的绝缘体571,导电体102可以参照导电体413,绝缘体103可以参照后面说明的绝缘体585,绝缘体104可以参照绝缘体402,绝缘体118可以参照后面说明的绝缘体591,导电体108a及导电体108b可以参照后面说明的插头544b等,导电体109a及导电体109b可以参照后面说明的导电体514等。
虽然在图8B及图8C中氧化物106c的边缘位于氧化物106a的边缘的外侧,但是本实施方式所示的晶体管的结构不局限于此。例如,氧化物106a的边缘可以位于氧化物106c的边缘的外侧,或者氧化物106a的侧面的端部可以与氧化物106c的侧面的端部大致对齐。
在本实施方式所示的晶体管490中的氧化物106a、氧化物106b及氧化物106c中,形成有区域126a、区域126b及区域126c,在区域126b及区域126c中其掺杂剂的浓度比区域126a高,被低电阻化。例如,区域126a为对于区域126b或区域126c的掺杂剂的最大浓度的5%以下的浓度的区域、2%以下的浓度的区域或者1%以下的浓度的区域,即可。注意,也可以将“掺杂剂”换称为“供体”、“受体”、“杂质”或“元素”。
在此,图8D示出图8B所示的晶体管490的导电体114附近的放大图。如图8D所示,在氧化物106a、氧化物106b及氧化物106c中,区域126a大概与导电体114重叠,区域126b及区域126c是区域126a以外的区域。在此,区域126b的一部分及区域126c的一部分优选与氧化物106b中的重叠于导电体114的区域(沟道形成区域)的一部分重叠。例如,区域126b及区域126c的沟道长度方向上的侧面的端部优选都位于导电体114的侧面的端部的内侧,其间的距离为距离d。此时,距离d与绝缘体112的厚度t之间的关系优选满足0.25t<d<t。
如此,在氧化物106a、氧化物106b及氧化物106c的与导电体114重叠的区域的一部分中形成有区域126b及区域126c。由此,晶体管490的沟道形成区域与低电阻化的区域126b及区域126c接触,在区域126b及区域126c与区域126a之间没有形成高电阻的偏置区域,因此可以增高晶体管490的通态电流。并且,当区域126b及区域126c的沟道长度方向的侧面的端部以满足0.25t<d<t的方式形成时,也可以防止由于区域126b及区域126c在沟道长度方向上形成得太长而会导致晶体管490一直处于导通状态。
另外,区域126b及区域126c利用离子注入法等离子掺杂处理形成,关于上述内容后面进行详细说明。由此,如图8D所示,区域126b及区域126c的沟道长度方向的侧面的端部的位置有时随着增加离氧化物106c的顶面的深度,漂移到氧化物106a、氧化物106b及氧化物106c的沟道长度方向的侧面的端部一侧。此时,距离d是指位于最靠近导电体114的内侧附近的区域126b及区域126c的沟道长度方向的侧面的端部与导电体114的沟道长度方向的侧面的端部之间的距离。
在此情况下,例如有时氧化物106a中的区域126b及区域126c不与导电体114重叠。此时,氧化物106a或氧化物106b中的区域126b和区域126c中的至少一部分优选与导电体114重叠。
低电阻区域107a及低电阻区域107b优选形成在氧化物106a、氧化物106b及氧化物106c与绝缘体116之间的界面附近(在图8B中由虚线表示的部分)。低电阻区域107a及低电阻区域107b包含绝缘体116所含有的元素中的至少一个。低电阻区域107a及低电阻区域107b的一部分优选与氧化物106b中的重叠于导电体114的区域(沟道形成区域)大致接触,或者优选与该区域的一部分重叠。
氧化物106c的与绝缘体116接触的区域大,因此低电阻区域107a及低电阻区域107b容易形成在氧化物106c中。在氧化物106c中的低电阻区域107a及低电阻区域107b中,绝缘体116所包含的元素的浓度比氧化物106c中的低电阻区域107a及低电阻区域107b以外的区域(例如,氧化物106c中的与导电体114重叠的区域)的该浓度高。
在区域126b中形成有低电阻区域107a,在区域126c中形成有低电阻区域107b。在理想上低电阻区域107a及低电阻区域107b的添加元素浓度最高,区域126b及区域126c中的低电阻区域107a及低电阻区域107b以外的区域的添加元素浓度次高,区域126a的添加元素最低。在此,添加元素是指形成区域126b及区域126c的掺杂剂和从绝缘体116添加到低电阻区域107a及低电阻区域107b的元素。
通过形成这种区域126b、区域126c、低电阻区域107a及低电阻区域107b,可以减少导电体108a或导电体108b与氧化物106a、氧化物106b或氧化物106c的接触电阻,从而增大晶体管490的通态电流。
虽然在图8A至图8D所示的晶体管490中形成有低电阻区域107a及低电阻区域107b,但是本实施方式所示的半导体装置不局限于上述结构。例如,当区域126b及区域126c的电阻充分低时,不需要形成低电阻区域107a及低电阻区域107b。
在氧化物106c上形成有绝缘体112,在绝缘体112上形成有导电体114。绝缘体112及导电体114中的至少一部分与导电体102及氧化物106b重叠。导电体114的沟道长度方向的侧面的端部优选与绝缘体112的沟道长度方向的侧面的端部大致一致。在此,绝缘体112被用作晶体管490的栅极绝缘膜,导电体114被用作晶体管490的栅电极。
在导电体114、氧化物106c及绝缘体104上形成有绝缘体116。绝缘体116优选与氧化物106c中的不与绝缘体112重叠的区域接触。另外,绝缘体116也可以与绝缘体104的至少一部分接触。在绝缘体116上形成有绝缘体118。在此,绝缘体116被用作晶体管490的保护绝缘膜,绝缘体118被用作晶体管490的层间绝缘膜。绝缘体116优选使用对氧具有阻挡效果的绝缘体形成。
在设置在绝缘体118、绝缘体116及氧化物106c中的开口中形成有导电体108a及导电体108b,与低电阻区域107a或低电阻区域107b接触。并且,在绝缘体118上形成有与导电体108a的顶面接触的导电体109a及与导电体108b的顶面接触的导电体109b。以彼此隔离的方式形成有导电体108a及导电体108b,如图8B所示,以夹着导电体114彼此相对的方式形成有导电体108a及导电体108b。在此,导电体108a被用作晶体管490的源电极和漏电极中的一个,导电体108b被用作晶体管490的源电极和漏电极中的另一个。导电体109a被用作与晶体管490的源电极和漏电极中的一个连接的布线,导电体109b被用作与晶体管490的源电极和漏电极中的另一个连接的布线。虽然在图8B中,与氧化物106b接触地设置有导电体108a及导电体108b,但是本实施方式不局限于上述结构。如果与低电阻区域107a及低电阻区域107b的接触电阻充分低,则可以采用导电体108a及导电体108b与氧化物106c接触的结构。
图9A至图9F示出图8A至图8D所示的晶体管490的变形例。图9A和图9B所示的晶体管490与图8A至图8D所示的晶体管490的不同之处在于:氧化物106b的侧面的端部形成在氧化物106a的侧面的端部的内侧。就是说,在图9A及图9B中,氧化物106a及氧化物106c的边缘位于氧化物106b的边缘的外侧,氧化物106b被氧化物106a及氧化物106c包围。另外,氧化物106a的侧面的端部,尤其是沟道宽度方向的侧面的端部,优选与氧化物106c的侧面的端部,尤其是沟道宽度方向的侧面的端部大致对齐。
如图9A及图9B所示的晶体管490那样,通过以氧化物106b的侧面的端部位于氧化物106a的侧面的端部的内侧的方式进行图案化,可以减少与进行氧化物106a或氧化物106b的蚀刻同时绝缘体104被蚀刻的次数。另外,可以使绝缘体104的表面被蚀刻的部分从导电体102远离,因此也可以提高晶体管490的耐压性。
在图9A及图9B所示的晶体管490等中,导电体114的沟道长度方向上的侧面的端部与绝缘体112的沟道长度方向上的侧面的端部大致对齐,但是本实施方式所示的半导体装置的结构不局限于此。例如,如图9C及图9D所示的晶体管490那样,导电体114的沟道长度方向上的宽度也可以比绝缘体112的沟道长度方向上的宽度小。
虽然在图9A及图9B所示的晶体管490等中,形成有导电体102及绝缘体103,但是本实施方式所示的半导体装置的结构不局限于此。例如,如图9E及图9F所示的晶体管490那样,也可以采用不设置导电体102及绝缘体103的结构。
图10A和图10B所示的晶体管490与图6A至图6C所示的晶体管490的不同之处在于氧化物406c、绝缘体412、导电体404及绝缘体408的结构。图10A示出晶体管490的俯视图。图10B示出沿着图10A所示的点划线E1-E2及点划线E3-E4的截面图。图10B所示的晶体管490包括:层625;层625上的绝缘体402;绝缘体402上的氧化物406a;氧化物406a上的氧化物406b;氧化物406b上的导电体416a及导电体416b;与氧化物406b的顶面接触的氧化物406c;氧化物406c上的绝缘体412;绝缘体412上的导电体404;导电体416a及导电体416b上的绝缘体591;以及绝缘体591及导电体404上的绝缘体408。
如图10B所示,绝缘体412优选层叠在氧化物406c上,氧化物406c及绝缘体412优选沿着绝缘体591的开口的侧面形成。另外,导电体404优选以填埋由氧化物406c及绝缘体412覆盖的开口的方式形成。此外,优选在导电体416a与导电体416b之间的区域(导电体416a及导电体416b彼此隔开的区域)上隔着绝缘体412形成导电体404。
图11A和图11B所示的晶体管490与图10A和图10B所示的晶体管490的不同之处在于氧化物406c、绝缘体412及导电体404的结构。图11A示出晶体管490的俯视图。另外,图11B示出沿着图11A所示的点划线E1-E2及点划线E3-E4的截面图。在图11B所示的晶体管490中,绝缘体412层叠在氧化物406c上。氧化物406c以与绝缘体591的开口的側面及绝缘体591的顶面接触的方式形成。导电体404以填埋由氧化物406c及绝缘体412覆盖的开口的方式形成。另外,导电体404隔着氧化物406c及绝缘体412形成在绝缘体591的顶面上。绝缘体408以与导电体404的顶面接触的方式设置。绝缘体408优选与导电体404的侧面的至少一部分接触。
图12A是晶体管490的俯视图。图12B示出沿着图12A所示的点划线C1-C2及点划线C3-C4的截面图。
图12B所示的晶体管490包括:绝缘体402;绝缘体402上的氧化物406a;氧化物406a上的氧化物406b;与氧化物406a的侧面以及氧化物406b的顶面及侧面接触的导电体416a及导电体416b;与氧化物406a的侧面、氧化物406b的顶面及侧面、导电体416a的顶面及侧面以及导电体416b的顶面及侧面接触的氧化物406c;氧化物406c上的绝缘体412;以及绝缘体412上的导电体404。
图13A是晶体管490的俯视图。图13B示出沿着图13A所示的点划线G1-G2及点划线G3-G4的截面图。
图13A及图13B所示的晶体管490包括:绝缘体402;绝缘体402的凸部上的氧化物406a;氧化物406a上的氧化物406b;氧化物406b上的氧化物406c;以与氧化物406a、氧化物406b及氧化物406c接触且彼此隔离的方式设置的导电体416a及导电体416b;氧化物406c、导电体416a及导电体416b上的绝缘体412;绝缘体412上的导电体404;以及导电体416a、导电体416b、绝缘体412及导电体404上的绝缘体408。
绝缘体412在G3-G4截面中至少与氧化物406b的侧面接触。另外,导电体404在G3-G4截面中至少隔着绝缘体412与氧化物406b的顶面及侧面相对。
在图6A至图6C及图12A及图12B所示的结构中,氧化物406c的端部与绝缘体412的端部大致对齐,但是如图14A所示的晶体管490那样,氧化物406c的端部也可以不与绝缘体412端部对齐。另外,如图14B所示,氧化物406c的端部及绝缘体412的端部也可以与导电体404的端部大致对齐。
图15A及图15B分别是本发明的一个方式的晶体管490的俯视图及截面图。图15A是俯视图,图15B是沿着图15A所示的点划线I1-I2及点划线I3-I4的截面图。另外,在图15A的俯视图中,为了明确起见,省略一部分的构成要素。
图15A及图15B所示的晶体管490包括:层625上的导电层614;导电层614上的绝缘体612;绝缘体612上的半导体606a;半导体606a上的半导体606b;半导体606b上的半导体606c;以与半导体606a、半导体606b及半导体606c接触且彼此隔离的方式设置的导电层616a及导电层616b;以及半导体606c、导电层616a及导电层616b上的绝缘膜618。导电层614隔着绝缘体612与半导体606b的底面相对。另外,绝缘体612也可以具有凸部。此外,也可以不具有半导体606a及/或绝缘膜618。
半导体606b具有晶体管490的沟道形成区域的功能。导电层614具有晶体管490的第一栅电极(也称为前栅电极)的功能。导电层616a及导电层616b具有晶体管490的源电极及漏电极的功能。
绝缘膜618优选为包含过剩氧的绝缘体。
另外,导电层614参照导电体404的记载。绝缘体612参照绝缘体412的记载。半导体606a参照氧化物406a的记载。半导体606b参照氧化物406b的记载。半导体606c参照氧化物406c的记载。导电层616a及导电层616b参照导电体416a及导电体416b的记载。绝缘膜618参照绝缘体402的记载。
由此,有时可视为图15A及图15B所示的晶体管490与图6A至图6C所示的晶体管490的不同之处只在于一部分的结构。具体而言,除了不设置导电体404以外图15A及图15B所示的晶体管490的结构与图6A至图6C所示的晶体管490的结构相似。由此,图15A及图15B所示的晶体管490可以适当地参照图6A至图6C所示的晶体管490的说明。
晶体管490也可以隔着绝缘膜618具有与半导体606b重叠的导电体。该导电体被用作晶体管490的第二栅电极。该导电体参照导电体413的记载。另外,也可以使用该第二栅电极形成s-channel结构。
另外,也可以在绝缘膜618上设置有显示元件。例如,也可以设置有像素电极、液晶层、公共电极、发光层、有机EL层、阳极及阴极等。显示元件例如与导电层616a等连接。
另外,也可以在半导体上配置有可用作沟道保护膜的绝缘体。此外,如图16A及图16B所示,也可以在导电层616a及导电层616b与半导体606c之间配置绝缘膜619。在此情况下,导电层616a(导电层616b)通过绝缘膜619中的开口与半导体606c连接。绝缘膜619可以参照绝缘膜618的记载。
在图15B及图16B中,也可以在绝缘膜618上配置导电体613。图17A和图17B示出上述情况下的例子。导电体613参照导电体413的记载。另外,可以对导电体613供应与导电层614相同的电位及信号或者不同的电位及信号。例如,也可以对导电体613供应恒定电位而控制晶体管490的阈值电压。就是说,导电体613可以具有第二栅电极的功能。
在此,例如有时在现有的非晶硅用生产线上可以容易制造如图15A及图15B、图16A及图16B以及图17A及图17B等所示的所谓底栅型晶体管。另外,例如有时在现有的低温多晶硅用生产线及LSI用生产线上容易制造图6A至图6C等所示的所谓顶栅型晶体管。
<晶体管490的制造方法>
下面说明图8A至图8D所示的晶体管490的制造方法。
首先,准备层100。接着,沉积绝缘体101。
绝缘体101可以通过溅射法、化学气相沉积(CVD:Chemical Vapor Deposition)法、分子束外延(MBE:Molecular Beam Epitaxy)法、脉冲激光沉积(PLD:Pulsed LaserDeposition)法、原子层沉积(ALD:Atomic Layer Deposition)法等沉积。
接着,沉积绝缘体103。绝缘体103可以使用上述绝缘体。绝缘体103可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。
接着,在绝缘体103上形成抗蚀剂等,在绝缘体103中形成开口。
接着,沉积成为导电体102的导电体。成为导电体102的导电体可以使用上述导电体。成为导电体102的导电体可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。
接着,进行CMP处理而去除绝缘体103上的成为导电体102的导电体。其结果,只在形成于绝缘体103中的开口中残留导电体102。
接着,沉积绝缘体104(参照图18A及图18B)。绝缘体104可以使用上述绝缘体。绝缘体104可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。
接着,形成后面的工序中将成为氧化物106a的绝缘体。该绝缘体可以使用可用作上述氧化物406a的绝缘体、半导体或导电体。该绝缘体可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。
成为氧化物106a的绝缘体优选通过溅射法沉积,更优选在包含氧的气氛下通过溅射法沉积。另外,在溅射法中,可以使用平行平板型溅射装置或对向靶材式溅射装置。当使用对向靶材式溅射装置进行沉积时,可以使对被形成面的损伤小,因此有时容易获得结晶性高的膜。由此,当沉积后面说明的CAAC-OS时,有时优选利用对向靶材式溅射装置。
可以将利用平行平板型溅射装置的沉积法称为PESP(parallel electrode SP:平行电极溅射)。另外,可以将利用对向靶材式溅射装置的沉积法称为VDSP(vapordeposition SP:气相沉积溅射)。
在通过溅射法沉积成为氧化物106a的绝缘体的期间对绝缘体104的表面(在形成氧化物106a之后是指氧化物106a与绝缘体104的界面)附近被添加氧。在此,氧例如作为氧自由基被添加到绝缘体104,但是被添加时的氧的状态不局限于此。氧可以作为氧原子或氧离子等被添加到绝缘体104。通过如此将氧添加到绝缘体104中,可以使绝缘体104包含过剩氧。
有时在绝缘体104及成为氧化物106a的绝缘体的界面附近的区域中形成有混合区域。混合区域含有构成绝缘体104的成分及构成成为氧化物106a的绝缘体的成分。
接着,形成后面的工序中将成为氧化物106b的半导体。该半导体可以使用可用作上述氧化物406b的半导体。该半导体可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。另外,也可以采用PESP法或VDSP法。注意,通过以不暴露于大气的方式连续沉积将成为氧化物106a的绝缘体和将成为氧化物106b的半导体,可以抑制杂质混入到膜中及界面。
另外,优选作为沉积气体使用氩等稀有气体(氦、氖、氪、氙等)与氧的混合气体。例如,氧在沉积气体整体中所占的比率低于50vol%,优选为33vol%以下,更优选为20vol%以下,进一步优选为15vol%以下。
当通过溅射法进行沉积时,可以将衬底温度设定为高。通过使衬底温度高,可以促进衬底顶面的溅射粒子的迁移。因此,可以沉积密度及结晶性更高的氧化物。注意,衬底的温度例如为100℃以上且450℃以下,优选为150℃以上且400℃以下,更优选为170℃以上且350℃以下,即可。
接着,优选进行加热处理。通过进行加热处理,有时可以降低后面的工序中将形成的氧化物106a及氧化物106b的氢浓度。并且,有时可以降低后面的工序中将形成的氧化物106a及氧化物106b的氧空位。加热处理以250℃以上且650℃以下的温度,优选以450℃以上且600℃以下的温度,更优选以520℃以上且570℃以下的温度进行即可。加热处理在惰性气体气氛或者包含10ppm以上、1%以上或10%以上的氧化气体的气氛下进行。加热处理也可以在减压状态下进行。或者,也可以以如下方法进行加热处理:在惰性气体气氛下进行加热处理之后,为了填补脱离了的氧而在包含10ppm以上、1%以上或10%以上的氧化气体的气氛下进行另一个加热处理。通过进行加热处理,可以提高后面的工序中将形成的氧化物106a及氧化物106b的结晶性或者可以去除氢及水等杂质。在加热处理中,还可以使用利用灯加热的RTA装置。
通过进行该加热处理,可以将氧从绝缘体104供应到成为氧化物106a的绝缘体及成为氧化物106b的半导体。通过对绝缘体104进行加热处理,可以极容易将氧供应到成为氧化物106a的绝缘体及成为氧化物106b的半导体。
在此,绝缘体101被用作阻挡氧的阻挡膜。通过在绝缘体104的下方设置有绝缘体101,可以防止扩散在绝缘体104中的氧扩散到绝缘体104的下方。
如此,通过对成为氧化物106a的绝缘体及成为氧化物106b的半导体供应氧且降低氧空位,可以形成缺陷态密度低且高纯度本征或实质上高纯度本征的氧化物半导体。
另外,也可以进行高密度等离子体处理等。高密度等离子体可以利用微波生成。在高密度等离子体处理中,例如使用氧、一氧化二氮等氧化气体。或者,可以使用氧化气体与氦、氩、氪、氙等稀有气体的混合气体。在高密度等离子体处理中,也可以对衬底施加偏压。由此,可以将等离子体中的氧离子等引入衬底一侧。可以一边进行加热,一边进行高密度等离子体处理。例如,当进行高密度等离子体处理代替上述加热处理时,可以以比上述加热处理的温度低的温度获得与进行加热处理时同样的效果。高密度等离子体处理既可以在沉积成为氧化物106a的绝缘体之前进行,又可以在沉积绝缘体112之后进行,也可以在沉积绝缘体116之后等进行。
接着,在成为氧化物106b的半导体上形成抗蚀剂等,使用该抗蚀剂等进行加工来形成氧化物106a及氧化物106b。另外,如图18C及图18D所示,在形成氧化物106b时,有时被去除绝缘体104的露出的表面。
接着,沉积在后面的工序中将成为氧化物106c的绝缘体。该绝缘体可以使用可用作上述绝缘体、半导体或导电体。该绝缘体可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。另外,也可以采用PESP法或VDSP法。
接着,在成为氧化物106c的绝缘体上形成抗蚀剂等,使用该抗蚀剂等进行加工来形成氧化物106c(参照图18C及图18D)。另外,如图18C及图18D所示,在形成氧化物106c时,有时被去除绝缘体104的露出的表面。
接着,沉积后面的工序中将成为绝缘体112的绝缘体。该绝缘体可以使用可用作上述绝缘体412的绝缘体。该绝缘体可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。例如,在利用ALD法的情况下将沉积时的衬底温度设定为400℃以上且520℃以下,优选为450℃以上且500℃以下,沉积绝缘体112既可。通过提高沉积时的衬底温度,可以降低绝缘体112所包含的杂质浓度。例如,由于可以降低沉积气体或沉积室所包含的碳化合物或水等,所以可以降低碳浓度及/或氢浓度。另外,通过提高沉积时的衬底温度,可以提高绝缘体112的密度(或膜密度)。通过提高绝缘体112的密度,可以降低绝缘体112的缺陷态密度,因此可以使制造的晶体管具有稳定的电特性。
接着,沉积后面的工序中将成为导电体114的导电体。该导电体可以使用可用于上述导电体404的导电体。该导电体可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。
接着,在可用于导电体114的导电体上形成抗蚀剂等,使用该抗蚀剂等进行加工来形成绝缘体112及导电体114(参照图18E及图18F)。在此,在以将导电体114的沟道长度方向上的侧面的端部与绝缘体112的沟道长度方向上的侧面的端部大致对齐的方式形成绝缘体112及导电体114之后,通过在使用相同的掩模的情况下进行湿蚀刻等,也可以只对导电体114进行选择性的蚀刻。当如此进行蚀刻时,如图9C及图9D所示的晶体管490那样,可以使导电体114的沟道长度方向上的宽度比绝缘体112的沟道长度方向上的宽度小。
接着,将导电体114及绝缘体112用作掩模,对氧化物106a、氧化物106b及氧化物106c添加掺杂剂119(参照图18E及图18F)。由此,在氧化物106a、氧化物106b及氧化物106c中形成有区域126a、区域126b及区域126c。因此,区域126b及区域126c的通过SIMS分析测到的掺杂剂119的浓度比区域126a的浓度变高。作为掺杂剂119的添加方法,可以使用:对离子化了的源气体进行质量分离而添加的离子注入法;不对离子化了的源气体进行质量分离而添加的离子掺杂法;以及等离子体浸没离子注入法等。当进行质量分离时,可以严密地控制添加的离子种及其浓度。另一方面,当不进行质量分离时,可以在短时间内添加高浓度的离子。另外,也可以利用生成原子或分子的簇而进行离子化的离子掺杂法。注意,也可以将“掺杂剂”换称为“离子”、“供体”、“受体”、“杂质”或“元素”。
掺杂剂119的添加步骤通过适当地设定加速电压或剂量等的注入条件来控制即可。例如,将掺杂剂119的剂量设定为1×1012ions/cm2以上且1×1016ions/cm2以下,优选为1×1013ions/cm2以上且1×1015ions/cm2以下既可。将导入掺杂剂119时的加速电压设定为2kV以上且50kV以下,优选为5kV以上且30kV以下既可。
作为掺杂剂119,例如可以举出氢、氦、氖、氩、氪、氙、氮、氟、磷、氯、砷、硼、镁、铝、硅、钛、钒、铬、镍、锌、镓、锗、钇、锆、铌、钼、铟、锡、镧、铈、钕、铪、钽和钨等。在上述元素中氦、氖、氩、氪、氙、氮、氟、磷、氯、砷、硼通过利用离子注入法、离子掺杂法及等离子体浸没离子注入法等可以较容易添加,所以是优选的。
在添加掺杂剂119的处理之后,也可以进行加热处理。例如,可以将温度设定为250℃以上且650℃以下,优选设定为350℃以上且450℃以下,并且在氮气氛下、减压下或大气(超干燥空气)下进行加热处理。例如,在通过添加掺杂剂119在区域126b及区域126c中形成氧空位的情况下,有时由于之后的加热处理而使区域126b及区域126c附近的氢122吸杂在成为氧空位的位点(参照图19A及图19B)。如上所述地形成的施主能级稳定,由此后来也不容易高电阻化。
然后,形成绝缘体116(参照图19C及图19D)。
接着,优选进行加热处理。通过进行加热处理,可以将氧从绝缘体104等供应到氧化物106a、氧化物106b及氧化物106c。此时,氧化物106a、氧化物106b及氧化物106c由具有阻挡氧的功能的绝缘体101及绝缘体116围绕,因此可以防止氧向外扩散。由此,可以将氧有效地供应到氧化物106a、氧化物106b及氧化物106c,特别供应到氧化物106c中的沟道形成区域。如此,通过对氧化物106a、氧化物106b及氧化物106c供应氧以降低氧空位,可以形成缺陷态密度低且高纯度本征或实质上高纯度本征的氧化物半导体。
接着,沉积绝缘体118。然后,在绝缘体118上形成抗蚀剂等,在绝缘体118、绝缘体116及氧化物106c中形成开口。然后,沉积成为导电体108a及导电体108b的导电体。作为成为导电体108a及导电体108b的导电体,可以使用上述导电体。该导电体可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。
接着,通过进行CMP处理,去除绝缘体118上的成为导电体108a及导电体108b的导电体。其结果,只在形成于绝缘体118、绝缘体116及氧化物106c中的开口中形成导电体108a及导电体108b。
接着,在绝缘体118、导电体108a及导电体108b上沉积成为导电体109a及导电体109b的导电体。作为成为导电体109a及导电体109b的导电体,可以使用上述导电体。该导电体可以通过溅射法、CVD法、MBE法、PLD法及ALD法等沉积。
接着,在成为导电体109a及导电体109b的导电体上形成抗蚀剂等,使用该抗蚀剂等对该导电体进行加工,来形成导电体109a及导电体109b(参照图19E及图19F)。
[半导体装置]
图20示出半导体装置500的截面图的一个例子。图20所示的半导体装置500包括晶体管490及晶体管491。
半导体装置500包括衬底400、衬底400上的晶体管491、晶体管491上的绝缘体464以及插头541等的插头。插头541等例如与晶体管491的栅电极、源电极或漏电极等连接。
后面对晶体管491的详细内容进行说明。
半导体装置500包括绝缘体464上的绝缘体581、绝缘体581上的绝缘体584、绝缘体584上的绝缘体571以及绝缘体571上的绝缘体585、绝缘体464上的导电体511等、与导电体511等连接的插头543等以及绝缘体571上的导电体513。如图20所示,绝缘体464可以具有绝缘体464a及绝缘体464a上的绝缘体464b的两层结构。如图20所示,绝缘体581可以具有绝缘体581a及绝缘体581a上的绝缘体581b的两层结构。
半导体装置500也可以包括导电体413。
半导体装置500在绝缘体571上包括晶体管490、插头544及插头544b等插头。插头544及插头544b等插头与导电体513、晶体管490所包括的栅电极、源电极或漏电极连接。
半导体装置500在绝缘体591上包括绝缘体592、导电体514等导电体以及插头545等插头。插头545等与导电体514等导电体连接。
半导体装置500在绝缘体592上包括电容器150及绝缘体593。电容器150包括导电体516、导电体517以及绝缘体572。绝缘体572包括夹在导电体516与导电体517之间的区域。导电体516形成在设置于绝缘体593中的开口中,绝缘体572形成在导电体516及绝缘体593上,导电体517以填充开口的方式形成在绝缘体572上。
作为绝缘体464,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝等。
绝缘体464通过溅射法、CVD法(包括热CVD法、MOCVD法、PECVD法等)、MBE法、ALD法或PLD法等可以形成。尤其是,通过利用CVD法,优选为等离子体CVD法沉积该绝缘体,可以提高覆盖性,所以是优选的。另外,为了减少等离子体所导致的损伤,优选利用热CVD法、MOCVD法或ALD法。
另外,作为绝缘体464,可以使用碳氮化硅(silicon carbonitride)、氧碳化硅(silicon oxycarbide)等。另外,可以使用未掺杂硅玻璃(USG:Undoped Silicate Glass)、硼磷硅玻璃(BPSG:Boron Phosphorus Silicate Glass)、硼硅玻璃(BSG:BorosilicateGlass)等。USG、BPSG等可以利用常压CVD法形成。另外,例如HSQ(氢硅倍半氧烷)等可以利用涂敷法等形成。
绝缘体464可以具有单层结构或多种材料的叠层结构。
在此,图20示出绝缘体464包括绝缘体464a及绝缘体464a上的绝缘体464b的两层。
绝缘体464a优选具有良好的与晶体管491的区域476及导电体454等的紧密性以及覆盖性。
作为绝缘体464a的一个例子,可以使用通过CVD法形成的氮化硅。在此,绝缘体464a有时优选包含氢。当绝缘体464a包含氢时,有时可以降低衬底400中的缺陷且提高晶体管491等的特性。例如,当使用具有硅的材料作为衬底400时,可以由于氢而使硅的悬空键等的缺陷得到终结。
导电体454等形成在绝缘体464a下的导电体与导电体511等形成在绝缘体464b上的导电体之间的寄生电容优选小。由此,绝缘体464b的介电常数优选低。绝缘体464b的介电常数优选比绝缘体462低。另外,绝缘体464b的介电常数优选比绝缘体464a低。作为绝缘体464b的一个例子,可以使用USG。
作为绝缘体584及绝缘体585,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝等。
绝缘体584及绝缘体585通过溅射法、CVD法(包括热CVD法、MOCVD法、PECVD法等)、MBE法、ALD法或PLD法等可以形成。尤其是,通过利用CVD法,优选为等离子体CVD法沉积该绝缘体,可以提高覆盖性,所以是优选的。另外,为了减少等离子体所导致的损伤,优选利用热CVD法、MOCVD法或ALD法。
另外,作为绝缘体584及绝缘体585,可以使用碳氮化硅(silicon carbonitride)、氧碳化硅(silicon oxycarbide)等。另外,可以使用未掺杂硅玻璃(USG:Undoped SilicateGlass)、硼磷硅玻璃(BPSG:Boron Phosphorus Silicate Glass)、硼硅玻璃(BSG:Borosilicate Glass)等。USG、BPSG等可以利用常压CVD法形成。另外,例如可以利用涂敷法等形成HSQ(氢硅倍半氧烷)等。
绝缘体584及绝缘体585可以具有单层结构或多种材料的叠层结构。
绝缘体581可以参照绝缘体464的记载。绝缘体581可以具有多个层的叠层结构。例如,如图20所示,绝缘体581可以具有绝缘体581a及绝缘体581a上的绝缘体581b的两层结构。绝缘体581a及绝缘体581b例如可以参照绝缘体464a及绝缘体464b的说明。
作为导电体511、导电体513、导电体413、插头543等的材料,可以使用金属材料、合金材料或金属氧化物材料等导电材料。导电体511、导电体513、导电体413、插头543等例如使用铝、钛、铬、镍、铜、钇、锆、铌、钼、银、钽及钨等金属或者以这些元素为主要成分的合金以单层结构或叠层结构形成。另外,可以使用氮化钨、氮化钼、氮化钛、氮化钽等金属氮化物。
导电体511、导电体513等导电体优选被用作半导体装置500的布线。由此,有时将这些导电体称为布线或布线层。另外,在这些导电体之间通过插头543等插头连接。
绝缘体571优选使用杂质的透过性低的绝缘材料形成。例如,绝缘体571的氧的透过性优选低。另外,例如绝缘体571的氢的透过性优选低。例如,绝缘体571的水的透过性优选低。
绝缘体571例如可以使用氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba,Sr)TiO3(BST)、氮化硅等的单层或叠层。另外,例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆、氧化镓。另外,对这些绝缘体进行氮化处理来形成氧氮化膜。可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。尤其是,氧化铝具有对水或氢具有良好阻挡性,所以是优选的。
作为绝缘体571,除了水或氢的透过性低的材料的层之外,也可以使用包含其他绝缘材料的层的叠层。例如,绝缘体571也可以使用包含氧化硅或氧氮化硅的层、包含金属氧化物的层等的叠层。
通过半导体装置500包括绝缘体571,例如可以防止绝缘体571下方的层所包含的材料中的元素扩散至绝缘体571上方的层中。具体而言,可以抑制绝缘体571下方的层所包含的材料中的氢或水等扩散至晶体管490中。例如,当晶体管490包括氧化物半导体时,通过抑制氢扩散至该氧化物半导体中,有时可以抑制晶体管的特性的降低。
晶体管490包括氧化物406。氧化物406包含半导体材料。作为半导体材料,例如可以举出氧化物半导体材料、硅、锗、镓、砷等半导体材料、含有硅、锗、镓、砷、铝等的化合物半导体材料或者有机半导体材料等。尤其是,氧化物406优选具有氧化物半导体。
作为绝缘体402,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝等,以叠层或单层形成。绝缘体402可以通过溅射法、CVD法(包括热CVD法、MOCVD法、PECVD法等)、MBE法、ALD法或PLD法等形成。尤其是,通过利用CVD法,优选利用等离子体CVD法沉积该绝缘体,可以提高覆盖性,所以是优选的。另外,为了减少等离子体所导致的损伤,优选利用热CVD法、MOCVD法或ALD法。
绝缘体402也可以包括电荷俘获层。例如,通过绝缘体402采用依次层叠第一绝缘体、第一绝缘体上的第二绝缘体以及第二绝缘体上的第三绝缘体的结构,并且作为第二绝缘体使用氧化铪、氧化铝、氧化钽及硅酸铝等形成,可以将第二绝缘体用作电荷俘获层。第一绝缘体及第三绝缘体例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。通过对第二绝缘体注入电子,可以使晶体管的阈值电压变动。例如,可以利用隧道效应,对第二绝缘体注入电子。通过对导电体413施加正电压,可以对第二绝缘体注入隧道电子。
绝缘体402可以利用与绝缘体464等相同的材料及方法形成。另外,为了防止氧化物406中的氢浓度的增加,优选降低绝缘体402的氢浓度。具体而言,将绝缘体402的氢浓度设定为通过SIMS测到的2×1020atoms/cm3以下,优选为5×1019atoms/cm3以下,更优选为1×1019atoms/cm3以下,进一步优选为5×1018atoms/cm3以下。另外,为了防止氧化物406中的氮浓度的增加,优选降低绝缘体402的氮浓度。具体而言,将绝缘体402的氮浓度设定为通过SIMS测到的低于5×1019atoms/cm3,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下。
绝缘体402优选通过使用由于加热而使氧释放的绝缘体(也称为“包含过剩氧的绝缘体”)形成。具体而言,优选使用在TDS分析中换算为氧原子时的释放量为1.0×1018atoms/cm3以上,优选为3.0×1020atoms/cm3以上的绝缘体。
另外,包含过剩氧的绝缘体可以进行对绝缘体添加氧的处理来形成。添加氧的处理可以利用氧气氛下的热处理、离子注入装置、离子掺杂装置或等离子体处理装置而进行。作为用来添加氧的气体,可以使用16O218O2等氧气体、一氧化二氮气体或臭氧气体等。在本说明书中,将添加氧的处理也称为“氧掺杂处理”。添加氧的处理例如在沉积绝缘体402之后或在沉积成为氧化物406a的膜之前等进行即可。另外,也可以进行高密度等离子体处理等。高密度等离子体可以利用微波生成。在高密度等离子体处理中,例如使用氧、一氧化二氮等氧化气体。或者,可以使用氧化气体与氦、氩、氪、氙等稀有气体的混合气体。在高密度等离子体处理中,也可以对衬底施加偏压。由此,可以将等离子体中的氧离子等引入衬底一侧。可以一边进行加热,一边进行高密度等离子体处理。例如,当进行高密度等离子体处理代替上述加热处理时,可以以比上述加热处理的温度低的温度获得与进行加热处理时同样的效果。高密度等离子体处理例如在沉积绝缘体402之后或在沉积成为氧化物406a的膜之前等进行即可。
例如通过利用包括用来沉积绝缘体402的处理室、用来进行高密度等离子体处理的处理室以及用来在各处理室之间传送衬底的衬底传送室的所谓多室装置,可以以不暴露于大气的方式连续沉积绝缘体402且进行高密度等离子体处理,从而可以降低杂质进入膜及界面,所以是优选的。另外,由于可以缩短工序时间,所以有时可以对成本的减少贡献。另外,有时由于使工序简单化而成品率得到提高。注意,例如优选的是,使衬底传送室处于减压气氛。
与上述同样地,例如通过利用包括用来沉积绝缘体402的处理室、用来沉积成为氧化物406a的膜的处理室、用来沉积成为氧化物406b的膜的处理室、用来进行高密度等离子体处理的处理室以及在各处理室之间传送衬底的衬底传送室的多室装置,可以以不暴露于大气的方式连续沉积成为绝缘体402的膜、成为氧化物406a的膜、成为氧化物406b膜且进行高密度等离子体处理,所以是优选的。
绝缘体402的厚度优选为1nm以上且50nm以下,更优选为3nm以上且30nm以下,进一步优选为5nm以上且10nm以下。可以在形成氧化物106c之后进行氧掺杂处理。另外,也可以在形成绝缘体402之后进行氧掺杂处理。另外,也可以在形成绝缘体402之后进行加热处理。在本实施方式中,作为绝缘体402,例如形成氧化硅。
导电体416a及导电体416b优选被用作晶体管490的源电极或漏电极。导电体404优选被用作晶体管490的栅电极。另外,导电体413也可以被用作晶体管490的栅电极。另外,例如导电体404可以被用作第一栅电极,且导电体413可以被用作第二栅电极。
导电体511等的材料例如可以用于导电体416a及导电体416b。
当导电体416a及导电体416b例如使用钨及钛等容易与氧键合的材料形成时,通过形成该材料的氧化物,有时氧化物406中的氧空位在导电体416a及导电体416b与氧化物406接触的区域中以及其附近会增加。此外,当氢与氧空位键合时,该区域的载流子密度会增高,电阻率会变小。
本发明的一个方式的半导体装置500优选具有如下结构:当插头及布线等含有会带来半导体元件的特性降低的元素及化合物时,优选防止该元素及化合物扩散到半导体元件中。
作为绝缘体408,可以使用用于绝缘体571的材料。另外,当沉积绝缘体408时,优选对绝缘体408与绝缘体408下的膜之间的界面以及其附近供应过剩氧。
当作为绝缘体571及绝缘体408使用氧的透过性低的材料形成时,可以抑制氧从晶体管490扩散到外方(例如扩散到绝缘体571的下方的层及绝缘体408的上方的层)。由此,有时可以将氧有效地供应到晶体管490中。例如,当晶体管490包括氧化物半导体时,通过容易将氧供应到该氧化物半导体中,有时可以提高晶体管的特性。
<晶体管491>
接着,对晶体管491进行说明。
晶体管491包括:沟道形成区域407;衬底400上的绝缘体462;绝缘体462上的导电体454;与导电体454的侧面接触的绝缘体470;位于衬底400中且不与导电体454及绝缘体470重叠的区域476;位于衬底400中且与绝缘体470重叠的区域474。区域476是低电阻层,并优选用作晶体管491的源区域或漏区域。此外,区域474优选用作LDD(轻掺杂漏极)区域。
晶体管491可以为p沟道晶体管或n沟道晶体管。根据电路结构或驱动方法使用适当的晶体管即可。
衬底400例如优选包含硅类半导体等半导体,优选包含单晶硅。或者,也可以包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等。此外,也可以使用具有晶格畸变的硅。此外,晶体管491也可以是使用GaAs和AlGaAs等的HEMT(High Electron MobilityTransistor:高电子迁移率晶体管)。
区域476优选包含磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
导电体454可以使用包含磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料形成。优选使用兼具耐热性和导电性的钨或钼等高熔点材料,尤其优选使用钨。
图20所示的晶体管491是采用浅沟槽隔离(STI:Shallow Trench Isolation)法等实现元件分离的例子。具体而言,在图20中,通过蚀刻等在衬底400中形成沟槽,将含有氧化硅等的绝缘物填埋于该沟槽中,然后利用蚀刻等部分去除该绝缘物来形成元件分离区域460,使用该元件分离区域460使晶体管491元件分离。
在位于沟槽以外的区域的衬底400的凸部中设置有晶体管491的区域476、区域474以及沟道形成区域407。再者,晶体管491还包括覆盖沟道形成区域407的绝缘体462以及隔着绝缘体462与沟道形成区域407重叠的导电体454。
在晶体管491中,通过使沟道形成区域407中的凸部的侧部及上部隔着绝缘体462与导电体454重叠,可以使载流子流过包括沟道形成区域407的侧部及上部的较广的范围。由此,可以缩小晶体管491在衬底上所占的面积,并可以增加晶体管491中的载流子的移动量。其结果,可以在增加晶体管491的通态电流的同时提高场效应迁移率。将沟道形成区域407中的凸部的沟道宽度方向上的长度(沟道宽度)设定为W并将沟道形成区域407中的凸部的厚度设定为T。当厚度T与沟道宽度W之比(T/W)的纵横比较高时,载流子流过的范围变得更广,因此可以增加晶体管491的通态电流并提高场效应迁移率。
当晶体管491使用块状半导体衬底形成时,纵横比优选为0.5以上,更优选为1以上。
如图21A所示,晶体管491也可以在衬底400中不设置凸部。此外,如图21B所示,晶体管491也可以使用SOI(Silicon On Insulator:绝缘体上硅)衬底形成。
[电路的一个例子]
接着,示出能够应用本发明的一个方式的半导体装置的电路的一个例子。
图22A示出包括三个晶体管及电容器的电路的一个例子。这里,作为晶体管492,可以参考晶体管491的说明。
与图22A不同的是,在图22B中没有设置晶体管492。由于不设置晶体管492,所以有时可以提高电路的集成度。
作为包括图22B所示的电路的装置的一个例子,可以使用图20所示的结构。在图22B中,晶体管490的源电极和漏电极中的一个通过浮动节点(FN)与晶体管491的栅电极及电容器150的一个电极连接。另外,晶体管490的源电极和漏电极中的另一个与端子BL连接。另外,晶体管491的源电极和漏电极中的一个与端子SL连接。晶体管491的源电极和漏电极中的另一个与端子BL连接。
在图20中,被用作晶体管491的栅电极的导电体454通过插头541、插头543、插头544、导电体511、导电体513及导电体514等与电容器150所包括的导电体516连接。导电体516通过导电体514、插头544b等与晶体管490的源电极和漏电极中的一个的导电体416b连接。
<电路工作>
图22A、图22B、图22C及图23A所示的电路可以被用作存储装置。
下面,说明图22B所示的电路的工作。
图22B所示的电路通过具有能够保持晶体管491的栅极的电位的特征,可以如下所示进行数据的写入、保持以及读出。
对数据的写入及保持进行说明。首先,将端子WWL的电位设定为使晶体管490导通的电位,而使晶体管490导通。由此,端子BL的电位施加到与晶体管491的栅极及电容器150的一个电极电连接的节点FN。换言之,对晶体管491的栅极施加规定的电荷(写入)。这里,施加赋予两种不同电位电平的电荷(以下,称为低电平电荷、高电平电荷)中的任一个。然后,通过将端子WWL的电位设定为使晶体管490成为非导通状态的电位,使电荷保持在节点FN(保持)。
因为作为晶体管490的半导体层使用氧化物半导体,可以使关态电流极小,所以节点FN的电荷被长时间保持。
接着,对数据的读出进行说明。当在对端子BL施加规定的电位(恒电位)的状态下对端子CL施加适当的电位(读出电位)时,端子SL的电位根据保持在节点FN中的电荷量改变。这是因为:在晶体管491为n沟道晶体管的情况下,对晶体管491的栅极施加高电平电荷时的视在阈值电压Vth_H低于对晶体管491的栅极施加低电平电荷时的视在阈值电压Vth_L。在此,视在阈值电压是指为了使晶体管491成为“导通状态”而需要的端子CL的电位。由此,通过将端子CL的电位设定为Vth_H与Vth_L之间的电位V0,可以辨别施加到节点FN的电荷。例如,在写入时节点FN被供应高电平电荷的情况下,若端子CL的电位为V0(>Vth_H),晶体管491则成为“导通状态”。另一方面,在写入时节点FN被供应低电平电荷的情况下,即便端子CL的电位为V0(<Vth_L),晶体管491也保持“非导通状态”。因此,通过辨别端子SL的电位,可以读出节点FN所保持的数据。
当将存储单元设置为阵列状时,在读出时必须读出所希望的存储单元的数据。例如,在不读出数据的存储单元中,通过对端子CL施加不管施加到节点FN的电荷如何都使晶体管491成为“非导通状态”的电位,即低于Vth_H的电位,能够读出所希望的存储单元中的数据。或者,在不读出数据的存储单元中,通过对端子CL施加不管施加到节点FN的电荷如何都使晶体管491成为“导通状态”的电位,即高于Vth_L的电位,能够仅读出所希望的存储单元中的数据。
在图22A所示的电路中,也可以与图22B同样地进行数据的写入、保持以及读出。注意,在图22A中包括晶体管492。为了不读出其他存储单元的数据,可以使晶体管492处于非导通状态。由此,有时可以抑制从端子BL至端子SL的泄漏电流。此外,有时,在读出时,为了不读出其他存储单元的数据,对端子RWL施加使晶体管492成为“非导通状态”的电位即可,不需要对端子CL施加高电位。
上述半导体装置可以应用使用氧化物半导体的关态电流极小的晶体管来长期间保持存储内容。即,因为不需要刷新工作或可以使刷新工作的频度极低,所以能够实现低功耗的半导体装置。此外,在没有电力供应时(但优选固定电位)也可以长期间保持存储内容。
在该半导体装置中在写入数据时不需要高电压,且其中不容易产生元件的劣化。例如,不同于现有的非易失性存储器,不需要对浮动栅极注入电子或从浮动栅极抽出电子,因此不会发生绝缘体劣化等问题。换言之,在本发明的一个方式的半导体装置中,在现有非易失性存储器中成为问题的重写次数不受到限制,并且其可靠性得到极大的提高。再者,根据晶体管的导通状态/非导通状态进行数据的写入,所以能够进行高速工作。
图22C所示的半导体装置在不包括晶体管491之处与图22B所示的半导体装置不同。在此情况下,也可以与图22B所示的半导体装置同样地进行数据的写入及保持工作。
对图22C所示的半导体装置中的数据的读出进行说明。在晶体管490成为导通状态时,处于浮动状态的端子BL和电容器150导通,且在端子BL和电容器150之间再次分配电荷。其结果是,端子BL的电位产生变化。端子BL的电位的变化量根据电容器150的一个电极的电位(或积累在电容器150中的电荷)而具有不同的值。
例如,在V为电容器150的一个电极的电位,C为电容器150的电容,CB为端子BL所具有的电容成分,VB0为再次分配电荷之前的端子BL的电位时,再次分配电荷之后的端子BL的电位为(CB×VB0+C×V)/(CB+C)。因此,在假定存储单元处于其电容器150的一个电极的电位V为V1和V0(V1>V0)这两种的状态时,可以得知保持电位V1时的端子BL的电位(=(CB×VB0+C×V1)/(CB+C))高于保持电位V0时的端子BL的电位(=(CB×VB0+C×V0)/(CB+C))。
并且,通过对端子BL的电位和规定的电位进行比较,可以读出数据。
图23A示出能够应用于本发明的一个方式的装置的电路的一个例子。
图23A所示的电路包括:电容器660a;电容器660b;晶体管661a;晶体管661b;晶体管662a;晶体管662b;反相器663a;反相器663b;布线BL;布线BLB;布线WL;布线CL;以及布线GL。
图23A所示的电路是通过反相器663a及反相器663b环连接而形成触发器的存储单元。以反相器663b的输出信号被输出的节点为节点VN1,且以反相器663a的输出信号被输出的节点为节点VN2。另外,通过将该存储单元配置为矩阵状,可以形成存储装置(存储单元阵列)。
晶体管662a的源极和漏极中的一个与布线BL电连接,晶体管662a的源极和漏极中的另一个与节点VN1电连接,晶体管662a的栅极与布线WL电连接。晶体管662b的源极和漏极中的一个与节点VN2电连接,晶体管662b的源极和漏极中的另一个与布线BLB电连接,晶体管662b的栅极与布线WL电连接。
晶体管661a的源极和漏极中的一个与节点VN1电连接,晶体管661a的源极和漏极中的另一个与电容器660a的一个电极电连接,晶体管661a的栅极与布线GL电连接。在此,以晶体管661a的源极和漏极中的另一个与电容器660a的一个电极之间的节点为节点NVN1。晶体管661b的源极和漏极中的一个与节点VN2电连接,晶体管661b的源极和漏极中的另一个与电容器660b的一个电极电连接,晶体管661b的栅极与布线GL电连接。在此,以晶体管661b的源极和漏极中的另一个与电容器660b的一个电极之间的节点为节点NVN2。
电容器660a的另一个电极与布线CL电连接。电容器660b的另一个电极与布线CL电连接。
可以根据施加到布线WL的电位选择晶体管662a及晶体管662b的导通状态和非导通状态。可以根据施加到布线GL的电位选择晶体管661a及晶体管661b的导通状态和非导通状态。
下面说明图23A所示的存储单元的写入、保持以及读出工作。
当进行写入工作时,首先对布线BL及布线BLB施加对应于数据0或数据1的电位。
例如,当想要写入数据1时,对布线BL施加高电平的电源电位(VDD),对布线BLB施加接地电位。接着,对布线WL施加高于或等于VDD与晶体管662a、晶体管662b的阈值电压之和的电位(VH)。
接着,通过将布线WL的电位设定为低于晶体管662a、晶体管662b中的对应的一个的阈值电压,可以保持写入触发器的数据1。
当进行读出工作时,预先对布线BL及布线BLB施加VDD。接着,当对布线WL施加VH时,布线BL的电位保持VDD而不发生变化,而布线BLB通过晶体管662a及反相器663a进行放电,其电位成为接地电位。通过利用读出放大器(未图示)放大布线BL与布线BLB之间的电位差,可以读出被保持的数据1。
当想要写入数据“0”时,将布线BL设定为接地电位且将布线BLB设定为VDD,然后对布线WL施加VH,即可。接着,通过将布线WL的电位设定为低于晶体管662a、晶体管662b中的对应的一个的阈值电压的电压,可以保持写入到触发器中的数据0。当进行读出工作时,预先将布线BL及布线BLB设定为VDD并对布线WL施加VH,布线BLB的电位保持VDD而不发生变化,布线BL通过晶体管662b及反相器663b进行放电,其电位成为接地电位。通过利用读出放大器放大布线BL与布线BLB之间的电位差,可以读出被保持的数据0。
因此,图23A所示的半导体装置用作所谓的SRAM(Static Random Access Memory:静态随机存取存储器)。因为SRAM使用触发器保持数据,所以不需要刷新工作。由此,可以抑制保持数据时的功耗。另外,因为在触发器中不使用电容器,所以适合于需要高速工作的用途。
图23A所示的半导体装置可以将数据通过晶体管661a从节点VN1写入到节点NVN1。与此同样,也可以将数据通过晶体管661b从节点VN2写入到节点NVN2。通过使晶体管661a或晶体管661b成为非导通状态保持被写入的数据。例如,即使停止供应电源电位也有时可以保持节点VN1及节点VN2的数据。
与当停止供应电源电位时立刻数据被消失的现有的SRAM不同,在图23A所示的半导体装置中,即使在停止供应电源电位之后也可以保持数据。因此,通过适当地供应或停止电源电位,可以实现功耗小的半导体装置。例如,通过将图23A所示的半导体装置用于CPU的存储区域,也可以减少CPU的功耗。
注意,可知节点NVN1及节点NVN2中保持数据的期间根据晶体管661a及晶体管661b的关态电流而变化。因此,为了延长数据的保持期间,优选将关态电流低的晶体管用于晶体管661a及晶体管661b。另外,增大电容器660a及电容器660b的容量即可。
例如,通过将晶体管490及电容器150用作晶体管661a及电容器660a,可以在节点NVN1中长期间地保持数据。与此同样,在将晶体管490及电容器150用作晶体管661b及电容器660b时,可以在节点NVN2中长期间地保持数据。因此,晶体管661a及晶体管661b可以参照晶体管490的记载。另外,电容器660a及电容器660b可以参照电容器150的记载。
在图23A所示的晶体管662a、晶体管662b、反相器663a中包括的晶体管及反相器663b所包括的晶体管可以以其一部分至少与晶体管661a、晶体管661b、电容器660a及电容器660b重叠的方式制造。因此,有时可以在与现有的SRAM相比不增加占有面积的情况下制造图23A所示的半导体装置。在晶体管662a、晶体管662b、反相器663a所包括的晶体管及反相器663b所包括的晶体管可以参照晶体管491的记载。
在图20所示的结构中,也可以将晶体管490的源电极和漏电极中的一个与电容器150的连接应用于图23A的电路中的晶体管661a的源电极和漏电极中的一个与电容器660a的连接。此外,也可以将晶体管490的源电极和漏电极中的另一个与晶体管491的源电极和漏电极中的一个的连接应用于图23A的电路中的晶体管661a的源电极和漏电极中的另一个与晶体管662a的源电极和漏电极中的一个的连接。
图23B所示的电路图示出所谓的CMOS电路的结构,其中将p沟道晶体管2200和n沟道晶体管2100串联连接且将各栅极连接。半导体装置500也可以包括图23B所示的电路。在此情况下,例如优选使用上述晶体管490作为晶体管2200,并且使用上述晶体管491作为晶体管2100。
图23C所示的电路图示出使晶体管2100和晶体管2200的源极连接且使晶体管2100和晶体管2200的漏极连接的结构。通过采用该结构,可以将其用作所谓的模拟开关。另外,半导体装置500也可以包括图23C所示的电路。在此情况下,例如优选使用上述晶体管490作为晶体管2200,并且使用上述晶体管491作为晶体管2100。
<FPGA>
本发明的一个方式可以适用于FPGA(Field Programmable Gate Array:现场可编程门阵列)等的LSI。
图29A示出FPGA的方框图的一个例子。FPGA包括选路开关元件521及逻辑元件522。另外,逻辑元件522根据配置存储器所储存的配置数据,可以改变组合电路或时序电路的功能等逻辑电路的功能。
图29B是用来说明选路开关元件521的作用的示意图。选路开关元件521根据配置存储器523所储存的配置数据,可以切换逻辑元件522之间的连接。注意,虽然在图29B中示出一个开关,其中切换端子IN与端子OUT之间的连接,但是在实际上的FPGA中在多个逻辑元件522之间设置有多个开关。
图29C示出用作配置存储器523的电路结构的一个例子。配置存储器523包括使用OS晶体管的晶体管M11以及使用Si晶体管的晶体管M12。对节点FNSW通过晶体管M11施加有配置数据DSW。通过使晶体管M11处于非导通状态,可以保持该配置数据DSW的电位。由于被保持的配置数据DSW的电位而使晶体管M12的开启/关闭状态切换,由此可以切换端子IN与端子OUT之间的连接。
图29D是用来说明逻辑元件522的作用的示意图。逻辑元件522根据配置存储器527所储存的配置数据,可以切换端子OUTmem的电位。查找表524根据端子OUTmem的电位,可以改变对端子IN的信号进行处理的组合电路的功能。另外,逻辑元件522包括时序电路的寄存器525以及用来切换端子OUT的信号的选择器526。选择器526根据从配置存储器527输出的端子OUTmem的电位,可以选择查找表524的信号的输出或寄存器525的信号的输出。
图29E示出用作配置存储器527的电路结构的一个例子。配置存储器527包括使用OS晶体管的晶体管M13、晶体管M14以及使用Si晶体管的晶体管M15、晶体管M16。对节点FNLE通过晶体管M13施加有配置数据DLE。对节点FNBLE通过晶体管M14施加有配置数据DBLE。配置数据DBLE相当于反转了配置数据DLE的逻辑的电位。通过使晶体管M13、M14处于非导通状态,可以保持该配置数据DLE及DBLE的电位。由于被保持的配置数据DLE及DBLE的电位而使晶体管M15和晶体管M16中的一个的开启/关闭状态切换,由此可以对端子OUTmem施加电位VDD或电位VSS
可以将本实施方式所示的结构适用于图29A至图29E所示的结构。例如,作为晶体管M12、M15及M16使用Si晶体管,而作为晶体管M11、M13及M14使用OS晶体管。在此情况下,可以使用低电阻的导电材料形成使下层的Si晶体管之间连接的布线。由此,可以实现访问速度得到提高且低功耗化的电路。
实施方式2
[成像装置]
在本实施方式中,说明使用本发明的一个方式的成像装置。
<成像装置600的结构实例>
图30A示出成像装置600的结构实例的平面图。成像装置600包括像素部621、第一电路260、第二电路270、第三电路280及第四电路290。注意,在本说明书等中,有时将第一电路260至第四电路290等称为“外围电路”或“驱动电路”。例如,可以说第一电路260是外围电路的一部分。
图30B示出像素部621的结构实例。像素部621包括配置成p行q列(p及q为2以上的自然数)的矩阵状的多个像素622(成像元件)。另外,图30B中的n是1以上且p以下的自然数,m是1以上且q以下的自然数。
例如,当将像素622配置为1920×1080的矩阵状时,可以实现以所谓全高清(也称为“2K分辨率”、“2K1K”或“2K”等)的分辨率能够成像的成像装置600。另外,例如,当将像素622配置为4096×2160的矩阵状时,可以实现以所谓超高清(也称为“4K分辨率”、“4K2K”或“4K”等)的分辨率能够成像的成像装置600。另外,例如,当将像素622配置为8192×4320的矩阵状时,可以实现以所谓超高清(也称为“8K分辨率”、“8K4K”或“8K”等)的分辨率能够成像的成像装置600。通过增加显示元件的数量,也可以实现以16K或32K的分辨率能够成像的成像装置600。
第一电路260及第二电路270与多个像素622连接,具有供应用来驱动多个像素622的信号的功能。第一电路260也可以具有对从像素622输出的模拟信号进行处理的功能。第三电路280也可以具有控制外围电路的工作时序的功能。例如,第三电路280也可以具有生成时钟信号的功能或者改变从外部供应的时钟信号的频率的功能。第三电路280也可以具有供应参照用电位信号(例如,斜坡信号等)的功能。
外围电路至少包括逻辑电路、开关、缓冲器、放大电路和转换电路中的一个。另外,也可以使用用来形成后述的像素驱动电路610而形成的半导体的一部分形成用于外围电路的晶体管等。另外,也可以将IC等半导体装置用于外围电路的一部分或全部。
在外围电路中,也可以省略第一电路260至第四电路290中的至少一个。例如,也可以将第一电路260和第四电路290中的一个的功能附加于第一电路260和第四电路290中的另一个而省略第一电路260和第四电路290中的一个。例如,也可以将第二电路270和第三电路280中的一个的功能附加于第二电路270和第三电路280中的另一个而省略第二电路270和第三电路280中的一个。例如,也可以对第一电路260至第四电路290中的任一个附加其他外围电路的功能而省略其他外围电路。
如图31所示,沿着像素部621的边缘也可以设置第一电路260至第四电路290。在成像装置600所包括的像素部621中,也可以以像素622倾斜的方式配置。通过以像素622倾斜的方式配置,可以缩短在行方向上及列方向上的像素间隔(间距)。由此,可以提高使用成像装置600拍摄的图像的质量。
如图32A及图32B所示,也可以在第一电路260至第四电路290的上方设置像素部621。图32A是在第一电路260至第四电路290的上方形成像素部621的成像装置600的俯视图。另外,图32B是说明图32A所示的成像装置600的结构的透视图。
通过在第一电路260至第四电路290的上方设置像素部621,可以增大在成像装置600中像素部621所占的面积。因此,可以提高成像装置600的光敏性。此外,可以扩大成像装置600的动态范围。此外,可以提高成像装置600的分辨率。此外,可以提高使用成像装置600拍摄的图像的再现性。此外,可以提高成像装置600的集成率。
[滤色片等]
通过作为子像素使用成像装置600所包括的像素622,且在每个多个像素622中设置使不同的波长区域的光透过的滤光片(滤色片),可以取得用来实现彩色图像显示的数据。
图33A是示出用来取得彩色图像的像素623的一个例子的平面图。在图33A中,包括设置有使红色(R)的波长区域的光透过的滤色片的像素622(以下也称为“像素622R”)、设置有使绿色(G)的波长区域的光透过的滤色片的像素622(以下也称为“像素622G”)及设置有使蓝色(B)的波长区域的光透过的滤色片的像素622(以下也称为“像素622B”)。将像素622R、像素622G及像素622B合并用作一个像素623。
用于像素623的滤色片的颜色不局限于红色(R)、绿色(G)、蓝色(B),也可以使用使青色(C)、黄色(Y)及品红色(M)的光透过的滤色片。通过在一个像素623中设置检测至少三种不同波长区域的光的像素622,可以取得全彩色图像。
图33B例示出除了包括分别设置有使红色(R)、绿色(G)及蓝色(B)的光透过的滤色片的各像素622以外,还包括设置有使黄色(Y)的光透过的滤色片的像素622的像素623。图33C例示出除了包括分别设置有使青色(C)、黄色(Y)及品红色(M)的光透过的滤色片的各像素622以外,还包括设置有使蓝色(B)的光透过的滤色片的像素622的像素623。当在一个像素623中设置检测四种以上的不同波长区域的光的像素622时,可以进一步提高所取得的图像的颜色再现性。
例如,像素622R、像素622G及像素622B的像素数比(或受光面积比)不一定必须要为1:1:1。如图33D所示,红色:绿色:蓝色的像素数比(受光面积比)也可以为1:2:1(Bayer排列)。或者,红色:绿色:蓝色的像素数比(受光面积比)也可以为1:6:1。
虽然设置在像素623中的像素622的数量可以为一个,但优选为两个以上。例如,当设置两个以上的检测相同的波长区域的像素622时,可以提高冗余性,由此可以提高成像装置600的可靠性。
当作为滤光片使用吸收或反射具有可见光的波长以下的波长的光且使红外光透过的IR(IR:Infrared)滤光片时,可以实现检测红外光的成像装置600。此外,当作为滤光片使用吸收或反射具有可见光的波长以上的波长的光且使紫外光透过的UV(UV:UltraViolet)滤光片时,可以实现检测紫外光的成像装置600。另外,当作为滤光片使用将辐射转换为紫外光或可见光的闪烁体时,也可以将成像装置600用作检测X线和γ线等的辐射检测器。
当作为滤光片使用ND(ND:Neutral Density)滤光片(减光滤光片)时,可以防止大光量的光入射到光电转换元件(受光元件)时产生的输出饱和的现象。通过组合使用减光量不同的ND滤光片,可以增大成像装置的动态范围。
除了上述滤光片以外,还可以在像素622中设置透镜。这里,参照图34A及图34B的截面图说明像素622、滤光片624、透镜635的配置例子。通过设置透镜635,可以使光电转换元件高效地接收入射光。具体而言,如图34A所示,可以使光660穿过形成在像素622中的透镜635、滤光片624(滤光片624R、滤光片624G及滤光片624B)及像素驱动电路610等而入射到光电转换元件601。
注意,如由双点划线围绕的区域所示,有时以箭头所示的光660的一部分被布线群626的一部分、晶体管及/或电容器等遮蔽。因此,如图34B所示,也可以采用在光电转换元件601一侧配置透镜635及滤光片624,光电转换元件601高效地接收入射光的结构。当从光电转换元件601一侧入射光660时,可以提供光敏性高的成像装置600。
图35A至图35C示出可用于像素部621的像素驱动电路610的一个例子。图35A所示的像素驱动电路610包括晶体管602、晶体管604及电容器606,与光电转换元件601连接。晶体管602的源极和漏极中的一个与光电转换元件601电连接,晶体管602的源极和漏极中的另一个通过节点607(电荷存储部)与晶体管604的栅极电连接。
晶体管602优选使用OS晶体管。在OS晶体管中可以使其关态电流极小,因此可以使电容器606小。或者,如图35B所示,可以省略电容器606。另外,当使用OS晶体管作为晶体管602时,可以使节点607的电位不容易变动。由此,可以实现不容易受到噪声的影响的成像装置。注意,也可以将OS晶体管用于晶体管604。
作为光电转换元件601,可以采用硅衬底中形成有PN结或PIN结的二极管元件,或者也可以采用使用了非晶硅膜或微晶硅膜等的PIN结二极管元件等。另外,也可以使用二极管连接的晶体管。此外,也可以使用硅、锗、硒等形成利用光电效果的可变电阻等。
光电转换元件也可以使用能够吸收辐射产生电荷的材料形成。作为能够吸收辐射而产生电荷的材料,有碘化铅、碘化汞、砷化镓、CdTe或CdZn等。
图35C所示的像素驱动电路610包括晶体管602、晶体管603、晶体管604、晶体管605及电容器606,与光电转换元件601连接。图35C所示的像素驱动电路610使用光电二极管作为光电转换元件601。晶体管602的源极和漏极中的一个与光电转换元件601的阴极电连接,晶体管602的源极和漏极中的另一个与节点607电连接。光电转换元件601的阳极与布线611电连接。晶体管603的源极和漏极中的一个与节点607电连接,晶体管603的源极和漏极中的另一个与布线608电连接。晶体管604的栅极与节点607电连接,晶体管604的源极和漏极中的一个与布线609电连接,晶体管604的源极和漏极中的另一个与晶体管605的源极和漏极中的一个电连接。晶体管605的源极和漏极中的另一个与布线608电连接。电容器606的一个电极与节点607电连接,电容器606的另一个电极与布线611电连接。
晶体管602可以被用作传移晶体管。对晶体管602的栅极供应传移信号TX。晶体管603可以被用作复位晶体管。对晶体管603的栅极供应复位信号RST。晶体管604可以被用作放大晶体管。晶体管605可以被用作选择晶体管。对晶体管605的栅极供应选择信号SEL。对布线608供应VDD,对布线611供应VSS。
接着,说明图35C所示的像素驱动电路610的工作。首先,使晶体管603成为导通状态,对节点607供应VDD(复位工作)。然后,使晶体管603成为关闭状态,VDD保持在节点607中。接着,使晶体管602成为导通状态,对应于光电转换元件601的受光量而使节点607的电位变化(蓄积工作)。然后,使晶体管602成为关闭状态,保持节点607的电位。接着,使晶体管605成为导通状态,从布线609输出对应于节点607的电位的电位(选择工作)。通过检测出布线609的电位,可以知道光电转换元件601的受光量。
晶体管602及晶体管603优选使用OS晶体管。如上所述,在OS晶体管中可以使其关态电流极小,因此可以使电容器606小。或者,可以省略电容器606。另外,通过使用OS晶体管作为晶体管602及晶体管603,可以使节点607的电位不容易变动。由此,可以实现不容易受到噪声的影响的成像装置。
当将使用图35A至图35C所示的任一个像素驱动电路610的像素622配置为矩阵状时,可以实现分辨率高的成像装置。
例如,当将像素驱动电路610配置为1920×1080的矩阵状时,可以实现以所谓全高清(也称为“2K分辨率”、“2K1K”或“2K”等)的分辨率能够成像的成像装置。另外,例如,当将像素驱动电路610配置为4096×2160的矩阵状时,可以实现以所谓超高清(也称为“4K分辨率”、“4K2K”或“4K”等)的分辨率能够成像的成像装置。另外,例如,当将像素驱动电路610配置为8192×4320的矩阵状时,可以实现以所谓超高清(也称为“8K分辨率”、“8K4K”或“8K”等)的分辨率能够成像的成像装置。通过增加显示元件的数量,也可以实现以16K或32K的分辨率能够成像的成像装置。
<结构实例>
图36示出使用上述晶体管的像素622的结构实例。图36是像素622的一部分的截面图。
图36所示的像素622使用n型半导体作为衬底400。另外,在衬底400中设置有光电转换元件601的p型半导体221。另外,衬底400的一部分被用作光电转换元件601的n型半导体223。
晶体管604设置在衬底400上。晶体管604可以被用作n沟道型晶体管。另外,在衬底400的一部分中设置有p型半导体的阱220。阱220可以通过与形成p型半导体221时同样的方法设置。另外,阱220及p型半导体221可以同时形成。注意,作为晶体管604,例如可以使用上述晶体管490。
在光电转换元件601及晶体管604上形成有绝缘体464a及绝缘体464b。在绝缘体464a及绝缘体464b中与衬底400(n型半导体223)重叠的区域中形成有开口224,在绝缘体464a及绝缘体464b中与p型半导体221重叠的区域中形成有开口225。另外,在开口224及开口225中形成有插头541b。插头541b可以与上述插头541同样地设置。注意,对开口224及开口225的数量及配置没有特别的限制。由此,可以实现布局的自由度高的成像装置。
在绝缘体464b上形成有导电体421、导电体422及导电体429。导电体421通过设置在开口224中的插头541b与n型半导体223(衬底400)电连接。导电体429通过设置在开口225中的插头541b与p型半导体221电连接。导电体422可以被用作电容器606的一个电极。
以覆盖导电体421、导电体429及导电体422的方式形成有绝缘体581。导电体421、导电体422及导电体429可以利用与上述导电体511等同样的材料及方法形成。
在绝缘体581上形成有绝缘体571,在绝缘体571上形成有导电体513、导电体413及电极273。导电体513通过插头543与导电体429电连接。导电体413可以被用作晶体管602的背栅极。电极273可以被用作电容器606的另一个电极。晶体管602例如可以使用上述晶体管490。
晶体管602所包括的导电体416a通过插头544、导电体514及插头544b等与导电体513电连接。
<结构的变形例>
图37示出与图36不同的像素622的结构实例。图37是像素622的一部分的截面图。
在图37所示的像素622中,在衬底400上形成有晶体管604及晶体管605。晶体管604可以被用作n沟道型晶体管。晶体管605可以被用作p沟道型晶体管。注意,作为晶体管604及晶体管605例如可以使用上述晶体管491。在此,晶体管604是n沟道型晶体管,晶体管605是p沟道型晶体管,低电阻层具有对各极性适合的杂质,即可。
在绝缘体464b上形成有导电体413a至导电体413d。导电体413a与晶体管604的源极和漏极中的一个电连接,导电体413b与晶体管604的源极和漏极中的另一个电连接。导电体413c与晶体管604的栅极电连接。导电体413b与晶体管605的源极和漏极中的一个电连接,导电体413d与晶体管605的源极和漏极中的另一个电连接。
在绝缘体464b上形成有绝缘体581。在绝缘体581上形成有绝缘体571。在绝缘体571上形成有绝缘体585、导电体413及导电体513。导电体513通过插头543与导电体413c连接。
在导电体513、导电体413及绝缘体585上形成有晶体管602。在晶体管602上形成有绝缘体408及绝缘体408上的绝缘体591。在绝缘体591上形成有导电体514及绝缘体592。
晶体管602的源极和漏极中的一个通过插头及导电体与导电体513连接。另外,晶体管602的源极和漏极中的另一个通过插头544b及导电体514等与光电转换元件601所包括的导电体686连接。
在图37所示的像素622中,在绝缘体592上设置有光电转换元件601。在光电转换元件601上设置有绝缘体442,在绝缘体442上设置有导电体488。绝缘体442可以利用与绝缘体591同样的方法及材料形成。
在图37所示的光电转换元件601中,在由金属材料等形成的导电体686与透光导电层682之间包括光电转换层681。图37示出将硒类材料用于光电转换层681的方式。使用硒类材料的光电转换元件601对可见光具有高外部量子效率。该光电转换元件可以是因雪崩击穿现象而使电子放大量相对于入射光量大的高灵敏度的传感器。另外,由于硒类材料的光吸收系数高,而具有易于将光电转换层681形成得较薄的优点。
作为硒类材料,可以使用非晶硒或结晶硒。例如,通过在沉积非晶硒之后进行加热处理,可以得到结晶硒。另外,通过使结晶硒的结晶粒径小于像素间距,可以减少各像素的特性偏差。另外,与非晶硒相比,结晶硒具有对于可见光的光谱灵敏度及光吸收系数高的特性。
虽然附图示出光电转换层681为单层的情况,但是也可以采用在硒类材料的受光面一侧作为空穴阻挡层设置氧化镓或氧化铈等,并在导电体686一侧作为电子阻挡层设置氧化镍或硫化锑等的结构。
光电转换层681可以是包含铜、铟和硒的化合物(CIS)的层。或者,也可以是包含铜、铟、镓和硒的化合物(CIGS)的层。通过使用CIS或CIGS,与使用硒的单层的情况同样,可以形成能够利用雪崩击穿现象的光电转换元件。
另外,CIS及CIGS是p型半导体,为了形成接合,也可以以与p型半导体接触的方式设置n型半导体的硫化镉或硫化锌等。
为了使雪崩击穿现象发生,优选对光电转换元件施加较高的电压(例如,10V以上)。由于OS晶体管具有其漏极耐压高于Si晶体管的特性,因此可以更容易地对光电转换元件施加较高的电压。因此,通过组合漏极耐压高的OS晶体管与将硒类材料用于光电转换层的光电转换元件,可以实现高灵敏度且高可靠性的成像装置。
透光导电层682例如可以使用铟锡氧化物、包含硅的铟锡氧化物、包含锌的氧化铟、氧化锌、包含镓的氧化锌、包含铝的氧化锌、氧化锡、包含氟的氧化锡、包含锑的氧化锡或石墨烯等。此外,透光导电层682不局限于单层,而也可以为不同膜的叠层。虽然图37示出透光导电层682通过导电体488及插头489与布线487电连接的情况,但是导电层682可以与布线487直接接触。
导电体686及布线487等可以具有层叠多个导电层的结构。例如,导电体686可以具有两层结构,布线487可以具有两层结构。另外,例如,优选选择低电阻的金属等来形成导电体686和布线487中的下层,而选择与光电转换层681的接触特性好的金属等来形成导电体686和布线487中的上层。通过采用这种结构,可以提高光电转换元件的电特性。注意,一些种类的金属因与透光导电层682接触而会产生电蚀。即使将这种金属用于布线487中的下层,也通过将布线487的上层位于布线487的下层与透光导电层682之间可以防止电蚀。
导电体686和布线487中的上层例如可以使用钼或钨等形成。此外,导电体686和布线487中的下层例如可以使用铝、钛或依次层叠钛、铝和钛的叠层形成。
绝缘体442也可以采用多层结构。分隔壁477可以使用无机绝缘体或绝缘有机树脂等形成。另外,分隔壁477也可以着色成黑色等以遮蔽照射到晶体管等的光及/或确定每一个像素的受光部的面积。
作为光电转换元件601,也可以采用使用了如非晶硅膜或微晶硅膜等的PIN二极管元件等。该光电二极管包括依次层叠的n型半导体层、i型半导体层及p型半导体层。i型半导体层优选使用非晶硅。p型半导体层及n型半导体层可以使用包含赋予各导电型的掺杂剂的非晶硅或者微晶硅等。其光电转换层包含非晶硅的光电二极管在可见光波长区域内的灵敏度较高,容易检测出微弱的可见光。
注意,PN或PIN二极管元件优选以p型半导体层为受光面的方式设置。通过以p型半导体层为受光面,可以提高光电转换元件601的输出电流。
使用上述硒类材料或非晶硅等形成的光电转换元件601可以利用沉积工序、光刻工序、蚀刻工序等一般的半导体制造工序形成。
实施方式3
在本实施方式中,参照图38A至图38C以及图39A及图39B说明包括本发明的一个方式的晶体管等的显示装置。
<显示装置的结构>
作为用于显示装置的显示元件,可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)等。发光元件在其范畴内包括其亮度由电流或电压控制的元件,具体而言,包括无机EL(Electroluminescence:电致发光)元件、有机EL元件等。下面,作为显示装置的一个例子对包括EL元件的显示装置(EL显示装置)及包括液晶元件的显示装置(液晶显示装置)进行说明。
注意,下面示出的显示装置包括密封有显示元件的面板及在该面板上安装有包括控制器的IC等的模块。
下面示出的显示装置是指图像显示器件或光源(包括照明装置)。此外,显示装置还包括:安装有连接器诸如FPC或TCP的模块;在TCP的端部设置有印刷线路板的模块;或者通过COG方式将IC(集成电路)直接安装到显示元件的模块。
图38A至图38C是根据本发明的一个方式的EL显示装置的一个例子。图38A示出EL显示装置的像素的电路图。图38B是示出EL显示装置整体的俯视图。此外,图38C是沿着图38B的点划线M-N的一部分的截面图。
图38A是用于EL显示装置的像素的电路图的一个例子。
在本说明书等中,有时即使不指定有源元件(晶体管、二极管等)、无源元件(电容器、电阻元件等)等所具有的所有端子的连接位置,所属技术领域的普通技术人员也能够构成发明的一个方式。就是说,即使未指定连接位置,也可以说发明的一个方式是明确的,并且,当在本说明书等记载有指定连接位置的内容时,有时可以判断为在本说明书等中记载有该方式。尤其是,在端子的连接位置有多个的情况下,不一定必须要将该端子的连接位置限于指定的部分。因此,有时通过仅指定有源元件(晶体管、二极管等)、无源元件(电容器、电阻元件等)等所具有的一部分的端子的连接位置,就能够构成发明的一个方式。
在本说明书等中,当至少指定某个电路的连接位置时,有时所属技术领域的普通技术人员能够指定发明。或者,当至少指定某个电路的功能时,有时所属技术领域的普通技术人员能够指定发明。也就是说,只要指定功能,就可以说是发明的一个方式是明确的,而判断为在本说明书等中记载有该方式。因此,即使只指定某个电路的连接位置而不指定其功能时,也可以判断为该电路作为发明的一个方式公开而构成发明的一个方式。或者,即使只指定某个电路的功能而不指定其连接位置时,也可以判断为该电路作为发明的一个方式公开而构成发明的一个方式。
图38A所示的EL显示装置包括开关元件743、晶体管741、电容器742、发光元件719。
注意,由于图38A等是电路结构的一个例子,所以还可以追加设置晶体管。与此相反,在图38A的各节点中,也可以不追加晶体管、开关、无源元件等。
晶体管741的栅极与开关元件743的一个端子及电容器742的一个电极电连接。晶体管741的源极与电容器742的另一个电极及发光元件719的一个电极电连接。晶体管741的漏极被供应电源电位VDD。开关元件743的另一个端子与信号线744电连接。发光元件719的另一个电极被供应恒电位。另外,恒电位为等于或低于接地电位GND的电位。
作为开关元件743,优选使用晶体管。当使用晶体管时,可以减小像素的面积,由此可以提供分辨率高的EL显示装置。作为开关元件743,使用通过与晶体管741同一工序形成的晶体管,由此可以提高EL显示装置的生产率。作为晶体管741及/或开关元件743,例如可以适用上述晶体管。
图38B是EL显示装置的俯视图。EL显示装置包括衬底700、衬底750、密封材料734、驱动电路735、驱动电路736、像素737以及FPC732。密封材料734以包围像素737、驱动电路735以及驱动电路736的方式配置在衬底700与衬底750之间。注意,驱动电路735及/或驱动电路736也可以配置在密封材料734的外侧。
图38C是沿着图38B的点划线M-N的一部分的EL显示装置的截面图。
图38C示出晶体管741,该晶体管741包括:衬底700上的绝缘体701;绝缘体701上的导电体702a;导电体702a上的绝缘体704;绝缘体704上并与导电体702a重叠的绝缘体706a;绝缘体706a上的半导体706b;半导体706b上的绝缘体706c;设置在绝缘体706c、半导体706b中的区域707a及区域707b;绝缘体706c上的绝缘体712;绝缘体712上的导电体714a;以及绝缘体706c及导电体714a上的绝缘体716。注意,晶体管741的结构只是一个例子,也可以采用与图38C所示的结构不同的结构。
在图38C所示的晶体管741中,导电体702a具有栅电极的功能,区域707a具有源极的功能,区域707b具有漏极的功能,绝缘体712具有栅极绝缘体的功能,并且导电体714a具有栅电极的功能。注意,半导体706b有时因光照射而其电特性会发生变动。因此,导电体702a及/或导电体714a优选具有遮光性。
图38C示出电容器742,该电容器742包括:绝缘体701上的导电体702b;导电体702b上的绝缘体704;在绝缘体704上并与导电体702b重叠的区域707a;区域707a上的绝缘体711;以及在绝缘体711上并与区域707a重叠的导电体714b。
在电容器742中,将导电体702b及导电体714b用作一个电极,将区域707a用作另一个电极。
因此,可以使用与晶体管741相同的膜形成电容器742。导电体702a及导电体702b优选使用同种导电体形成。此时,可以通过同一工序形成导电体702a和导电体702b。另外,导电体714a和导电体714b优选使用同种导电体形成。此时,可以通过同一工序形成导电体714a和导电体714b。绝缘体712及绝缘体711优选使用同种绝缘体形成。此时,可以通过同一工序形成绝缘体712及绝缘体711。
图38C所示的电容器742是相对于占有面积的电容大的电容器。因此,图38C是显示质量高的EL显示装置。
在晶体管741及电容器742上配置有绝缘体720。在此,绝缘体706c、绝缘体716及绝缘体720也可以具有到达用作晶体管741的源极的区域707a的开口。在绝缘体720上配置有导电体781。导电体781通过绝缘体706c、绝缘体716及绝缘体720中的开口与晶体管741电连接。
在导电体781上配置有包含到达导电体781的开口的分隔壁784。在分隔壁784上配置有在分隔壁784的开口中与导电体781接触的发光层782。在发光层782上配置有导电体783。导电体781、发光层782和导电体783重叠的区域被用作发光元件719。
至此,说明了EL显示装置的例子。接着,将说明液晶显示装置的例子。
图39A是示出液晶显示装置的像素的结构例子的电路图。图39A和图39B所示的像素包括晶体管751、电容器752、在一对电极之间填充有液晶的元件(液晶元件)753。
晶体管751的源极和漏极中的一个与信号线755电连接,晶体管751的栅极与扫描线754电连接。
电容器752的一个电极与晶体管751的源极和漏极中的另一个电连接,电容器752的另一个电极与供应公共电位的布线电连接。
液晶元件753的一个电极与晶体管751的源极和漏极中的另一个电连接,液晶元件753的另一个电极与供应公共电位的布线电连接。此外,供应到与上述电容器752的另一个电极电连接的布线的公共电位与供应到液晶元件753的另一个电极的公共电位可以不同。
注意,液晶显示装置的俯视图与EL显示装置相同。图39B示出沿着图38B的点划线M-N的液晶显示装置的截面图。在图39B中,FPC732通过端子731与布线733a连接。注意,布线733a也可以使用与构成晶体管751的导电体或半导体同种的导电体或半导体。
晶体管751参照关于晶体管741的记载。电容器752参照关于电容器742的记载。注意,图39B示出具有对应于图38C所示的电容器742之结构的电容器752之结构,但是电容器752之结构不局限于此。
当将氧化物半导体用于晶体管751的半导体时,可以实现关态电流极小的晶体管。因此,保持在电容器752中的电荷不容易泄漏,而可以长期间保持施加到液晶元件753的电压。因此,当显示动作少的动态图像、静态图像时,通过使晶体管751处于关闭状态,不需要用来使晶体管751工作的电力,由此可以实现低功耗的液晶显示装置。另外,因为可以缩小电容器752的占有面积,所以可以提供一种开口率高的液晶显示装置或高分辨率液晶显示装置。
在晶体管751及电容器752上配置有绝缘体721。在此,绝缘体721具有到达晶体管751的开口。在绝缘体721上配置有导电体791。导电体791通过绝缘体721中的开口与晶体管751电连接。
在导电体791上配置有用作取向膜的绝缘体792。在绝缘体792上配置有液晶层793。在液晶层793上配置有用作取向膜的绝缘体794。在绝缘体794上配置有间隔物795。在间隔物795及绝缘体794上配置有导电体796。在导电体796上配置有衬底797。
注意,作为液晶的驱动方式,可以使用TN(Twisted Nematic:扭转向列)模式、STN(Super Twisted Nematic:超扭曲向列)模式、IPS(In-Plane-Switching:平面内切换)模式、FFS(Fringe Field Switching:边缘场切换)模式、MVA(Multi-domain VerticalAlignment:多象限垂直取向)模式、PVA(Patterned Vertical Alignment:垂直取向构型)模式、ASV(Advanced Super View:高级超视觉)模式、ASM(Axially Symmetric alignedMicro-cell:轴对称排列微单元)模式、OCB(Optically Compensated Birefringence:光学补偿双折射)模式、ECB(Electrically Controlled Birefringence:电控双折射)模式、FLC(Ferroelectric Liquid Crystal:铁电液晶)模式、AFLC(AntiFerroelectric LiquidCrystal:反铁电液晶)模式、PDLC(Polymer Dispersed Liquid Crystal:聚合物分散液晶)模式、宾主模式、蓝相(Blue Phase)模式等。但是驱动方式并不局限于此,可以使用各种驱动方式。
通过采用上述结构,可以提供一种包括占有面积小的电容器的显示装置、一种显示质量高的显示装置、或者一种高分辨率显示装置。
例如,在本说明书等中,显示元件、作为包括显示元件的装置的显示装置、发光元件以及作为包括发光元件的装置的发光装置可以采用各种方式或者包括各种元件。显示元件、显示装置、发光元件或发光装置例如包括白色、红色、绿色或蓝色等的发光二极管(LED:LightEmitting Diode)、晶体管(根据电流而发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示器(PDP)、使用微电机系统(MEMS)的显示元件、数字微镜设备(DMD)、数字微快门(DMS)、IMOD(干涉测量调节)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、电润湿(electrowetting)元件、压电陶瓷显示器或使用碳纳米管的显示元件等中的至少一个。除此以外,还可以包括其对比度、亮度、反射率、透射率等因电或磁作用而变化的显示媒体。
作为使用EL元件的显示装置的例子,有EL显示器等。作为包括电子发射元件的显示装置的例子,有场致发射显示器(FED)或SED方式平面型显示器(SED:Surface-conduction Electron-emitter Display:表面传导电子发射显示器)等。作为包括液晶元件的显示装置的例子,有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为包括电子墨水或电泳元件的显示装置的例子,有电子纸等。当实现半透射型液晶显示器或反射式液晶显示器时,使像素电极的一部分或全部具有作为反射电极的功能即可。例如,使像素电极的一部分或全部包含铝、银等即可。并且,此时也可以将SRAM等存储电路设置在反射电极下。由此,可以进一步降低功耗。
注意,当使用LED时,也可以在LED的电极或氮化物半导体下配置石墨烯或石墨。石墨烯或石墨也可以为层叠有多个层的多层膜。如此,通过设置石墨烯或石墨,可以更容易地在其上沉积氮化物半导体,如具有结晶的n型GaN半导体等。并且,在其上设置具有结晶的p型GaN半导体等,能够形成LED。此外,也可以在石墨烯或石墨与具有晶体的n型GaN半导体之间设置AlN层。可以利用MOCVD沉积LED所包括的GaN半导体。当设置石墨烯时,可以通过溅射法沉积LED所包括的GaN半导体。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式4
在本实施方式中,说明至少可以使用上述实施方式所说明的晶体管且包括上述实施方式所说明的存储装置的CPU。
图40是示出将在上述实施方式中说明的存储装置用于至少其一部分的CPU的结构的一个例子的方框图。
图40所示的CPU在衬底1190上具有:ALU1191(ALU:Arithmetic logic unit:算术逻辑单元)、ALU控制器1192、指令译码器1193、中断控制器1194、时序控制器1195、寄存器1196、寄存器控制器1197、总线接口1198(Bus I/F)、能够重写的ROM1199以及ROM接口1189(ROM I/F)。作为衬底1190使用半导体衬底、SOI衬底、玻璃衬底等。ROM1199及ROM接口1189也可以设置在不同的芯片上。当然,图40所示的CPU只不过是简化其结构而表示的一个例子,所以实际上的CPU根据其用途具有各种各样的结构。例如,也可以以包括图40所示的CPU或运算电路的结构为核心,设置多个该核心并使其同时工作。另外,在CPU的内部运算电路或数据总线中能够处理的位数例如可以为8位、16位、32位、64位等。
通过总线接口1198输入到CPU的指令在输入到指令译码器1193并被译码之后,输入到ALU控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195。
ALU控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195根据被译码的指令进行各种控制。具体而言,ALU控制器1192生成用来控制ALU1191的工作的信号。另外,中断控制器1194在执行CPU的程序时,根据其优先度或掩码的状态来判断来自外部的输入/输出装置或外围电路的中断要求而对该要求进行处理。寄存器控制器1197生成寄存器1196的地址,并根据CPU的状态来进行寄存器1196的读出或写入。
时序控制器1195生成用来控制ALU1191、ALU控制器1192、指令译码器1193、中断控制器1194以及寄存器控制器1197的工作时序的信号。例如,时序控制器1195包括根据参考时钟信号CLK1生成内部时钟信号CLK2的内部时钟发生器,并将内部时钟信号CLK2供应到上述各种电路。
在图40所示的CPU中,在寄存器1196中设置有存储单元。
在图40所示的CPU中,寄存器控制器1197根据来自ALU1191的指令进行寄存器1196中的保持工作的选择。换言之,寄存器控制器1197在寄存器1196所具有的存储单元中选择由触发器保持数据还是由电容器保持数据。在选择由触发器保持数据的情况下,对寄存器1196中的存储单元供应电源电压。在选择由电容器保持数据的情况下,对电容器进行数据的重写,而可以停止对寄存器1196中的存储单元供应电源电压。
图41是可以用作寄存器1196的存储装置的电路图的一个例子。存储装置1200包括在关闭电源时丢失存储数据的电路1201、在关闭电源时不丢失存储数据的电路1202、开关1203、开关1204、逻辑元件1206、电容器1207以及具有选择功能的电路1220。电路1202包括电容器1208、晶体管1209及晶体管1210。注意,存储装置1200根据需要还可以包括其他元件诸如二极管、电阻元件或电感器等。晶体管1209优选为其沟道形成于氧化物半导体层的晶体管。作为晶体管1209,可以使用在上述实施方式中说明的晶体管490。
在此,电路1202可以使用上述实施方式所示的存储装置。在停止对存储装置1200供应电源电压时,接地电位(0V)或使晶体管1209关闭的电位继续输入到电路1202中的晶体管1209的栅极。例如,晶体管1209的栅极通过电阻器等负载接地。
在此示出开关1203为具有一导电型(例如,n沟道型)的晶体管1213,而开关1204为具有与此相反的导电型(例如,p沟道型)的晶体管1214的例子。开关1203的第一端子对应于晶体管1213的源极和漏极中的一个,开关1203的第二端子对应于晶体管1213的源极和漏极中的另一个,并且开关1203的第一端子与第二端子之间的导通或非导通(即,晶体管1213的开启状态或关闭状态)由输入到晶体管1213的栅极的控制信号RD选择。开关1204的第一端子对应于晶体管1214的源极和漏极中的一个,开关1204的第二端子对应于晶体管1214的源极和漏极中的另一个,并且开关1204的第一端子与第二端子之间的导通或非导通(即,晶体管1214的开启状态或关闭状态)由输入到晶体管1214的栅极的控制信号RD选择。
晶体管1209的源极和漏极中的一个电连接到电容器1208的一对电极中的一个及晶体管1210的栅极。在此,将连接部分称为节点M2。晶体管1210的源极和漏极中的一个电连接到能够供应低电源电位的布线(例如,GND线),而另一个电连接到开关1203的第一端子(晶体管1213的源极和漏极中的一个)。开关1203的第二端子(晶体管1213的源极和漏极中的另一个)电连接到开关1204的第一端子(晶体管1214的源极和漏极中的一个)。开关1204的第二端子(晶体管1214的源极和漏极中的另一个)电连接到能够供应电源电位VDD的布线。开关1203的第二端子(晶体管1213的源极和漏极中的另一个)、开关1204的第一端子(晶体管1214的源极和漏极中的一个)、逻辑元件1206的输入端子、电容器1207的一对电极中的一个彼此电连接。在此,将连接部分称为节点M1。可以对电容器1207的一对电极中的另一个输入固定电位。例如,可以输入低电源电位(GND等)或高电源电位(VDD等)。电容器1207的一对电极中的另一个电连接到能够供应低电源电位的布线(例如,GND线)。可以对电容器1208的一对电极中的另一个输入固定电位。例如,可以输入低电源电位(GND等)或高电源电位(VDD等)。电容器1208的一对电极中的另一个电连接到能够供应低电源电位的布线(例如,GND线)。
当积极地利用晶体管或布线的寄生电容等时,不需要设置电容器1207及电容器1208。
控制信号WE输入到晶体管1209的第一栅极(第一栅电极)。开关1203及开关1204的第一端子与第二端子之间的导通状态或非导通状态由与控制信号WE不同的控制信号RD选择。当一个开关的第一端子与第二端子之间处于导通状态时,另一个开关的第一端子与第二端子之间处于非导通状态。
对应于保持在电路1201中的数据的信号被输入到晶体管1209的源极和漏极中的另一个。图41示出从电路1201输出的信号输入到晶体管1209的源极和漏极中的另一个的例子。由逻辑元件1206使从开关1203的第二端子(晶体管1213的源极和漏极中的另一个)输出的信号的逻辑值反转而成为反转信号,将其经由电路1220输入到电路1201。
虽然图41示出从开关1203的第二端子(晶体管1213的源极和漏极中的另一个)输出的信号经由逻辑元件1206及电路1220输入到电路1201的例子,但是本发明的一个方式不局限于此。可以不使从开关1203的第二端子(晶体管1213的源极和漏极中的另一个)输出的信号的逻辑值反转而输入到电路1201。例如,当在电路1201内包括其中保持使从输入端子输入的信号的逻辑值反转的信号的节点时,可以将从开关1203的第二端子(晶体管1213的源极和漏极中的另一个)输出的信号输入到该节点。
在图41所示的用于存储装置1200的晶体管中,晶体管1209以外的晶体管可以使用其沟道形成在由氧化物半导体以外的半导体构成的层中或衬底1190中的晶体管。例如,可以使用其沟道形成在硅层或硅衬底中的晶体管。此外,也可以作为用于存储装置1200的所有的晶体管使用其沟道形成在氧化物半导体层中的晶体管。或者,存储装置1200还可以包括晶体管1209以外的其沟道形成在氧化物半导体层中的晶体管,并且作为剩下的晶体管可以使用其沟道形成在由氧化物半导体以外的半导体构成的层中或衬底1190中的晶体管。
图41所示的电路1201例如可以使用触发器电路。另外,作为逻辑元件1206例如可以使用反相器或时钟反相器等。
在根据本发明的一个方式的半导体装置中,在不向存储装置1200供应电源电压的期间,可以由设置在电路1202中的电容器1208保持储存在电路1201中的数据。
其沟道形成在氧化物半导体层中的晶体管的关态电流极小。例如,其沟道形成在氧化物半导体层中的晶体管的关态电流比其沟道形成在具有结晶性的硅中的晶体管的关态电流低得多。因此,当将该晶体管用作晶体管1209时,即使在不向存储装置1200供应电源电压的期间也可以长期间地保持电容器1208所保持的信号。因此,存储装置1200在停止供应电源电压的期间也可以保持存储内容(数据)。
由于该存储元件是以通过设置开关1203及开关1204进行预充电工作为特征的存储元件,因此它可以缩短在再次开始供应电源电压之后直到电路1201再次保持原来的数据为止的时间。
在电路1202中,由电容器1208保持的信号被输入到晶体管1210的栅极。因此,在再次开始向存储装置1200供应电源电压之后,可以将由电容器1208保持的信号转换为晶体管1210的状态(开启状态或关闭状态),并从电路1202读出。因此,即使对应于保持在电容器1208中的信号的电位有些变动,也可以准确地读出原来的信号。
通过将这种存储装置1200用于处理器所具有的寄存器或高速缓冲存储器等存储装置,可以防止存储装置内的数据因停止电源电压的供应而消失。另外,在再次开始供应电源电压之后在短时间内存储装置可以恢复到停止供应电源之前的状态。因此,在整个处理器或构成处理器的一个或多个逻辑电路中在短时间内也可以停止电源,从而可以抑制功耗。
在本实施方式中,虽然对将存储装置1200用于CPU的例子进行说明,但是也可以将存储装置1200应用于LSI诸如DSP(Digital Signal Processor:数字信号处理器)、定制LSI、PLD(Programmable Logic Device:可编程逻辑器件)等、RF-ID(Radio FrequencyIdentification:射频识别)标签。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式5
在本实施方式中,参照图42说明包括上述实施方式例示的存储装置的RF标签。
本实施方式的RF标签包括存储电路,在该存储电路中储存所需要的数据,并使用非接触单元诸如无线通信向外部发送数据和/或从外部接收数据。由于具有这种特征,RF标签可以被用于通过读取物品等的个体信息来识别物品的个体识别系统等。注意,这些用途要求极高的可靠性。
参照图42说明RF标签的结构。图42是示出RF标签的结构例子的方框图。
如图42所示,RF标签800包括接收从与通信器801(也称为询问器、读出器/写入器等)连接的天线802发送的无线信号803的天线804。RF标签800包括整流电路805、恒压电路806、解调电路807、调制电路808、逻辑电路809、存储电路810、ROM811。另外,在包括在解调电路807中的具有整流作用的晶体管中,也可以使用充分地抑制反向电流的材料,诸如氧化物半导体。由此,可以抑制起因于反向电流的整流作用的降低并防止解调电路的输出饱和。也就是说,可以使解调电路的输入和解调电路的输出之间的关系靠近于线性关系。注意,数据传输方法大致分成如下三种方法:将一对线圈相对地设置并利用互感进行通信的电磁耦合方法;利用感应场进行通信的电磁感应方法;以及利用电波进行通信的电波方法。在本实施方式所示的RF标签800中可以使用上述任何方法。
接着,说明各电路的结构。天线804与连接于通信器801的天线802之间进行无线信号803的发送及接收。在整流电路805中,对通过由天线804接收无线信号来生成的输入交流信号进行整流,例如进行半波倍压整流,并由设置在后级的电容器使被整流的信号平滑化,由此生成输入电位。注意,整流电路805的输入一侧或输出一侧也可以设置限幅电路。限幅电路是在输入交流信号的振幅大且内部生成电压高时进行控制以不使一定以上的电力输入到后级的电路中的电路。
恒压电路806是由输入电位生成稳定的电源电压而供应到各电路的电路。注意,恒压电路806也可以包括复位信号生成电路。复位信号生成电路是利用稳定的电源电压的上升而生成逻辑电路809的复位信号的电路。
解调电路807是通过包络检测对输入交流信号进行解调并生成解调信号的电路。此外,调制电路808是根据从天线804输出的数据进行调制的电路。
逻辑电路809是分析解调信号并进行处理的电路。存储电路810是保持被输入的数据的电路,并包括行译码器、列译码器、存储区域等。此外,ROM811保持识别号码(ID)等并根据处理进行输出。
注意,根据需要可以适当地设置上述各电路。
在此,可以作为存储电路810使用上述实施方式所示的存储装置。因为当作为存储电路810使用上述实施方式所示的存储装置时,即使在关闭电源的状态下也可以保持数据,所以适用于RF标签。再者,因为本发明的一个方式的存储装置的数据写入所需要的电力(电压)比现有的非易失性存储器低得多,所以也可以不产生数据读出时和写入时的最大通信距离的差异。再者,本发明的一个方式的存储装置可以抑制由于数据写入时的电力不足引起误动作或误写入的情况。
因为本发明的一个方式的存储装置可以用作非易失性存储器,所以还可以应用于ROM811。在此情况下,优选生产者另外准备用来对ROM811写入数据的指令防止使用者自由地重写。由于生产者在预先写入识别号码后出货,可以仅使出货的良品具有识别号码而不使所制造的所有RF标签具有识别号码。由此不会发生出货后的产品的识别号码不连续的情况而可以更容易地根据出货后的产品进行顾客管理。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式6
在本实施方式中,参照图43A至图43F说明本发明的一个方式的RF标签的使用例子。RF标签的用途广泛,例如可以设置于物品诸如钞票、硬币、有价证券类、不记名债券类、证件类(驾驶证、居民卡等,参照图43A)、记录媒体(DVD、录像带等,参照图43B)、包装用容器类(包装纸、瓶子等,参照图43C)、车辆类(自行车等,参照图43D)、个人物品(包、眼镜等)、食物类、植物类、动物类、人体、衣物类、生活用品类、包括药品或药剂的医疗品、电子设备(液晶显示装置、EL显示装置、电视装置或移动电话)等或者各物品的装运标签(参照图43E和图43F)等。
本发明的一个方式的RF标签4000以贴到物品表面上或者嵌入物品的方式固定。例如,当物品为书本时,RF标签4000以嵌入在书本的纸张里的方式固定在书本,而当物品为有机树脂的包装时,RF标签4000以嵌入在有机树脂中的方式固定在有机树脂的包装。本发明的一个方式的RF标签4000实现了小型、薄型以及轻量,所以即使固定在物品中也不会影响到该物品的设计性。另外,通过将本发明的一个方式的RF标签4000设置于钞票、硬币、有价证券类、不记名债券类或证件类等,可以赋予识别功能。通过利用该识别功能可以防止伪造。另外,可以通过在包装用容器类、记录媒体、个人物品、食物类、衣物类、生活用品类或电子设备等中设置本发明的一个方式的RF标签,可以提高检品系统等系统的运行效率。另外,通过在车辆类中安装本发明的一个方式的RF标签,可以防止盗窃等而提高安全性。
如上所述,通过将本发明的一个方式的RF标签应用于在本实施方式中列举的各用途,可以降低包括数据的写入或读出等工作的功耗,因此能够使最大通信距离长。另外,即使在不供应电力的状态下,也可以在极长的期间保持数据,所以上述RF标签适用于写入或读出的频度低的用途。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式7
作为使用根据本发明的一个方式的半导体装置的电子设备的具体例子,可以举出电视机、显示器等显示装置、照明装置、台式或笔记本型个人计算机、文字处理机、再现储存在DVD(Digital Versatile Disc:数字通用光盘)等记录介质中的静态图像或动态图像的图像再现装置、便携式CD播放器、收音机、磁带录音机、头戴式耳机立体音响、立体音响、台钟、挂钟、无绳电话子机、无线电收发机、车载电话、移动电话机、便携式信息终端、平板终端、便携式游戏机、弹珠机等固定型游戏机、计算器、电子笔记本、电子书阅读器、电子翻译器、声音输入器、摄像机、数字静态照相机、电动刮刀、微波炉等高频加热装置、电饭煲、电动洗衣机、电动吸尘器、热水器、电扇、电吹风、空调设备诸如空调器、加湿器、除湿器等、餐具洗涤机、餐具干燥机、干衣机、烘被机、电冰箱、电冷冻箱、电冷冻冷藏箱、DNA保存用冰冻器、手电筒、链锯等工具、烟探测器、透析装置等医疗设备等。再者,还可以举出工业设备诸如引导灯、信号机、传送带、自动扶梯、电梯、工业机器人、蓄电系统、用于使电力均匀化或智能电网的蓄电装置。另外,利用使用燃料的发动机或来自蓄电体的电力通过电动机推进的移动体等也有时包括在电子设备的范畴内。作为上述移动体,例如可以举出电动汽车(EV)、兼具内燃机和电动机的混合动力汽车(HEV)、插电式混合动力汽车(PHEV)、使用履带代替这些的车轮的履带式车辆、包括电动辅助自行车的电动自行车、摩托车、电动轮椅、高尔夫球车、小型或大型船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器、宇宙飞船等。
图44A所示的便携式游戏机2900包括外壳2901、外壳2902、显示部2903、显示部2904、麦克风2905、扬声器2906以及操作键2907等。另外,虽然图44A所示的便携式游戏机2900包括显示部2903、显示部2904这两个显示部,但是显示部的数量不局限于此。显示部2903设置有作为输入装置的触摸屏,能够利用触屏笔2908等进行操作。
图44B所示的信息终端2910在外壳2911中包括显示部2912、麦克风2917、扬声器部2914、照相机2913、外部连接部2916以及操作按钮2915等。显示部2912设置有使用柔性衬底的显示面板及触摸屏。信息终端2910例如可以被用作智能手机、移动电话、平板信息终端、平板电脑或电子书阅读器终端等。
图44C所示的笔记本型个人计算机2920包括外壳2921、显示部2922、键盘2923及指向装置2924等。
图44D所示的摄像机2940包括外壳2941、外壳2942、显示部2943、操作键2944、透镜2945以及连接部2946等。操作键2944及透镜2945设置在外壳2941中,显示部2943设置在外壳2942中。而且,外壳2941和外壳2942由连接部2946连接,由连接部2946可以改变外壳2941和外壳2942之间的角度。可以根据外壳2942与外壳2941所形成的角度而改变显示在显示部2943中的图像的方向并切换图像的显示/非显示。
图44E示出手镯型信息终端的一个例子。信息终端2950包括外壳2951及显示部2952等。显示部2952由具有曲面的外壳2951支撑。因为显示部2952具备使用柔性衬底的显示面板,所以可以提供一种具有柔性、轻量且方便性良好的信息终端2950。
图44F示出手表型信息终端的一个例子。信息终端2960包括外壳2961、显示部2962、腕带2963、表扣2964、操作按钮2965、输入输出端子2966等。信息终端2960可以执行移动电话、电子邮件、文章的阅读及编写、音乐播放、网络通讯、电脑游戏等各种应用程序。
显示部2962的显示面弯曲,能够沿着弯曲的显示面进行显示。另外,显示部2962具备触摸传感器,可以用手指或触屏笔等触摸画面来进行操作。例如,通过触摸显示于显示部2962的图标2967,可以启动应用程序。操作按钮2965除了时刻设定之外,还可以具有电源开关、无线通讯的开关、静音模式的设置及取消、省电模式的设置及取消等各种功能。例如,通过利用组装在信息终端2960中的操作系统,也可以设定操作按钮2965的功能。
另外,信息终端2960可以执行依据通信标准的近距离无线通讯。例如,通过与可无线通讯的耳麦互相通信,可以进行免提通话。另外,信息终端2960具备输入输出端子2966,可以通过连接器直接与其他信息终端进行数据的交换。另外,也可以通过输入输出端子2966进行充电。另外,充电动作也可以利用无线供电进行,而不通过输入输出端子2966进行。
图44G示出家庭用电器产品的一个例子的电冷藏冷冻箱。电冷藏冷冻箱2970包括外壳2971、冷藏室门2972及冷冻室门2973等。
图44H示出汽车的结构的一个例子的外观图。汽车2980包括车体2981、车轮2982、仪表盘2983及灯2984等。
本实施方式所示的电子设备安装有上述晶体管或上述半导体装置等。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。另外,例如通过本实施方式所示的电子设备安装有其他实施方式所示的半导体装置,有时可以提高电子设备的性能。另外,有时可以降低电子设备的功耗。
(关于本说明书等的记载的附记)
下面,对上述实施方式及实施方式中的各结构的说明附加注释。
<关于实施方式中所示的本发明的一个方式的附记>
各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外,当在一个实施方式中示出多个结构实例时,可以适当地组合这些结构实例。
另外,可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)及/或另一个或多个其他实施方式中说明的内容(或其一部分)。
注意,实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
另外,通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)及/或另一个或多个其他实施方式中示出的附图(或其一部分)组合,可以构成更多图。
虽然在各实施方式中对本发明的一个方式进行了说明,但是本发明的一个方式不局限于此。例如,作为本发明的一个方式,在实施方式1中说明作为关态电流较低的晶体管使用OS晶体管的结构,但是本发明的一个方式只要是关态电流较低的晶体管即可,所以本发明的一个方式不局限于OS晶体管。因此,根据情况,本发明的一个方式例如也可以采用不使用OS晶体管的结构。
<关于说明附图的记载的附记>
在本说明书等中,“上”“下”等表示配置的词句是为了方便参照附图对构成要素的位置关系进行说明而使用的。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,表示配置的词句不局限于本说明书中所示的记载,根据情况可以适当地更换表达方式。
“上”或“下”这样的词句不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,当记载为“绝缘层A上的电极B”时,不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括绝缘层A与电极B之间包括其他构成要素的情况。
在本说明书等中,根据功能对构成要素进行分类并在方框图中以彼此独立的方框表示。然而,在实际的电路等中难以根据功能分类构成要素,有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此,方框图中的方框的分割不局限于说明书中说明的构成要素,而可以根据情况适当地不同。
为了便于说明,在附图中,任意示出尺寸、层的厚度或区域。因此,本发明的一个方式并不局限于附图中的尺寸。附图是为了明确起见而示意性地示出的,而不局限于附图所示的形状或数值等。例如,可以包括噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
在俯视图(也称为平面图、布局图)或透视图等的附图中,为了明确起见,有时省略部分构成要素的图示。
<关于可以换个方式表述的记载的附记>
在本说明书等中,当说明晶体管的连接关系时,记载为“源极和漏极中的一个”(或者第一电极或第一端子)、“源极和漏极中的另一个”(或者第二电极或第二端子)。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等改变。注意,根据情况可以将晶体管的源极和漏极适当地换称为源极(漏极)端子或源极(漏极)电极等。
注意,在本说明书等中,“电极”或“布线”这样的词语不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”这样的词语还包括多个“电极”或“布线”被形成为一体的情况等。
另外,在本说明书等中,可以适当地调换电压和电位。电压是指与基准电位之间的电位差,例如在基准电位为接地电压时,可以将电压换称为电位。接地电压不一定意味着0V。注意,电位是相对的,对布线等供应的电位有时根据基准电位而变化。
在本说明书等中,根据情况或状态,可以互相调换“膜”和“层”等词句。例如,有时可以将“导电层”换称为“导电膜”。此外,有时可以将“绝缘膜”换称为“绝缘层”。
〈关于词句的定义的附记〉
下面,对上述实施方式中没有涉及到的词句的定义进行说明。
《开关》
在本说明书等中,开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者,开关是指具有选择并切换电流路径的功能的元件。
例如,可以使用电开关或机械开关等。换而言之,开关只要可以控制电流,就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM)二极管、金属-绝缘体-半导体(MIS)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路。
当作为开关使用晶体管时,晶体管的“导通状态”是指晶体管的源极与漏极在电性上短路的状态。另外,晶体管的“非导通状态”是指晶体管的源极与漏极在电性上断开的状态。当仅将晶体管用作开关时,对晶体管的极性(导电型)没有特别的限制。
机械开关的例子包括像数字微镜装置(DMD)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极,并且通过移动该电极来控制导通和非导通而进行工作。
《沟道长度》
在本说明书等中,例如,沟道长度是指在晶体管的俯视图中,半导体(或在晶体管处于开启状态时,在半导体中电流流过的部分)和栅极重叠的区域或者形成沟道的区域中的源极和漏极之间的距离。
另外,在一个晶体管中,沟道长度不一定在所有的区域中成为相同的值。也就是说,一个晶体管的沟道长度有时不限于一个值。因此,在本说明书中,沟道长度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
《沟道宽度》
在本说明书等中,例如,沟道宽度是指半导体(或在晶体管处于开启状态时,在半导体中电流流过的部分)和栅电极重叠的区域、或者形成沟道的区域中的源极和漏极相对的部分的长度。
另外,在一个晶体管中,沟道宽度不一定在所有的区域中成为相同的值。也就是说,一个晶体管的沟道宽度有时不限于一个值。因此,在本说明书中,沟道宽度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
另外,根据晶体管的结构,有时实际上形成沟道的区域中的沟道宽度(下面称为实效的沟道宽度)和晶体管的俯视图所示的沟道宽度(下面称为外观上的沟道宽度)不同。例如,在具有立体结构的晶体管中,有时实效的沟道宽度大于晶体管的俯视图所示的外观上的沟道宽度,而不能忽略其影响。例如,在具有微型且立体结构的晶体管中,有时形成在半导体的侧面上的沟道区域的比例较大。在此情况下,实际形成沟道时获得的实效的沟道宽度大于俯视图所示的外观上的沟道宽度。
在具有立体结构的晶体管中,有时难以通过实测估计实效沟道宽度。例如,为了根据设计值估计实效沟道宽度,需要假定预先知道半导体的形状。因此,当不清楚半导体的形状时,难以正确地测量实效沟道宽度。
因此,在本说明书中,有时将在晶体管的俯视图中半导体和栅电极重叠的区域中的源极与漏极相对的部分的长度,即外观上的沟道宽度称为“围绕沟道宽度(SCW:Surrounded Channel Width)”。此外,在本说明书中,在简单地描述为“沟道宽度”时,有时是指围绕沟道宽度或外观上的沟道宽度。或者,在本说明书中,在简单地描述为“沟道宽度”时,有时是指实效沟道宽度。注意,通过取得截面TEM图像等并对其进行分析等,可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度、围绕沟道宽度等的值。
另外,在通过计算求得晶体管的场效应迁移率或每个沟道宽度的电流值等时,有时使用围绕沟道宽度来计算。在此情况下,该值有时与使用实效沟道宽度计算的值不同。
《连接》
在本说明书等中,“A与B连接”除了包括A与B直接连接的情况以外,还包括A与B电连接的情况。在此,“A与B电连接”是指当在A与B之间存在具有某种电作用的对象物时,能够在A和B之间进行电信号的授受。
注意,例如,在晶体管的源极(或第一端子等)通过Z1(或没有通过Z1)与X电连接,晶体管的漏极(或第二端子等)通过Z2(或没有通过Z2)与Y电连接的情况下以及在晶体管的源极(或第一端子等)与Z1的一部分直接连接,Z1的另一部分与X直接连接,晶体管的漏极(或第二端子等)与Z2的一部分直接连接,Z2的另一部分与Y直接连接的情况下,可以表达为如下。
例如,可以表达为“X、Y、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)互相电连接,并以X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的顺序依次电连接”。或者,可以表达为“晶体管的源极(或第一端子等)与X电连接,晶体管的漏极(或第二端子等)与Y电连接,并以X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的顺序依次电连接”。或者,可以表达为“X通过晶体管的源极(或第一端子等)及漏极(或第二端子等)与Y电连接,并按照X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的连接顺序进行设置”。通过使用与这些例子相同的表达方法规定电路结构中的连接顺序,可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而确定技术范围。
另外,作为其他表达方法,例如可以表达为“晶体管的源极(或第一端子等)至少通过第一连接路径与X电连接,所述第一连接路径不具有第二连接路径,所述第二连接路径是晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)之间的路径,所述第一连接路径是通过Z1的路径,晶体管的漏极(或第二端子等)至少通过第三连接路径与Y电连接,所述第三连接路径不具有所述第二连接路径,所述第三连接路径是通过Z2的路径”。或者,也可以表达为“晶体管的源极(或第一端子等)至少经过第一连接路径,通过Z1与X电连接,所述第一连接路径不具有第二连接路径,所述第二连接路径具有通过晶体管的连接路径,晶体管的漏极(或第二端子等)至少经过第三连接路径,通过Z2与Y电连接,所述第三连接路径不具有所述第二连接路径”。或者,也可以表达为“晶体管的源极(或第一端子等)至少经过第一电路径,通过Z1与X电连接,所述第一电路径不具有第二电路径,所述第二电路径是从晶体管的源极(或第一端子等)到晶体管的漏极(或第二端子等)的电路径,晶体管的漏极(或第二端子等)至少经过第三电路径,通过Z2与Y电连接,所述第三电路径不具有第四电路径,所述第四电路径是从晶体管的漏极(或第二端子等)到晶体管的源极(或第一端子等)的电路径”。通过使用与这些例子同样的表达方法规定电路结构中的连接路径,可以区别晶体管的源极(或第一端子等)和漏极(或第二端子等)来确定技术范围。
注意,这些表达方法只是一个例子而已,不局限于上述表达方法。在此,X、Y、Z1及Z2为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜和层等)。
附图标记说明
11:区域;15:区域;16:区域;17:区域;18:区域;19:区域;20:区域;21:垂线;22:垂线;23:垂线;100:层;101:绝缘体;102:导电体;103:绝缘体;104:绝缘体;106a:氧化物;106b:氧化物;106c:氧化物;107a:低电阻区域;107b:低电阻区域;108a:导电体;108b:导电体;109a:导电体;109b:导电体;112:绝缘体;114:导电体;116:绝缘体;118:绝缘体;119:掺杂剂;122:氢;126a:区域;126b:区域;126c:区域;150:电容器;220:阱;221:p型半导体;223:n型半导体;224:开口;225:开口;260:电路;270:电路;273:电极;280:电路;290:电路;382:Ec;383a:Ec;383b:Ec;383c:Ec;386:Ec;390:陷阱能级;400:衬底;401:衬底;402:绝缘体;404:导电体;406:氧化物;406a:氧化物;406b:氧化物;406c:氧化物;407:沟道形成区域;408:绝缘体;412:绝缘体;413:导电体;413a:导电体;413b:导电体;413c:导电体;413d:导电体;416a:导电体;416b:导电体;418:绝缘膜;421:导电体;422:导电体;429:导电体;442:绝缘体;454:导电体;460:元件分离区域;462:绝缘体;464:绝缘体;464a:绝缘体;464b:绝缘体;470:绝缘膜;474:区域;476:区域;477:分隔壁;487:布线;488:导电体;489:插头;490:晶体管;491:晶体管;491b:绝缘体;492:晶体管;500:半导体装置;511:导电体;513:导电体;514:导电体;516:导电体;517:导电体;521:选路开关元件;522:逻辑元件;523:配置存储器;524:查找表;525:寄存器;526:选择器;527:配置存储器;541:插头;541b:插头;543:插头;544:插头;544b:插头;545:插头;571:绝缘体;571a:绝缘体;572:绝缘体;581:绝缘体;581a:绝缘体;581b:绝缘体;584:绝缘体;585:绝缘体;591:绝缘体;591b:绝缘体;592:绝缘体;593:绝缘体;600:成像装置;601:光电转换元件;602:晶体管;603:晶体管;604:晶体管;605:晶体管;606:电容器;606a:半导体;606b:半导体;606c:半导体;607:节点;608:布线;609:布线;610:像素驱动电路;611:布线;612:绝缘体;613:导电体;614:导电层;616a:导电层;616b:导电层;618:绝缘膜;619:绝缘膜;621:像素部;622:像素;622B:像素;622G:像素;622R:像素;623:像素;624:滤光片;624B:滤光片;624G:滤光片;624R:滤光片;625:层;626:布线群;635:透镜;660:光;660a:电容器;660b:电容器;661a:晶体管;661b:晶体管;662a:晶体管;662b:晶体管;663a:反相器;663b:反相器;681:光电转换层;682:透光导电层;686:导电体;700:衬底;701:绝缘体;702a:导电体;702b:导电体;704:绝缘体;706a:绝缘体;706b:半导体;706c:绝缘体;707a:区域;707b:区域;711:绝缘体;712:绝缘体;714a:导电体;714b:导电体;716:绝缘体;719:发光元件;720:绝缘体;721:绝缘体;731:端子;732:FPC;733a:布线;734:密封材料;735:驱动电路;736:驱动电路;737:像素;741:晶体管;742:电容器;743:开关元件;744:信号线;750:衬底;751:晶体管;752:电容器;753:液晶元件;754:扫描线;755:信号线;781:导电体;782:发光层;783:导电体;784:分隔壁;791:导电体;792:绝缘体;793:液晶层;794:绝缘体;795:间隔物;796:导电体;797:衬底;800:RF标签;801:通信器;802:天线;803:无线信号;804:天线;805:整流电路;806:恒压电路;807:解调电路;808:调制电路;809:逻辑电路;810:存储电路;811:ROM;1189:ROM接口;1190:衬底;1191:ALU;1192:ALU控制器;1193:指令译码器;1194:中断控制器;1195:时序控制器;1196:寄存器;1197:寄存器控制器;1198:总线接口;1199:能够重写的ROM;1200:存储装置;1201:电路;1202:电路;1203:开关;1204:开关;1206:逻辑元件;1207:电容器;1208:电容器;1209:晶体管;1210:晶体管;1213:晶体管;1214:晶体管;1220:电路;2100:晶体管;2200:晶体管;2900:便携式游戏机;2901:外壳;2902:外壳;2903:显示部;2904:显示部;2905:麦克风;2906:扬声器;2907:操作键;2908:触屏笔;2910:信息终端;2911:外壳;2912:显示部;2913:照相机;2914:扬声器部;2915:按钮;2916:外部连接部;2917:麦克风;2920:笔记本型个人计算机;2921:外壳;2922:显示部;2923:键盘;2924:指向装置;2940:摄像机;2941:外壳;2942:外壳;2943:显示部;2944:操作键;2945:透镜;2946:连接部;2950:信息终端;2951:外壳;2952:显示部;2960:信息终端;2961:外壳;2962:显示部;2963:腕带;2964:表扣;2965:操作按钮;2966:输入输出端子;2967:图标;2970:电冷藏冷冻箱;2971:外壳;2972:冷藏室门;2973:冷冻室门;2980:汽车;2981:车体;2982:车轮;2983:仪表盘;2984:灯;4000:RF标签;5100:颗粒;5120:衬底;5161:区域
本申请基于2015年3月27日提交到日本专利局的日本专利申请No.2015-066660,通过引用将其完整内容并入在此。

Claims (12)

1.一种包括第一氧化物膜的晶体管,
其中,所述第一氧化物膜包含铟、元素M以及锌,
所述第一氧化物膜包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,
xb:yb:zb满足下述算式(1)至算式(5)中的一个:
xb:yb:zb=(1-α1):(1+α1):m1 (1);
xb:yb:zb=(1-α2):(1+α2):2m2 (2);
xb:yb:zb=(1-α3):(1+α3):3m3 (3);
xb:yb:zb=(1-α4):(1+α4):4m4 (4);以及
xb:yb:zb=(1-α5):(1+α5):5m5 (5),
并且,在所述算式(1)至所述算式(5)中,α1为-0.43以上且0.18以下,α2为-0.78以上且0.42以下,α3为-1以上且0.56以下,α4为-1以上且0.64以下,α5为-1以上且0.82以下,m1至m5大于0.7且1以下。
2.一种包括第一氧化物膜的晶体管,
其中,所述第一氧化物膜包含铟、元素M以及锌,
所述第一氧化物膜包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,
并且,xb等于4,yb为1.8以上且2.2以下,zb大于2.1且3以下。
3.一种包括第一氧化物膜的晶体管,
其中,所述第一氧化物膜包含铟、元素M以及锌,
所述第一氧化物膜包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,
并且,xb等于5,yb为0.9以上且1.1以下,zb大于4.2且6以下。
4.一种包括第一氧化物膜的晶体管,
其中,所述第一氧化物膜包括第一区域及第二区域,
所述第一区域具有c轴取向性,
所述c轴平行于所述第一氧化物膜的顶面或被形成面的法线向量,
所述第二区域不具有c轴取向性,
所述第二区域包含铟、元素M以及锌,
所述第二区域包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,
xb:yb:zb满足下述算式(6)至算式(10)中的一个:
xb:yb:zb=(1-α1):(1+α1):m1 (6);
xb:yb:zb=(1-α2):(1+α2):2m2 (7);
xb:yb:zb=(1-α3):(1+α3):3m3 (8);
xb:yb:zb=(1-α4):(1+α4):4m4 (9);以及
xb:yb:zb=(1-α5):(1+α5):5m5 (10),
并且,在所述算式(6)至所述算式(10)中,α1为-0.43以上且0.18以下,α2为-0.78以上且0.42以下,α3为-1以上且0.56以下,α4为-1以上且0.64以下,α5为-1以上且0.82以下,m1至m5大于0.7且1以下。
5.一种包括第一氧化物膜的晶体管,
其中,所述第一氧化物膜包括第一区域及第二区域,
所述第一区域具有c轴取向性,
所述c轴平行于所述第一氧化物膜的顶面或被形成面的法线向量,
所述第二区域不具有c轴取向性,
所述第二区域包含铟、元素M以及锌,
所述第二区域包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,
并且,xb等于4,yb为1.8以上且2.2以下,zb大于2.1且3以下。
6.一种包括第一氧化物膜的晶体管,
其中,所述第一氧化物膜包括第一区域及第二区域,
所述第一区域具有c轴取向性,
所述第二区域不具有c轴取向性,
所述第二区域包含铟、元素M以及锌,
所述第二区域包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,
并且,xb等于5,yb为0.9以上且1.1以下,zb大于4.2且6以下。
7.一种包括第一氧化物膜的晶体管,
其中,所述第一氧化物膜通过溅射法沉积,
在所述溅射法中使用的靶材包含铟、元素M以及锌,
所述靶材包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xb:yb:zb的区域,
并且,xb等于5,yb为0.9以上且1.1以下,zb大于6.3且7.7以下。
8.根据权利要求1至7中任一项所述的晶体管,
其中所述晶体管包括第二氧化物膜,
所述第二氧化物膜包括与所述第一氧化物膜的顶面接触的区域,
所述第二氧化物膜包含铟、元素M以及锌,
所述第二氧化物膜包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xc:yc:zc的区域,
并且xc等于1,yc为2.7以上且3.3以下,zc为1以上且3以下。
9.根据权利要求8所述的晶体管,
其中所述晶体管包括第三氧化物膜,
所述第三氧化物膜包括与所述第一氧化物膜的底面接触的区域,
所述第三氧化物膜包含铟、元素M以及锌,
所述第三氧化物膜包括铟、元素M以及锌的原子数比满足铟:元素M:锌=xa:ya:za的区域,
并且xa等于1,ya为2.7以上且3.3以下,za为1以上且3以下。
10.根据权利要求1至7中任一项所述的晶体管,
其中所述元素M为选自镓、铝、钇和锡中的至少一个的元素。
11.根据权利要求1至7中任一项所述的晶体管,
其中所述元素M为镓。
12.一种包括权利要求1至7中任一项所述的晶体管的电子设备。
CN201680019156.1A 2015-03-27 2016-03-18 晶体管及电子设备 Pending CN107484435A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-066660 2015-03-27
JP2015066660 2015-03-27
PCT/IB2016/051539 WO2016157016A1 (en) 2015-03-27 2016-03-18 Transistor and electronic device

Publications (1)

Publication Number Publication Date
CN107484435A true CN107484435A (zh) 2017-12-15

Family

ID=56975855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680019156.1A Pending CN107484435A (zh) 2015-03-27 2016-03-18 晶体管及电子设备

Country Status (5)

Country Link
US (1) US20160284857A1 (zh)
JP (1) JP2016189463A (zh)
CN (1) CN107484435A (zh)
TW (1) TW201705472A (zh)
WO (1) WO2016157016A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023155085A1 (zh) * 2022-02-17 2023-08-24 京东方科技集团股份有限公司 半导体材料、发光器件、显示面板及显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017037564A1 (en) 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
US10692432B2 (en) 2017-02-22 2020-06-23 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel driving circuit and driving method thereof, and layout structure of transistor
JP6550514B2 (ja) * 2017-11-29 2019-07-24 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
WO2019107043A1 (ja) * 2017-11-29 2019-06-06 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP6756875B1 (ja) * 2019-05-30 2020-09-16 株式会社神戸製鋼所 ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
CN115136324A (zh) * 2020-02-20 2022-09-30 株式会社半导体能源研究所 金属氧化物、金属氧化物的形成方法、半导体装置
US11514982B2 (en) * 2021-03-03 2022-11-29 Taiwan Semiconductor Manufacturing Company Limited Computation unit including an asymmetric ferroelectric device pair and methods of forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867855B (zh) * 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
JP5947099B2 (ja) * 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
TWI605597B (zh) * 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102071545B1 (ko) * 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015201640A (ja) * 2014-04-03 2015-11-12 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023155085A1 (zh) * 2022-02-17 2023-08-24 京东方科技集团股份有限公司 半导体材料、发光器件、显示面板及显示装置

Also Published As

Publication number Publication date
US20160284857A1 (en) 2016-09-29
WO2016157016A1 (en) 2016-10-06
TW201705472A (zh) 2017-02-01
JP2016189463A (ja) 2016-11-04

Similar Documents

Publication Publication Date Title
JP7144483B2 (ja) 半導体装置
JP7054410B2 (ja) 半導体装置
JP7045436B2 (ja) 半導体装置
KR102599420B1 (ko) 반도체 장치, 전자 기기
TWI691053B (zh) 半導體裝置
TWI724479B (zh) 半導體裝置
CN107484435A (zh) 晶体管及电子设备
JP2023016908A (ja) 半導体装置
CN102870219B (zh) 半导体装置的制造方法
JP2022166307A (ja) 半導体装置
JP2022105053A (ja) 半導体装置
JP6608648B2 (ja) 半導体装置及びその作製方法
CN107004722A (zh) 半导体装置及其制造方法
TW201535703A (zh) 攝像裝置
JP6956820B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171215