JP2016184847A - 撮像回路装置及び電子機器 - Google Patents
撮像回路装置及び電子機器 Download PDFInfo
- Publication number
- JP2016184847A JP2016184847A JP2015063913A JP2015063913A JP2016184847A JP 2016184847 A JP2016184847 A JP 2016184847A JP 2015063913 A JP2015063913 A JP 2015063913A JP 2015063913 A JP2015063913 A JP 2015063913A JP 2016184847 A JP2016184847 A JP 2016184847A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- pixel
- unit
- circuit device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 52
- 239000003990 capacitor Substances 0.000 claims abstract description 82
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 20
- 238000005070 sampling Methods 0.000 claims description 34
- 230000002596 correlated effect Effects 0.000 claims description 33
- 238000012545 processing Methods 0.000 claims description 6
- 230000002411 adverse Effects 0.000 abstract description 6
- 238000012546 transfer Methods 0.000 description 105
- 238000009792 diffusion process Methods 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 9
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000006641 stabilisation Effects 0.000 description 6
- 238000011105 stabilization Methods 0.000 description 6
- 238000012432 intermediate storage Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101000643374 Homo sapiens Serrate RNA effector molecule homolog Proteins 0.000 description 1
- 102100035712 Serrate RNA effector molecule homolog Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
【解決手段】 撮像回路装置20は、画素部30と、画素部から電荷を電圧に変換して読み出す読み出し回路部40と、読み出し回路部からの出力電圧に基づいて画素信号を出力するための制御を行う制御回路部50と、画素部及び読み出し回路部の電源安定化用の第1のキャパシター80と、制御回路部の電源安定化用の第2のキャパシター81と、を含む。矩形チップ20の長辺である第1の辺20Aに沿った第1領域AR1に画素部と記読み出し回路部とが配置される。他の長辺である第2の辺20Bに沿った第2領域AR2に、第1のキャパシターと制御回路部と第2のキャパシターとが配置される。
【選択図】 図5
Description
複数の画素にそれぞれ受光素子が配置される画素部と、
前記画素部からの電荷を電圧に変換して読み出す読み出し回路部と、
前記読み出し回路部からの出力電圧に基づいて画素信号を出力するための制御を行う制御回路部と、
前記画素部及び前記読み出し回路部の電源安定化用の第1のキャパシターと、
前記制御回路部の電源安定化用の第2のキャパシターと、
を含む撮像回路装置であって、
矩形である前記撮像回路装置の長辺である第1の辺に沿った領域を第1領域とし、前記撮像回路装置の前記第1の辺と平行な第2の辺に沿った領域を第2領域とした場合に、
前記第1領域に、前記画素部と、前記読み出し回路部とが配置され、
前記第2領域に、前記第1のキャパシターと、前記制御回路部と、前記第2のキャパシターとが配置される撮像回路装置に関する。
前記制御回路部は、前記画素信号を出力する出力回路をさらに有し、前記出力回路の電源安定化用の第3のキャパシターを、前記第2領域に配置することができる。制御回路部の電源安定化用の第2のキャパシターに加えて第3のキャパシターを設けることで、出力回路の電源安定化を高めることができる。
図1は、本発明に係る電子機器の一実施形態である例えばコンタクトイメージセンサー(CIS)方式のスキャナー装置に用いられるCISモジュール10を示す図である。図1において、CISモジュール10は、原稿1に光を照射するライトガイド11と、原稿1からの反射光を結像させるレンズアレー12と、結像位置の画素にフォトダイオード等の光学素子を有するイメージセンサー13とを有する。
2.1.回路レイアウト
図4に、イメージセンサーチップ20の概略ブロック図を示す。イメージセンサーチップ20は、複数の画素(例えば864画素)にそれぞれ受光素子(例えばフォトダイオード)が配置される画素部30と、画素部30から電荷を電圧に変換して読み出す読み出し回路部40と、読み出し回路部40からの出力電圧に基づいて画素信号を出力するための制御を行う制御回路部50と、を含むことができる。図4では、制御回路部50は、出力部60とロジック部70を有する例を示している。
2.2.1.画素部及び読み出し回路部の動作原理
図12は、一画素とその読み出し部とを示す回路図である。図12において、画素部30の一画素には光電変換機能を有する受光素子例えばフォトダイオードPDが配置される。フォトダイオードPDは、受光された光強度に応じた電荷をカソードに蓄積する。
本実施形態では、解像度を複数段階例えば3段階(例えば1200dpi,600dpi,300dpi)にモード切り換え可能である。そのため、図14に示すように、主走査方向Aで連続する4つのフォトダイオード(第1〜第4フォトダイオード)PDa〜PDdと、それらから信号電荷を読み出す読み出し回路部40とで、単位ブロック40Aを構成している。一つのイメージセンサーチップ20に設けられる単位ブロック40Aの個数N=216である。
図14には、第1〜第4の前段側転送ゲート200a〜200dに供給される制御信号Tx1と、第1〜第4の後段側転送ゲート210a〜210dに供給される第1〜第4の制御信号Tx2a〜Tx2dが示されている。上述した通り、解像度のモードに拘わらず、第1〜第4の前段側転送ゲート200a〜200dは同時にオンされるため、それぞれの制御端子には共通する制御信号Tx1が供給される。
図21は、単位ブロック40Aのレイアウトを模式的に示している。図21において、第1の前段側転送ゲート200a及び第2の前段側転送ゲート200bは、第1共通ゲート201Aを有する。同様に、第3の前段側転送ゲート200c及び第4の前段側転送ゲート200dは、第2共通ゲート201Bを有する。これら第1,第2共通ゲート201A,201Bは、イメージセンサーチップ20の第1方向D1に沿って延びる制御信号線250と接続され、制御信号Tx1が供給される。
図6にて、読み出し回路部40と相関二重サンプリング回路60Bとを共通配線120で接続することを説明したが、画素数が多いと共通配線120の配線負荷が無視できなくなる。そこで、図22(A)(B)のように複数本例えば2本の共通配線120A,120Bに分割して、配線負荷を低減することができる。図22(A)(B)では、読み出し回路部40が複数の読み出しユニット301を有する。図22(A)の場合、読み出し回路部40の例えば主走査方向Aで上流側の読み出しユニット301が第1共通配線120Aと接続され、下流側の読み出しユニット301が第2共通配線120Bと接続される。図22(B)の場合、読み出し回路部40の例えば奇数番目の読み出しユニット301が第1共通配線120Aと接続され、偶数番目の読み出しユニット301が第2共通配線120Bと接続される。いずれの場合も、第1共通配線120Aと第2共通配線120Bとをセレクター130により切り換えて、相関二重サンプリング回路60Bと接続する。
Claims (9)
- 複数の画素にそれぞれ受光素子が配置される画素部と、
前記画素部からの電荷を電圧に変換して読み出す読み出し回路部と、
前記読み出し回路部からの出力電圧に基づいて画素信号を出力するための制御を行う制御回路部と、
前記画素部及び前記読み出し回路部の電源安定化用の第1のキャパシターと、
前記制御回路部の電源安定化用の第2のキャパシターと、
を含む撮像回路装置であって、
矩形である前記撮像回路装置の長辺である第1の辺に沿った領域を第1領域とし、前記撮像回路装置の前記第1の辺と平行な第2の辺に沿った領域を第2領域とした場合に、
前記第1領域に、前記画素部と、前記読み出し回路部とが配置され、
前記第2領域に、前記第1のキャパシターと、前記制御回路部と、前記第2のキャパシターとが配置されることを特徴とする撮像回路装置。 - 請求項1に記載の撮像回路装置において、
前記制御回路部は、前記画素信号を出力する出力回路をさらに有し、
前記出力回路の電源安定化用の第3のキャパシターが、前記第2領域に配置されることを特徴とする撮像回路装置。 - 請求項2に記載の撮像回路装置において、
前記制御回路部は、前記読み出し回路部からの前記出力電圧を相関二重サンプリング処理する相関二重サンプリング回路をさらに含み、
前記相関二重サンプリング回路の電源安定化用の第4のキャパシターが、前記第2領域に配置されることを特徴とする撮像回路装置。 - 請求項3に記載の撮像回路装置において、
前記制御回路部は、前記撮像回路装置の制御処理を行うロジック回路をさらに含み、
前記第2領域において、前記相関二重サンプリング回路は、前記ロジック回路と前記出力回路との間に配置されることを特徴とする撮像回路装置。 - 請求項1乃至4のいずれか一項に記載の撮像回路装置において、
前記第1のキャパシターの一端に接続される第1の高電位側電源ラインと、前記第1のキャパシターの他端に接続される第1の低電位側電源ラインとが、前記第1領域に配線され、
前記第2のキャパシターの一端に接続される第2の高電位側電源ラインと、前記第2のキャパシターの他端に接続される第2の低電位側電源ラインとが、前記第2領域に配線されることを特徴とする撮像回路装置。 - 請求項5に記載の撮像回路装置において、
前記第1のキャパシターは、前記第2の辺が延びる方向において前記制御回路部の両外側にそれぞれ配置され、
平面視にて前記制御回路部と重なる領域に、電源端子を含む端子群が設けられることを特徴とする撮像回路装置。 - 請求項6において、
前記端子群は、チップスタート信号入力端子と、チップスタート信号出力端子とをさらに含み、
前記第2の辺が延びる方向に沿って配置される前記チップスタート信号入力端子と前記チップスタート信号出力端子との間に、前記電源端子が配置されることを特徴とする撮像回路装置。 - 請求項5乃至7のいずれか一項において、
前記制御回路部の両外側にそれぞれ配置された前記第1のキャパシターと前記制御回路部との間に、前記第2のキャパシターがそれぞれ配置されることを特徴とする撮像回路装置。 - 請求項1乃至8のいずれか一項に記載の撮像回路装置を一つ有し、または直列接続された複数の前記撮像回路装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015063913A JP6451443B2 (ja) | 2015-03-26 | 2015-03-26 | 撮像回路装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015063913A JP6451443B2 (ja) | 2015-03-26 | 2015-03-26 | 撮像回路装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016184847A true JP2016184847A (ja) | 2016-10-20 |
JP6451443B2 JP6451443B2 (ja) | 2019-01-16 |
Family
ID=57242017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015063913A Active JP6451443B2 (ja) | 2015-03-26 | 2015-03-26 | 撮像回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6451443B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012175234A (ja) * | 2011-02-18 | 2012-09-10 | Sony Corp | 撮像装置、撮像素子、および撮像制御方法、並びにプログラム |
JP2013150310A (ja) * | 2011-12-22 | 2013-08-01 | Canon Components Inc | イメージセンサユニット、画像読取装置および画像形成装置 |
-
2015
- 2015-03-26 JP JP2015063913A patent/JP6451443B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012175234A (ja) * | 2011-02-18 | 2012-09-10 | Sony Corp | 撮像装置、撮像素子、および撮像制御方法、並びにプログラム |
JP2013150310A (ja) * | 2011-12-22 | 2013-08-01 | Canon Components Inc | イメージセンサユニット、画像読取装置および画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6451443B2 (ja) | 2019-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9900482B2 (en) | Solid-state imaging element and camera system | |
JP6668728B2 (ja) | 光電変換素子、画像読取装置及び画像形成装置 | |
JP5358136B2 (ja) | 固体撮像装置 | |
KR101679858B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자기기 | |
EP1515540B1 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
US8026469B2 (en) | Photoelectric conversion device with plural columns of pixels and conductive patterns for connecting to a source follower MOS transistor of a pixel of a column | |
US8400544B2 (en) | Solid-state imaging device and camera | |
JP4479736B2 (ja) | 撮像装置およびカメラ | |
CN110191295B (zh) | 运用经划分位线的cmos图像传感器箝位方法 | |
KR20160137953A (ko) | 고체 촬상 소자 및 촬상 장치 | |
US20100134673A1 (en) | Solid-state image sensing device and image pickup apparatus | |
US20190043913A1 (en) | Image sensor and image capture device | |
JP4071157B2 (ja) | イメージセンサー | |
JP2006238444A (ja) | アクティブピクセルイメージセンサ | |
JP3916612B2 (ja) | 固体撮像装置、その駆動方法及びそれを用いたカメラ | |
JP6485158B2 (ja) | 撮像回路装置及び電子機器 | |
JP6477125B2 (ja) | 撮像回路装置及び電子機器 | |
US10397501B2 (en) | Solid-state image sensor and imaging apparatus | |
JP2006093816A (ja) | 固体撮像装置 | |
JP6451443B2 (ja) | 撮像回路装置及び電子機器 | |
JP6520293B2 (ja) | 撮像回路装置及び電子機器 | |
US10321084B2 (en) | Data transfer circuit, imaging circuit device, and electronic apparatus | |
US20220303507A1 (en) | Solid-state imaging device | |
JP6643656B2 (ja) | 固体撮像装置 | |
JP2009296451A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181031 |
|
TRDD | Decision of grant or rejection written | ||
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6451443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |