JP6520293B2 - 撮像回路装置及び電子機器 - Google Patents
撮像回路装置及び電子機器Info
- Publication number
- JP6520293B2 JP6520293B2 JP2015064557A JP2015064557A JP6520293B2 JP 6520293 B2 JP6520293 B2 JP 6520293B2 JP 2015064557 A JP2015064557 A JP 2015064557A JP 2015064557 A JP2015064557 A JP 2015064557A JP 6520293 B2 JP6520293 B2 JP 6520293B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer gate
- control signal
- voltage
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 25
- 238000012546 transfer Methods 0.000 claims description 178
- 238000009792 diffusion process Methods 0.000 claims description 32
- 238000005070 sampling Methods 0.000 description 31
- 230000002596 correlated effect Effects 0.000 description 30
- 239000003990 capacitor Substances 0.000 description 24
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 10
- 230000001419 dependent effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000012432 intermediate storage Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000011144 upstream manufacturing Methods 0.000 description 6
- 230000000087 stabilizing effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101000643374 Homo sapiens Serrate RNA effector molecule homolog Proteins 0.000 description 1
- 102100035712 Serrate RNA effector molecule homolog Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Description
受光素子を有する画素部と、
前記受光素子から電荷を読み出す読み出し回路部と、
を含み、
前記読み出し回路部は、
前記受光素子に一端が接続され、電源電圧よりも高い電圧の制御信号によりオンまたはオフされる前段側転送ゲートと、
前記前段側転送ゲートの他端に接続され、CMOS論理回路を介して生成された第1制御信号によりオンまたはオフされる後段側転送ゲートと、
を含むことを撮像回路装置に関する。
図1は、本発明に係る電子機器の一実施形態である例えばコンタクトイメージセンサー(CIS)方式のスキャナー装置に用いられるCISモジュール10を示す図である。図1において、CISモジュール10は、原稿1に光を照射するライトガイド11と、原稿1からの反射光を結像させるレンズアレー12と、結像位置の画素にフォトダイオード等の光学素子を有するイメージセンサー13とを有する。
2.1.回路レイアウト
図4に、イメージセンサーチップ20の概略ブロック図を示す。イメージセンサーチップ20は、複数の画素(例えば864画素)にそれぞれ受光素子(例えばフォトダイオード)が配置される画素部30と、画素部30から電荷を電圧に変換して読み出す読み出し回路部40と、読み出し回路部40からの出力電圧に基づいて画素信号を出力するための制御を行う制御回路部50と、を含むことができる。図4では、制御回路部50は、出力部60とロジック部(ロジック回路)70を有する例を示している。
2.2.1.画素部及び読み出し回路部の動作原理
図12は、一画素とその読み出し部とを示す回路図である。図12において、画素部30の一画素には光電変換機能を有する受光素子例えばフォトダイオードPDが配置される。フォトダイオードPDは、受光された光強度に応じた電荷をカソードに蓄積する。
本実施形態では、解像度を複数段階例えば3段階(例えば1200dpi,600dpi,300dpi)にモード切り換え可能である。そのため、図14に示すように、主走査方向Aで連続する4つのフォトダイオード(第1〜第4フォトダイオード)PDa〜PDdと、それらから信号電荷を電圧に変換して読み出す読み出し回路部40とで、単位ブロック40Aを構成している。一つのイメージセンサーチップ20に設けられる単位ブロック40Aの個数N=216である。
図14には、第1〜第4の前段側転送ゲート200a〜200dに供給される制御信号Tx1と、第1〜第4の後段側転送ゲート210a〜210dに供給される第1〜第4の制御信号Tx2a〜Tx2dとが示されている。上述した通り、解像度のモードに拘わらず、第1〜第4の前段側転送ゲート200a〜200dは同時にオンされるため、それぞれの制御端子には共通する制御信号Tx1が供給される。
図21は、単位ブロック40Aのレイアウトを模式的に示している。図21において、第1の前段側転送ゲート200a及び第2の前段側転送ゲート200bは、第1共通ゲート201Aを有する。同様に、第3の前段側転送ゲート200c及び第4の前段側転送ゲート200dは、第2共通ゲート201Bを有する。これら第1,第2共通ゲート201A,201Bは、イメージセンサーチップ20の第1方向D1に沿って延びる制御信号線250と接続され、制御信号Tx1が供給される。
図6にて、読み出し回路部40と相関二重サンプリング回路60Bとを共通配線120で接続することを説明したが、画素数が多いと共通配線120の配線負荷が無視できなくなる。そこで、図22(A)(B)のように複数本例えば2本の共通配線120A,120Bに分割して、配線負荷を低減することができる。図22(A)(B)では、読み出し回路部40が複数の読み出しユニット301を有する。図22(A)の場合、読み出し回路部40の例えば主走査方向Aで上流側の読み出しユニット301が第1共通配線120Aと接続され、下流側の読み出しユニット301が第2共通配線120Bと接続される。図22(B)の場合、読み出し回路部40の例えば奇数番目の読み出しユニット301が第1共通配線120Aと接続され、偶数番目の読み出しユニット301が第2共通配線120Bと接続される。いずれの場合も、第1共通配線120Aと第2共通配線120Bとをセレクター130により切り換えて、相関二重サンプリング回路60Bと接続する。
Claims (7)
- 受光素子を有する画素部と、
前記受光素子から電荷を読み出す読み出し回路部と、
を含み、
前記読み出し回路部は、
前記受光素子に一端が接続され、電源電圧よりも高い電圧の制御信号によりオンまたはオフされる前段側転送ゲートと、
前記前段側転送ゲートの他端に接続され、CMOS論理回路を介して生成された第1制御信号によりオンまたはオフされる後段側転送ゲートと、
前記後段側転送ゲートの他端側に接続されるフローティングディフュージョンと、
前記フローティングディフュージョンにて電荷−電圧変換された電圧を出力させる出力配線と、
平面視にて、前記出力配線と、前記後段側転送ゲートに前記第1制御信号を供給する第1制御信号配線との間に配置されるシールド線と、
を含むことを特徴とする撮像回路装置。 - 請求項1に記載の撮像回路装置において、
前記読み出し回路部は、前記フローティングディフュージョンのノードに一端が接続されるリセットトランジスターをさらに含み、
前記シールド線は、前記リセットトランジスターのゲートに接続されるリセット制御信号線であることを特徴とする撮像回路装置。 - 請求項1または2に記載の撮像回路装置において、
前記制御信号は、昇圧回路により昇圧された電圧に設定されることを特徴とする撮像回路装置。 - 請求項3に記載の撮像回路装置において、
前記第1制御信号は、昇圧回路により昇圧されていないCMOSレベルの電圧に設定されることを特徴とする撮像回路装置。 - 請求項3または4に記載の撮像回路装置において、
前記制御信号の電圧の昇圧動作を行う前記昇圧回路をさらに含み、
前記昇圧回路は、前記前段側転送ゲートをオンさせる期間に合わせて、間欠的に昇圧動作を行うことを特徴とする撮像回路装置。 - 第1〜第4の受光素子を有する画素部と、
前記第1〜第4の受光素子から電荷を読み出す読み出し回路部と、
を含み、
前記読み出し回路部は、
前記第1の受光素子に一端が接続される第1の前段側転送ゲートと、
前記第2の受光素子に一端が接続される第2の前段側転送ゲートと、
前記第3の受光素子に一端が接続される第3の前段側転送ゲートと、
前記第4の受光素子に一端が接続される第4の前段側転送ゲートと、
前記第1の前段側転送ゲートの他端が接続される第1の後段側転送ゲートと、
前記第2の前段側転送ゲートの他端が接続される第2の後段側転送ゲートと、
前記第3の前段側転送ゲートの他端が接続される第3の後段側転送ゲートと、
前記第4の前段側転送ゲートの他端が接続される第4の後段側転送ゲートと、
を含み、
前記第1〜第4の前段側転送ゲートの共通制御端子に、電源電圧よりも高い電圧の制御信号が供給されて、前記第1〜第4の前段側転送ゲートがオンまたはオフされ、
前記第1の後段側転送ゲートの制御端子に供給される第1制御信号と、前記第2の後段側転送ゲートの制御端子に供給される第2制御信号と、前記第3の後段側転送ゲートの制御端子に供給される第3制御信号と、前記第4の後段側転送ゲートの制御端子に供給される第4制御信号とは、CMOS論理回路を介して生成されて、前記第1〜第4制御信号により前記第1〜第4の後段側転送ゲートがオンまたはオフされ、
前記読み出し回路部は、
前記第1〜第4の後段側転送トランジスターの他端側のフローティングディフュージョンのノードに一端が接続されるリセットトランジスターと、
平面視にて、前記フローティングディフュージョンに接続された共通配線と、前記第1の後段側転送ゲートに前記第1の制御信号を供給する第1制御信号配線との間に設けられ、前記リセットトランジスターのゲートに接続されるリセット制御信号線と、
平面視にて、前記共通配線と、前記第4の後段側転送ゲートに前記第4の制御信号を供給する第4制御信号配線との間に設けられるシールド線と、
をさらに有することを特徴とする撮像回路装置。 - 請求項1乃至6のいずれか一項に記載の撮像回路装置を一つ有し、または直列接続された複数の前記撮像回路装置を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015064557A JP6520293B2 (ja) | 2015-03-26 | 2015-03-26 | 撮像回路装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015064557A JP6520293B2 (ja) | 2015-03-26 | 2015-03-26 | 撮像回路装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016184871A JP2016184871A (ja) | 2016-10-20 |
JP6520293B2 true JP6520293B2 (ja) | 2019-05-29 |
Family
ID=57241902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015064557A Expired - Fee Related JP6520293B2 (ja) | 2015-03-26 | 2015-03-26 | 撮像回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6520293B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272820A (ja) * | 2008-05-02 | 2009-11-19 | Konica Minolta Opto Inc | 固体撮像装置 |
JP5458582B2 (ja) * | 2009-01-28 | 2014-04-02 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
JP5521682B2 (ja) * | 2010-02-26 | 2014-06-18 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
JP5987326B2 (ja) * | 2012-01-23 | 2016-09-07 | ソニー株式会社 | 固体撮像素子および信号処理方法、並びに電子機器 |
-
2015
- 2015-03-26 JP JP2015064557A patent/JP6520293B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016184871A (ja) | 2016-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9900482B2 (en) | Solid-state imaging element and camera system | |
JP6668728B2 (ja) | 光電変換素子、画像読取装置及び画像形成装置 | |
US20230308782A1 (en) | Solid-state imaging device and method of operating the same, and electronic apparatus and method of operating the same | |
JP5358136B2 (ja) | 固体撮像装置 | |
US8026469B2 (en) | Photoelectric conversion device with plural columns of pixels and conductive patterns for connecting to a source follower MOS transistor of a pixel of a column | |
EP2919457B1 (en) | An image pickup apparatus and a driving method for an image pickup apparatus | |
JP4479736B2 (ja) | 撮像装置およびカメラ | |
US11742376B2 (en) | Image sensor and image capture device | |
US8599295B2 (en) | Imaging element and imaging device with constant current source gate-to-source potential difference | |
JP4735702B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
CN108702474B (zh) | 光电转换设备 | |
JP6732043B2 (ja) | Tdi方式リニアイメージセンサ | |
JP6477125B2 (ja) | 撮像回路装置及び電子機器 | |
JP6485158B2 (ja) | 撮像回路装置及び電子機器 | |
JP3916612B2 (ja) | 固体撮像装置、その駆動方法及びそれを用いたカメラ | |
JP2000299760A (ja) | イメージセンサ | |
JP6520293B2 (ja) | 撮像回路装置及び電子機器 | |
JP6451443B2 (ja) | 撮像回路装置及び電子機器 | |
JP2018050028A (ja) | 固体撮像装置及び電子機器 | |
US10321084B2 (en) | Data transfer circuit, imaging circuit device, and electronic apparatus | |
JP2006050403A (ja) | 固体撮像装置 | |
JP2006049692A (ja) | 固体撮像装置 | |
JP2018046088A (ja) | 固体撮像装置及び電子機器 | |
JP2007089231A (ja) | 固体撮像装置、その駆動方法及びそれを用いたカメラ | |
KR20010061100A (ko) | 이미지센서의 화소어레이 및 그의 주사 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6520293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |