JP2016157102A - 液晶表示装置 - Google Patents

Abstract

【課題】画素の透過率を向上して表示品質の低下を防止した液晶表示装置を提供する。【解決手段】本発明の液晶表示装置は、第１絶縁基板と、ゲート線と、前記ゲート線と絶縁して交差するデータ線と、前記ゲート線及び前記データ線に接続されている薄膜トランジスタと、前記薄膜トランジスタに接続されている第１副画素電極及び第２副画素電極を含む画素電極と、前記第１絶縁基板に対向する第２絶縁基板と、前記第２絶縁基板上に位置する共通電極と、前記第１絶縁基板と前記第２絶縁基板との間に位置して、複数の液晶分子を含む液晶層と、を含み、前記第１副画素電極及び前記第２副画素電極各々は、１つの横幹部又は１つの縦幹部から延長されている複数の微細枝部を含む１つの単位画素電極を有する。【選択図】図１

Description

本発明は、液晶表示装置に関する。

液晶表示装置は、現在、最も幅広く使用されている平板表示装置の一つであって、画素電極、共通電極等の電界生成電極（ｆｉｅｌｄ ｇｅｎｅｒａｔｉｎｇ ｅｌｅｃｔｒｏｄｅ）が形成されている二枚の表示パネルと、その間に挿入される液晶層とを含む。液晶表示装置は、電界生成電極に電圧を印加して液晶層に電界を印加し、これを通じて液晶分子の方向を決定し、入射光の偏光を制御することによって画像を表示する。

液晶表示装置の中でも、電界が印加されない状態で、液晶分子をその長軸が表示パネルに対して垂直となるように配列した垂直配向方式（ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ ｍｏｄｅ）液晶表示装置が開発されている。

垂直配向方式液晶表示装置では広視野角の確保が重要な問題であり、このために電界生成電極に微細スリット等の切開部を形成する等の方法を使用する。切開部及び突起は、液晶分子が傾く方向（ｔｉｌｔ ｄｉｒｅｃｔｉｏｎ）を決定するので、これらを適切に配置することで液晶分子の傾斜方向を色々な方向に分散させることにより、視野角を拡大できる。

画素電極に微細スリットを形成して、複数の枝電極を有するようにする方法の場合、液晶分子の微細スリット以外の他の液晶制御力との関係により、液晶分子の応答速度が低下して一定時間の間、テクスチャが表示されるが、当該部分を遮光部材により覆うか、又はテクスチャが発生する部分の輝度を低下するので、透過率が低下する。また、微細スリット及び微細スリットに接続されている画素電極のパターンによっても透過率が低下する。

それだけでなく、液晶表示装置が高解像度を有するほど、１つの画素サイズは縮小され、微細スリット及び微細スリットに接続されている画素電極のパターンやテクスチャが画素領域と対比して相対的に大きくなるので、高解像度の液晶表示装置では深刻に透過率が低下するという問題がある。

そこで、本発明は上記の問題点に鑑みてなされたものであって、本発明の目的は、透過率を向上して表示品質の低下を防止した液晶表示装置を提供することにある。また、本発明の他の目的は、高解像度を有するほど小さくなる画素サイズにおいても、透過率の低下による表示品質の低下という問題が発生しない液晶表示装置を提供することにある。

上記課題を解決するために、本発明の実施形態による液晶表示装置は、
第１絶縁基板と、ゲート線と、前記ゲート線と絶縁して交差するデータ線と、前記ゲート線及び前記データ線に接続されている薄膜トランジスタと、前記薄膜トランジスタに接続されている第１副画素電極及び第２副画素電極を含む画素電極と、前記第１絶縁基板に対向する第２絶縁基板と、前記第２絶縁基板上に位置する共通電極と、前記第１絶縁基板と前記第２絶縁基板との間に位置して、複数の液晶分子を含む液晶層と、を含み、前記第１副画素電極及び前記第２副画素電極各々は、１つの横幹部又は１つの縦幹部から延長されている複数の微細枝部を含む１つの単位画素電極を有する。

前記１つの単位画素電極は、液晶分子の配列方向が互いに異なる２つのドメインを有してもよい。
前記第１副画素電極が位置する領域は第１副画素領域であり、前記第２副画素電極が位置する領域は第２副画素領域であり、前記縦幹部は、前記第１副画素領域及び前記第２副画素領域の一側縦辺に隣接して位置し、前記横幹部の一端は、前記縦幹部の中央に接続されており、前記複数の微細枝部は、前記縦幹部又は前記横幹部から斜めに延長されてもよい。
前記第１副画素電極は、前記縦幹部が右側に位置し、前記横幹部が右側から左側に延長される構造を有し、前記複数の微細枝部が右上又は右下方向に延長され、前記第２副画素電極は、前記縦幹部が左側に位置し、前記横幹部が左側から右側に延長される構造を有し、前記複数の微細枝部が左上又は左下方向に延長されてもよい。
前記第１副画素電極及び前記第２副画素電極の幅は１４０μｍ以下であってもよい。
前記縦幹部又は前記横幹部の幅が２５μｍ以下であってもよい。
前記画素電極の左側又は右側に隣接する画素電極は、前記第１副画素電極の左側又は右側に隣接する第３副画素電極と、前記第２副画素電極の左側又は右側に隣接する第４副画素電極と、を更に含み、前記第３副画素電極及び前記第１副画素電極は互いに対向する構造を有し、前記第４副画素電極及び前記第２副画素電極も互いに対向する構造を有してもよい。
前記データ線の上方にあり、且つ隣接する副画素電極の間に位置する遮蔽電極を更に含み、前記遮蔽電極は前記副画素電極と同一層に位置してもよい。
前記データ線の上方にあり、且つ隣接する副画素電極の間に位置する遮蔽電極を更に含み、前記遮蔽電極は前記副画素電極より低い層に位置して、前記副画素電極と一部重なってもよい。
前記第１副画素電極とこれに隣接する前記第３副画素電極によって配列される前記液晶分子の配列方向が互いに同一であり、前記第２副画素電極とこれに隣接する前記第４副画素電極によって配列される前記液晶分子の配列方向も互いに同一であってもよい。

前記画素電極の左側又は右側に隣接する画素電極は、前記第１副画素電極の左側又は右側に隣接する第３副画素電極と、前記第２副画素電極の左側又は右側に隣接する第４副画素電極と、を更に含み、前記第３副画素電極と前記第１副画素電極は互いに同一方向に向かう構造を有し、前記第４副画素電極と前記第２副画素電極も互いに同一方向に向かう構造を有してもよい。
前記データ線の延長方向に延長されており、且つ横部及び縦部を含む分圧基準線を更に含んでもよい。
前記分圧基準線の前記縦部は、前記第１副画素電極及び前記第２副画素電極の前記縦幹部と重なってもよい。
前記分圧基準線の前記横部は、前記第１副画素領域及び前記第２副画素領域の横辺と重なって、前記第１副画素電極及び前記第２副画素電極の前記微細枝部のうちの横方向の一端と重なってもよい。
前記第１副画素領域及び前記第２副画素領域の間に位置する薄膜トランジスタ形成領域に位置する前記薄膜トランジスタは、前記ゲート線、前記データ線、及び前記第１副画素電極に接続されている第１薄膜トランジスタと、前記ゲート線、前記データ線、及び前記第２副画素電極に接続されている第２薄膜トランジスタと、前記ゲート線、前記分圧基準線、及び前記第２副画素電極に接続されている第３薄膜トランジスタと、を含んでもよい。
前記第１副画素領域及び前記第２副画素領域の間に位置する薄膜トランジスタ形成領域に位置する前記薄膜トランジスタは、前記ゲート線、前記データ線、及び前記第１副画素電極に接続される第１薄膜トランジスタと、前記ゲート線、前記データ線、及び前記第２副画素電極に接続される第２薄膜トランジスタと、を含んでもよい。
前記画素電極は、前記前記第１絶縁基板又は前記第２絶縁基板上に位置するカラーフィルタと、前記第１絶縁基板又は前記第２絶縁基板上に位置する遮光部材と、を更に含んでもよい。
前記遮光部材は、前記ゲート線の延長方向のみに形成されてもよい。
前記液晶表示装置は、曲面型液晶表示装置であってもよい。

以上のように、微細電極パターンを有する液晶表示装置において、本発明による画素電極は、１つの横幹部、１つの縦幹部、及び複数の微細枝部で構成される１つの単位画素電極が第１、第２副画素に対して各々１つずつ、計２つ形成されている構造を有するので、テクスチャが発生する部分及び画素電極のパターンによる透過率の減少に起因する表示品質の低下を防止できる。また、液晶表示装置が高解像度になっても透過率の減少による表示品質の低下が発生しない。
また、本発明の実施形態は、平面型液晶表示装置と並んで曲面型液晶表示装置にも適用できる。

本発明の一実施形態による画素の概略図である。 図１の実施形態による画素のＩＩ−ＩＩ線に沿って切断した断面図である。 図１の実施形態による画素の各段階別工程図である。 図１の実施形態による画素の各段階別工程図である。 図１の実施形態による画素の各段階別工程図である。 画素サイズとテクスチャ発生との関係を示す図面である。 特定の液晶表示装置におけるテクスチャを示す図面である。 図６及び図７におけるテクスチャの発生原因を説明する断面図である。 本発明の実施形態及び比較例による画素の透過率を示す図面である。 本発明の一実施形態による隣接した画素電極の構造を示す図面である。 本発明の一実施形態による隣接した画素電極の構造を示す図面である。 本発明の一実施形態による画素の一部領域の断面図である。 本発明の一実施形態による画素の一部領域の断面図である。 本発明の実施形態による画素の等価回路図である。 本発明の実施形態による画素の等価回路図である。 本発明の実施形態による画素の等価回路図である。 本発明の実施形態による画素の等価回路図である。 図１７の一実施形態による画素の概略図である。 図１８の一実施形態による画素の配置図である。 本発明の実施形態による画素の等価回路図である。 紫外線等の光によって重合される前重合体を利用して液晶分子がプレチルトを有するようにする過程を示す図面である。

添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態に実現することも可能であり、以下で説明する実施形態に限られない。

図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付した。層、膜、領域、板等の部分が他の部分の「上」にあると表現される場合、それは他の部分の「すぐ上」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「すぐ上」にあると表現される場合には、中間に他の部分がないことを意味する。

以下、本発明の実施形態による液晶表示装置の画素構造について、図１及び図２を参照して詳細に説明する。

図１は、本発明の一実施形態による画素の概略図であり、図２は、図１の実施形態による画素のＩＩ−ＩＩ線に沿って切断した断面図である。

図１及び図２を参照すると、透明なガラス又はプラスチック等からなる第１絶縁基板１１０の図２で上にゲート線１２１と第１、第２維持電極線１３１、１３２を含むゲート導電体が位置する。ゲート線１２１は、第１、第２、第３ゲート電極１２４ａ、１２４ｂ、１２４ｃと、他の層又は外部駆動回路との接触のための広い端部（ゲートパッド、図示せず）と、を含む。

ゲート線１２１及び維持電極線１３１、１３２は、アルミニウム（Ａｌ）及びアルミニウム合金等のアルミニウム系金属、銀（Ａｇ）及び銀合金等の銀系金属、銅（Ｃｕ）及び銅合金等の銅系金属、モリブデン（Ｍｏ）及びモリブデン合金等のモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、並びにチタニウム（Ｔｉ）、等の何れかから形成される。ゲート線１２１は、物理的性質の異なる少なくとも２つの導電膜を含む多重膜構造を有してもよい。

図１において、ゲート線１２１は画素領域の中部を行の延長方向に横切る。ゲート線１２１を基準として両側には互いに異なる階調を表現できる一対の副画素電極が位置する。図１の実施形態では、ゲート線１２１の上方に高階調を表示する第１副画素電極１９１ａが位置し、ゲート線１２１の下方には低階調を表示する第２副画素電極１９１ｂが位置する。

維持電極線１３１、１３２は、ゲート線１２１と同一物質からなり、ゲート線１２１と同一工程により形成され得る。

図１において、ゲート線１２１の上方に位置する第１維持電極線１３１は、第１副画素電極１９１ａを四角形状に取り囲む形態を有する。四角形状の第１維持電極線１３１において最も上側に位置した辺は、１つの画素領域を逸脱して横に延長され、他の層又は外部駆動回路と接続され得る。また、四角形状の第１維持電極線１３１において、左側に位置する縦辺は図１で下方に延長されて、図２で第１コンタクトホール１８５ａの垂直方向の下方まで延長された形状を有する。このような延長構造は実施形態によって含まれていなくてもよい。

図１において、ゲート線１２１の下方に位置する第２維持電極線１３２は、一対の横部及び該一対の横部を周縁で接続する１つの縦部を含む。また、第２維持電極線１３２は、上側に位置する横部から図１で上方に延長されて、図２で第２コンタクトホール１８５ｂの垂直方向の下方まで延長された構造を有する。このような延長構造は実施形態によって含まれていなくてもよい。

本明細書は、上述したような維持電極線１３１、１３２を説明及び図示しているが、このような形状に限定されず、同一の機能を遂行する如何なる形状も有し得る。

図２において、ゲート導電体の上にはゲート絶縁膜１４０がゲート導電体を覆っている。ゲート導電体は、図示していないゲートパッドの上にはゲートパッドを露出させるコンタクトホールが位置する。それ以外の領域ではゲート導電体の全部を覆う。ゲート絶縁膜１４０は酸化ケイ素や窒化ケイ素を含む物質で形成され得る。

図２において、ゲート絶縁膜１４０の上には、第１半導体層１５４ａ、第２半導体層１５４ｂ、及び第３半導体層１５４ｃを含む半導体層１５４が位置する。第１半導体層１５４ａ、第２半導体層１５４ｂ、及び第３半導体層１５４ｃ以外の半導体層１５４は、データ線１７１、分圧基準電圧線１７２、ソース電極１７３及びドレイン電極１７５を含むデータ導電体が位置する領域の下方に形成されている。このような構造は、データ導電体をエッチングするときに半導体層１５４も共にエッチングして形成した場合であり、薄膜トランジスタのチャネルを形成する第１半導体層１５４ａ、第２半導体層１５４ｂ、及び第３半導体層１５４ｃは、マスク上の半透過領域又はスリット領域に対応するフォトレジストに対応する位置にある。

半導体層は、非晶質シリコン、酸化物半導体、又は多結晶半導体の何れかから形成される。

図２において、第１半導体層１５４ａ、第２半導体層１５４ｂ、及び第３半導体層１５４ｃ以外の半導体層の上には複数のオーミックコンタクト部材（図示せず）が配置されるが、半導体層が酸化物半導体で形成される場合には省略できる。

図２において、オーミックコンタクト部材の上には、ソース電極１７３を含むデータ線１７１、ドレイン電極１７５、及び分圧基準電圧線１７２を含むデータ導電体が形成されている。次に、データ導電体について更に詳細に説明する。

データ導電体は、データ線１７１、第１ソース電極１７３ａ、第２ソース電極１７３ｂ、第３ソース電極１７３ｃ、第１ドレイン電極１７５ａ、第２ドレイン電極１７５ｂ、第３ドレイン電極１７５ｃ、及び分圧基準電圧線１７２を含む。

データ導電体は、アルミニウム（Ａｌ）及びアルミニウム合金等のアルミニウム系金属、銀（Ａｇ）及び銀合金等の銀系金属、銅（Ｃｕ）及び銅合金等の銅系金属、モリブデン（Ｍｏ）及びモリブデン合金等のモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、並びにチタニウム（Ｔｉ）等の何れかから形成される。データ導電体は、物理的性質の異なる少なくとも２つの導電膜を含む多重膜構造を有してもよい。

データ線１７１は、１つの画素領域周縁に沿って列の延長方向に延長され、第１ソース電極１７３ａ及び第２ソース電極１７３ｂを含む。第１ソース電極１７３ａ及び第２ソース電極１７３ｂは、図２では「Ｕ」字形状を有しているが、これに限定されない。

データ線１７１は、他の層又は外部駆動回路との接触のための広い端部（データパッド、図示せず）を含む。

第１ドレイン電極１７５ａは第１ソース電極１７３ａと対向し、一例として、「Ｕ」字形状の第１ソース電極１７３ａと対応する「Ｉ」字形状を含み、第１副画素電極１９１ａと接続される広く拡張された領域を含む。

第２ドレイン電極１７５ｂも、第２ソース電極１７３ｂと対向し、一例として、「Ｕ」字形状の第２ソース電極１７３ｂと対応する「Ｉ」字形状を含み、第２副画素電極１９１ｂと接続される広く拡張された領域を含む。

第３ソース電極１７３ｃは、第２ドレイン電極１７５ｂの一面から延長されて形成される。図１によれば、第２ドレイン電極１７５ｂは延長されて拡張された領域を形成し、拡張された領域から更に延長されて第３ソース電極１７３ｃを形成する。

一方、分圧基準電圧線１７２は列の延長方向に延長されるが、データ線１７１とは異なって曲がりながら延長されており、第３ソース電極１７３ｃと組み合わせて薄膜トランジスタを形成する第３ドレイン電極１７５ｃを含む。

分圧基準電圧線１７２は、複数の横部及びこれを接続する複数の縦部を含む。特に、分圧基準電圧線１７２は、複数の横部及びこれを接続する複数の縦部を含み、縦部が平行な横部の各々の一端に接続される。分圧基準電圧線１７２の構造について詳細に説明する。
分圧基準電圧線１７２は、大きく３部分に区分される。３部分は各々、高階調を表示する第１副画素電極１９１ａが位置する高階調副画素領域、低階調を表示する第２副画素電極１９１ｂが位置する低階調副画素領域、及び２つの領域の間に位置して、３つの薄膜トランジスタが形成されている薄膜トランジスタ形成領域に形成される。

図１において、高階調副画素領域に位置する分圧基準電圧線１７２は、「コ」字状の構造を有して、一対の横部及びこれを接続する１つの縦部を有し、高階調副画素領域の外郭に沿って位置する。低階調副画素領域に位置する分圧基準電圧線１７２は、逆「コ」字状の構造を有して、一対の横部及びこれを接続する１つの縦部を有し、低階調副画素領域の外郭に沿って位置する。最後に、薄膜トランジスタ形成領域に位置する分圧基準電圧線１７２は、該「コ」字状の構造及び該、逆「コ」字状の構造を接続するための縦部及び第３ドレイン電極１７５ｃからなる。縦部は、薄膜トランジスタ形成領域の右側に位置し、第３ドレイン電極１７５ｃは該「コ」字状の構造の下側横部から下方に延長されている。分圧基準電圧線１７２の具体的な構造は実施形態によって多様に変更できる。

データ導電体、オーミックコンタクト部材及び半導体層は、１つのマスクを利用して同時に形成できる。

上述した第１ゲート電極１２４ａ、第１ソース電極１７３ａ、及び第１ドレイン電極１７５ａは、第１半導体層１５４ａと共に１つの第１薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）Ｑａを構成し、第１薄膜トランジスタＱａのチャネル（ｃｈａｎｎｅｌ）は、第１ソース電極１７３ａと第１ドレイン電極１７５ａとの間の第１半導体層１５４ａに形成される。同様に、第２ゲート電極１２４ｂ、第２ソース電極１７３ｂ及び第２ドレイン電極１７５ｂは、第２半導体層１５４ｂと共に１つの第２薄膜トランジスタＱｂを構成し、第２薄膜トランジスタＱｂのチャネルは、第２ソース電極１７３ｂと第２ドレイン電極１７５ｂとの間の第２半導体層１５４ｂに形成され、第３ゲート電極１２４ｃ、第３ソース電極１７３ｃ及び第３ドレイン電極１７５ｃは、第３半導体層１５４ｃと共に１つの第３薄膜トランジスタＱｃを構成し、第３薄膜トランジスタＱｃのチャネルは、第３ソース電極１７３ｃと第３ドレイン電極１７５ｃとの間の第３半導体層１５４ｃに形成される。

図２を参照すると、データ導電体及び露出した半導体層１５４ａ、１５４ｂ、１５４ｃの上に第１保護層１８０ｐが位置する。第１保護層１８０ｐは、窒化ケイ素又は酸化ケイ素等の無機絶縁膜材質であり得る。第２保護層１８０ｑは、第１保護層１８０ｐの上に位置し、第１保護層１８０ｐとは異なって有機物質で形成され得る。実施形態によっては第１保護層１８０ｐ及び第２保護層１８０ｑのうちの１つは省略される。実施形態によっては第２保護層１８０ｑの位置にカラーフィルタが位置する。この場合、第１保護層１８０ｐはカラーフィルタの顔料が露出された半導体層１５４ａ、１５４ｂ、１５４ｃに流入するのを防止する役割を果たすことができる。カラーフィルタが位置する場合にもカラーフィルタを更に覆う第２保護層１８０ｑが形成され得る。

第２保護層１８０ｑがカラーフィルタである場合、又は別途の位置にカラーフィルタが位置する場合、カラーフィルタは原色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの１つを固有に表示でき、原色の例としては、赤色、緑色、青色の３原色、又は黄色（ｙｅｌｌｏｗ）、青緑色（ｃｙａｎ）、紫紅色（ｍａｇｅｎｔａ）の３原色、等が挙げられる。図示してはいないが、カラーフィルタは、原色以外に原色の混合色又は白色（ｗｈｉｔｅ）を表示するカラーフィルタを更に含み得る。

第１保護層１８０ｐ及び第２保護層１８０ｑには、第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂを各々露出する第１コンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）１８５ａ及び第２コンタクトホール１８５ｂが形成されている。

第２保護層１８０ｑの上には画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９１及び遮蔽電極１９９が形成されている。

画素電極１９１は、ゲート線１２１を挟んで互いに分離されて、列方向に隣接する第１副画素電極１９１ａと第２副画素電極１９１ｂを含む。第１副画素電極１９１ａは高階調副画素領域に位置し、第２副画素電極１９１ｂは低階調副画素領域に位置する。

第１副画素電極１９１ａ及び第２副画素電極１９１ｂは、各々、１つの横幹部１９３ａ、１９３ｂ及び１つの縦幹部１９４ａ、１９４ｂを含み、これらから突出していて、斜めに延長されている微細枝部１９７ａ、１９７ｂを含む。

１つの横幹部１９３ａ、１９３ｂ、１つの縦幹部１９４ａ、１９４ｂ、及びこれらから斜めに延長されている複数の微細枝部１９７ａ、１９７ｂからなる１つの第１副画素電極１９１ａ及び第２副画素電極１９１ｂは各々、２つの相異なる方向に配列された複数の微細枝部１９７ａ、１９７ｂを有する２つのドメインを有する。このような２つのドメインを有する第１副画素電極１９１ａ又は第２副画素電極１９１ｂを、以下、１つの単位画素電極ともいう。

図１に示したように、高階調副画素領域に比べて低階調副画素領域のサイズは、約１．５倍乃至２．５倍大きいサイズである。このように２つの副画素領域にサイズ差があるが、本発明の実施形態では１つの副画素領域に１つの横幹部及び縦幹部のみを形成する。即ち、本発明の実施形態による第１副画素電極１９１ａ及び第２副画素電極１９１ｂは、各々２つの方向のみに配列された微細枝部１９７ａ、１９７ｂを有するので、２つのドメインのみを含む。即ち、一般に１つの副画素電極が４つのドメインを有する場合に比べて、少ない数のドメインを有する。このように少ない数のドメインを使用することによる透過率の向上は、図６乃至図９にて後述する。

高階調副画素電極と低階調副画素電極の複数の微細枝部が延長された方向は、図１に示した通りに異なっている。即ち、高階調副画素電極１９１ａは縦幹部１９４ａが右側に位置し、横幹部１９３ａが右側から左側に延長される構造を有し、微細枝部１９７ａは右上又は右下方向に延長されている。これに反し、低階調副画素電極１９１ｂは縦幹部１９４ｂが左側に位置し、横幹部１９３ｂが左側から右側に延長される構造を有し、微細枝部１９７ｂは左上又は左下方向に延長されている。

第１副画素電極１９１ａ及び第２副画素電極１９１ｂの縦幹部１９４ａ、１９４ｂは分圧基準電圧線１７２の縦部と重なり、横幹部１９３ａ、１９３ｂは分圧基準電圧線１７２の横部と重ならない。

液晶表示装置が高解像度になるほど画素サイズが減少するにも拘らず、微細枝部又は幹部が所定のサイズ及び個数を有するようにできる。本発明の実施形態では、１つの副画素領域に位置する幹部は１つずつ形成するようにして、画素領域で発生するテクスチャを制御し、表示不良を減少させ、光が透過する透過率を向上できる。

また、曲面型表示装置を提供する場合にも、横幹部から延長された形態の画素電極を通して、上下基板のミスアラインによる表示不良等を低減できる。その結果、本発明の実施形態による液晶表示装置は、平面構造を有する一般液晶表示装置だけでなく、曲面型構造を有する曲面型液晶表示装置にも適用可能である。特に、他の画素構造に比べて、相対的に曲面型構造において更に向上した特性を有する。

遮蔽電極１９９は、データ線１７１に沿って延長された縦部１９６、及び隣接する縦部１９６を接続する１つ以上の横部１９８を含む。遮蔽電極の横部１９８は中間に拡張された領域を含む。遮蔽電極１９９は共通電極（例えば、後述の図８に示す共通電極２７０）と同一の電圧の印加を受ける。従って、遮蔽電極１９９と共通電極との間には電界が発生せず、その間に位置する液晶分子は配列されない。従って、遮蔽電極１９９と共通電極との間の液晶は、電界が印加されない状態を維持する。このように液晶分子に電界が印加されない場合にブラックを表示するように偏光板（図示せず）を付着する場合には、別途の遮光部材がなくても液晶分子自体で当該領域を見えないように被覆できる。従って、本発明の一実施形態による表示装置は、第２絶縁基板上に位置して、列の延長方向（データ線の延長方向）に延長される遮光部材を少なくとも一部領域で省略できるので、透過率の向上が可能である。この場合、遮光部材はゲート線の延長方向のみに形成すればよく、第１又は第２絶縁基板の何れの上に位置してもよい。

画素電極１９１及び遮蔽電極１９９は、ＩＴＯ及びＩＺＯ等の透明物質から形成され得る。

次に、上部表示パネルについて説明する。上部表示パネルは図示していないが、液晶表示装置にて液晶層を収容するために必要な構成である。ただし、別途に液晶層を収容できる構造がある液晶表示装置においては上部表示パネルは省略できる。

上部表示パネルが位置する液晶表示装置において、上部表示パネルは例えば次の通り形成される。

透明なガラス又はプラスチック等からなり、第１絶縁基板１１０と対向する第２絶縁基板（図示せず）の上に遮光部材（ｌｉｇｈｔ ｂｌｏｃｋｉｎｇ ｍｅｍｂｅｒ）（図示せず）が位置する。遮光部材はブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）ともいい、光漏れを防止する。遮光部材は上部表示パネルに位置するが、実施形態によっては下部表示パネルに位置する。

本実施形態による遮光部材は、ゲート線１２１に沿って列の延長方向に延長される。これは、遮蔽電極１９９によりデータ線１７１に沿った領域においては液晶層自体がブラックを示すので、別途の遮光部材を省略できるためである。しかし、更に強い遮光特性のためにはデータ線１７１に沿って遮光部材が位置し得る。このようにデータ線１７１に対応する遮光部材が位置しても、一般的な遮光部材に比べては幅を狭くできるので、透過率を向上できる。

複数のカラーフィルタ（図示せず）も第２絶縁基板の上に位置し得る。

蓋膜（図示せず）は例えば、カラーフィルタ及び遮光部材の上に位置する。蓋膜は、有機絶縁物から形成でき、カラーフィルタ及び遮光部材による段差を除去して平坦面を提供する。蓋膜は省略できる。

共通電極（図示せず）は蓋膜の上に位置する。共通電極は、画素電極１９１と同一材質であり得、平面の面状に形成され、共通電圧の印加を受ける。

また、画素電極１９１及び共通電極の内側には配向膜（図示せず）が位置し得る。

下部表示パネルと上部表示パネル２００との間にある配向膜の内側には、液晶層（図示せず）が位置する。液晶層は負の誘電率異方性を有し、液晶層の液晶分子は、電界がない状態でその長軸が上下表示パネルの表面に対して垂直をなす。

データ電圧が各々印加された第１副画素電極１９１ａ及び第２副画素電極１９１ｂは、上部表示パネルの共通電極と共に電界を生成することによって、２つの電極１９１、２７０の間に位置する液晶層の液晶分子の配列方向を決定する。このように決められた液晶分子の方向によって液晶層を通過する光の位相差値が変化するようになり、偏光板を透過する光の量が調節されて表示輝度が制御される。

以上、低階調副画素領域においても１つの横幹部１９３ｂ及び縦幹部１９４ｂのみが形成されるようにした液晶表示装置の画素構造について説明した。

以下、図３乃至図５を参照して、詳細構造について説明する。

図３乃至図５は、図１の実施形態による画素の各段階別構造図である。

まず、図３にはゲート導電体の構造が示されている。

図３を参照すると、ゲート導電体は、ゲート線１２１及び維持電極線１３１、１３２を含み、第１絶縁基板１１０上にゲート導電体用物質を積層した後、その上にフォトレジストパターンを形成し、エッチングして形成する。

ゲート線１２１は画素領域を行の延長方向に横切り、第１維持電極線１３１はゲート線１２１の上部で四角形状を有し、第２維持電極線１３２は逆「コ」字状の形状を有している。

ゲート線１２１は部分的に曲げられて、第１乃至第３ゲート電極１２４ａ、１２４ｂ、１２４ｃが位置する部分において上方又は下方に突出する形状を有する。

四角形状の第１維持電極線１３１において最も上側に位置した辺は、１つの画素領域を逸脱して横に延長され、他の層又は外部駆動回路と接続される。また、四角形状の第１維持電極線１３１において左側に位置する縦辺は下方に延長されて、図２で第１コンタクトホール１８５ａの垂直方向の下方まで延長された形状を有する。このような延長構造は実施形態によって含まれていなくてもよい。

第２維持電極線１３２は、一対の横部及び該一対の横部を周縁で接続する１つの縦部を含んで、逆「コ」字状の形状を有する。また、第２維持電極線１３２は、上側に位置する横部から上方に延長されて、図２で第２コンタクトホール１８５ｂの垂直方向の下方まで延長された形状を有する。このような延長構造は実施形態によって含まれていなくてもよい。

図３に示すようなゲート導電体を形成した後には、ゲート絶縁膜用物質、半導体物質及びデータ導電体用物質を順次に積層する。その後、半導体物質とデータ導電体用物質を１つのマスクでエッチングして、図４に示すような構造を形成する。実施形態によってはオーミックコンタクト層を更に含むが、該オーミックコンタクト層は半導体物質とデータ導電体用物質との間に位置し、データ導電体と同一の形状を有する。

図４を参照すると、データ導電体は、データ線１７１、第１ソース電極１７３ａ、第２ソース電極１７３ｂ、第３ソース電極１７３ｃ、第１ドレイン電極１７５ａ、第２ドレイン電極１７５ｂ、第３ドレイン電極１７５ｃ、及び分圧基準電圧線１７２を含む。

データ線１７１は、１つの画素領域の周縁に沿って列の延長方向に延長され、第１ソース電極１７３ａ及び第２ソース電極１７３ｂを含む。第１ソース電極１７３ａ及び第２ソース電極１７３ｂは各々、「Ｕ」字形状を有し、第１ソース電極１７３ａは上側に開放された「Ｕ」字形状を有し、第２ソース電極１７３ｂは右側に開放された「Ｕ」字形状を有する。

第１ドレイン電極１７５ａは第１ソース電極１７３ａと対向し、「Ｕ」字形状の第１ソース電極１７３ａと対応する「Ｉ」字形状を含み、第１副画素電極１９１ａと接続する広く拡張された領域を含む。

第２ドレイン電極１７５ｂも第２ソース電極１７３ｂと対向し、「Ｕ」字形状の第２ソース電極１７３ｂと対応する「Ｉ」字形状を含み、第２副画素電極１９１ｂと接続する広く拡張された領域を含む。

第３ソース電極１７３ｃは、第２ドレイン電極１７５ｂの一面から延長されて形成されており、第２ドレイン電極１７５ｂから延長されて拡張された領域から更に延長されている。

分圧基準電圧線１７２は、列の延長方向に延長されるが、データ線１７１とは異なって曲がりながら延長されており、第３ドレイン電極１７５ｃを含む。分圧基準電圧線１７２は、複数の横部及びこれを接続する複数の縦部を含み、縦部が平行な横部の各々の一端に接続される。図４によれば、分圧基準電圧線１７２は、大きく３部分に区分され、高階調副画素領域に位置する分圧基準電圧線１７２は「コ」字状構造を有し、一対の横部及びこれを接続する１つの縦部を有して、高階調副画素領域の外郭に沿って位置する。また、低階調副画素領域に位置する分圧基準電圧線１７２は逆「コ」字状構造を有し、一対の横部及びこれを接続する１つの縦部を有して、低階調副画素領域の外郭に沿って位置する。最後に薄膜トランジスタ形成領域に位置する分圧基準電圧線１７２は、該「コ」字状構造及び該、逆「コ」字状構造を接続するための縦部及び第３ドレイン電極１７５ｃが位置している。縦部は薄膜トランジスタ形成領域の右側に位置し、第３ドレイン電極１７５ｃは該「コ」字状構造の下側横部から下方に延長されている。

一方、データ導電体がエッチングされるときに半導体層もエッチングされ、半導体層の大部分はデータ導電体の下部に位置しているが、各薄膜トランジスタのチャネルが形成されるべき第１半導体層１５４ａ、第２半導体層１５４ｂ、及び第３半導体層１５４ｃは、図２で上方にデータ導電体が存在せず、その上面が露出されている。このような露出されている第１半導体層１５４ａ、第２半導体層１５４ｂ、及び第３半導体層１５４ｃを形成するために、スリットマスク又は半透過マスクを使用する。

即ち、データ導電体を形成するときに使用するマスクはスリットマスク又は半透過マスクであり、透過領域、遮断領域及び半透過領域を有する。半透過領域には半透過層が形成されているか、又はスリットが形成されている。透過領域及び遮断領域からなるフォトレジストはデータ導電体の大部分のパターンを形成し、それ以外の領域である第１半導体層１５４ａ、第２半導体層１５４ｂ及び第３半導体層１５４ｃは、半透過領域を通じて形成されたフォトレジストによって形成される。結局、データ導電体のパターンと第１半導体層１５４ａ、第２半導体層１５４ｂ、及び第３半導体層１５４ｃは、このような１つの半透過マスクを用いて１つの工程によって形成される。

その後、データ導電体、露出した半導体（第１半導体層１５４ａ、第２半導体層１５４ｂ、及び第３半導体層１５４ｃ）、及びゲート絶縁膜の上を第１保護層１８０ｐ及び第２保護層１８０ｑにより覆う。その後、第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂを各々露出する第１コンタクトホール１８５ａ及び第２コンタクトホール１８５ｂを形成する。

その後、図５に示すような画素電極１９１及び遮蔽電極１９９を形成する。

画素電極１９１は第１副画素電極１９１ａと第２副画素電極１９１ｂを含む。第１副画素電極１９１ａは高階調副画素領域に位置し、第２副画素電極１９１ｂは低階調副画素領域に位置する。

第１副画素電極１９１ａ及び第２副画素電極１９１ｂは、各々１つの横幹部１９３ａ、１９３ｂ、及び縦幹部１９４ａ、１９４ｂを含み、これらから突出していて、斜めに延長されている微細枝部１９７ａ、１９７ｂを含む。

１つの横幹部１９３ａ、１９３ｂ、１つの縦幹部１９４ａ、１９４ｂ、及びこれらから延長されている複数の微細枝部１９７ａ、１９７ｂからなる１つの第１副画素電極１９１ａ及び第２副画素電極１９１ｂは各々、２つの相異なる方向に配列された複数の微細枝部１９７ａ、１９７ｂを有する２つのドメインを有する。このような２つのドメインを有する構造の第１副画素電極１９１ａ又は第２副画素電極１９１ｂを、以下、１つの単位画素電極という。

高階調副画素領域に比べて低階調副画素領域のサイズは、約１．５倍乃至２．５倍大きいサイズである。このように２つの副画素領域にサイズ差があるが、本発明の実施形態では１つの副画素領域に１つの横幹部及び縦幹部のみを形成する。即ち、本発明の実施形態による第１副画素電極１９１ａ及び第２副画素電極１９１ｂは、各々２つの方向のみに配列された微細枝部１９７ａ、１９７ｂを有するので、２つのドメインのみを含む。即ち、一般に１つの副画素電極が４つのドメインを有する場合に比べて、少ない数のドメインを有する。このように少ない数のドメインを使用することによる透過率の向上は、図６乃至図９にて後述する。

第１副画素電極１９１ａ及び第２副画素電極１９１ｂの縦幹部１９４ａ、１９４ｂは分圧基準電圧線１７２の縦部と重なり、横幹部１９３ａ、１９３ｂは分圧基準電圧線１７２の横部と重ならない。

液晶表示装置が高解像度になるほど画素サイズが減少するにも拘らず、微細枝部又は幹部が所定のサイズ及び個数を有するようにできる。本発明の実施形態では、１つの副画素領域に位置する幹部は１つずつ形成するようにして、画素領域で発生するテクスチャを制御し、表示不良を減少させ、光が透過する透過率を向上できる。

また、曲面型表示装置を提供する場合にも、横幹部から延長された形態の画素電極を通じて、上下基板のミスアラインによる表示不良等を低減できる。その結果、本発明の実施形態による液晶表示装置は、平面構造を有する一般液晶表示装置だけでなく、曲面型構造を有する曲面型液晶表示装置にも適用可能である。特に、他の画素構造に比べて相対的に曲面型構造において更に向上した特性を有する。

遮蔽電極１９９は、データ線１７１に沿って延長された縦部１９６、及び隣接する縦部１９６を接続する１つ以上の横部１９８を含む。遮蔽電極の横部１９８は、中間に拡張された領域を含んでもよい。遮蔽電極１９９は共通電極（後述の図８に示す共通電極２７０）と同一の電圧の印加を受ける。従って、遮蔽電極１９９と共通電極との間には電界が発生せず、その間に位置する液晶分子は配列されない。従って、遮蔽電極１９９と共通電極との間の液晶は、電界が印加されない状態を維持する。このように液晶分子に電界が印加されない場合にブラックを表示するように偏光板（図示せず）を付着する場合には、別途の遮光部材がなくても液晶分子自体によって当該領域を見えないように被覆できる。従って、本発明の一実施形態による表示装置は、第２絶縁基板上に位置して、行方向に延長される遮光部材を少なくとも一部領域で省略することが可能なので、透過率が向上できる。

画素電極１９１及び遮蔽電極１９９は、ＩＴＯ及びＩＺＯ等の透明物質を含み得る。

以上のように形成される構造を有する液晶表示装置の特性について、図６乃至図９を参照して説明する。

先ず、図６は、従来技術に係る画素構造における画素サイズとテクスチャ発生の関係を示す図面である。

図６では、画素の幅が互いに異なる２つの画素、及び各画素におけるテクスチャが示されている。

左側半分の２つの写真は各々、４６インチのフルＨＤ解像度を有する液晶表示装置に含まれている画素の高階調副画素電極構造（左側）及びテクスチャを撮影した写真（右側）を示している。 左側の画素は幅が約２１０μｍであり、１つの幹部の幅は約３５μｍである。また、微細枝部によって形成されるスリットの数は１４個が形成されている。このような構造の画素を使用する場合にはテクスチャが殆ど発生しないことが確認される。

右側半分の２つの写真は各々、５５インチのＵＨＤ解像度を有する液晶表示装置に含まれている画素の高階調副画素電極構造（左側）及びテクスチャを撮影した写真（右側）を示している。左側の画素は幅が約１０５μｍであり、１つの幹部の幅は約１８μｍである。また、微細枝部によって形成されるスリットの数は７個が形成されている。このような構造の画素を使用する場合には、テクスチャが相当部分発生して、透過率が減少するようになる。

このようにテクスチャによって透過率の低下が発生する理由は、高解像度になるほど画素電極が占める空間が減少するためである。それだけでなく、画素の面積の減少に比べて、画素電極の幹部及び微細枝部の幅は相対的に減少しないからである。これは、画素電極の幹部及び微細枝部の幅は露光器の解像度によって決められるが、画素電極のパターンの微細化に伴い露光器の解像度が限界に至っているからである。

また、図６において使用された画素電極は、本発明の実施形態の構造とは異なって１つの横幹部、１つの縦幹部、及び複数の微細枝部で構成される１つの単位画素電極が２つ形成されている構造を有する。その結果、２つの単位画素電極を接続する接続部が配置されており、接続部の周囲で液晶分子の配列方向が各ドメインにおける配列方向とは異なりうる。図６の左半分に示す画素では、画素サイズが大きくて特別なテクスチャが発生していないが、図６の右半分に示す画素では、接続部によって発生した液晶配列の問題がドメイン内にまで問題を起こすことが確認される。

このように高解像度の小さいサイズの画素においては、１つの副画素電極は２つのドメインのみを有する単位画素電極で構成される必要があるので、本発明における副画素電極は全て２つのドメインを有する単位画素電極のみで構成されている。

図６の実験によれば、画素電極の幅が約１０５μｍである場合には、２つの単位画素電極を使用するとテクスチャの問題が発生し、２１０μｍの幅である場合にはテクスチャが発生していない。その他の実験を参照すると、画素電極の幅が１４０μｍ以下である場合には、本発明の実施形態のように１つの副画素電極を１つの単位画素電極で形成すると表示品質の向上に役に立つ。

また、横幹部又は縦幹部の幅が２５μｍ以下である場合にも、副画素電極を１つの単位画素電極で形成するのが表示品質の向上に役に立つ。

図７においても、図６の右側と同様の５５インチの画素におけるテクスチャを示している。

図７では高階調の副画素電極も２つの単位画素電極を有し、低階調の副画素電極も２つの単位画素電極で構成された構造を示している。

図７の矢印で示したように、２つの単位画素電極を接続する接続部によりその周囲でテクスチャが発生するのを確認できる。従って一定のサイズ以下（即ち、幅が２１０μｍ以下）の画素においては、１つの単位画素電極を使用することにより、テクスチャを低減できる。

図８では、曲面を有する液晶表示装置におけるテクスチャの発生原因を示している。

図８に提示されている断面図は、液晶表示装置の一実施形態による断面図であり、次に簡単に説明する。

下部表示パネルには、下部基板１１０の上にデータ線１７１が位置しており、データ線１７１を覆って、データ線１７１を基準として分離されている互いに異なる色のカラーフィルタ２３０が位置している。第１（下部）絶縁基板１１０とデータ線１７１との間にも別途の絶縁膜及び配線層が位置しているが、簡単に図示するために省略している。カラーフィルタ２３０の上には画素電極１９１が位置している。一方、上部表示パネルには、第２（上部）絶縁基板２１０の一側面に遮光部材２２０と、遮光部材２２０を覆う蓋膜２５０が位置している。蓋膜２５０の下には共通電極２７０が位置している。上部表示パネルと下部表示パネルとの間には液晶分子３１を含む液晶層が位置している。

図８に示すように、液晶表示装置を曲面型に形成する場合には、上部基板と下部基板の曲率が異なり、上部の液晶分子と下部の液晶分子間の配列方向が他の部分と反対になる場合（図８の破線内部分）が発生する。このような反対方向の配列が１つのドメイン内で発生する場合には、図６及び図７に示すようにテクスチャに視認される。これにより、曲面型液晶表示装置では平面型液晶表示装置に比べてテクスチャが発生する可能性が高い。従って、本発明の実施形態のように、１つの単位画素電極のみで各副画素電極を形成することにより、テクスチャを低減し、透過率を向上できる。

図９では、左側半分の写真に、２つの副画素電極の各々を１つの単位画素電極のみで形成した本発明の実施形態と、右側半分の写真に、２つの副画素電極のうちの１つを２つの単位画素電極で形成した比較例の透過率を比較している。

図９には、１つの表示パネルの一部領域を示しており、１つの画素の外に、当該画素の上方及び下方に隣接する画素の一部も示している。即ち、左側半分の列の各写真に示されている最も上の黒い線から中間の太い黒い線をすぎて最も下の黒い線までが１つの画素であり、その上下には隣接する画素が示されている。即ち、最も上の黒い線から中間の太い黒い線までが当該画素の一副画素（高階調副画素）であり、中間の太い黒い線から最も下の黒い線までが当該画素の他の一副画素（低階調副画素）である。また、図９の左側半分の列には１つの副画素電極が１つの単位画素電極のみで形成されていて、高階調副画素領域の中央及び低階調副画素領域の中央の何れにも黒い線が現れず、その結果、輝度損失がない。

これに反し、図９の右側半分の写真に示している比較例は、高階調副画素電極は単位画素電極のみで形成されているが、低階調副画素電極は２つの単位画素電極で形成されている。高階調副画素電極に比べて低階調副画素電極のサイズが大きくて、２つの単位画素電極で形成してもテクスチャが相対的に少なく発生しうることで、比較例として選択して比較した。しかし、図９の右側半分の写真に示されているように、比較例の低階調副画素領域の中央には黒い線が生成され、そのために輝度の減少が発生する。ここで、中央の黒い線は２つの単位画素電極の間に発生する。このような中央の黒い線によって輝度の減少が発生し、その結果、表示品質が低下するので、そのような比較例に比べて本発明の実施形態は更に向上した輝度特性を提供できる。

以上では、画素の幅が１４０μｍ以下である場合、又は横幹部又は縦幹部の幅が２５μｍ以下である場合に、１つの副画素電極を１つの単位画素電極で形成して透過率を向上させることについて説明した。

以下、隣接する画素電極間の配列について説明する。

図１０及び図１１は、本発明の一実施形態による隣接した画素電極の構造を示す図面である。

先ず、図１０は、１つの副画素電極のみを基準として隣接する副画素電極との配列関係を示す。

図１０の実施形態で、左側（ｎ列の画素）の副画素電極は左側に縦幹部１９４が位置し、左側から右側に向かって横幹部１９３及び微細枝部１９７が延長されている。一方、これに対し、右側（ｎ＋１列の画素）に位置する副画素電極は右側に縦幹部１９４−１が位置し、右側から左側に向かって横幹部１９３−１及び微細枝部１９７−１が延長されている。このような構造を、以下、「対向する構造」という。

一方、実施形態によっては、右側（ｎ＋１列の画素）に位置する副画素電極が図１０と左右対称構造を有してもよい。即ち、図１０の構造において、右側（ｎ＋１列の画素）に位置する副画素電極で左側に縦幹部１９４−１が位置し、左側から右側に向かって横幹部１９３−１及び微細枝部１９７−１が延長されている。このような場合には、「同一方向に向かう構造」という。同一方向に向かう構造は、１つの画素を重複して形成すればよいので、別途に図示していない。

図１１においても、図１０に示すような対向する構造を有する場合の隣接する画素の構造を示している。

図１１に示されている「＜」又は「＞」の形状は、画素が実質的に有する構造ではなく、副画素電極の微細枝部がどのような方向に形成されているかを容易に確認できるように付加したものである。

図１１に示すように、各副画素電極は左右に隣接する画素と対向する構造を有している。しかし、既に説明した通り、隣接する副画素電極が全て同一方向に向かう構造を有してもよい。

以下、図１２及び図１３を通じて、遮蔽電極１９９の、積層位置により互いに異なる実施形態を示している。

図１２及び図１３は、本発明の一実施形態による画素の一部領域の断面図である。

図１２では、図１の実施形態と同様に、画素電極１９１Ｒ、１９１Ｌと遮蔽電極１９９は同一層に形成されている。

次に、図１２の構造について簡単に説明する。

第１（下部）絶縁基板１１０の上がゲート絶縁膜１４０によりが覆われている。ゲート絶縁膜１４０の上にはデータ線１７１が位置している。データ線１７１の上にはデータ線１７１を覆う保護層１８０が位置する。保護層１８０の上には画素電極１９１Ｒ、１９１Ｌ及び遮蔽電極１９９が位置する。遮蔽電極１９９はデータ線１７１の上方に位置し、データ線１７１の延長方向に沿って形成されている。遮蔽電極１９９の右側には右側の画素電極１９１Ｒが位置し、左側には左側の画素電極１９１Ｌが位置している。

図１２の実施形態では、画素電極１９１Ｒ、１９１Ｌと遮蔽電極１９９が同一層に位置するので、画素電極１９１Ｒ、１９１Ｌと遮蔽電極１９９が互いに短絡しないように一定のマージン（Ｍａｒｇｉｎ）が必要である。即ち、左側画素電極１９１Ｌと右側画素電極１９１Ｒと間には一定の間隔が基本的に維持される。従って、隣接する画素領域において液晶分子の配列方向が互いに異なっても、液晶分子が互いに影響を与える可能性が低い。従って、図１２に示すように、互いに隣接する２つの画素領域が互いに異なる方向に液晶分子を配列しても問題が発生しない。図１２の実施形態では、隣接する画素領域間の液晶分子の配列方向が同一であれば、更に問題が発生しない。

図１３は、図１２とは異なって画素電極１９１Ｒ、１９１Ｌと遮蔽電極１９９とは互いに異なる層に形成されている。

次に、図１３の構造について簡単に説明する。

第１（下部）絶縁基板１１０の上がゲート絶縁膜１４０により覆われている。ゲート絶縁膜１４０の上にはデータ線１７１が位置している。データ線１７１の上にはデータ線１７１を覆う第１保護層１８０ｐが位置する。第１保護層１８０ｐの上には遮蔽電極１９９が位置する。遮蔽電極１９９はデータ線１７１の上方に位置し、データ線１７１の延長方向に沿って形成されている。遮蔽電極１９９の上にはこれを覆う第２保護層１８０ｑが位置し、第２保護層１８０ｑの上には画素電極１９１Ｒ、１９１Ｌが位置する。

即ち、図１３の実施形態では、画素電極１９１Ｒ、１９１Ｌと遮蔽電極１９９が互いに異なる層に形成されている。即ち、遮蔽電極１９９が画素電極１９１Ｒ、１９１Ｌより低い層に形成されている。このような場合には、画素電極１９１Ｒ、１９１Ｌと遮蔽電極１９９とが重なっても短絡が発生しないので、隣接する画素電極間の間隔を短縮できる。その結果、隣接する２つの画素領域間の液晶分子の配列方向が異なる場合には、互いに影響を与えてテクスチャが発生する問題がある。従って、図１３の実施形態では、隣接する２つの画素領域の液晶配列方向を基本的に同一に整列させることにより、表示品質を向上できる。

本発明の実施形態は画素電極の構造に関するので、その他の構造は多様にすることができ、以下には、画素の等価回路図を通じて多様な画素の種類を図１４乃至図１７及び図２０に示した。以下、多様な方式により２つの副画素電極の電圧レベルを互いに異なるように変更する構造について、簡単な回路図を通じて説明する。

先ず、図１４の実施形態について説明する。

図１４の実施形態は、基準電圧線１７８を利用して２つの副画素電極に互いに異なるレベルの電圧を印加する画素の回路図を示している。

図１４では、高階調副画素はＰＸａと表し、低階調副画素はＰＸｂと表している。

図１４を参照すると、本実施形態による液晶表示装置は、ゲート線（ＧＬ）１２１、データ線（ＤＬ）１７１、及び基準電圧を伝達する基準電圧線（ＲＬ）１７８等の信号線と、これらに接続された素子からなる画素ＰＸとを含む。

各画素ＰＸは、第１副画素ＰＸａ及び第２副画素ＰＸｂを含む。第１副画素ＰＸａは、第１スイッチング素子Ｑａ及び第１液晶キャパシタＣｌｃａを含み、第２副画素ＰＸｂは、第２スイッチング素子Ｑｂ及び第３スイッチング素子Ｑｃ、そして第２液晶キャパシタＣｌｃｂを含む。第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂは各々ゲート線１２１及びデータ線１７１に接続され、第３スイッチング素子Ｑｃは第２スイッチング素子Ｑｂの出力端子及び基準電圧線１７８に接続されている。第１スイッチング素子Ｑａの出力端子は第１液晶キャパシタＣｌｃａに接続され、第２スイッチング素子Ｑｂの出力端子は第２液晶キャパシタＣｌｃｂ及び第３スイッチング素子Ｑｃの入力端子に接続されている。第３スイッチング素子Ｑｃの制御端子はゲート線１２１に接続され、入力端子は第２液晶キャパシタＣｌｃｂに接続され、出力端子は基準電圧線１７８に接続されている。

図１４に示した画素ＰＸの動作について説明する。先ず、ゲート線１２１にゲートオン電圧Ｖｏｎが印加されると、これに接続された第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂ、及び第３スイッチング素子Ｑｃがターンオンされる。これにより、データ線１７１に印加されたデータ電圧はターンオンされた第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂを通じて各々第１液晶キャパシタＣｌｃａ及び第２液晶キャパシタＣｌｃｂに印加され、第１液晶キャパシタＣｌｃａ及び第２液晶キャパシタＣｌｃｂはデータ電圧及び共通電圧Ｖｃｏｍの差電圧に応じて充電される。このとき、第１液晶キャパシタＣｌｃａ及び第２液晶キャパシタＣｌｃｂには第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂを通じて同一のデータ電圧が伝達されるが、第２液晶キャパシタＣｌｃｂの充電電圧は第３スイッチング素子Ｑｃを通じて分圧される。従って、第２液晶キャパシタＣｌｃｂの充電電圧は第１液晶キャパシタＣｌｃａの充電電圧より小さくなるので、２つの副画素ＰＸａ、ＰＸｂの輝度が異なりうる。従って、第１液晶キャパシタＣｌｃａに充電される電圧と第２液晶キャパシタＣｌｃｂに充電される電圧を適切に調節すれば、側面から見る映像を正面から見る映像に可能な限り近づけることができ、これによって側面視認性を改善できる。

しかし、本実施形態による液晶表示装置の画素ＰＸの構造は、図１４に示した実施形態に限定されず、多様な形態をとり得る。

以下、図１５の実施形態について説明する。

本実施形態による液晶表示装置は、複数のゲート線ＧＬ、複数のデータ線ＤＬ、及び複数の維持電極線ＳＬを含む信号線と、これらに接続されている素子からなる複数の画素ＰＸとを含む。各画素ＰＸは、一対の第１副画素ＰＸａ及び第２副画素ＰＸｂを含み、第１副画素ＰＸａには第１副画素電極が形成され、第２副画素ＰＸｂには第２副画素電極が形成される。

本発明の実施形態による液晶表示装置は、ゲート線ＧＬ及びデータ線ＤＬに接続されているスイッチング素子Ｑ、第１副画素ＰＸａに形成されてスイッチング素子Ｑに接続される第１液晶キャパシタＣｌｃａと第１ストレージキャパシタＣｓｔａ、第２副画素ＰＸｂに形成される第２液晶キャパシタＣｌｃｂと第２ストレージキャパシタＣｓｔｂ、及びスイッチング素子Ｑと第２液晶キャパシタＣｌｃｂ及び第２ストレージキャパシタＣｓｔｂとの間に形成される補助キャパシタＣａｓを更に含む。

スイッチング素子Ｑは、下部表示パネルに備えられている薄膜トランジスタ等の三端子素子であって、その制御端子はゲート線ＧＬと接続され、入力端子はデータ線ＤＬと接続され、出力端子は第１液晶キャパシタＣｌｃａ、第１ストレージキャパシタＣｓｔａ、及び補助キャパシタＣａｓと接続されている。

補助キャパシタＣａｓの一側端子はスイッチング素子Ｑの出力端子に接続され、他側端子は第２液晶キャパシタＣｌｃｂ及び第２ストレージキャパシタＣｓｔｂに接続される。

補助キャパシタＣａｓによって第２液晶キャパシタＣｌｃｂの充電電圧を第１液晶キャパシタＣｌｃａの充電電圧より低くして、液晶表示装置の側面視認性を向上できる。

以下、図１６の実施形態について説明する。

本実施形態による液晶表示装置は、複数のゲート線ＧＬｎ、ＧＬｎ＋１、複数のデータ線ＤＬ、及び複数の維持電極線ＳＬを含む信号線と、これらに接続されている素子からなる複数の画素ＰＸとを含む。各画素ＰＸは一対の第１副画素ＰＸａ及び第２副画素ＰＸｂを含み、第１副画素ＰＸａには第１副画素電極が形成され、第２副画素ＰＸｂには第２副画素電極が形成される。

本発明の実施形態による液晶表示装置は、ゲート線ＧＬｎ及びデータ線ＤＬに接続されている第１スイッチング素子Ｑａと第２スイッチング素子Ｑｂ、第１副画素ＰＸに形成されて第１スイッチング素子Ｑａに接続される第１液晶キャパシタＣｌｃａと第１ストレージキャパシタＣｓｔａ、第２副画素に形成されて第２スイッチング素子Ｑｂに接続される第２液晶キャパシタＣｌｃｂと第２ストレージキャパシタＣｓｔｂ、第２スイッチング素子Ｑｂと接続されて次の段のゲート線ＧＬｎ＋１によってスイッチングされる第３スイッチング素子Ｑｃ、及び第３スイッチング素子Ｑｃに接続されている補助キャパシタＣａｓを更に含む。

第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂは下部表示パネルに備えられている薄膜トランジスタ等の三端子素子であって、その制御端子は共にゲート線ＧＬｎに接続され、その入力端子は共にデータ線ＤＬに接続され、その出力端子は各々、第１液晶キャパシタＣｌｃａ及び第１ストレージキャパシタＣｓｔａ、第２液晶キャパシタＣｌｃｂ及び第２ストレージキャパシタＣｓｔｂに接続されている。

第３スイッチング素子Ｑｃも下部表示パネルに備えられている薄膜トランジスタ等の三端子素子であって、その中の制御端子は次の段のゲート線ＧＬｎ＋１に接続され、その中の入力端子は第２液晶キャパシタＣｌｃｂに接続され、その中の出力端子は補助キャパシタＣａｓに接続されている。

補助キャパシタＣａｓの一側端子は第３スイッチング素子Ｑｃの出力端子に接続され、他側端子は維持電極線ＳＬに接続される。

本発明の実施形態による液晶表示装置の動作について説明する。ゲート線ＧＬｎにゲートオン電圧が印加されると、これに接続された第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂがターンオンされ、データ線１７１のデータ電圧が第１及び第２副画素電極に印加される。

次いで、ゲート線ＧＬｎにゲートオフ電圧が印加され、次の段のゲート線ＧＬｎ＋１にゲートオン電圧が印加されると、第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂはターンオフされ、第３スイッチング素子Ｑｃはターンオンされる。これにより、第２スイッチング素子Ｑｂの出力端子と接続された第２副画素電極の電荷が補助キャパシタＣａｓに流れて、第２液晶キャパシタＣｌｃｂの電圧が下降する。

このように第１液晶キャパシタＣｌｃａ及び第２液晶キャパシタＣｌｃｂの充電電圧を異なるようにして、液晶表示装置の側面視認性を向上できる。

以下、図１７の実施形態について説明する。

本実施形態による液晶表示装置は、複数のゲート線ＧＬ、複数のデータ線ＤＬ１、ＤＬ２、及び複数の維持電極線ＳＬを含む信号線と、これらに接続されている素子からなる複数の画素ＰＸとを含む。各画素ＰＸは、一対の第１液晶キャパシタＣｌｃａ及び第２液晶キャパシタＣｌａｂと、第１ストレージキャパシタＣｓｔａ及び第２ストレージキャパシタＣｓｔｂを含む。

各副画素は、該第１又は第２の何れかの１つの液晶キャパシタと該第１又は第２の何れかの１つのストレージキャパシタを含み、追加的に１つの薄膜トランジスタＱを含む。１つの画素に属する２つの副画素の薄膜トランジスタＱは同一のゲート線ＧＬに接続されているが、互いに異なるデータ線ＤＬ１、ＤＬ２に接続されている。互いに異なるデータ線ＤＬ１、ＤＬ２は、互いに異なるレベルのデータ電圧を同時に印加して、２つの副画素の第１液晶キャパシタＣｌｃａ及び第２液晶キャパシタＣｌｃｂが互いに異なる充電電圧を有するようにする。その結果、液晶表示装置の側面視認性を向上できる。

図２０の実施形態を通じて画素構造について説明する前に、図１７の実施形態に対応する本発明の実施形態について、図１８及び図１９を参照して更に詳細に説明する。

先ず、図１８は、図１７の一実施形態による画素の概略図である。

図１８の実施形態では、透明なガラス又はプラスチック等からなる第１絶縁基板１１０上に、ゲート線１２１と維持電極線１３１を含むゲート導電体が位置する。ゲート線１２１は、第１、第２ゲート電極１２４ａ、１２４ｂ及び、他の層又は外部駆動回路との接触のための広い端部（ゲートパッド、図示せず）を含む。

ゲート線１２１は、画素領域を行の延長方向に横切る。ゲート線１２１を基準として両側には、互いに異なる階調を表現できる一対の副画素電極が位置する。図１８の実施形態では、ゲート線１２１の上方に高階調を表示する第１副画素電極１９１ａが位置し、ゲート線１２１の下方には低階調を表示する第２副画素電極１９１ｂが位置する。

維持電極線１３１はゲート線１２１と同一物質からなり、ゲート線１２１と同一工程により形成され得る。

ゲート線１２１の上方に位置する第１維持電極線１３１は、第１副画素電極１９１ａを四角形に取り囲む形態を有する。四角形状の第１維持電極線１３１において上側に位置した辺及び下側に位置した辺は、１つの画素領域を逸脱して横に延長され、他の層又は外部駆動回路と接続される。また、第１維持電極線１３１の下側に位置した辺は、その一部が下方に延長されて第１コンタクトホール１８５ａの垂直方向の下方まで延長された形状を有する。このような延長構造は実施形態によって含まれていなくてもよい。

ゲート導電体の上にはゲート絶縁膜がゲート導電体を覆っている。ゲート導電体は、図示していないゲートパッドの上ではゲートパッドを露出させるコンタクトホールが位置している。その他の領域ではゲート導電体全部を覆っていてもよい。

ゲート絶縁膜の上には第１半導体層１５４ａ及び第２半導体層１５４ｂを含む半導体層が位置する。第１半導体層１５４ａ及び第２半導体層１５４ｂ以外の半導体層は、第１データ線１７１ａ、第２データ線１７１ｂ、第１ソース電極１７３ａ、第２ソース電極１７３ｂ、第１ドレイン電極１７５ａ、及び第２ドレイン電極１７５ａ、１７５ｂを含むデータ導電体が位置する領域の垂直方向の下方に形成されている。このような構造は、データ導電体をエッチングするときに半導体層も共にエッチングして形成した場合であり、薄膜トランジスタのチャネルを形成する第１半導体層１５４ａ及び第２半導体層１５４ｂは、マスク上の半透過領域又はスリット領域に対応するフォトレジストに対応する位置にある。

半導体層は、非晶質シリコン、酸化物半導体、又は多結晶半導体の何れかから形成される。

第１半導体層１５４ａ及び第２半導体層１５４ｂ以外の半導体層の上には複数のオーミックコンタクト部材（図示せず）が配置されるが、半導体層が酸化物半導体で形成される場合には該オーミックコンタクト部材は省略できる。

オーミックコンタクト部材層の上には、第１ソース電極１７３ａ及び第２ソース電極１７３ｂを各々含む第１データ線１７１ａ及び第２データ線１７１ｂ、第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂを含むデータ導電体が形成されている。

データ導電体は、第１データ線１７１ａ、第２データ線１７１ｂ、第１ソース電極１７３ａ、第２ソース電極１７３ｂ、第１ドレイン電極１７５ａ、及び第２ドレイン電極１７５ｂを含む。

第１データ線１７１ａ及び第２データ線１７１ｂは、１つの画素領域の左右周縁に沿って列の延長方向に延長され、各々第１ソース電極１７３ａ及び第２ソース電極１７３ｂを含む。第１ソース電極１７３ａ及び第２ソース電極１７３ｂは「Ｕ」字形状を有するが、これに限定されない。

データ線１７１は、他の層又は外部駆動回路との接触のための広い端部（データパッド、図示せず）を含む。

第１ドレイン電極１７５ａは第１ソース電極１７３ａと対向し、一例として、「Ｕ」字形状の第１ソース電極１７３ａと対応する「Ｉ」字形状を含み、第１副画素電極１９１ａと接続する広く拡張された領域を含む。

第２ドレイン電極１７５ｂも第２ソース電極１７３ｂと対向し、一例として、「Ｕ」字形状の第２ソース電極１７３ｂと対応する「Ｉ」字形状を含み、第２副画素電極１９１ｂと接続する広く拡張された領域を含む。

データ導電体、オーミックコンタクト部材及び半導体層は、１つのマスクを利用して同時に形成され得る。

上述した第１ゲート電極１２４ａ、第１ソース電極１７３ａ、及び第１ドレイン電極１７５ａは、第１半導体層１５４ａと共に１つの第１薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）Ｑａを構成し、薄膜トランジスタのチャネルは第１ソース電極１７３ａと第１ドレイン電極１７５ａとの間の第１半導体層１５４ａに形成される。同様に、第２ゲート電極１２４ｂ、第２ソース電極１７３ｂ、及び第２ドレイン電極１７５ｂは、第２半導体層１５４ｂと共に１つの第２薄膜トランジスタＱｂを構成し、チャネルは第２ソース電極１７３ｂと第２ドレイン電極１７５ｂとの間の第２半導体層１５４ｂに形成される。

データ導電体及び露出した半導体層１５４ａ、１５４ｂの上に第１保護層が位置する。第１保護層は、窒化ケイ素又は酸化ケイ素等の無機絶縁膜材質であり得る。第２保護層は第１保護層上に位置し、第１保護層と異なって有機物質で形成され得る。実施形態によっては第１保護層及び第２保護層のうちのいずれか１つは省略される。実施形態によっては第２保護層の位置にカラーフィルタが位置する。この場合に第１保護層はカラーフィルタの顔料が露出された半導体層１５４ａ、１５４ｂに流入するのを防止する役割を果たすことができる。カラーフィルタが位置する場合にもカラーフィルタを更に覆う第２保護層が形成され得る。

第１保護層及び第２保護層には、第１ドレイン電極１７５ａ及び第２ドレイン電極１７５ｂを各々露出する第１コンタクトホール１８５ａ及び第２コンタクトホール１８５ｂが形成されている。

第２保護層１８０ｑの上には第１副画素電極１９１ａ及び第２副画素電極１９１ｂが形成されている。

第１副画素電極１９１ａ及び第２副画素電極１９１ｂはゲート線１２１を挟んで互いに分離されて、列方向に隣接する。第１副画素電極１９１ａは高階調副画素領域に位置し、第２副画素電極１９１ｂは低階調副画素領域に位置する。

第１副画素電極１９１ａ及び第２副画素電極１９１ｂは各々、１つの横幹部１９３ａ、１９３ｂ及び１つの縦幹部１９４ａ、１９４ｂを含み、これらから突出していて、斜めに延長されている微細枝部１９７ａ、１９７ｂを含む。

１つの横幹部１９３ａ、１９３ｂ、１つの縦幹部１９４ａ、１９４ｂ、及びこれらから延長されている複数の微細枝部１９７ａ、１９７ｂからなる１つの第１副画素電極１９１ａ及び第２副画素電極１９１ｂは各々、２つの相異なる方向に配列された複数の微細枝部１９７ａ、１９７ｂを有して２つのドメインを有する。このような２つのドメインを有する第１副画素電極１９１ａ又は第２副画素電極１９１ｂを、以下、１つの単位画素電極という。

図１８に示すように、高階調副画素領域に比べて低階調副画素領域のサイズは、約１．５倍乃至２．５倍大きいサイズである。このように２つの副画素領域にサイズ差があるが、本発明の実施形態では１つの副画素領域に１つの横幹部及び縦幹部のみを形成する。即ち、本発明の実施形態による第１副画素電極１９１ａ及び第２副画素電極１９１ｂは、各々２つの方向のみに配列された微細枝部１９７ａ、１９７ｂを有するので、２つのドメインのみを含む。一般に１つの副画素電極が４つのドメインを有する場合に比べて、少ない数のドメインを有する。

液晶表示装置が高解像度になるほど、画素サイズが減少するにも拘らず、微細枝部又は幹部を所定のサイズ及び個数を有するようにできる。本発明の実施形態では、１つの副画素領域に位置する幹部は１つずつ形成するようにして、画素領域で発生するテクスチャを制御し、表示不良を減少させ、光が透過する透過率を向上できる。

また、横幹部から延長された形態の画素電極を通じて、曲面型表示装置を提供する場合にも、上下基板のミスアラインによる表示不良等を減少できる。その結果、本発明の実施形態による液晶表示装置は、平面構造を有する一般液晶表示装置だけでなく、曲面型構造を有する曲面型液晶表示装置にも使用可能である。特に、他の画素構造に比べて相対的に曲面型構造において更に向上した特性を有する。

第１副画素電極１９１ａ及び第２副画素電極１９１ｂは、ＩＴＯ及びＩＺＯ等の透明物質から形成され得る。

次に、上部表示パネルについて説明する。上部表示パネルは図示していないが、液晶表示装置において液晶層を収容するために必要な構成である。ただし、別途に液晶層を収容できる構造がある液晶表示装置では上部表示パネルは省略できる。
上部表示パネルが位置する液晶表示装置において、上部表示パネルは例えば次の通り形成される。

透明なガラス又はプラスチック等からなり、第１絶縁基板１１０と対向する第２絶縁基板２１０（図示せず）の上に遮光部材（図示せず）が位置する。遮光部材はブラックマトリックスともいい、光漏れを防止する。遮光部材は上部表示パネルに位置するか、又は、実施形態によっては下部表示パネルに位置する。

本実施形態による遮光部材は、ゲート線１２１、第１データ線１７１及び第２データ線１７１ｂに沿って列の延長方向に延長される。

複数のカラーフィルタ（図示せず）も第２絶縁基板上に位置し得る。

蓋膜（図示せず）は例えば、カラーフィルタ及び遮光部材の上に位置し得る。蓋膜は、有機絶縁物から形成でき、カラーフィルタ及び遮光部材による段差を除去して平坦面を提供する。蓋膜は省略できる。

共通電極（図示せず）は蓋膜上に位置する。共通電極は、画素電極１９１と同一材質であり得、平面の面状に形成されて共通電圧の印加を受ける。

また、画素電極１９１及び共通電極の内側には配向膜（図示せず）が位置し得る。

下部表示パネルと上部表示パネルとの間にある配向膜の内側には、液晶層（図示せず）が位置する。液晶層は負の誘電率異方性を有し、液晶層の液晶分子は、電界がない状態でその長軸が上下表示パネルの表面に対して垂直をなす。

各々データ電圧が印加された第１副画素電極１９１ａ及び第２副画素電極１９１ｂは、上部表示パネルの共通電極と共に電界を生成することにより、２つの電極１９１、２７０の間に位置する液晶層の液晶分子の配列方向を決定する。このように決められた液晶分子の方向により液晶層を通過する光の位相差値が変化し、偏光板を透過する光の量が調節されて表示輝度が制御される。

以上では、低階調副画素領域においても１つの横幹部１９３ｂ及び縦幹部１９４ｂのみが形成されるように形成した液晶表示装置の１つの画素構造について説明した。

以下、図１９を参照して、隣接する画素の状況を説明する。

図１９は、図１８の実施形態による画素の配置図である。

図１９で矢印が追加的に表示されているが、これは液晶分子の配列方向を示しており、隣接する副画素電極間において互いに対向する構造を有している。

図１９では対向する構造を示しているが、隣接する副画素電極が全て同一方向に向かう構造を有する場合もあり得る。

以下、図２０を参照して、２つの副画素電極が互いに異なる電圧を有する他の実施形態の画素構造の等価回路図について説明する。

本発明の一実施形態による液晶表示装置は、図２０に示すように、ゲート線ＧＬ、データ線ＤＬ、第１電源線ＳＬ１、第２電源線ＳＬ２、ゲート線ＧＬ及びデータ線ＤＬに接続する第１スイッチング素子Ｑａ、第２スイッチング素子Ｑｂを含む。

本発明の一実施形態による液晶表示装置は、第１スイッチング素子Ｑａに接続される補助昇圧キャパシタＣｓａ及び第１液晶キャパシタＣｌｃａ、第２スイッチング素子Ｑｂに接続される補助減圧キャパシタＣｓｂ及び第２液晶キャパシタＣｌｃｂを更に含む。

第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂは薄膜トランジスタ等の三端子素子からなる。第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂは同一のゲート線ＧＬ及び同一のデータ線ＤＬに接続されて、同一のタイミングでターンオンされて同一のデータ信号を出力する。

第１電源線ＳＬ１及び第２電源線ＳＬ２には一定周期を有してスイングする形態の電圧が印加される。第１電源線ＳＬ１には一定周期（例えば、１Ｈ）の間に第１低電圧が印加され、その後、一定周期の間に第１高電圧が印加される。第２電源線ＳＬ２には一定周期の間に第２高電圧が印加され、その後、一定周期の間に第２低電圧が印加される。このとき、第１周期と第２周期は１フレーム内に複数回繰り返されて、第１電源線ＳＬ１と第２電源線ＳＬ２にはスイングする形態の電圧が印加される。このとき、第１低電圧と第２低電圧は同一であり、第１高電圧と第２高電圧も同一であり得る。

補助昇圧キャパシタＣｓａは第１スイッチング素子Ｑａ及び第１電源線ＳＬ１に接続され、補助減圧キャパシタＣｓｂは第２スイッチング素子Ｑｂ及び第２電源線ＳＬ２に接続される。

補助昇圧キャパシタＣｓａが第１スイッチング素子Ｑａと接続された部分の端子（以下、「第１端子」という）の電圧Ｖａは、第１電源線ＳＬ１に第１低電圧が印加されると低くなり、第１高電圧が印加されると高くなる。その後、第１電源線ＳＬ１の電圧がスイングすることにより、第１端子の電圧Ｖａもスイングするようになる。

また、補助減圧キャパシタＣｓｂが第１スイッチング素子Ｑｂと接続された部分の端子（以下、「第２端子」という）の電圧Ｖｂは、第２電源線ＳＬ２に第２高電圧が印加されると高くなり、第２低電圧が印加されると低くなる。その後、第２電源線ＳＬ２の電圧がスイングすることにより、第２端子の電圧Ｖｂもスイングするようになる。

このように、２つの副画素に同一のデータ電圧が印加されても、第１電源線ＳＬ１及び第２電源線ＳＬ２でスイングする電圧の大きさにより、２つの副画素の画素電極の電圧Ｖａ、Ｖｂが変化するので、これを通じて２つの副画素の透過率を異なるようにし、側面視認性を向上できる。

以上、本発明の多様な実施形態について説明した。

以上のような液晶表示装置においては、画素電極に属する単位画素電極が微細枝部１９７を有し、単位画素電極の個数が多いので、微細枝部１９７の数も多い。その結果、液晶分子を制御するのに十分な液晶制御力を有することができるので、液晶層に別途に光によって重合される前重合体を含まなくてもよい。

しかし、実施形態によっては液晶制御力が部分的に劣ることがあるため、液晶層に前重合体を含むようにしてもよい。

前重合体を含む場合に、プレチルトを形成する方法について図２１に示している。

図２１は、紫外線等の光によって重合される前重合体を利用して液晶分子がプレチルトを有するようにする過程を示す図面である。

図２１を参照すると、先ず、紫外線等の光による重合反応（ｐｏｌｙｍｅｒｉｚａｔｉｏｎ）によって硬化する単量体（ｍｏｎｏｍｅｒ）等の前重合体（ｐｒｅｐｏｌｙｍｅｒ）３３０を液晶物質と共に２つの表示パネル１００、２００の間に注入する。前重合体３３０は、紫外線等の光によって重合反応する反応性メソゲン（ｒｅａｃｔｉｖｅ ｍｅｓｏｇｅｎ）であってもよい。

次に、第１及び第２副画素電極にデータ電圧を印加し、上部表示パネル２００の共通電極に共通電圧を印加して、２つの表示パネル１００、２００間の液晶層３に電界を生成する。このことにより、液晶層３の液晶分子３１はその電界に応答して、一定の方向に傾く。

このように液晶層３の液晶分子３１が一定の方向に傾いた状態で、紫外線等の光を照射すると、前重合体３３０が重合反応を行って、図２１に示した通りプレチルト提供重合体３５０が形成される。プレチルト提供重合体３５０は表示パネル１００、２００に接して形成される。プレチルト提供重合体３５０により、液晶分子３１は上述した方向にプレチルトを有するように配向方向が定められる。従って、電界生成電極１９１、２７０に電圧を加えない状態でも、液晶分子３１は互いに異なる４つの方向にプレチルトを有して配列するようになる。

その結果、一画素のうちの上部副画素又は下部副画素各々の領域において、液晶分子３１が計４つの方向にプレチルトを有するようになる。

図２１に示すような重合体を利用したプレチルトは、カラーフィルタ２３０の微細枝部１９７が提供する液晶制御力だけではテクスチャを減少できない場合に、付随的に使用される。

図２１では、液晶層に光反応物質を含む実施形態を中心に記述したが、配向膜に光反応物質を含める場合もこれに準じて形成される。

以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者による種々の変形及び改良形態も本発明の権利範囲に属する。

１００、２００ 表示パネル
１１０ 第１絶縁基板、下部絶縁基板
１２１、ＧＬ、ＧＬｎ、ＧＬｎ＋１ ゲート線
１２４ ゲート電極
１２４ａ、１２４ｂ、１２４ｃ 第１、第２、第３ゲート電極
１３１、１３２ 第１、第２維持電極線
１４０ ゲート絶縁膜
１５４ 半導体層
１５４ａ、１５４ｂ、１５４ｃ 第１、第２、第３半導体層
１７１、ＤＬ データ線
１７２ 分圧基準電圧線
１７３ ソース電極
１７３ａ、１７３ｂ、１７３ｃ 第１、第２ソース電極
１７５ ドレイン電極
１７５ａ、１７５ｂ、１７３ｃ 第１、第２、第３ドレイン電極
１７８、ＲＬ 基準電圧線
１８０ 保護層 １８０ｐ、１８０ｑ 第１、第２保護層
１８５ａ、１８５ｂ 第１、第２コンタクトホール
１９１、１９１Ｌ、１９１Ｒ 画素電極
１９１ａ、１９１ｂ 第１、第２副画素電極
１９３、１９３−１ 横幹部
１９３ａ、１９３ｂ 第１、第２横幹部
１９４、１９４−１ 縦幹部
１９４ａ、１９４ｂ 第１、第２縦幹部
１９６ （遮蔽電極の）縦部
１９７、１９７−１ 微細枝部
１９７ａ、１９７ｂ 第１、第２微細枝部
１９８ （遮蔽電極の）横部
１９９ 遮蔽電極
２１０ 第２絶縁基板、上部絶縁基板
２２０ 遮光部材
２３０ カラーフィルタ
２５０ 蓋膜
３ 液晶層
３１ 液晶分子
３３０ 前重合体
３５０ プレチルト提供重合体
Ｃｌｃａ、Ｃｌｃｂ 第１、第２液晶キャパシタ
Ｃｓｔａ、Ｃｓｔｂ 第１、第２ストレージキャパシタ
Ｃａｓ 補助キャパシタ
Ｃｓａ、Ｃｓｂ 補助昇圧、補助減圧キャパシタ
ＰＸ 画素
ＰＸａ 高階調副画素
ＰＸｂ 低階調副画素
Ｑａ、Ｑｂ、Ｑｃ 第１、第２、第３薄膜トランジスタ
ＲＬ、１７８ 基準電圧線
ＳＬ 維持電極線
ＳＬ１，ＳＬ２ 第１、第２電源線

Claims (10)

1. 第１絶縁基板と、
   ゲート線と、
   前記ゲート線と絶縁して交差するデータ線と、
   前記ゲート線及び前記データ線に接続されている薄膜トランジスタと、
   前記薄膜トランジスタに接続されている第１副画素電極及び第２副画素電極を含む画素電極と、
   前記第１絶縁基板に対向する第２絶縁基板と、
   前記第２絶縁基板上に位置する共通電極と、
   前記第１絶縁基板と前記第２絶縁基板との間に位置して、複数の液晶分子を含む液晶層と、を含み、
   前記第１副画素電極及び前記第２副画素電極各々は、１つの横幹部又は１つの縦幹部から延長されている複数の微細枝部を含む１つの単位画素電極を有する、ことを特徴とする液晶表示装置。
2. 前記１つの単位画素電極は、液晶分子の配列方向が互いに異なる２つのドメインを有する、ことを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１副画素電極が位置する領域は第１副画素領域であり、前記第２副画素電極が位置する領域は第２副画素領域であり、
   前記縦幹部は、前記第１副画素領域及び前記第２副画素領域の一側縦辺に隣接して位置し、
   前記横幹部の一端は前記縦幹部の中央に接続されており、
   前記複数の微細枝部は、前記縦幹部又は前記横幹部から斜めに延長される、ことを特徴とする請求項２に記載の液晶表示装置。
4. 前記第１副画素電極は、前記縦幹部が右側に位置し、前記横幹部が右側から左側に延長される構造を有し、前記複数の微細枝部が右上又は右下方向に延長され、
   前記第２副画素電極は、前記縦幹部が左側に位置し、前記横幹部が左側から右側に延長される構造を有し、前記複数の微細枝部が左上又は左下方向に延長される、ことを特徴とする請求項３に記載の液晶表示装置。
5. 前記第１副画素電極及び前記第２副画素電極の幅は１４０μｍ以下である、ことを特徴とする請求項４に記載の液晶表示装置。
6. 前記縦幹部又は前記横幹部の幅が２５μｍ以下である、ことを特徴とする請求項５に記載の液晶表示装置。
7. 前記画素電極の左側又は右側に隣接する画素電極は、
   前記第１副画素電極の左側又は右側に隣接する第３副画素電極と、
   前記第２副画素電極の左側又は右側に隣接する第４副画素電極と、を更に含み、
   前記第３副画素電極及び前記第１副画素電極は互いに対向する構造を有し、
   前記第４副画素電極及び前記第２副画素電極も互いに対向する構造を有する、ことを特徴とする請求項４に記載の液晶表示装置。
8. 前記データ線の上方にあり、且つ隣接する副画素電極の間に位置する遮蔽電極を更に含み、
   前記遮蔽電極は前記副画素電極と同一層に位置する、ことを特徴とする請求項７に記載の液晶表示装置。
9. 前記データ線の上方にあり、且つ隣接する副画素電極の間に位置する遮蔽電極を更に含み、
   前記遮蔽電極は、前記副画素電極より低い層に位置して、前記副画素電極と一部重なる、ことを特徴とする請求項７に記載の液晶表示装置。
10. 前記第１副画素電極とこれに隣接する前記第３副画素電極によって配列される前記液晶分子の配列方向が互いに同一であり、
    前記第２副画素電極とこれに隣接する前記第４副画素電極によって配列される前記液晶分子の配列方向も互いに同一である、ことを特徴とする請求項９に記載の液晶表示装置。
    

Images