CN115032841B - 阵列基板和显示面板 - Google Patents
阵列基板和显示面板 Download PDFInfo
- Publication number
- CN115032841B CN115032841B CN202210755279.9A CN202210755279A CN115032841B CN 115032841 B CN115032841 B CN 115032841B CN 202210755279 A CN202210755279 A CN 202210755279A CN 115032841 B CN115032841 B CN 115032841B
- Authority
- CN
- China
- Prior art keywords
- electrode
- line
- shielding
- domain
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 230000005684 electric field Effects 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims abstract description 26
- 239000004973 liquid crystal related substance Substances 0.000 claims description 68
- 230000000694 effects Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 230000003313 weakening effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
Abstract
本申请具体涉及阵列基板及显示面板，阵列基板包括多个阵列排布的像素单元，像素单元包括多个子像素，子像素具有显示区和非显示区，子像素包括薄膜晶体管、像素电极和公共电极，像素电极与公共电极产生第一电场，像素电极包括主体电极部和连接电极部，主体电极部设于显示区中，薄膜晶体管和连接电极部设于非显示区中，连接电极部的一端与薄膜晶体管连接，连接电极部的另一端与主体电极部连接，子像素还包括：屏蔽线，屏蔽线设于非显示区中，且屏蔽线至少部分设于主体电极部和连接电极部之间，且与主体电极部和连接电极部间隔设置，屏蔽线所输入的信号与像素电极所输入的信号不同，以与像素电极产生第二电场。通过屏蔽线有效避免黑色畴线的出现。
Description
技术领域
本申请属于显示技术领域，具体涉及一种阵列基板和显示面板。
背景技术
液晶显示器大部分为背光型液晶显示器，其包括壳体、设于壳体内的液晶显示面板及壳体内的背光模组。液晶显示器需要借由背光模组提供的光源来正常显示发光。
通常液晶显示面板由两片玻璃基板(Array Glass和Color Filter Glass)贴合而成，且在两片玻璃基板之间灌入液晶，分别在两片玻璃基板的相对内侧设置像素电极、公共电极，利用电压场强来控制液晶分子的旋转方向，将背光模组的光折射出来产生画面。
对于垂直配向(Vertical Alignment，VA)型液晶显示面板在进行划动时易出现黑色畴线(Tracemura)，且不易消失，严重影响垂直配向(Vertical Alignment，VA)型液晶显示面板的显示效果。
发明内容
本申请的目的在于提供一种阵列基板和显示面板，能够有效避免黑色畴线(Tracemura)的出现。
本申请第一方面提供了一种阵列基板，包括多个阵列排布的像素单元，像素单元包括多个子像素，所述子像素具有显示区和非显示区，所述子像素包括薄膜晶体管、像素电极和公共电极，所述像素电极与所述公共电极产生第一电场，所述像素电极包括主体电极部和连接电极部，所述主体电极部设于所述显示区中，所述薄膜晶体管和所述连接电极部设于所述非显示区中，所述连接电极部的一端与所述薄膜晶体管连接，所述连接电极部的另一端与所述主体电极部连接，所述子像素还包括：屏蔽线，所述屏蔽线设于所述非显示区中，且所述屏蔽线至少部分设于所述主体电极部和所述连接电极部之间，且与所述主体电极部和所述连接电极部间隔设置，所述屏蔽线所输入的信号与所述像素电极所输入的信号不同，以与所述像素电极产生第二电场。
在本申请的一种示例性实施例中，所述屏蔽线包括第一屏蔽线和第二屏蔽线，所述第一屏蔽线和所述第二屏蔽线设于所述连接电极部的两侧；
所述主体电极部包括在列方向上延伸的列主干和在行方向上延伸的行主干，所述列主干和所述行主干相交并将所述主体电极部划分成四个畴，所述畴具有多条间隔设置的电极分支，所述畴中相邻两电极分支之间形成狭缝。
在本申请的一种示例性实施例中，所述连接电极部与所述主体电极部的边缘位置连接；
所述第一屏蔽线和所述第二屏蔽线位于所述连接电极部的列方向上的两侧；所述第一屏蔽线间隔设置于所述主体电极部和所述连接电极部之间；所述第二屏蔽线间隔设置于一个所述子像素的连接电极部和另一个相邻所述子像素的主体电极部之间。
在本申请的一种示例性实施例中，所述薄膜晶体管包括栅极、第一极和第二极；
所述连接电极部包括第一过孔部，所述第一过孔部通过过孔与第一极或第二极连接；
所述第一屏蔽线与所述第一过孔部具有间隙，且所述第一屏蔽线的至少部分位于所述第一过孔部和所述主体电极部之间。
在本申请的一种示例性实施例中，所述连接电极部还包括长条型连接部，所述连接部的一端与所述第一过孔部连接，另一端与所述主体电极部连接；所述第一过孔部朝所述主体电极部的一侧凸出，所述第一屏蔽线包括第一横线、第一斜向连接线和第二横线，所述第一斜向连接线分别连接所述第一横线和所述第二横线，所述第一斜向连接线在所述列方向上的正投影与所述第一过孔部在所述列方向上的正投影具有重叠；所述第一横线在所述行方向上的正投影遮挡所述第一过孔部在所述行方向上的正投影；所述第二横线在所述行方向上的正投影位于所述连接部在行方向上的正投影内；和/或
所述畴远离所述列主干的边缘为所述边缘位置。
在本申请的一种示例性实施例中，所述连接部与所述主体电极部的边缘位置连接；
所述第二屏蔽线在所述行方向上的正投影与所述连接部在所述行方向上的正投影具有重叠，所述第二屏蔽线与所述第二横线相互平行，且所述第二屏蔽线在所述行方向上的延伸方向与所述第二横线在所述行方向上的延伸方向相反。
在本申请的一种示例性实施例中，所述连接电极部与所述主体电极部的中间位置连接；
所述第一屏蔽线和所述第二屏蔽线分别位于所述连接电极部所述行方向上的两侧；
所述列主干所在的位置为中间位置。
在本申请的一种示例性实施例中，所述连接电极部包括第二过孔部、横向连接部和斜向连接部，所述横向连接部分别连接所述斜向连接部和第二过孔部，所述斜向连接部连接所述主体电极部的中间位置，所述第二过孔部向所述主体电极部凸出设置；
所述第一屏蔽线包括第三横线和第二斜向连接线，所述第三横线在所述行方向上的正投影遮挡所述第二过孔部在所述行方向上的正投影，所述第二斜向连接线在所述列方向上的正投影与所述第二过孔部在所述列方向上的正投影具有重叠；所述第二斜向连接线在所述行方向上的正投影与所述斜向连接部在所述行方向上的正投影具有重叠。
在本申请的一种示例性实施例中，所述畴包括第一电极畴、第二电极畴、第三电极畴和第四电极畴，所述第一电极畴和所述第二电极畴在所述行方向上依次排列，且所述第一电极畴和所述第二电极畴的电极分支的延伸方向相对于所述列方向上相互对称；
所述第三电极畴和所述第四电极畴在所述行方向上依次排列，所述第三电极畴和所述第四电极畴的电极分支的延伸方向相对于所述列方向上相互对称；
所述第三电极畴设于所述第一电极畴在所述列方向上靠近所述薄膜晶体管的一侧，且所述第三电极畴和所述第一电极畴的电极分支的延伸方向相对于所述行方向上相互对称；
所述第四电极畴设于所述第二电极畴在所述列方向上靠近所述薄膜晶体管的一侧，且所述第四电极畴和所述第二电极畴的电极分支的延伸方向相对于所述行方向上相互对称；
所述第二屏蔽线包括至少一条屏蔽分支，所述屏蔽分支在所述列方向上的夹角与所述第四电极畴的电极分支与所述列方向上的夹角相同。
本申请第二方面提供了一种显示面板，包括对置基板、液晶分子以及上述任一项所述的阵列基板，所述液晶分子设于所述对置基板和所述阵列基板之间。
本申请方案具有以下有益效果：
本申请方案包括阵列基板，在阵列基板的主体电极部和连接电极部之间增设屏蔽线，且像素电极所输入的信号与屏蔽线所输入的信号不同，因此，该屏蔽线与像素电极形成的第二电场，屏蔽线分享连接电极部上的电荷量，削弱连接电极部上与公共电极的第一电场强度，进而减小连接电极部上液晶分子的偏转角度，挤压或划动时液晶分子的偏转角度相较于未增设屏蔽线时液晶分子的偏转角度更小，以使得非显示区中的液晶分子不会沿连接电极部上的电极走线进入主体电极部中对液晶分子进行挤压，避免主体电极部产生黑色畴线(Tracemura)，也即可以将黑色畴线(Tracemura)限制在非显示区中，降低显示区中黑色畴线(Tracemura)的产生。并且，屏蔽线设于非显示区中可以避免影响显示区的开口率，保证显示效果。
此外，本申请方案还包括显示面板，显示面板包括对置基板、液晶分子和阵列基板，通过在阵列基板上设置屏蔽线，避免主体电极部产生黑色畴线(Tracemura)，进而降低显示面板黑色畴线(Tracemura)的产生，提高显示面板的显示效果。
本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请实施例一提供的一种阵列基板的结构示意图；
图2示出了本申请实施例一提供的主体电极部和连接电极部之间设有一条屏蔽线的结构示意图；
图3示出了本申请实施例一提供的主体电极部和连接电极部之间设有两条屏蔽线的结构示意图；
图4示出了本申请实施例一提供的屏蔽线与数据线的结构示意图；
图5示出了本申请实施例二提供的连接电极部与主体电极部的中间位置连接的结构示意图；
图6示出了本申请实施例二提供的屏蔽线位于连接电极部行方向上两侧的结构示意图；
图7示出了本申请实施例三提供的显示面板的结构示意图。
附图标记说明：
1、子像素；1a、显示区；1b、非显示区；11、薄膜晶体管；12、像素电极；121、主体电极部；121a、第一电极畴；121b、第二电极畴；121c、第三电极畴；121d、第四电极畴；122、列主干；123、行主干；124、电极分支；125、连接电极部；1251、第一过孔部；1252、连接部；1253、第二过孔部；1254、横向连接部；1255、斜向连接部；13、公共电极；14、第一屏蔽线；141、第一横线；142、第一斜向连接线；143、第二横线；144、第三横线；145、第二斜向连接线；15、第二屏蔽线；151、屏蔽分支；152、主干；16、屏蔽连接线；17、数据线；100、显示面板；101、阵列基板；102、对置基板；103、液晶分子。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
在本申请中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“装配”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
实施例一
本申请实施例一提供了一种阵列基板101，如图1所示，其包括有多个沿行方向X和列方向Y阵列排布的像素单元，该像素单元包括多个子像素1。
其中，参见图1、图2和图3所示，子像素1包括薄膜晶体管11、像素电极12和公共电极13；像素电极12包括主体电极部121和连接电极部125；并且，该子像素1具有显示区1a和非显示区1b，像素电极12中主体电极部121位于显示区1a，以透过背光模组所产生的光线，且主体电极部121还可以驱动液晶分子103的转动；薄膜晶体管11和连接电极部125位于非显示区1b，以避免连接电极部125影响显示面板100的显示效果，且也能增加显示面板100的显示范围，提高显示面板100的显示效果，且该连接电极部125分别连接薄膜晶体管11和主体电极部121，以将薄膜晶体管11中的数据信号输入至主体电极部121内，控制主体电极部121的电压。
需要说明的是，公共电极13可设在阵列基板101上也可设在与阵列基板101对盒设置的对置基板102上，具体可根据不同面板结构进行设计。
示例地，公共电极13设在与阵列基板101对盒设置的对置基板102上。该阵列基板101包括有像素电极12，对置基板102上设有公共电极13，其阵列基板101和对置基板102之间具有液晶分子103。像素电极12和公共电极13分别通入不同的电压，使得像素电极12和公共电极13之间产生第一电场，通过控制电场的大小进而控制液晶分子103的偏转角度，从而控制光线的折射率。
需要说明的是，当去按压或划动显示面板时，阵列基板101和对置基板102之间的液晶分子103排列变得不规则，从按压点逐渐对周围液晶分子103产生挤压，进而产生黑色畴线(Trace mura)。
并且，由于非显示区1b对应的对置基板102上有黑色矩阵，无法进行光配向，而且非显示区1b中薄膜晶体管11的地形比较复杂，此外，液晶分子103本身也不规则，因此，当去按压或划动时会从非显示区1b处的液晶分子103会扩散到连接电极部125处的液晶分子103，再通过连接电极部125上的电场将非显示区1b中的液晶分子103逐渐扩散到主体电极部121处，非显示区1b的液晶分子103进入主体电极部121，对主体电极部121内的液晶分子103产生挤压，进而使得主体电极部121处的液晶分子103排列变得不规则，以此产生黑色畴线(Trace mura)。换句话说，该黑色畴线(Trace mura)即是从非显示区1b扩散到显示区1a；或者说，该黑色畴线(Trace mura)是从非显示区1b沿着连接电极部125上的电极走线传递至显示区1a内。
因此，本申请方案提出一种阵列基板101，在子像素1中非显示区1b中增设一屏蔽线，该屏蔽线的至少部分位于该主体电极部121和连接电极部125之间，并且该屏蔽线与主体电极部121和连接电极部125之间间隔设置，避免与主体电极部121和连接电极部125之间发生干扰。
需要说明的是，该屏蔽线可采用DBS设计。
此外，该屏蔽线与像素电极12所输入的信号不同，以使屏蔽线与公共电极13形成的第二电场与像素电极12与公共电极13形成的第一电场强度不同。其中，该像素电极12上的部分电荷量流动至屏蔽线，与屏蔽线形成第二电场，另一部分电荷量流动至公共电极13形成第一电场，通过加入屏蔽线分享像素电极12上的部分电荷量，进而降低像素电极12向公共电极13流动的电荷量，削弱第一电场的强度，使得像素电极12中的液晶分子103偏转角度相较于未削弱电场强度的液晶分子103的偏转角度更小。这样，当划动或按压时液晶分子103的偏转角度更低，进而使得非显示区1b中的液晶分子103不易沿连接电极部125的电极走线进入主体电极部121内，避免非显示区1b中的液晶分子103与显示区1a中的液晶分子103发生挤压，也即避免阵列基板101中显示区1a中黑色畴线(Trace mura)的产生，将黑色畴线(Trace mura)限制在非显示区1b。
值得一提的是，该屏蔽线所输入的信号与公共电极13所输入的信号相同，也即屏蔽线与公共电极13之间不会产生电场。
进一步地，参见图3或图4所示，该屏蔽线包括有第一屏蔽线14和第二屏蔽线15，该第一屏蔽线14和第二屏蔽线15分别设于连接电极部125列方向Y的两侧。
示例地，该子像素1可以设计为单畴、二畴、四畴或八畴，具体可根据具体的实施方式进行设计，在此不做具体限定。
可选地，参见图3和图4所示，该子像素1为四畴时，主体电极部121包括在列方向Y上延伸的列主干122和在行方向X上延伸的行主干123，列主干122和行主干123相交并将主体电极部121划分成四个畴，分别为第一电极畴121a、第二电极畴121b、第三电极畴121c和第四电极畴121d；每个畴具有多条间隔设置的电极分支124，相邻两电极分支124之间形成狭缝。
其中，行主干123与列主干122相互垂直，且行主干123和列主干122的中心汇聚于一点，第一电极畴121a和第二电极畴121b在行方向X上依次排列，第三电极畴121c和第四电极畴121d在行方向X上依次排列；第一电极畴121a和第三电极畴121c在列方向Y上依次排列，且第三电极畴121c设于第一电极畴121a靠近薄膜晶体管11的一侧。
也就是说，第一电极畴121a和第二电极畴121b从左往右依次排列，第一电极畴121a和第三电极畴121c从上往下依次排列。
此外，第一电极畴121a和第二电极畴121b的电极分支124的延伸方向相对于列方向Y上相互对称；第三电极畴121c和第四电极畴121d的电极分支124的延伸方向相对于列方向Y上相互对称；第一电极畴121a和第三电极畴121c的电极分支124的延伸方向相对于行方向X上相互对称；第二电极畴121b和第四电极畴121d的电极分支124的延伸方向相对于行方向X上相互对称。
举例说明，参见图3所示，该第一电极畴121a中的电极分支124相对于列主干122沿左上方进行延伸；第二电极畴121b中的电极分支124相对于列主干122沿右上方进行延伸；第三电极畴121c中的电极分支124相对于列主干122沿左下方进行延伸；第四电极畴121d中的电极分支124相对于列主干122沿右下方进行延伸。
此外，第三电极畴121c设于第一电极畴121a在列方向Y上靠近薄膜晶体管11的一侧；第四电极畴121d设于第二电极畴121b在列方向Y上靠近薄膜晶体管11的一侧。
需要说明的是，各电极畴远离列主干122的位置为边缘位置，该列主干122的位置为中间位置。
示例地，参见图4所示，连接电极部125与主体电极部121中第四电极畴121d远离列主干122一侧的电极分支124连接；第一屏蔽线14和第二屏蔽线15位于连接电极部125的列方向Y上的两侧，也即第一屏蔽线14和第二屏蔽线15分别位于连接电极部125的上下两侧；其中，第一屏蔽线14间隔设于连接电极部125和主体电极部121之间，第二屏蔽线15间隔设于一个子像素1的连接电极部125和另一个相邻子像素1的电极部之间。
需要说明的是，该第一屏蔽线14和第二屏蔽线15所输入的信号是相同的，也即第二屏蔽线15与像素电极12的信号不同；也就是说，在连接电极部125的上下两侧形成两个相同的第二电场。这样，通过第二屏蔽线15可以进一步分享像素电极12的电荷量，对像素电极12与公共电极13的第一电场强度进行进一步削弱，使得液晶分子103偏转角度更低，进行按压或划动时，非显示区1b中的液晶分子103不易沿连接电极部125的连接走线进行挤压显示区1a中的液晶分子103，进一步将黑色畴线(Trace mura)限制在非显示区1b中。
此外，该第一屏蔽线14和第二屏蔽线15所输入的信号与公共电极13所输入的信号相同。
进一步地，参见图3或图4所示，该连接电极部125包括与薄膜晶体管11连接的第一过孔部1251，第一屏蔽线14与第一过孔部1251之间具有间隙，以防止第一屏蔽线14和第一过孔部1251发生干扰，影响数据传输；此外，由于该第一过孔部1251也与公共电极13形成电场；因此，该第一屏蔽线14的至少部分在列方向Y上的正投影遮挡部分第一过孔在列方向Y上的正投影，也即，第一屏蔽线14的至少部分位于第一过孔部1251和主体电极部121之间。对主体电极部121和连接电极部125的电荷量进行分享，降低主体电极部121和连接电极部125中的液晶分子103的偏转角度，挤压或划动时液晶分子103的偏转角度更低，更不易沿连接电极部125的连接电极线进入主体电极部121中，进而限制第一过孔部1251处的液晶分子103进入显示区1a中，避免黑色畴线(Trace mura)的产生，提高显示效果。
需要说明的是，薄膜晶体管11可包括栅极、有源层及同层设置的第一极和第二极，栅极与有源层之间可设置栅绝缘层，以使栅极与有源层之间相互绝缘；而第一极和第二极可分别与有源层的源、漏掺杂区，具体可根据薄膜晶体管11为N型或P型来确定第一极和第二极与有源层的源、漏掺杂区对应连接关系，在此不作详细赘述。
其中，第一过孔部1251通过过孔与第一极或第二极连接。
更进一步地，参见图4或图5所示，该连接电极部125还包括有细长的连接部1252，连接部1252的一端与第一过孔部1251连接，另一端与主体电极部121连接，以用于将薄膜晶体管11的信号输入至主体电极部121内；此外，该第一过孔部1251朝主体电极部121的一侧凸出设置。
为了避开第一过孔部1251以及避免影响开口率，参见图4所示，该第一屏蔽线14包括有第一横线141、第一斜向连接线142和第二横线143。第一斜向连接线142分别连接第一横线141和第二横线143；且斜向连接线在列方向Y正投影与第一过孔部1251在列方向Y的正投影具有重叠；第一横线141在行方向X的正投影遮挡第一过孔部1251在行方向X的正投影；第二横线143在行方向X的正投影位于连接部1252在行方向X的正投影内。这样，第一屏蔽线14与连接电极部125和主体电极部121之间形成第二电场，分享主体电极部121和连接电极部125上的电荷量，削弱主体电极部121和连接电极部125与公共电极13的电荷量，进而削弱主体电极部121和连接电极部125与公共电极13之间的第一电场强度，进而使得液晶分子103偏转角度变低，使得非显示区1b中的液晶分子103受到挤压或划动时偏转角度更低，不易沿电极走线进入显示区1a中，避免显示区1a黑色畴线(Trace mura)的产生，将黑色畴线(Trace mura)的产生限制在非显示区1b中。
需要说明的是，该第一横线141、第一斜向连接线142和第二横线143形成“Z”字型结构，既可以对第一过孔部1251进行避让，也可以保证子像素1的开口率；还可以将黑色畴线(Trace mura)限制在非显示区1b中。
此外，该第一横线141距第一过孔部1251的间距与第二横线143距连接部1252的间距相同。这样，既可以保证显示区1a中的开口率，还能更好地限制连接电极部125的液晶分子103的流向，避免显示区1a产生黑色畴线(Trace mura)。
值得一提的是，连接电极部125与主体电极部121的边缘位置连接时，该连接电极部125中的连接部1252与主体电极部121中的第三电极畴121c的电极分支124远离列主干122的边缘位置连接。
需要说明的是，在显示面板100中全部子像素1中的像素电极12的连接电极部125与主体电极部121的边缘位置连接；也可以是全部子像素1中的像素电极12的连接电极部125与主体电极部121的中间位置连接；还可以是部分子像素1中的像素电极12的连接电极部125与主体电极部121的边缘位置连接，另一部分子像素1中的像素电极12的连接电极部125与主体电极部121的中间位置连接，具体可根据不同的实施方式进行设计，在此不再一一赘述。
此外，该第二屏蔽线15在行方向X上的正投影与连接部1252在行方向X上的正投影具有重叠。
示例地，第二屏蔽线15、连接部1252以及第二横线143之间相互平行，进一步削弱连接电极部125与公共电极13的电荷量，且采用平行设计其制程更加简单，减少了屏蔽线所占用空间。
此外，第二屏蔽线15在行方向X上的延伸方向与第二横线143在行方向X上的延伸方向可以相同也可以相反。
可选地，该第二屏蔽线15在行方向X上的延伸方向与第二横线143在行方向X上的延伸方向相反。这样，通过交叉排列的方式，可以将第二屏蔽线15做成与第二横线143相互平行的直线，而无需为了避让第一过孔部1251而设计折线，进而可以避免屏蔽线所占用的空间，更加节省空间。
值得一提的是，参见图4所示，在一列上可以均是第一屏蔽线14，也可以全是第二屏蔽线15，当然，还可以是第一屏蔽线14和第二屏蔽线15间隔设置。该阵列基板101还包括屏蔽连接线16，该屏蔽连接线16用于连接同一列上的第一屏蔽线14和/或第二屏蔽线15，并且该每一列上的屏蔽连接线16连接至同一输入电压，且每一列上的屏蔽连接线16的输入电压相同。
此外，参见图4所示，该阵列基板101还包括数据线17，为了避免寄生电容，该屏蔽连接线16与数据线17之间错位设置。
实施例二
本实施例二与实施例一的不同点在于，参见图5和图6所示，该连接电极部125与主体电极部121的中间位置连接，且第一屏蔽线14和第二屏蔽线15位于连接电极部125行方向X上的两侧。
示例地，参见图5所示，该连接电极部125包括第二过孔部1253、横向连接部1254和斜向连接部1255，横向连接部1254分别连接斜向连接部1255和第二过孔部1253，斜向连接部1255连接主体电极部121的中间位置，第二过孔部1253向主体电极部121凸出设置。
需要说明的是，该中间位置为列主干122的位置，且斜向连接部1255与列方向Y具有倾斜夹角，也即该斜向连接部1255与列主干122具有倾斜夹角。
此外，为了避免第二过孔部1253向主体电极部121的凸出部分，该第一屏蔽线14包括第三横线144和第二斜向连接线145，通过第二斜向连接线145对第二过孔部1253进行避让，避免影响子像素1的开口率。
值得一提的是，参见图6所示，第三横线144在行方向X上的正投影遮挡第二过孔部1253在行方向X上的正投影，第二斜向连接线145在列方向Y上的正投影与第二过孔部1253在列方向Y上的正投影具有重叠，以用于削弱连接电极部125与公共电极13的电荷量，使得连接电极部125上的液晶分子103偏转角度降低，进而避免第二过孔部1253的液晶分子103朝显示区1a移动，避免黑色畴线(Trace mura)的产生，提高显示效果。
并且，参见图6所示，第二斜向连接线145在行方向X上的正投影与斜向连接部1255在行方向X上的正投影具有重叠；第二斜向连接线145在行方向X上的正投影与横向连接部1254在行方向X上的正投影具有重叠。
这样，第一屏蔽线14可以在连接电极部125和主体电极部121之间形成第二电场，也即连接电极部125和主体电极部121上的电荷量一部分与第一屏蔽线14形成第二电场，另一部分与公共电极13形成第一电场，再一部分与第二屏蔽线15形成第二电场，进而削弱主体电极部121和连接电极部125与公共电极13形成的第一电场强度，进而使得液晶分子103的偏转角度更低，进行挤压或按压时非显示区1b中的液晶分子103偏转角度更小，不易沿电极走线进入显示区1a中对显示区1a中的液晶分子103进行挤压，避免黑色畴线(Tracemura)的产生，将黑色畴线(Trace mura)限制在非显示区1b中。
进一步地，参见图5或图6所示，第二斜向连接线145与列方向Y所形成的倾斜角与斜向连接部1255与列方向Y所形成的倾斜角相同；这样，由于第二斜向连接线145和斜向连接部1255与列方向Y的倾斜角相同，可以减少刻蚀过程，减少生产成本。
更进一步地，第二屏蔽线15在行方向X上的正投影与斜向连接部1255在行方向X上的正投影具有重叠，以进一步降低连接电极部125上的液晶分子103的偏转角度，保证非显示区1b中的液晶分子103不会流入显示区1a中，避免黑色畴线(Trace mura)的产生，将黑色畴线(Trace mura)限制在非显示区1b中。
此外，参见图5所示，该第二屏蔽线15与斜向连接部1255和第二斜向连接线145相互平行。这样，可以减少刻蚀过程，且一致性更好，能更好地限制黑色畴线(Trace mura)的产生。
需要说明的是，且第二屏蔽线15距斜向连接部1255的距离与第二斜向连接线145距斜向连接部1255的距离相同，可以保证第一屏蔽线14和第二屏蔽线15所对斜向连接部1255的削弱效果相同，能阻止液晶分子103从非显示区1b流入显示区1a中。
此外，参见图5或图6所示，该第二屏蔽线15包括有至少一条屏蔽分支151，该屏蔽分支151在列方向Y上的夹角与主体电极部121中的第四电极畴121d的电极分支124与列方向Y上的夹角相同。也就是说，屏蔽分支151与电极分支124的延伸方向相互重合。
示例地，参见图5所示，该第二屏蔽线15包括有四条屏蔽分支151和一条主干152，该主干152从屏蔽连接线16处引出，屏蔽分支151从主干152处沿左上方延伸，其与第四电极畴121d中的电极分支124间隙设置，且两者的延伸方向相互重合，也即一条屏蔽分支151对应一条电极分支124。这样，可以减少蚀刻过程，减少生产成本，且屏蔽分支151和斜向连接部1255和第二斜向连接线145与列方向Y上的夹角与第四电极畴121d中电极分支124与列方向Y上的夹角相同，其一致性和均匀性更好。
值得一提的是，该斜向连接部1255还可以与主体电极部121的边缘位置连接，也即斜向连接部1255与畴远离列主干122的一侧连接，具体可根据不同的实施例进行设计，在此不再一一赘述。
实施例三
本实施例三还提供了一种显示面板，此显示面板100可为液晶显示面板。其中，参见图7所示，显示面板100可包括实施例一或实施例二中所描述的阵列基板101，在此不再重复赘述。且显示面板100还包括与阵列基板101对盒设置的对置基板102以及位于阵列基板101和对置基板102之间的液晶分子103。
此对置基板102可包括玻璃衬底及形成在玻璃衬底上的色阻层、BM层、公共电极板、配向膜等等，在此不作详细赘述。
应当理解的是，通过削弱阵列基板101中像素电极12和公共电极13之间的第一电场强度，进而使得阵列基板101和对置基板102之间的液晶分子103偏转角度更低，划动或按压时非显示区1b中的液晶分子103偏转角度更低，从而使得非显示区1b中的液晶分子103不会沿连接电极部125的电极走线进入显示区1a中，降低显示区1a中黑色畴线(Trace mura)的产生，进而降低整个显示面板100黑色畴线(Trace mura)的产生，提高显示面板100的显示效果。
此外，该显示面板100可以采用垂直配向模式。例如，MVA(multi-domain verticalalignment)显示面板100或PVA(patterned vertical alignment)。
在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本申请的权利要求和说明书所做的变化或修饰，皆应属于本申请专利涵盖的范围之内。
Claims (10)
1.一种阵列基板，包括多个阵列排布的像素单元，所述像素单元包括多个子像素，所述子像素具有显示区和非显示区，所述子像素包括薄膜晶体管、像素电极和公共电极，所述像素电极与所述公共电极产生第一电场，其特征在于，所述像素电极包括主体电极部和连接电极部，所述主体电极部设于所述显示区中，所述薄膜晶体管和所述连接电极部设于所述非显示区中，所述连接电极部的一端与所述薄膜晶体管连接，所述连接电极部的另一端与所述主体电极部连接，所述子像素还包括：
屏蔽线，所述屏蔽线设于所述非显示区中，且所述屏蔽线至少部分设于所述主体电极部和所述连接电极部之间，且与所述主体电极部和所述连接电极部间隔设置，所述屏蔽线所输入的信号与所述像素电极所输入的信号不同，以与所述像素电极产生第二电场；
所述屏蔽线包括第一屏蔽线和第二屏蔽线，所述连接电极部与所述主体电极部的边缘位置连接时，所述第一屏蔽线和所述第二屏蔽线位于所述连接电极部的列方向上的两侧；在所述连接电极部与所述主体电极部的中间位置连接时，所述第一屏蔽线和所述第二屏蔽线分别位于所述连接电极部行方向上的两侧。
2.根据权利要求1所述的阵列基板，其特征在于，
所述主体电极部包括在列方向上延伸的列主干和在行方向上延伸的行主干，所述列主干和所述行主干相交并将所述主体电极部划分成四个畴，所述畴具有多条间隔设置的电极分支，所述畴中相邻两电极分支之间形成狭缝。
3.根据权利要求2所述的阵列基板，其特征在于，
所述连接电极部与所述主体电极部的边缘位置连接；
所述第一屏蔽线和所述第二屏蔽线位于所述连接电极部的列方向上的两侧；所述第一屏蔽线间隔设置于所述主体电极部和所述连接电极部之间；所述第二屏蔽线间隔设置于一个所述子像素的连接电极部和另一个相邻所述子像素的主体电极部之间。
4.根据权利要求3所述的阵列基板，其特征在于，
所述薄膜晶体管包括栅极、第一极和第二极；
所述连接电极部包括第一过孔部，所述第一过孔部通过过孔与第一极或第二极连接；
所述第一屏蔽线与所述第一过孔部具有间隙，且所述第一屏蔽线的至少部分位于所述第一过孔部和所述主体电极部之间。
5.根据权利要求4所述的阵列基板，其特征在于，
所述连接电极部还包括长条型连接部，所述连接部的一端与所述第一过孔部连接，另一端与所述主体电极部连接；所述第一过孔部朝所述主体电极部的一侧凸出，所述第一屏蔽线包括第一横线、第一斜向连接线和第二横线，所述第一斜向连接线分别连接所述第一横线和所述第二横线，所述第一斜向连接线在所述列方向上的正投影与所述第一过孔部在所述列方向上的正投影具有重叠；所述第一横线在所述行方向上的正投影遮挡所述第一过孔部在所述行方向上的正投影；所述第二横线在所述行方向上的正投影位于所述连接部在行方向上的正投影内；和/或
所述畴远离所述列主干的边缘为所述边缘位置。
6.根据权利要求5所述的阵列基板，其特征在于，
所述连接部与所述主体电极部的边缘位置连接；
所述第二屏蔽线在所述行方向上的正投影与所述连接部在所述行方向上的正投影具有重叠，所述第二屏蔽线与所述第二横线相互平行，且所述第二屏蔽线在所述行方向上的延伸方向与所述第二横线在所述行方向上的延伸方向相反。
7.根据权利要求2所述的阵列基板，其特征在于，
所述连接电极部与所述主体电极部的中间位置连接；
所述第一屏蔽线和所述第二屏蔽线分别位于所述连接电极部所述行方向上的两侧；
所述列主干所在的位置为中间位置。
8.根据权利要求7所述的阵列基板，其特征在于，
所述连接电极部包括第二过孔部、横向连接部和斜向连接部，所述横向连接部分别连接所述斜向连接部和第二过孔部，所述斜向连接部连接所述主体电极部的中间位置，所述第二过孔部向所述主体电极部凸出设置；
所述第一屏蔽线包括第三横线和第二斜向连接线，所述第三横线在所述行方向上的正投影遮挡所述第二过孔部在所述行方向上的正投影，所述第二斜向连接线在所述列方向上的正投影与所述第二过孔部在所述列方向上的正投影具有重叠；所述第二斜向连接线在所述行方向上的正投影与所述斜向连接部在所述行方向上的正投影具有重叠。
9.根据权利要求8所述的阵列基板，其特征在于，
所述畴包括第一电极畴、第二电极畴、第三电极畴和第四电极畴，所述第一电极畴和所述第二电极畴在所述行方向上依次排列，且所述第一电极畴和所述第二电极畴的电极分支的延伸方向相对于所述列方向上相互对称；
所述第三电极畴和所述第四电极畴在所述行方向上依次排列，所述第三电极畴和所述第四电极畴的电极分支的延伸方向相对于所述列方向上相互对称；
所述第三电极畴设于所述第一电极畴在所述列方向上靠近所述薄膜晶体管的一侧，且所述第三电极畴和所述第一电极畴的电极分支的延伸方向相对于所述行方向上相互对称；
所述第四电极畴设于所述第二电极畴在所述列方向上靠近所述薄膜晶体管的一侧，且所述第四电极畴和所述第二电极畴的电极分支的延伸方向相对于所述行方向上相互对称；
所述第二屏蔽线包括至少一条屏蔽分支，所述屏蔽分支在所述列方向上的夹角与所述第四电极畴的电极分支与所述列方向上的夹角相同。
10.一种显示面板，其特征在于，包括对置基板、液晶分子以及权利要求1-9任一项所述的阵列基板，所述液晶分子设于所述对置基板和所述阵列基板之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210755279.9A CN115032841B (zh) | 2022-06-30 | 2022-06-30 | 阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210755279.9A CN115032841B (zh) | 2022-06-30 | 2022-06-30 | 阵列基板和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115032841A CN115032841A (zh) | 2022-09-09 |
| CN115032841B true CN115032841B (zh) | 2024-02-09 |
Family
ID=83127331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210755279.9A Active CN115032841B (zh) | 2022-06-30 | 2022-06-30 | 阵列基板和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115032841B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102213872A (zh) * | 2010-04-02 | 2011-10-12 | 三星电子株式会社 | 像素电极面板、液晶显示面板组件及其制造方法 |
| CN107340655A (zh) * | 2016-05-03 | 2017-11-10 | 三星显示有限公司 | 液晶显示装置 |
| CN107526219A (zh) * | 2016-06-17 | 2017-12-29 | 三星显示有限公司 | 液晶显示装置 |
| CN111338134A (zh) * | 2020-03-13 | 2020-06-26 | Tcl华星光电技术有限公司 | 一种像素电极结构及液晶显示面板 |
| CN111474779A (zh) * | 2020-05-13 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板和液晶显示面板 |
| CN112731717A (zh) * | 2020-08-12 | 2021-04-30 | 友达光电股份有限公司 | 像素结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102317719B1 (ko) * | 2015-02-23 | 2021-10-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
-
2022
- 2022-06-30 CN CN202210755279.9A patent/CN115032841B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102213872A (zh) * | 2010-04-02 | 2011-10-12 | 三星电子株式会社 | 像素电极面板、液晶显示面板组件及其制造方法 |
| CN107340655A (zh) * | 2016-05-03 | 2017-11-10 | 三星显示有限公司 | 液晶显示装置 |
| CN107526219A (zh) * | 2016-06-17 | 2017-12-29 | 三星显示有限公司 | 液晶显示装置 |
| CN111338134A (zh) * | 2020-03-13 | 2020-06-26 | Tcl华星光电技术有限公司 | 一种像素电极结构及液晶显示面板 |
| CN111474779A (zh) * | 2020-05-13 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板和液晶显示面板 |
| CN112731717A (zh) * | 2020-08-12 | 2021-04-30 | 友达光电股份有限公司 | 像素结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115032841A (zh) | 2022-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9551906B2 (en) | Liquid crystal display | |
| US8279385B2 (en) | Liquid crystal display | |
| JP5876526B2 (ja) | 液晶表示装置 | |
| KR101006202B1 (ko) | 수평 전계형 액정 표시 장치용 픽셀 구조체 | |
| US8294851B2 (en) | Manufacturing method of liquid crystal display panel | |
| JP4667587B2 (ja) | 液晶表示装置 | |
| US8570465B2 (en) | Liquid crystal display | |
| KR20090088729A (ko) | 표시 장치 | |
| KR100564219B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| CN115145082A (zh) | 像素结构、阵列基板及显示面板 | |
| CN108319062B (zh) | 阵列基板及液晶显示面板 | |
| US7599031B2 (en) | Liquid crystal display device | |
| WO2023070726A1 (zh) | 一种阵列基板及显示面板 | |
| CN115032841B (zh) | 阵列基板和显示面板 | |
| CN111240106A (zh) | 显示面板 | |
| CN114879418A (zh) | 阵列基板及显示面板 | |
| CN111240105A (zh) | 显示面板和显示装置 | |
| CN114967246A (zh) | 液晶显示面板及显示装置 | |
| CN110412800B (zh) | 像素结构及采用该像素结构的显示面板 | |
| CN111240116B (zh) | 一种显示面板和显示装置 | |
| KR20060038485A (ko) | 액정표시장치 | |
| CN113703232A (zh) | 阵列基板及液晶显示面板 | |
| CN114879419B (zh) | 阵列基板及显示面板 | |
| KR101255314B1 (ko) | 횡전계형 액정 표시 장치 및 이의 제조 방법 | |
| CN115101024B (zh) | 像素结构、阵列基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |