JP2016146653A - Imaging apparatus and imaging system - Google Patents

Imaging apparatus and imaging system Download PDF

Info

Publication number
JP2016146653A
JP2016146653A JP2016057548A JP2016057548A JP2016146653A JP 2016146653 A JP2016146653 A JP 2016146653A JP 2016057548 A JP2016057548 A JP 2016057548A JP 2016057548 A JP2016057548 A JP 2016057548A JP 2016146653 A JP2016146653 A JP 2016146653A
Authority
JP
Japan
Prior art keywords
charge
region
photoelectric conversion
unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016057548A
Other languages
Japanese (ja)
Inventor
雄一郎 山下
Yuichiro Yamashita
雄一郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2016146653A publication Critical patent/JP2016146653A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a pixel structure which can enlarge a dynamic range without enlarging a pixel area.SOLUTION: An imaging apparatus includes: a photoelectric conversion section for photoelectrically converting incident light; a charge accumulation region for accumulating at least a part of a signal charge generated in the photoelectric conversion section apart from the photoelectric conversion section; a first transfer section for transferring an electric charge in the charge accumulation region to a floating diffusion region; a second transfer section for transferring the signal charge to the charge accumulation region from the photoelectric conversion section; and an amplification section for amplifying a signal depending on the signal charge transferred to the floating diffusion region. The imaging apparatus also includes an imaging region including a plurality of pixels. A plurality of charge accumulation regions are arranged for one photoelectric conversion section.SELECTED DRAWING: Figure 4

Description

本発明は、ダイナミックレンジが拡大された撮像装置に関するものであり、特にダイナミックレンジが拡大されたアクティブピクセルセンサに、更に異なる機能が付加可能な画素構造に関するものである。   The present invention relates to an imaging device with an expanded dynamic range, and more particularly to a pixel structure that can add different functions to an active pixel sensor with an expanded dynamic range.

デジタルカメラの入力デバイスに用いられるイメージセンサには、大きく分けてCCDと画素に増幅素子が設けられたアクティブピクセルセンサ(以下APS)がある。特にAPSの内でも、現在、CMOSイメージセンサと呼ばれるセンサが広く利用されている。   An image sensor used for an input device of a digital camera is roughly divided into an active pixel sensor (hereinafter referred to as APS) in which an amplifying element is provided in a CCD and a pixel. In particular, among APSs, a sensor called a CMOS image sensor is now widely used.

両者を大まかに比較すると、CCDは、微細化が比較的容易なこと、駆動が単純でシステムがシンプルであることなどが利点として挙げられ、CMOSイメージセンサは、比較的省電力であること、および高速化が可能なことが利点として挙げられる。ゆえにCMOSセンサは、省電力で高速性が必要とされるようなデジタルカメラなどの用途に適している。   A rough comparison of the two is that the CCD is relatively easy to miniaturize, the drive is simple and the system is simple, and the CMOS image sensor is relatively power-saving, and An advantage is that speeding up is possible. Therefore, the CMOS sensor is suitable for applications such as a digital camera where high speed is required while saving power.

CMOSセンサに要求される大きな課題として、面内同期型電子シャッターの実現および入力ダイナミックレンジ拡大が挙げられる。面内同期型電子シャッターとは、CCDが有する機能であり、面内すべての画素の蓄積の開始時刻と終了時刻をそろえることが可能な技術である。   A major challenge required for CMOS sensors is the realization of an in-plane synchronous electronic shutter and the expansion of the input dynamic range. The in-plane synchronized electronic shutter is a function of the CCD, and is a technology that can align the start time and end time of accumulation of all pixels in the plane.

入力ダイナミックレンジ拡大とは、センサの暗時の検知限界を維持しつつ、最大入射光量を増大させる技術であり、面内のより大きい輝度差に対応できるようにするための機能である。   The input dynamic range expansion is a technique for increasing the maximum amount of incident light while maintaining the detection limit of the sensor in the dark, and is a function for making it possible to cope with a larger in-plane luminance difference.

CMOSセンサを用いた面内同期型電子シャッターに関する技術は、たとえば特許文献1で述べられている。図1を用いてその構成を説明する。   A technique related to the in-plane synchronous electronic shutter using the CMOS sensor is described in Patent Document 1, for example. The configuration will be described with reference to FIG.

図1に1画素の断面の概略図を示す。このような画素が行列状に並べられたイメージセンサにおいて、各画素は同時にフォトダイオード領域17において光電変換された電荷の蓄積を開始する。その後、あるタイミングで同時にフォトダイオードの電荷を電荷保持領域21に転送し、保持する。その後、各行が走査され、電荷保持領域の電荷が電圧に変換されて読み出される。   FIG. 1 shows a schematic diagram of a cross section of one pixel. In an image sensor in which such pixels are arranged in a matrix, each pixel starts to accumulate electric charge converted photoelectrically in the photodiode region 17 at the same time. Thereafter, the charge of the photodiode is simultaneously transferred to the charge holding region 21 and held at a certain timing. Thereafter, each row is scanned, and the charge in the charge holding region is converted into a voltage and read.

つぎに、入力ダイナミックレンジ拡大に関する技術は、たとえば特許文献2で述べられている。図2を用いてその構成を説明する。   Next, a technique relating to the expansion of the input dynamic range is described in Patent Document 2, for example. The configuration will be described with reference to FIG.

図2に1画素のポテンシャル分布の概念図を示す。この様な画素が行列状に配されたイメージセンサにおいて、各画素のフローティングディフュージョンはそれぞれ追加の容量MOS1部、MOS2部を有しており、フォトダイオードの電荷の量に応じて電荷変換係数が切り替わるように設計されている。これによって、入射光量が従来のCMOSセンサでは飽和してしまうようなレベルであっても飽和しないように電圧変換が可能となる。   FIG. 2 shows a conceptual diagram of the potential distribution of one pixel. In an image sensor in which such pixels are arranged in a matrix, the floating diffusion of each pixel has an additional capacitance MOS1 part and MOS2 part, and the charge conversion coefficient is switched according to the amount of charge of the photodiode. Designed to be As a result, even if the incident light quantity is at a level that would saturate in a conventional CMOS sensor, voltage conversion can be performed so as not to saturate.

特開2002−368201号公報JP 2002-368201 A 特開2000−165755号公報JP 2000-165755 A

しかしながら、上記のような例においては、画素内の素子数が必ず増えてしまうという点が課題として挙げられる。ダイナミックレンジを拡大するために、フォトダイオードとは別に付加容量を設けた場合には、画素面積の増加は免れない。フォトダイオードは光電変換、電荷蓄積両者の機能を有している必要があり、面積を大きくすればこれら両性能を向上させることが可能となる。   However, in the example as described above, the problem is that the number of elements in a pixel always increases. If an additional capacitor is provided separately from the photodiode in order to expand the dynamic range, an increase in pixel area is inevitable. The photodiode needs to have both functions of photoelectric conversion and charge storage. If the area is increased, both of these performances can be improved.

しかしながら、これら両者の性能を維持しつつ、ダイナミックレンジを拡大するために、フォトダイオードの面積を大きくし、且つ、付加容量を設けた場合には画素面積の増加は更にすすんでしまう。   However, if the area of the photodiode is increased and an additional capacitor is provided in order to expand the dynamic range while maintaining the performance of both, the pixel area is further increased.

光電変換効率に関してはレンズ等の光学系を工夫することにより集光効率を向上させて、フォトダイオード面積を小さくすることは可能であるが、電荷蓄積量に関してはフォトダイオード面積を小さくすると飽和電荷量は小さくなる。飽和電荷量を低減させるために不純物濃度を高くすることも考えられるが、その場合は空乏化電圧が上昇し、消費電力が大きくなってしまう恐れがある。   With regard to photoelectric conversion efficiency, it is possible to improve the light collection efficiency by devising an optical system such as a lens and reduce the photodiode area. However, with regard to the amount of charge accumulation, if the photodiode area is reduced, the saturation charge amount Becomes smaller. Although it is conceivable to increase the impurity concentration in order to reduce the saturation charge amount, in this case, the depletion voltage increases and power consumption may increase.

たとえば図1の例においては、フォトダイオードとフローティングディフュージョンの間に電荷保持領域を設けることで、必ずその分の面積が必要となる。従来のCMOSセンサに対して、飽和電荷量、感度などの点で同等にしながら設計する場合には画素の面積は電荷保持領域の面積分だけ増加し、画素面積を一定にして設計しようとすれば従来と比べ飽和電荷量が減少することは免れない。   For example, in the example of FIG. 1, an area corresponding to the charge holding region is necessarily required by providing a charge holding region between the photodiode and the floating diffusion. When designing with the same amount of saturation charge and sensitivity as compared with the conventional CMOS sensor, the pixel area increases by the area of the charge holding region, and if the pixel area is designed to be constant, It is inevitable that the saturation charge amount is reduced as compared with the conventional case.

また、図2の例においても、新たな容量部を追加することで、その分の面積増加は必至であり、前述と同じような問題が発生する。加えて、従来のダイナミックレンジ拡大技術は、フォトダイオードの飽和電荷量以上のダイナミックレンジ拡大は不可能であり、この点に関して更なる検討が求められている。   Also in the example of FIG. 2, by adding a new capacity unit, an increase in the area is inevitable, and the same problem as described above occurs. In addition, the conventional dynamic range expansion technique cannot expand the dynamic range beyond the saturation charge amount of the photodiode, and further studies are required in this regard.

本発明においては、画素面積の増加を抑えながらダイナミックレンジ拡大することを目的とし、また別の目的としては、フォトダイオードの飽和電荷量で制限されないダイナミックレンジ拡大技術を提供することを目的とする。   An object of the present invention is to expand the dynamic range while suppressing an increase in pixel area, and another object is to provide a dynamic range expansion technique that is not limited by the saturation charge amount of a photodiode.

以上の課題に鑑み、本発明に係る撮像装置は、入射した光を光電変換する光電変換部と、前記光電変換部とは別に、前記光電変換部で生成した信号電荷の少なくとも一部を蓄積する電荷蓄積領域と、前記電荷蓄積領域の電荷をフローティングディフュージョン領域へ転送する第1の転送部と、前記光電変換部から前記電荷蓄積領域へ信号電荷を転送する第2の転送部と、前記フローティングディフュージョン領域に転送された信号電荷に基づく信号を増幅する増幅部と、を含む画素を複数含む撮像領域を有する撮像装置であって、前記電荷蓄積領域は、1つの前記光電変換部に対し複数設けられていることを特徴とする。   In view of the above problems, an imaging apparatus according to the present invention accumulates at least a part of signal charges generated by the photoelectric conversion unit separately from the photoelectric conversion unit that photoelectrically converts incident light and the photoelectric conversion unit. A charge storage region; a first transfer unit that transfers charges in the charge storage region to a floating diffusion region; a second transfer unit that transfers signal charges from the photoelectric conversion unit to the charge storage region; and the floating diffusion An imaging unit including a plurality of pixels including an amplification unit that amplifies a signal based on the signal charge transferred to the region, wherein a plurality of the charge storage regions are provided for one photoelectric conversion unit. It is characterized by.

本発明の撮像装置によれば、画素面積の増加を抑えながらダイナミックレンジ拡大することが可能となる。   According to the imaging apparatus of the present invention, it is possible to expand the dynamic range while suppressing an increase in pixel area.

従来の例を説明する図面である。It is drawing explaining the conventional example. 従来の例を説明する図面である。It is drawing explaining the conventional example. 第一の実施例を説明する図面である。It is drawing explaining a 1st Example. 第二の実施例を説明する図面である。It is drawing explaining a 2nd Example. 本発明の撮像装置をカメラへ応用したシステム図である。1 is a system diagram in which an imaging apparatus of the present invention is applied to a camera. 第1の実施例の変形例を説明する図面である。It is drawing explaining the modification of a 1st Example.

本発明の撮像装置は、フォトダイオード、フローティングディフュージョン領域とは別に、信号電荷を蓄積するための電荷蓄積領域を設けて、フォトダイオードで光電変換すると同時に、信号電荷をこの電荷蓄積領域へ転送する構成である。このような構成により、フォトダイオードの面積を縮小可能となり、電荷蓄積領域を別途設けても画素面積が増大せず、且つダイナミックレンジが拡大された撮像装置を提供することが可能となる。以下、実施例を挙げて本発明の特徴を詳細に説明する。   The imaging device of the present invention has a charge storage region for storing signal charges separately from the photodiode and the floating diffusion region, and performs photoelectric conversion by the photodiode and simultaneously transfers the signal charge to the charge storage region. It is. With such a configuration, it is possible to reduce the area of the photodiode, and it is possible to provide an imaging device in which the pixel area does not increase even if a charge accumulation region is separately provided and the dynamic range is expanded. Hereinafter, the features of the present invention will be described in detail with reference to examples.

(第一の実施例)
第一の実施例を図3を用いて説明する。図3(a)は本実施例による画素構成の一例である。ここで導電型はこれに限られるものはなく、P型とN型が逆になってもよい。
(First embodiment)
A first embodiment will be described with reference to FIG. FIG. 3A shows an example of a pixel configuration according to this embodiment. Here, the conductivity type is not limited to this, and the P type and the N type may be reversed.

311はP型半導体基板、もしくは半導体基板上に設けられたP型不純物領域(第2の半導体領域)である。310は311に設けられたP型不純物領域である。P型不純物領域310と311とは異なる不純物濃度に設計されている。たとえば、P型不純物領域311はP型不純物領域310よりも不純物濃度が低く設計されている。301はN型不純物領域(第1の半導体領域)であり、P型不純物領域311とPN接合を構成して光電変換素子(フォトダイオードPD)として機能する。302は301に集光するための光導波路である。さらに、303は光導波路に光を導くためのマイクロレンズである。   Reference numeral 311 denotes a P-type semiconductor substrate or a P-type impurity region (second semiconductor region) provided on the semiconductor substrate. Reference numeral 310 denotes a P-type impurity region provided in 311. P-type impurity regions 310 and 311 are designed to have different impurity concentrations. For example, the P-type impurity region 311 is designed to have a lower impurity concentration than the P-type impurity region 310. Reference numeral 301 denotes an N-type impurity region (first semiconductor region), which forms a PN junction with the P-type impurity region 311 and functions as a photoelectric conversion element (photodiode PD). Reference numeral 302 denotes an optical waveguide for condensing light to 301. Reference numeral 303 denotes a microlens for guiding light to the optical waveguide.

信号電荷は、PDから転送部として機能する第1のMOSトランジスタ304(MOS1)を介して、電荷蓄積領域となる電荷蓄積部305(ST)へ転送される。そして、電荷蓄積部上にはそのチャネルポテンシャルを制御するためのMOS構造によるコントロールゲート306が設けられている。   The signal charge is transferred from the PD to the charge storage unit 305 (ST) serving as a charge storage region via the first MOS transistor 304 (MOS1) functioning as a transfer unit. A control gate 306 having a MOS structure for controlling the channel potential is provided on the charge storage portion.

更に信号電荷は、電荷蓄積部305から転送部として機能する第2のMOSトランジスタ307を介してフローティングディフュージョン(FD)308に転送される構造となっている。ここで、FDにおいて電荷電圧変換された後に、増幅された信号が画素出力となる。それらは通常のCMOSセンサと同じ原理であるため、ここでの説明は割愛する。309はフォトダイオード以外の素子を遮光する遮光膜である。   Further, the signal charge is transferred from the charge storage unit 305 to the floating diffusion (FD) 308 via the second MOS transistor 307 functioning as a transfer unit. Here, after charge-voltage conversion in the FD, the amplified signal becomes the pixel output. Since they are the same principle as that of a normal CMOS sensor, description thereof is omitted here. Reference numeral 309 denotes a light shielding film that shields elements other than the photodiode.

312はN型不純物領域である。312とPDの間には、N型不純物領域312よりも濃度の低いN型不純物領域313が配置され、過剰電荷を排出するためのオーバーフロードレイン(OFD)の役割を果たす。   Reference numeral 312 denotes an N-type impurity region. An N-type impurity region 313 having a lower concentration than the N-type impurity region 312 is disposed between the 312 and the PD, and serves as an overflow drain (OFD) for discharging excess charges.

次に、本画素の動作を図3(b)から(f)を用いて説明する。これらの図は、図3(a)の各部位のチャネルポテンシャルを、動作別に示した図である。   Next, the operation of this pixel will be described with reference to FIGS. These figures are graphs showing the channel potential of each part in FIG.

図3(b)は蓄積を行わず、かつ各部の電圧がリセットレベルにある、標準状態のチャネルポテンシャルである。   FIG. 3B shows the channel potential in the standard state where no accumulation is performed and the voltages of the respective parts are at the reset level.

図3(c)は、蓄積中の各部のポテンシャル分布である。MOS1のゲートにバイアスを印加することによりポテンシャルを引きあげ、PD<MOS1<STというポテンシャルの大小関係を作り出す。このようなポテンシャル分布を実現することにより、PDで生成された電荷は、PDに蓄積されることなく、速やかに電荷蓄積部に送られる。ここで、入射光はその波長や入射角により、異なった位置、深さで光電変換が起こる。本実施例では、少なくとも、生成した電荷が移動可能な経路のうち、PD下のチャネルポテンシャルが一番高くなるように構成している。そのためにたとえPDから離れたところで電荷が発生してもPDに効率良く集まり、ただちに、電荷蓄積部へ転送される構成になっている。   FIG. 3C shows the potential distribution of each part during accumulation. By applying a bias to the gate of MOS1, the potential is raised, and a potential magnitude relationship of PD <MOS1 <ST is created. By realizing such a potential distribution, the charge generated by the PD is promptly sent to the charge storage unit without being stored in the PD. Here, photoelectric conversion of incident light occurs at different positions and depths depending on the wavelength and incident angle. In this embodiment, at least the channel potential under the PD is configured to be the highest among the paths through which the generated charges can move. For this reason, even if charges are generated at a distance from the PD, they are efficiently collected in the PD and immediately transferred to the charge storage unit.

図3(d)は蓄積が終了し、自画素が選択されてよみだされるまで待機している信号電荷保持期間のチャネルポテンシャルである。カメラがメカシャッターを有していない場合、この期間でも光は入射しており、その光によって生ずる電子の信号電子への混入は防がなくてはならない。このとき、光電荷はチャネルポテンシャルが比較的高いOFDを介して捨てられるので信号電子への漏れ込みは防がれる。つまりOFDの制御により蓄積時間を制御しているともいえる。   FIG. 3D shows the channel potential in the signal charge holding period waiting until the accumulation is completed and the self-pixel is selected and read out. If the camera does not have a mechanical shutter, light is incident even during this period, and mixing of electrons caused by the light into signal electrons must be prevented. At this time, since the photocharge is discarded through the OFD having a relatively high channel potential, leakage into the signal electrons is prevented. That is, it can be said that the accumulation time is controlled by controlling the OFD.

図3(e)は、第2のMOSトランジスタ307のチャネル部のポテンシャルを制御し、FDへ電荷を転送している時のポテンシャル分布である。電子がすべてFDに送られる。その際に、蓄積部の上部のコントロールゲートを調節し、FDにすべて電子が送られるようになるポテンシャル分布を構成している。   FIG. 3E shows a potential distribution when the potential of the channel portion of the second MOS transistor 307 is controlled and charges are transferred to the FD. All the electrons are sent to the FD. At that time, the control gate on the upper part of the storage unit is adjusted to form a potential distribution in which all electrons are sent to the FD.

図3(f)は、転送終了後のポテンシャル分布である。ここで信号電子はFDで電圧に変換され、信号電圧として画素から増幅されて読み出される。   FIG. 3F shows a potential distribution after the transfer is completed. Here, the signal electrons are converted into a voltage by the FD, amplified as a signal voltage from the pixel, and read out.

ここで、図3(c)の蓄積の開始動作、および図3(d)の蓄積の終了動作をMOS1で全画素同時におこなうことで、面内の画素がすべて同期した電子シャッターを実現することが可能になる。なおここで、図3(d)で示したとおり、PDに電荷を蓄積する能力は劣るため、電荷の保持と同時に電荷の蓄積を行うことは困難であるが、電荷蓄積領域を別途設けることにより、飽和電荷蓄積量を所望の値としている。   Here, by performing the accumulation start operation shown in FIG. 3C and the accumulation end operation shown in FIG. 3D at the MOS1 simultaneously, an electronic shutter in which all the pixels in the plane are synchronized can be realized. It becomes possible. Here, as shown in FIG. 3D, the ability to accumulate charges in the PD is inferior, so it is difficult to accumulate charges simultaneously with the retention of charges, but by providing a charge accumulation region separately. The saturation charge accumulation amount is set to a desired value.

本実施例によれば、従来PDでは電荷を蓄積するという役目があったため、その面積をむやみに小さくできなかったが、PDの面積を受光に必要な最低限の大きさにとどめることが可能となる。それにより、電子シャッターのような機能を付加しても面積の増加を最低限に抑える画素設計が可能となる。   According to the present embodiment, since the conventional PD has the role of accumulating charges, the area cannot be reduced unnecessarily, but the area of the PD can be limited to the minimum size necessary for light reception. Become. Thereby, even if a function such as an electronic shutter is added, it is possible to design a pixel that minimizes an increase in area.

更に、光導波路によってPDへ光を導いているために、PDの面積が小さい場合でも充分な感度を得ることが出来たまま面内同期式電子シャッターが実現できる。   Furthermore, since the light is guided to the PD by the optical waveguide, an in-plane synchronous electronic shutter can be realized with sufficient sensitivity even when the area of the PD is small.

また、電荷蓄積部のポテンシャル分布をゲートで動的にコントロール可能なことにより、蓄積時にはポテンシャルを高く、FDへの転送時にはポテンシャルを低くし、それぞれに適した状態を作りながら面内同期式電子シャッターが実現できる。   In addition, the potential distribution of the charge storage unit can be dynamically controlled by the gate, so the potential is high during storage and low during transfer to the FD. Can be realized.

さらに、PDの下の部分に電荷が集まるような不純物領域中のポテンシャルが形成されている。そのため、たとえ電荷蓄積領域やFDに近いところで電荷が発生したとしても、PDに電荷が集められる確率を高めることが可能となり、スミアの影響を抑えながら面内同期式電子シャッターが実現できる。   Further, a potential in the impurity region is formed so that charges are collected in the lower part of the PD. Therefore, even if charges are generated near the charge accumulation region or the FD, it is possible to increase the probability that charges are collected in the PD, and an in-plane synchronous electronic shutter can be realized while suppressing the effect of smear.

また、PDには隣接してOFDが設けられているため、信号電荷保持期間において入射する光は余剰電子として直ちに排出される。したがって、蓄積終了後の光量が比較的大きい場合においてもスミアなどの問題がなく面内同期式電子シャッターを実現可能となる。   Further, since the OFD is provided adjacent to the PD, the incident light in the signal charge holding period is immediately discharged as surplus electrons. Therefore, even when the amount of light after accumulation is relatively large, there is no problem such as smear, and an in-plane synchronous electronic shutter can be realized.

ここで、本例では、電子をキャリアとして説明したが、ホールをキャリアとしてもよい。その場合はポテンシャルの関係を適宜逆転させればよい。   Here, in this example, electrons have been described as carriers, but holes may be carriers. In that case, the potential relationship may be reversed as appropriate.

また、本例では、光導波路を持たせた構造を説明した。しかし、本発明の最低限の効果を得るためには必須ではない。集光能力が劣るために感度は落ちるが、飽和電荷量、および面内同期式電子シャッターという機能の点で、効果を得ることが可能となる。   In this example, the structure having an optical waveguide has been described. However, it is not essential to obtain the minimum effect of the present invention. Although the sensitivity is lowered due to inferior light collecting ability, it is possible to obtain an effect in terms of the saturation charge amount and the function of an in-plane synchronous electronic shutter.

また、本例では、第1のMOSトランジスタを含めた構造を説明した。しかし、本発明の最低限の効果を得るためには必須ではない。第1のMOSトランジスタがない場合は、面内同期式電子シャッターという付加機能は実現されないが、電位をコントロールできる蓄積部をフォトダイオードと別に持たせることが可能となる。これにより、読み出しと蓄積に適したポテンシャルの関係を構成するという効果は得られる。   In this example, the structure including the first MOS transistor has been described. However, it is not essential to obtain the minimum effect of the present invention. If the first MOS transistor is not provided, the additional function of an in-plane synchronous electronic shutter is not realized, but it is possible to provide a storage unit that can control the potential separately from the photodiode. As a result, an effect of configuring a potential relationship suitable for reading and accumulation can be obtained.

また、本例ではOFDを含めた構造を説明した。しかし、本実施例の効果を得るためには必須ではない。OFDがない場合は、スミアが発生する恐れがあるが、画素面積の増加を抑えたまま面内同期式電子シャッターは実現できる。   In this example, the structure including the OFD has been described. However, it is not essential to obtain the effect of this embodiment. If there is no OFD, smear may occur, but an in-plane synchronous electronic shutter can be realized while suppressing an increase in pixel area.

また、本例では二種類のP型不純物領域310、311を有する構造を説明した。しかし、本実施例の効果を得るためには必須ではない。P型不純物領域が一種類の場合は、スミアや電荷の隣接画素からの漏れ込みが発生する恐れがあるが、画素面積の増加を抑えたまま面内同期式電子シャッターは実現できる。また、スミアや漏れ込みを防ぐための構造はこれには限定されず、たとえばPDのN型不純物領域が半導体基体中に深く形成された構造となっていてもよい。   In this example, a structure having two types of P-type impurity regions 310 and 311 has been described. However, it is not essential to obtain the effect of this embodiment. When there is only one type of P-type impurity region, smear or charge may leak from adjacent pixels, but an in-plane synchronous electronic shutter can be realized while suppressing an increase in pixel area. Further, the structure for preventing smear and leakage is not limited to this, and for example, a structure in which an N-type impurity region of PD is deeply formed in the semiconductor substrate may be used.

また、本例では、電荷蓄積部の上部にコントロールゲートを持たせた構造を説明した。しかし、本発明の効果を得るために必須ではない。信号電子の飽和電荷量、および、電荷蓄積部からFDへの転送などを最適化することで、コントロールゲートなしでも画素面積の増加を抑えたまま面内同期式電子シャッターは実現可能である。   In this example, the structure in which the control gate is provided above the charge storage portion has been described. However, it is not essential to obtain the effect of the present invention. By optimizing the saturation charge amount of signal electrons and the transfer from the charge storage portion to the FD, an in-plane synchronous electronic shutter can be realized while suppressing an increase in pixel area even without a control gate.

また、本例では、フォトダイオードや電荷蓄積部をどのように構成するかについての説明は一切行っていない。たとえば埋め込みフォトダイオードなどや埋め込みチャネルなどの構成は、リーク電流や固定パターンノイズを小さくできるため、採用することが好ましい。また電荷蓄積領域の不純物濃度を、PDを構成する電荷蓄積領域と同導電型の半導体領域よりも高く設定することによって、飽和電荷蓄積量を大きくすることが可能となる。また、電荷蓄積領域の深さを、PDを構成する電荷蓄積領域と同導電型の半導体領域よりも深くすることによっても、飽和電荷蓄積量を大きくすることが可能となる。   Further, in this example, no explanation is given on how to configure the photodiode and the charge storage unit. For example, a configuration such as a buried photodiode or a buried channel is preferably employed because leakage current and fixed pattern noise can be reduced. Also, the saturation charge accumulation amount can be increased by setting the impurity concentration of the charge accumulation region higher than that of the semiconductor region of the same conductivity type as that of the charge accumulation region constituting the PD. Also, the saturation charge accumulation amount can be increased by making the depth of the charge accumulation region deeper than that of the semiconductor region of the same conductivity type as that of the charge accumulation region constituting the PD.

(第二の実施例)
第二の実施例を図4を用いて説明する。図3と同様の部位には同じ信号を付加している。図4(a)は第二の実施例の画素の断面の一例である。
(Second embodiment)
A second embodiment will be described with reference to FIG. The same signal is added to the same part as in FIG. FIG. 4A is an example of a cross section of the pixel of the second embodiment.

図3の例と異なる点は、電荷蓄積領域、FDで構成される一連の構造を、一つのPDに対して、更に一組配置した点である。付加部分は、第3のMOSトランジスタ(MOS3)401、第二電荷蓄積部(ST2)402、第4のMOSトランジスタ(MOS4)403を中心に構成される。電荷蓄積領域が複数の電荷蓄積部により形成された構成となっている。   The difference from the example of FIG. 3 is that a set of a series of structures composed of charge storage regions and FDs is further arranged for one PD. The additional portion is configured around a third MOS transistor (MOS3) 401, a second charge storage unit (ST2) 402, and a fourth MOS transistor (MOS4) 403. The charge storage region is formed by a plurality of charge storage portions.

次に、本画素の動作を図4(b)〜(d)を用いて説明する。図4(b)は、光が照射されていないとき、各部をリセットレベルにした際のポテンシャル分布である。図4(c)の状態で蓄積を開始する。このとき、第1のMOSトランジスタのβ(電流駆動力、電荷移動度)を第3のMOSトランジスタのβと異ならせておく。たとえばここでは第1のMOSトランジスタのβ1は第3のMOSトランジスタのβ3の10倍である。こうすることで、PDで生成された電荷は、10対1の割合で第一の電荷蓄積部(ST)と第二の電荷蓄積部(ST2)に分配される。このとき、第2のMOSトランジスタのチャネルポテンシャルをPDのチャネルポテンシャルよりも高くすることで、第一の電荷蓄積部(ST)が飽和した際の余剰電子のPDを介した第二の電荷蓄積部への再流入を防ぐ。   Next, the operation of this pixel will be described with reference to FIGS. FIG. 4B shows a potential distribution when each part is set to a reset level when light is not irradiated. Accumulation starts in the state of FIG. At this time, β (current driving force, charge mobility) of the first MOS transistor is made different from β of the third MOS transistor. For example, here, β1 of the first MOS transistor is 10 times β3 of the third MOS transistor. By doing so, the charges generated by the PD are distributed to the first charge accumulation unit (ST) and the second charge accumulation unit (ST2) at a ratio of 10: 1. At this time, by setting the channel potential of the second MOS transistor higher than the channel potential of the PD, the second charge storage unit via the PD of surplus electrons when the first charge storage unit (ST) is saturated. Prevent re-inflow into

図4(c)は、蓄積終了状態である。第1のMOSトランジスタおよび第3のMOSトランジスタのチャネルポテンシャルを下げ、信号電荷が、電荷蓄積領域へ流入するのを防ぐ。以降説明は第一の実施例と同様なので省くが、ここで蓄積された二種類の信号電荷は、FDに送られて電圧に変換され、画素外の信号処理回路に読み出される。   FIG. 4C shows the accumulation end state. The channel potential of the first MOS transistor and the third MOS transistor is lowered to prevent the signal charge from flowing into the charge accumulation region. Since the description below is the same as in the first embodiment, the two types of signal charges accumulated here are sent to the FD, converted into a voltage, and read out to a signal processing circuit outside the pixel.

本実施例によれば、光をPDに蓄積することなく、異なるインピーダンスで直ちに二つの電荷蓄積部に蓄積させることで、同一のPDによって観測された二つの異なる感度の信号電荷を得ることが可能となる。本例では、10対1の割合で集めているので、第二の電荷蓄積部に蓄積された信号電荷は感度10分の1で測定した画像と同等となり、高輝度側に20dBダイナミックレンジを拡大することが可能となる。   According to the present embodiment, it is possible to obtain signal charges of two different sensitivities observed by the same PD by accumulating light in the two charge accumulating units immediately with different impedances without accumulating light in the PD. It becomes. In this example, since the signal is collected at a ratio of 10 to 1, the signal charge accumulated in the second charge accumulation unit is equivalent to the image measured with a sensitivity of 1/10, and the 20 dB dynamic range is expanded on the high luminance side. It becomes possible to do.

また、従来、このような機能を実現する際には、PDやFDに加えて第二の電荷蓄積部などを追加する必要があった。本実施例においてはPDの面積を大幅に減らすことが可能なため、たとえ第二の電荷蓄積部などを新たに設けても面積の増加は最小ですむ。   Conventionally, in order to realize such a function, it is necessary to add a second charge storage unit in addition to PD and FD. In this embodiment, since the area of the PD can be greatly reduced, even if a second charge storage unit is newly provided, the increase in the area can be minimized.

また、入射光量の減少による感度の低下が問題になる場合には、光導波路をあわせて設けてもよい。   In addition, when a decrease in sensitivity due to a decrease in the amount of incident light becomes a problem, an optical waveguide may be provided together.

また、第一の実施例で示したように、OFDを別途設けても良い。そうすることで、蓄積終了後にフォトダイオードが飽和した場合に、第一の電荷蓄積部および第二の電荷蓄積部への余剰電荷の流入を低減することが可能となる。   Further, as shown in the first embodiment, an OFD may be provided separately. By doing so, it is possible to reduce the inflow of surplus charges into the first charge accumulation unit and the second charge accumulation unit when the photodiode is saturated after the accumulation is completed.

また、基板内で生まれた電荷の電荷蓄積部への漏れ込みが問題になる場合には、不純物濃度が異なる2種のP型不純物領域を設けることで電荷をPDに選択的に集め、漏れ込みを防ぎながらダイナミックレンジの拡大が可能となる。   In addition, in the case where leakage of charges generated in the substrate into the charge storage portion becomes a problem, by providing two types of P-type impurity regions having different impurity concentrations, charges are selectively collected in the PD and leaked. The dynamic range can be expanded while preventing this.

また、特に第1のMOSトランジスタと第3のMOSトランジスタを設けることで、蓄積の終了をメカシャッターではなく、電気的なシャッターで制御することが可能となっている。これにより面内同期式電子シャッターの実現が可能となっている。   In particular, by providing the first MOS transistor and the third MOS transistor, it is possible to control the end of the accumulation with an electric shutter instead of a mechanical shutter. As a result, an in-plane synchronous electronic shutter can be realized.

また、電荷蓄積部のOFDは、第2のMOSトランジスタを用いて説明したが、たとえば別途、上記のフォトダイオードに付加しているのと同様の構成にしても良い。その際、OFDのチャネルポテンシャルは、PDのチャネルポテンシャルよりも高く設計すればよい。   The OFD of the charge storage unit has been described using the second MOS transistor. However, for example, the same structure as that separately added to the photodiode may be used. At that time, the channel potential of the OFD may be designed to be higher than the channel potential of the PD.

また、ここでは第一の電荷蓄積部と第二の電荷蓄積部から電荷が転送されるFDを同一としているが、別なFDに接続し、別のアンプで読み出しても良い。第一の電荷蓄積部のデータと第二の電荷保持部のデータを同時に読み出すことが可能となり、高速化があわせて可能となる。   Further, although the FD to which charges are transferred from the first charge accumulation unit and the second charge accumulation unit is the same here, it may be connected to another FD and read by another amplifier. The data of the first charge storage unit and the data of the second charge holding unit can be read at the same time, and the speed can be increased.

また、更に複数の電荷蓄積部を設けてもよいことは言うまでもない。   Needless to say, a plurality of charge storage units may be provided.

また、本実施例におけるPDや電荷蓄積部の構造について、詳細は省いた、リーク電流などの影響を防ぐために、埋め込みフォトダイオード構造や、埋め込みMOSトランジスタ構造などを採用しても良い。   In addition, a buried photodiode structure, a buried MOS transistor structure, or the like may be employed in order to prevent the influence of a leak current, etc., which is omitted in detail for the structure of the PD and the charge storage unit in this embodiment.

(第1の実施例の変形例)
実施例1では、蓄積開始時から、常にフォトダイオードから電荷蓄積部へすべての電子が流れ込むような制御を行っている。しかし、すべての電子を蓄積部に集めることができればよく、その際には上記駆動以外の方法も考えられる。
(Modification of the first embodiment)
In the first embodiment, control is performed so that all electrons always flow from the photodiode to the charge storage portion from the start of storage. However, it suffices if all the electrons can be collected in the storage unit, and in this case, a method other than the above drive is also conceivable.

上記のような、すべての電子が流れ込むような制御をおこなう際、MOS1のチャネルポテンシャルを蓄積期間中長期にわたって引き上げ続けなければならない。その際にMOS1の界面はつねに空乏化されるため、界面準位を介した電子の生成・再結合に起因する、暗電流が発生する。暗電流は、ショットノイズというランダムノイズの原因となり、暗部の画質を劣化させる。ゆえに、センサの要求スペック、もしくは使用動作温度に応じて、暗電流に対する対策が必要となる。   When the above-described control is performed so that all electrons flow, the channel potential of the MOS 1 must be continuously raised over a long period of time during the accumulation period. At that time, since the interface of the MOS 1 is always depleted, dark current is generated due to generation and recombination of electrons via the interface state. The dark current causes random noise called shot noise and degrades the image quality in the dark part. Therefore, countermeasures against dark current are required according to the required specifications of the sensor or the operating temperature of use.

これに対して図6のような工夫によって上記問題を解決できる。図6(a)は図3(a)に対して、1101のMOS1が埋め込みチャネル構造のMOSトランジスタであるという点が異なる。および、余剰電子掃きだし用のオーバーフロードレインが明示的にMOSトランジスタ1102の様に設けられている点が異なる。図6(b)は、リセット後の状態を示すチャネルポテンシャルである。ここでは、MOS1のチャネルポテンシャルが異なる。本例の構成によれば、図3(b)のようにMOS1を十分オフさせるような電圧を印加しても、埋め込みチャネル構造になっているため、表面からある程度の深さのところにチャネルポテンシャルの高いところが現れる。   On the other hand, the above problem can be solved by a device as shown in FIG. FIG. 6A differs from FIG. 3A in that 1101 MOS 1 is a MOS transistor having a buried channel structure. Another difference is that an overflow drain for sweeping excess electrons is explicitly provided like the MOS transistor 1102. FIG. 6B is a channel potential showing a state after reset. Here, the channel potential of MOS1 is different. According to the configuration of this example, even if a voltage that sufficiently turns off the MOS 1 is applied as shown in FIG. 3B, the channel potential is at a certain depth from the surface because of the buried channel structure. A high place appears.

図6(c)は、蓄積中のチャネルポテンシャルおよび信号電子の状態を示した図面である。図3(c)との差異は、わずかではあるが、ある程度の電荷は、MOS1によって作られる電位障壁に遮られフォトダイオードに蓄積され、そこからあふれた分の電荷が信号電子として蓄積部に送られるという点である。   FIG. 6C shows the channel potential and the state of signal electrons during accumulation. Although the difference from FIG. 3C is slight, a certain amount of charge is blocked by the potential barrier created by the MOS 1 and accumulated in the photodiode, and the overflowed charge is sent as signal electrons to the accumulation unit. It is a point that.

図6(d)は、蓄積終了直前の動作を示す。図6(c)の状態では、光電荷の一部がフォトダイオードに残ってしまい、その残る量が常にあるていどばらつきをもつため画質に影響を及ぼす。蓄積終了直前にMOS1をいわゆるON動作させ、チャネルポテンシャルを上げ、フォトダイオードに残った信号電子をすべて蓄積部に掃きだすことで、すべての信号電荷を蓄積部に送り出す。このときにMOS1の表面が空乏状態になり、暗電流が発生する懸念があるが、掃きだし動作は一瞬のためにその値は無視できる。   FIG. 6D shows the operation immediately before the end of accumulation. In the state of FIG. 6 (c), a part of the photocharge remains in the photodiode, and the remaining amount always has a variation, which affects the image quality. Immediately before the accumulation is completed, the MOS 1 is turned on, so that the channel potential is raised and all the signal electrons remaining in the photodiode are swept out to the accumulation unit, whereby all signal charges are sent to the accumulation unit. At this time, there is a concern that the surface of the MOS 1 becomes depleted and a dark current is generated. However, since the sweep operation is instantaneous, the value can be ignored.

図6(e)、図6(f)、図6(g)は、それぞれ、読みだし待機時のポテンシャルおよび電子の状態、当該画素読みだし状態、および、読みだし終了状態を示している。それぞれ図3(d)、図3(e)、図3(f)と等価な状態を表す。ここでは、OFD−MOS1102をゲート電極で制御して、そのチャネルポテンシャルを引き上げ、余剰電子を逃がしている点、および、MOS1のチャネルポテンシャルが違うという差異がある。しかし、余剰電子が蓄積部に混入しないように電荷を捨てているという点で違いはない。   FIG. 6E, FIG. 6F, and FIG. 6G show the potential and electron state during reading standby, the pixel reading state, and the reading end state, respectively. The respective states are equivalent to those in FIGS. 3D, 3E, and 3F. Here, there is a difference that the OFD-MOS 1102 is controlled by the gate electrode to raise its channel potential, and surplus electrons are released, and the channel potential of the MOS1 is different. However, there is no difference in that charges are discarded so that surplus electrons are not mixed into the storage part.

(本発明の撮像装置をデジタルカメラへ応用した例)
図8は、本発明による撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ1002の手前にはシャッター1001があり、露出を制御する。本発明の撮像装置によれば、このメカシャッタを設けずに、電子シャッタにより電荷の蓄積時間を制御することも可能である。絞り1003により必要に応じ光量を制御し、撮像装置1004に結像させる。撮像装置1004から出力された信号は信号処理回路1005で処理され、A/D変換器1006によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部1007で演算処理される。処理されたディジタル信号はメモリ1010に蓄えられたり、外部I/F1013を通して外部の機器に送られる。撮像装置1004、撮像信号処理回路1005、A/D変換器1006、信号処理部1007はタイミング発生部1008により制御される他、システム全体は全体制御部・演算部1009で制御される。また、本発明のフォトダイオードから電荷蓄積部への電荷の転送を制御するのも、タイミング発生部により行なうことができる。記録媒体1012に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御I/F部1011を通して、記録される。
(Example in which the imaging apparatus of the present invention is applied to a digital camera)
FIG. 8 shows an example of a circuit block when the imaging apparatus according to the present invention is applied to a camera. A shutter 1001 is provided in front of the taking lens 1002 and controls exposure. According to the imaging apparatus of the present invention, it is also possible to control the charge accumulation time by the electronic shutter without providing this mechanical shutter. The amount of light is controlled by the aperture 1003 as necessary, and an image is formed on the imaging device 1004. A signal output from the imaging device 1004 is processed by a signal processing circuit 1005 and converted from an analog signal to a digital signal by an A / D converter 1006. The output digital signal is further processed by a signal processing unit 1007. The processed digital signal is stored in the memory 1010 or sent to an external device through the external I / F 1013. The imaging apparatus 1004, the imaging signal processing circuit 1005, the A / D converter 1006, and the signal processing unit 1007 are controlled by a timing generation unit 1008, and the entire system is controlled by an overall control unit / calculation unit 1009. The timing generation unit can also control the transfer of charges from the photodiode of the present invention to the charge storage unit. In order to record an image on the recording medium 1012, the output digital signal is recorded through a recording medium control I / F unit 1011 controlled by the overall control unit / arithmetic unit.

301 フォトダイオード
305 電荷蓄積領域
307 転送MOSトランジスタ
308 フローティングディフュージョン
301 Photodiode 305 Charge accumulation region 307 Transfer MOS transistor 308 Floating diffusion

Claims (8)

入射した光を光電変換する光電変換部と、前記光電変換部とは別に、前記光電変換部で生成した信号電荷の少なくとも一部を蓄積する電荷蓄積領域と、前記電荷蓄積領域の電荷をフローティングディフュージョン領域へ転送する第1の転送部と、前記光電変換部から前記電荷蓄積領域へ信号電荷を転送する第2の転送部と、前記フローティングディフュージョン領域に転送された信号電荷に基づく信号を増幅する増幅部と、を含む画素を複数含む撮像領域を有する撮像装置であって、
前記電荷蓄積領域、前記第1の転送部、前記第2の転送部、及び前記増幅部の上部に配された遮光部を有し、
前記電荷蓄積領域は、1つの前記光電変換部に対し複数設けられており、
前記遮光部の開口部から前記1つの光電変換部へ集光するための光導波路を有することを特徴とする撮像装置。
A photoelectric conversion unit that photoelectrically converts incident light; a charge storage region that stores at least a part of signal charges generated by the photoelectric conversion unit; and a floating diffusion that charges the charge storage region separately from the photoelectric conversion unit A first transfer unit for transferring to a region; a second transfer unit for transferring signal charges from the photoelectric conversion unit to the charge storage region; and an amplification for amplifying a signal based on the signal charges transferred to the floating diffusion region And an imaging device having an imaging region including a plurality of pixels including:
A light-shielding portion disposed above the charge accumulation region, the first transfer unit, the second transfer unit, and the amplification unit;
A plurality of the charge storage regions are provided for one photoelectric conversion unit,
An imaging apparatus comprising: an optical waveguide for condensing light from the opening of the light shielding unit to the one photoelectric conversion unit.
前記第2の転送部は埋め込みチャネル型のMOSトランジスタであることを特徴とする請求項1に記載の撮像装置。   The imaging apparatus according to claim 1, wherein the second transfer unit is a buried channel type MOS transistor. 前記光電変換部で生成した電荷の一部を排出するオーバーフロードレイン部を有し、前記光電変換部と前記オーバーフロードレイン部との間のポテンシャル障壁を、電気的に制御する第3の転送部を有することを特徴とする請求項1または2のいずれかに記載の撮像装置。   It has an overflow drain part for discharging a part of the electric charge generated by the photoelectric conversion part, and has a third transfer part for electrically controlling a potential barrier between the photoelectric conversion part and the overflow drain part. The image pickup apparatus according to claim 1, wherein the image pickup apparatus is an image pickup apparatus. 前記信号電荷の前記電荷蓄積領域への転送が完了した後に発生した電荷を、前記第3の転送部により前記光電変換部から前記オーバーフロードレイン部へ転送することを特徴とする請求項3に記載の撮像装置。   The charge generated after the transfer of the signal charge to the charge storage region is completed is transferred from the photoelectric conversion unit to the overflow drain unit by the third transfer unit. Imaging device. 前記電荷蓄積領域上に、前記電荷蓄積領域のポテンシャル分布を制御する手段を有することを特徴とする請求項1から4のいずれか1項に記載の撮像装置。   5. The imaging apparatus according to claim 1, further comprising a unit that controls a potential distribution of the charge accumulation region on the charge accumulation region. 前記光電変換部は前記第1の半導体領域とPN接合を構成する第2導電型の第2の半導体領域を含むことを特徴とする請求項1から5のいずれか1項に記載の撮像装置。   The imaging apparatus according to claim 1, wherein the photoelectric conversion unit includes a second semiconductor region of a second conductivity type that forms a PN junction with the first semiconductor region. 前記第2の半導体領域の不純物濃度は、前記電荷蓄積領域下方に配される第2導電型の第3の半導体領域の不純物濃度よりも低いことを特徴とする請求項6に記載の撮像装置。   The imaging apparatus according to claim 6, wherein an impurity concentration of the second semiconductor region is lower than an impurity concentration of a third semiconductor region of a second conductivity type disposed below the charge storage region. 請求項1から7のいずれか1項に記載の撮像装置と、前記撮像装置へ光を結像する光学系と、前記撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。   8. The image pickup apparatus according to claim 1, an optical system that forms an image of light on the image pickup apparatus, and a signal processing circuit that processes an output signal from the image pickup apparatus. Imaging system.
JP2016057548A 2005-02-04 2016-03-22 Imaging apparatus and imaging system Pending JP2016146653A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005028929 2005-02-04
JP2005028929 2005-02-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014113132A Division JP5980269B2 (en) 2005-02-04 2014-05-30 Imaging apparatus and imaging system

Publications (1)

Publication Number Publication Date
JP2016146653A true JP2016146653A (en) 2016-08-12

Family

ID=40921658

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2009021559A Pending JP2009153167A (en) 2005-02-04 2009-02-02 Imaging apparatus
JP2011151436A Active JP5414748B2 (en) 2005-02-04 2011-07-08 Imaging apparatus and imaging system
JP2013101520A Active JP5595555B2 (en) 2005-02-04 2013-05-13 Imaging apparatus and imaging system
JP2014113132A Expired - Fee Related JP5980269B2 (en) 2005-02-04 2014-05-30 Imaging apparatus and imaging system
JP2016057548A Pending JP2016146653A (en) 2005-02-04 2016-03-22 Imaging apparatus and imaging system

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2009021559A Pending JP2009153167A (en) 2005-02-04 2009-02-02 Imaging apparatus
JP2011151436A Active JP5414748B2 (en) 2005-02-04 2011-07-08 Imaging apparatus and imaging system
JP2013101520A Active JP5595555B2 (en) 2005-02-04 2013-05-13 Imaging apparatus and imaging system
JP2014113132A Expired - Fee Related JP5980269B2 (en) 2005-02-04 2014-05-30 Imaging apparatus and imaging system

Country Status (1)

Country Link
JP (5) JP2009153167A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6274567B2 (en) 2014-03-14 2018-02-07 キヤノン株式会社 Solid-state imaging device and imaging system
JP6650668B2 (en) 2014-12-16 2020-02-19 キヤノン株式会社 Solid-state imaging device
US20170264836A1 (en) * 2016-03-11 2017-09-14 Invisage Technologies, Inc. Image sensors with electronic shutter
CN109791934B (en) 2016-09-21 2022-11-08 国立大学法人静冈大学 Photoelectric conversion element and solid-state imaging device
WO2018088281A1 (en) * 2016-11-14 2018-05-17 パナソニック・タワージャズセミコンダクター株式会社 Solid-state imaging device and manufacturing method for same
JP2018200955A (en) 2017-05-26 2018-12-20 キヤノン株式会社 Imaging apparatus, imaging system, and mobile unit
JP2018061060A (en) * 2017-12-28 2018-04-12 キヤノン株式会社 Solid-state imaging apparatus and imaging system

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224398A (en) * 1993-01-27 1994-08-12 Sharp Corp Slid-state image sensor and manufacture thereof
JPH07142692A (en) * 1993-11-17 1995-06-02 Canon Inc Photoelectric conversion device
JP2000124438A (en) * 1998-10-19 2000-04-28 Toshiba Corp Solid-state image sensing device
JP2000150845A (en) * 1998-11-11 2000-05-30 Sony Corp Solid state image sensor and manufacture thereof
JP2002512461A (en) * 1998-04-16 2002-04-23 インテル・コーポレーション Active pixel CMOS sensor with multiple storage capacitors
JP2002246579A (en) * 2001-02-15 2002-08-30 Seiko Epson Corp Solid-state image pickup element and manufacturing method thereof
JP2003197897A (en) * 2001-12-28 2003-07-11 Fuji Film Microdevices Co Ltd Semiconductor photoelectric transducer
JP2003247809A (en) * 2002-02-26 2003-09-05 Olympus Optical Co Ltd Distance information input device
JP2003258220A (en) * 2002-02-28 2003-09-12 Canon Inc Imaging element and imaging device
JP2004056801A (en) * 2002-07-17 2004-02-19 Xerox Corp Image formation system
JP2004071628A (en) * 2002-08-01 2004-03-04 Fujitsu Ltd Semiconductor photodetecting device
JP2004111590A (en) * 2002-09-18 2004-04-08 Sony Corp Solid state imaging device and its drive controlling method
US20040140491A1 (en) * 2003-01-16 2004-07-22 Howard Rhodes Deep implanted region for a cmos imager
JP2004294420A (en) * 2003-02-03 2004-10-21 Shoji Kawahito Distance image sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08256293A (en) * 1995-03-17 1996-10-01 Fujitsu Ltd Solid-state image pickup element, solid-state image pickup unit and image pickup camera
US5986297A (en) * 1996-05-22 1999-11-16 Eastman Kodak Company Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk
JP3827909B2 (en) * 2000-03-21 2006-09-27 シャープ株式会社 Solid-state imaging device and manufacturing method thereof
JP3724374B2 (en) * 2001-01-15 2005-12-07 ソニー株式会社 Solid-state imaging device and driving method thereof
JP2003249632A (en) * 2002-02-22 2003-09-05 Sony Corp Solid imaging device and manufacturing method thereof
JP4069670B2 (en) * 2002-05-14 2008-04-02 日本ビクター株式会社 Solid-state imaging device and driving method thereof
JP4147829B2 (en) * 2002-06-13 2008-09-10 ソニー株式会社 Method for manufacturing solid-state imaging device
JP2004266597A (en) * 2003-03-03 2004-09-24 Shoji Kawahito Image sensor with full-pixel simultaneous electronic shutter function

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224398A (en) * 1993-01-27 1994-08-12 Sharp Corp Slid-state image sensor and manufacture thereof
JPH07142692A (en) * 1993-11-17 1995-06-02 Canon Inc Photoelectric conversion device
JP2002512461A (en) * 1998-04-16 2002-04-23 インテル・コーポレーション Active pixel CMOS sensor with multiple storage capacitors
JP2000124438A (en) * 1998-10-19 2000-04-28 Toshiba Corp Solid-state image sensing device
JP2000150845A (en) * 1998-11-11 2000-05-30 Sony Corp Solid state image sensor and manufacture thereof
JP2002246579A (en) * 2001-02-15 2002-08-30 Seiko Epson Corp Solid-state image pickup element and manufacturing method thereof
JP2003197897A (en) * 2001-12-28 2003-07-11 Fuji Film Microdevices Co Ltd Semiconductor photoelectric transducer
JP2003247809A (en) * 2002-02-26 2003-09-05 Olympus Optical Co Ltd Distance information input device
JP2003258220A (en) * 2002-02-28 2003-09-12 Canon Inc Imaging element and imaging device
JP2004056801A (en) * 2002-07-17 2004-02-19 Xerox Corp Image formation system
JP2004071628A (en) * 2002-08-01 2004-03-04 Fujitsu Ltd Semiconductor photodetecting device
JP2004111590A (en) * 2002-09-18 2004-04-08 Sony Corp Solid state imaging device and its drive controlling method
US20040140491A1 (en) * 2003-01-16 2004-07-22 Howard Rhodes Deep implanted region for a cmos imager
JP2004294420A (en) * 2003-02-03 2004-10-21 Shoji Kawahito Distance image sensor

Also Published As

Publication number Publication date
JP2009153167A (en) 2009-07-09
JP2013165296A (en) 2013-08-22
JP5595555B2 (en) 2014-09-24
JP5980269B2 (en) 2016-08-31
JP2011238949A (en) 2011-11-24
JP2014160878A (en) 2014-09-04
JP5414748B2 (en) 2014-02-12

Similar Documents

Publication Publication Date Title
JP4273124B2 (en) Imaging apparatus and imaging system
JP5980269B2 (en) Imaging apparatus and imaging system
US9287305B2 (en) Global shutter bulk charge modulated device
JP5671830B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
JP4514188B2 (en) Photoelectric conversion device and imaging device
JP4752926B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, driving method of solid-state imaging device, electronic apparatus
JP5651976B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic device
JP5959829B2 (en) Solid-state imaging device
JP6157630B2 (en) Structure of CMOS active pixel
US20060266922A1 (en) Pinned-photodiode pixel with global shutter
TWI518887B (en) Compact in-pixel high dynamic range imaging
JP5269425B2 (en) Solid-state imaging device and solid-state imaging device
JP2006073737A (en) Solid-stage image sensing device and camera
JP2011216970A (en) Solid-state imaging apparatus, method of driving the same and electronic device
JP2008004692A (en) Solid-state imaging device
JP2009017055A (en) Photoelectric converter, manufacturing method thereof, and imaging system
KR20150002593A (en) Solid-state imaging device and electronic device
JP2002237614A (en) Photoelectric conversion device and its drive method, and information processor
JPH0766961B2 (en) Solid-state image sensor
JP2008034836A (en) Solid-state image sensing device
JP2006108497A (en) Solid state imaging apparatus
JP2013131516A (en) Solid-state imaging device, method of manufacturing the same, and electronic equipment
JP2006344888A (en) Imaging device
WO2022064900A1 (en) Optical detector device and electronic apparatus
JP2015018907A (en) Solid-state image sensor and method of manufacturing the same, and electronic apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606