【０００１】
【産業上の利用分野】
本発明は、画素回路が簡単で、残像がなく、また製造工程が標準的なＣＭＯＳプロセスまたはこれに簡単な工程を追加することで実現できる全画素同時電子シャッタ機能をもつＣＭＯＳイメージセンサに関するものである。
【０００２】
【従来の技術】
ＣＭＯＳイメージセンサで全画素同時電子シャッタ動作を行う従来の方法としては、文献［１］［２］［３］に開示されている方法がある。
文献［１］の方法は、フォトゲートと呼ばれる光電変換素子構造を用いるもので、標準的なＣＭＯＳプロセスで実現した場合には、青色領域の感度が低下する、暗電流が大きくなるという課題がある。文献［２］及び文献［３］に開示されている方法は、イメージセンサの特性を向上するための特別な製造工程を取り入れたＣＭＯＳイメージセンサであり、製造工程が複雑であるために、製造コストが高くなるという課題がある。
【０００３】
文献一覧
［１］ 特表２０００−５０４４８９， 電子的シャッタ動作を備えた能動ピクセルセンサアレイ
［２］ ＵＳ Ｐａｔｅｎｔ Ｎｕｍｂｅｒ ５，９８６，２９７ Ｃｏｌｏｒ ａｃｔｉｖｅ ｐｉｘｅｌ ｓｅｎｓｏｒ ｗｉｔｈ ｅｌｅｃｔｒｏｎｉｃ ｓｈｕｔｔｅｒｉｎｇ， ａｎｔｉ−ｂｌｏｏｍｉｎｇ， ａｎｄ ｌｏｗ−ｃｒｏｓｓ−ｔａｌｋ［３］ 特開平１１−１７７０７６（特願平９−３５０１６３）， 固体撮像装置
【特許文献１】特表２０００−５０４４８９号公報
【特許文献２】米国特許第５９８６２９７号明細書
【特許文献３】特開平１１−１７７０７６号公報
【０００４】
図１９は、文献［２］に記載されている全画素同時電子シャッタ機能をもつイメージセンサの画素構造を示している。この場合、フォトダイオードから、制御信号線ＳＴ（以下「ＳＴ」と略す）のゲート電極の直下の半導体部分に、制御信号線ＴＸ（以下「ＴＸ」と略す）を操作して電荷を転送して、この部分で信号電荷の一時記憶を行い、外部への信号読み出しは、その電荷をその右側のｎ＋領域に、ＳＴの電圧を操作して転送することで行われる。この場合には、フォトダイオードのｎの部分の不純物濃度や深さなどを制御することで、電荷転送後の残電荷をなくし、残像の影響をなくすことは可能である。
【０００５】
しかし、このようなフォトダイオード部の構造及び、ＴＸ，ＳＴ，基準電位線Ｖｂ（以下「Ｖｂ」と略す）の接続されたゲート電極部の構造は、ＣＣＤイメージセンサで用いられている構造と同様であり、この構造を実現するためには、ＣＭＯＳデバイスのためのプロセスに加え、ＣＣＤを製造するに相当する複雑な製造工程を追加しなければならず、製造コストが高くなるという課題がある。
【０００６】
本発明は、特別に複雑なプロセスを用いることなく、標準的なＣＭＯＳプロセスまたは、これに簡単な工程を追加することで実現でき、十分な光電変換感度が得られ、かつ残像の影響がない全画素同時電子シャッタ機能をもつイメージセンサを提供する。
【０００７】
【発明が解決しようとする課題】
ＣＣＤイメージセンサは全画素同時に初期化される電子シャッタ動作であるために、動きの大きい被写体に対して歪が少ない。ＣＭＯＳイメージセンサは基本的にローリングシャッタであり、動きの大きい被写体に対して歪が生じる点が問題となる場合がある。これまでＣＭＯＳイメージセンサに電子シャッタを設ける方法に関しては、幾つか報告があるが、画素回路が大きくなったり、電子シャッタ動作をさせるためにノイズが大きくなったり、また製造工程が複雑でコストが高くなる等の問題がある。
また、ＣＭＯＳイメージセンサは、特別に複雑なイメージセンサのための製造工程を用いなくても実現でき、低コストにすることが特徴の１つであるが、この場合、従来の電子シャッタ方式では残像が大きくなる問題がある。
【０００８】
【発明の概要】
本発明は、残像の影響を回路的な手法で避けながら、ＣＭＯＳデバイスのためのプロセスまたは、これに簡単なイメージセンサ用の工程（例えば、暗電流を低減するための工程）を追加するだけで実現できる、全画素同時電子シャッタ機能をもつイメージセンサを提供するものである。
【０００９】
【実施例】
図１は、本発明の全画素同時電子シャッタ機能をもつイメージセンサの１画素の構造を示したものである。また、図２は、同じものを回路図で表したものである。ｎの領域とｐ基板との間のｐｎ接合がフォトダイオードとなり、そのｎの領域で光により発生した電子を蓄積する。蓄積した信号電荷を読みときは、ＴＸがゲートに接続されたＭＯＳトランジスタを開いて、真中のｎ＋領域の部分に電荷を転送し、さらに、制御信号線ＴＧ（以下「ＴＧ」と略す）がゲートに接続されたＭＯＳトランジスタを操作して（ＴＧを０Ｖに）、その電荷をさらに、Ｖｂがゲートに接続されたＭＯＳトランジスタを越えて、その右側のｎ＋領域に転送する。この部分で、信号が読み出されるまで記憶しておく。このノードをフローティングディフュージョン（ＦＤ）と呼ぶ。この操作を全画素で同じタイミングで一斉に行うことで、全画素同時電子シャッタが行え、動きのある物体を撮像しても歪の少ない像を得ることができる。
【００１０】
読み出しは、フローティングディフュージョンに記憶されている信号電荷で決まる電圧と、このノードを制御信号線Ｒｉ（ｉ番目の行のリセット信号線。以下「Ｒｉ」と略す）に電圧を与えて初期化したときの電圧差を、共に垂直信号線を経由して、外部に読み出し、外部のノイズキャンセル回路で両者の差を求めることにより、トランジスタの特性ばらつき等で生じる固定パターンノイズを除去しながら、信号読み出しが行われる。
【００１１】
フォトダイオードで蓄積された電荷をＴＸの接続されたトランジスタを介して電荷を転送して読み出す際、フォトダイオード部の構造や不純物濃度を制御し、電荷の完全転送が行える構造を作らないと、ｎ型の領域に残電荷が生じ、残像が生じる。そこで、残電荷を生じても、それが前のフレームの信号に無関係にすることで残像を無くす処理を行う。これは、ＴＸの接続されたトランジスタを開き、制御信号線ＲＰ（以下「ＲＰ」と略す）の接続されたトランジスタを開いて、フォトダイオードの電圧を強制的に、参照電圧線ＶＲ（以下「ＶＲ」と略す）の電圧に設定することで行う。
【００１２】
図３は、本発明の画素回路を用いたイメージセンサ全体の構成の例を示している。ＴＸ，ＴＧ，ＲＰは、全画素同時電子シャッタのための制御信号線で、全ての画素に接続されている。Ｒｉ，制御信号線Ｓｉ（ｉ＝１，２，…，Ｎ）は、信号読み出しのために用い、その制御信号は、垂直レジスタの出力から生成する。垂直レジスタにより、ｉ番目の行が選択され、その行の画素信号をノイズキャンセル回路に与え、画素部のトランジスタ特性のばらつきによる固定パターンノイズをキャンセルした信号を生成し、これを、水平シフトレジスタの出力により、順次信号を選択しながら、水平読み出し回路により、イメージセンサの外部に時系列信号として読み出す。
【００１３】
このような全画素同時シャッタ機能は、高速度撮像を行うイメージセンサにおいて有用である。高速性が要求される場合には、図４のように水平方向の走査を無くし、複数のＡ／Ｄ変換器により、高速にＡ／Ｄ変換を行って、複数の信号線により、ディジタル信号として出力する構成も考えられる。
【００１４】
全画素同時電子シャッタの動作を説明するための主要部分のポテンシャル（電位）の変化を示す図を、図５及び図６に示す。この図では、簡単化のため、図２におけるＲＰとＴＧが接続されたトランジスタに関しては描かれていないが、動作上はこれらは重要な役割をもつ。
【００１５】
（ａ） 信号電荷蓄積；
フォトダイオード部で電荷の蓄積を行う。この蓄積は、ほぼ１フレームの時間行うことができるが、短時間蓄積とすることもできる。
この現フレームの信号電荷蓄積を行っている間に、前フレームの信号電荷が、第２蓄積部に記憶されており、これを順次読み出す。その当該画素の読み出しをした後は、第２蓄積部は、Ｒｉで制御されるリセットトランジスタをオンにして第２蓄積部をリセットする。（この動作は、図には描かれていない。）
【００１６】
（ｂ） 第一蓄積部電荷吐き出し；
ＴＸの右側のｎ＋の領域に貯まっている不要な電荷を捨てる。このため、ＴＧの電圧を０Ｖに下げることで、Ｖｂの電圧がゲートに接続された部分で形成されたポテンシャル障壁を越えてあふれた電荷が、その右側のｎ＋領域に転送される。このとき、そのｎ＋領域は、Ｒｉの接続されたトランジスタをＯＮしておくことで、ＶＲまたは、ＶＲからそのトランジスタのしきい値電圧だけ低い電圧に固定しておく。
【００１７】
（ｃ） 第１蓄積部電位井戸形成；
その後、ＴＧを３．３Ｖに戻すことによって、ＴＧ直下の部分に電荷記憶ができるようにポテンシャル井戸を形成する。
【００１８】
（ｄ） 第１蓄積部への電荷転送、第２蓄積部の初期化；
ＴＸを３Ｖに上昇することで、フォトダイオード部の電荷を、一時記憶部に電荷転送して、信号電荷を読み出す。このとき、第２蓄積部は、信号電荷がないときに電圧レベルＶＲに初期化しておく。
【００１９】
（ｅ） 第１蓄積部での信号電荷保持と、第２蓄積部のポテンシャル井戸形成；
ＴＸを０Ｖに戻すことで、第１蓄積部に信号電荷を保持するとともに、第２蓄積部に接続されたリセット用トランジスタをオフし、第２蓄積部をフローティング状態にして、ポテンシャル井戸を形成し、第１蓄積部からの電荷転送に備える。
【００２０】
（ｆ） 第１蓄積部から第２蓄積部への電荷転送；
ＴＧを再び０Ｖにすることで、第１蓄積部にたまった信号電荷を第２蓄積部に転送する。その後ＴＧを３Ｖに戻すことで、第２蓄積部で信号電荷が記憶される。
【００２１】
（ｇ） フォトダイオードへの電荷注入；
上の（ｄ）の走査の際、フォトダイオード部の電荷が全て転送されず、また、その残留する電荷は、そこに蓄積された信号量に大きく依存する。これが次回のフレームの信号電荷を読み出さす際に、一緒に転送されることになり、残像として影響する。これをなくすために、フォトダイオードに強制的に、光により発生した電荷とは無関係の電荷を注入することで、毎回の残電荷量を一定値にする。この注入は、第２蓄積部において接続される参照電圧ＶＲと、フォトダイオード部の電圧が同じになるようにＴＸ、ＲＰに高い電圧を与えてＭＯＳトランジスタをＯＮすることで行う。
【００２２】
（ｈ） フォトダイオード部のリセット；
上の（ｇ）操作の操作で、フォトダイオード部には、大量の電荷が注入され、その電荷（オフセット電荷）は、光により発生した信号電荷とともに読み出されることになる。このとき、ＴＸの接続されたＭＯＳトランジスタのしきい値電圧ばらつきにより、読み出される電荷にばらつきを生じ、固定パターン雑音を発生することになる。これを低減するため、第１蓄積部の電位を上昇し、フォトダイオード部からＴＸの接続されたＭＯＳトランジスタのチャネル部の電位障壁を越えて流れ出るようにし、注入したオフセット電荷量を減らす。
【００２３】
以上の一連の動作を行うイメージセンサ全体の動作のタイミング図を図７に示す。図７には、動作をわかりやすくするために、電圧を記載しているが、この電圧に限るものではない。
【００２４】
次に、他の実施例を示す。この実施例におけるＣＭＯＳイメージセンサは、全画素同時電子シャッタ機能に加えて、画素内での増幅機能を有するものである。
この構成によれば、全画素同時シャッタ動作が可能で、変換利得が高く、比較的低雑音化が可能な同時電子シャッタ機能をもつことができる。
図８は、本発明の全画素同時電子シャッタ機能をもつイメージセンサの１画素の他の構成を示したものである。
【００２５】
フォトダイオードで一定時間、信号電荷の蓄積を行う。この時間が電子シャッタの時間となる。最初、制御信号線Ｒで制御されるトランジスタをオンし、Ｃｓに蓄積されている電荷をリセットしておく。その後、ＴＸで制御されるトランジスタをオンすることで、フォトダイオードで蓄積された電荷がＣｓに転送される。このとき、転送効率は、
【００２６】
【数１】
となる。ＣＤは、フォトダイオードの寄生容量である。感度を向上させるため、フォトダイオードの受光面積を大きくするとＣＤが大きくなる。この回路では、ＣＤに蓄積した電荷を、微小な容量Ｃｓに転送するため、アンプ出力での電圧感度が高くできる。一般の３トランジスタを用いた画素回路では、フォトダイオードのカソード部の電圧変化を直接読み出すため、フォトダイオードの受光面積を大きくすると、ＣＤが大きくなり電圧感度が十分あげられない。ＣＤ／Ｃｓを大きくとると、式（１）から転送効率に影響する（残像の原因）。それでも十分高い転送効率とするため、高い利得のアンプを用いる。図９に示す、４トランジスタを用いたカスコード増幅器が有用である。例えば、ＣＤ／Ｃｓ＝１０で、利得Ａ＝１０００であれば、９９％の転送効率が得られる。
【００２７】
図９のカスコード増幅器では、ＮＭＯＳの上側を、外部制御とし、この電圧を０Ｖにすれば、回路の電流をカットオフでき、このアンプを使用していないときの低電力化が図れる。使用するときは、図９がカスコード増幅器として動作するように制御信号線ＰＳ（以下「ＰＳ」と略す）にバイアス電圧を与える。（例えば、１．２Ｖから１．５Ｖ程度）
【００２８】
ここで画素回路におけるランダムノイズについて考える。ランダムノイズの発生要因の中で、フォトダイオード部をリセットする際に発生するランダムノイズを、フォトダイオード部の平均２乗ノイズ電荷
【数２】
で表すと、ＣＤ＞＞Ｃｓ， ＣＬ＞＞Ｃｓの場合、次式のようになることが計算できる。
【数３】
ここで、αは、カスコードアンプのｐＭＯＳ電流源のノイズの影響を考慮するための定数で、設計上１．５〜２程度に抑える。つまりこれはリセットノイズが、ＣｓによるｋＴＣノイズにＣＤ／ＣＬの比を掛けられたものに比例することを意味し、ＣＬを大きくすることでノイズ低減に大きな効果がある。また、ＣＤとＣＬを同程度、あるいはＣＤ＞＞Ｃｓに選べば、ノイズ２乗電荷がＣＤではなくＣｓあるいはＣｓに（ＣＤ／ＣＬ）をかけた値で決まることも重要で、アンプによる負帰還を用いる大きな効果である。なぜならフォトダイオードが不完全電荷転送モードで動くときは、フォトダイオードで発生するリセットノイズは、ｋＴＣＤあるいは動作によってｋＴＣＤ／２になる。つまり大きなフォトダイオードを利用するとノイズも増える。負帰還アンプを用いた場合は、ＣＬをＣＤと同程度にできれば、フォトダイオードリセットノイズも小さくできることを意味する。
しかし、実際にアンプを用いた画素回路において、アンプの入力部に寄生容量Ｃｉがある場合には、Ｃｓをリセットする際に発生するノイズが大きくなることに注意が必要である。このリセット動作により、アンプの入力部に発生する平均２乗ノイズ電荷は、次式のように計算できる。
【数４】
これは、アンプの入力部にＣｓよりも大きな寄生容量があると、そのリセットノイズがＣｓではなくＣｓ＋Ｃｉで決まることになり、ノイズレベルが大きくなる。このノイズを除去するための回路は、後で述べる。
【００２９】
図８の回路においてＴＸを切り離しておくことで、Ｃｓの信号を一時記憶することができ、全画素同時シャッタの機能をもたせることもできる。イメージセンサ全体の構成を図１０に示す。また、その動作タイミングを図１１に示す。ここでＶａｍｐ（ｉ）はｉ番目のカスコードアンプの出力である。
１フレームの先頭で、前フレームで信号蓄積した電荷の検出処理（転送処理）を行う。最初、全ての画素のＲをＨｉｇｈにして、Ｃｓの電荷をリセットする。その後ＴＸで制御されるトランジスタをオンし、ダイオードの電荷をＣｓに転送する。その後ＴＸで制御されるトランジスタをオフにしＰＤを切り離すことで、Ｃｓに信号が記憶される。
【００３０】
読み出し動作の直前まで、アンプのバイアス電流による電力消費を下げるため、制御信号線ＰＳに０Ｖを与え、カットオフしておく、それでもＣｓの電荷は失われない。例えばｉ行目の読み出しのときにｉ行目のＰＳ、 つまりＰＳｉにカスコードアンプのバイアス電圧を与える。まず制御信号線Ｓｉ（以下「Ｓｉ」と略す）をＨｉｇｈにして、信号レベルをノイズキャンセル回路に読み出す。続いて、ＲｉをＨｉｇｈにして、Ｃｓの電荷をリセットする。このリセットレベルをノイズキャンセル回路に読み出す。これらの両者の差分を求めることで、アンプやバッファアンプが発生する固定パターン雑音も除去される。ノイズキャンセルされた信号は、水平走査により外部に読み出される。
【００３１】
図８の回路では、信号の一時記憶に微小容量であるＣｓを用いる。リーク電流による信号変化の問題がある場合は、図１２に示すように、ＣＬとアンプの間にスイッチトランジスタを加え、ＣＬをサンプルアンドホールド容量として用いる。
この場合、動作が、図８の場合とやや異なる。その動作を図１３に示す。１フレームの先頭で、前フレームで信号蓄積した電荷の検出処理（転送処理）を行う。最初、全ての画素のＲをＨｉｇｈにして、Ｃｓの電荷をリセットする。その後ＴＸで制御されるトランジスタをオンし、ダイオードの電荷をＣｓに転送する。その後ＴＸで制御されるトランジスタをオフにしＰＤを切り離すことで、Ｃｓに信号が記憶される。ここまでは、図８の場合と同様である。
【００３２】
その後、制御線ＳＳ（以下「ＳＳ」と略す）をＬｏｗにすることで、ＣＬに信号が保持される。読み出し動作の直前まで、アンプのバイアス電流による電力消費を下げるため、ＰＳに０Ｖを与え、カットオフしておく。例えばｉ行目の読み出しのときにｉ行目のＳつまり、Ｓｉを、Ｈｉｇｈにして、ＣＬに記憶されている信号レベルをノイズキャンセル回路に読み出す。同時にＰＳｉにカスコードアンプのバイアス電圧を与えておく。ＲはＨｉｇｈのままであるので、ＳＳｉをＨｉｇｈにしたとき、ＣＬがリセットレベルとなり、これをノイズキャンセル回路に読み出す。信号レベルとリセットレベルの両者をノイズキャンセル回路で差分を求めることで、アンプやバッファアンプが発生する固定パターン雑音も除去される。
ノイズキャンセルされた信号は、水平走査により外部に読み出される。イメージセンサ全体の構成は、図１４のようになる。
【００３３】
図１２の回路に、もう１つサンプル＆ホールド回路を設けて、リセットノイズを低減し、固定パターン雑音を除去する機能を設けた画素回路を、図１５に示す。以下この回路の動作を説明する。
まず、ＲをＨｉｇｈにして、リセットトランジスタをオンし、Ｃｓの電荷をリセットする。その後、ＲをＬｏｗにする。このときの電圧をＳＲ及びＳＳをＨｉｇｈにして、容量ＣＬ２に記憶する。
その後、ＳＲをＬｏｗにしてＣＬ２を切り離す。次に、ＴＸをＨｉｇｈにし、信号電荷をＣｓに転送することで、アンプの出力が変化する。ＴＸをＬｏｗにしたあと、アンプの出力電圧を容量ＣＬ１に記憶する（ＳＳはＨｉｇｈのままである）。これらの記憶動作を、全画素同時に行うことで同時シャッタ動作がなされる。
ここでは、追加のサンプル＆ホールド回路を既にあるサンプル＆ホールド回路に縦続接続したが、これに限定されることなく、アンプの出力に接続してもよいことはいうまでもない。
２つの容量ＣＬ１，ＣＬ２に記憶された信号は、バッファ回路を介してイメージアレイの外部に信号を読み出す。読み出しのための選択は、ＳをＨｉｇｈにすることによって行う。この読み出し動作によって、回路のばらつきによる固定パターンノイズ，リセットノイズのキャンセルを行う。カラムに並べてキャンセルを行うための回路例を図１６に示す。
【００３４】
図１６のＶｉｎ−，Ｖｉｎ＋には図１５の垂直信号線の２つの出力をそれぞれ接続する。イメージセンサからの垂直読み出しにおいて、図１５のＳをＨｉｇｈにして、ある１水平ラインの信号を読み出す。このとき、まず図１６のφ１をＨｉｇｈにして、これが与えられているスイッチをオンにする。容量Ｃ２は参照電圧Ｖｒｅｆに接続しておく。次に、φ１をＬｏｗにしたのちに、φ２をＨｉｇｈにして、容量Ｃ２を出力に接続する。このあと、図１５のＳＲをＨｉｇｈにすることで、図１６の出力には図１５の２つのサンプル＆ホールド容量に記憶された電圧の差に比例し、Ｃ１／Ｃ２の比で増幅された信号が現れる。同時に、図１５の出力のソースフォロワの発生する固定パターン雑音がキャンセルされ、また１／ｆノイズを低減することができる。
この場合のイメージセンサの全体の構成は、図１７のようになる。各画素から２線で垂直方向に信号が伝播する。ノイズキャンセルされた信号を水平走査し、読み出す。高速化が必要な場合に、並列にＡ／Ｄ変換し出力する点については、この場合でも適用できる。
【００３５】
これまで述べた回路は、リセットスイッチをＭＯＳトランジスタで構成しているために、リセットスイッチのゲート電極による不要な電荷注入が生じる。この電荷をキャンセルするために図１８に示すように、制御信号としてリセット信号Ｒと逆相の信号が加えられるトランジスタをアンプの入力端に接続する。この新たなトランジスタは、容量Ｃｓの両端に接続されたリセット用トランジスタのチャネル幅の半分のチャネル幅を有するものであり、そのドレイン電極とソース電極とを接続してある。この結合されたドレイン電極とソース電極をアンプの入力端に接続し、ゲート電極にはリセット信号Ｒを逆相で印加する。
このキャンセル用トランジスタはフォトダイオードからのゲートトランジスタによる電荷注入も同様にキャンセルできる。この場合には制御線ＴＸが接続されるゲートトランジスタのチャネル幅の半分のチャネル幅を有するように設定する。そして、ゲート電極には制御線ＴＸの反転信号を印加する。
Ｒの接続されたトランジスタと、ＴＸの接続されたトランジスタのチャネル幅が同じであれば、これらのトランジスタに対しチャネル幅を半分にしたキャンセル用トランジスタは、それぞれの注入電荷キャンセル用として共用できる。
【００３６】
【発明の効果】
これまでに述べた構成により、ＣＭＯＳイメージセンサにおいて全画素同時に初期化する電子シャッタ動作を可能にし、かつ、画素回路も簡単で製造工程が単純化される。さらに、画素内で増幅することにより低雑音化が図れる。
【図面の簡単な説明】
【図１】全画素同時電子シャッタ機能をもつイメージセンサ
【図２】全画素同時電子シャッタ機能をもつイメージセンサの画素回路
【図３】全画素同時シャッタ機能をもつイメージセンサ全体の構成
【図４】全画素同時シャッタ機能をもつディジタル出力イメージセンサの構成
【図５】動作説明図１
【図６】動作説明図２
【図７】動作タイミング
【図８】全画素同時電子シャッタ機能をもつイメージセンサの画素回路（画素タイプ１）
【図９】バイアス電流遮断機能をもつカスコード増幅器
【図１０】イメージセンサ全体の構成（画素タイプ１使用）
【図１１】図８の回路の動作タイミング
【図１２】全画素同時電子シャッタ機能をもつイメージセンサの画素回路（画素タイプ２）
【図１３】図１２の回路の動作タイミング
【図１４】イメージセンサ全体の構成（画素タイプ２使用）
【図１５】電子シャッタとノイズキャンセル機能を有する画素回路（画素タイプ３）
【図１６】差動式ノイズキャンセル回路
【図１７】イメージセンサ全体の構成（画素タイプ３使用）
【図１８】キャンセル用トランジスタを設けた例
【図１９】従来の全画素シャッタ機能をもつイメージセンサの画像構造の例
【符号の説明】
ＰＤ フォトダイオード
ＴＸ，ＴＧ，ＲＰ，Ｒｉ，Ｓｉ，Ｖｂ 制御信号線
ＶＲ 参照電圧線
ＶＰＤ，ＶＳ，ＶＦＤ 信号電圧
ＰＳ，ＳＳ，Ｒ，Ｓ 制御信号線
ＣＬ，Ｃｓ 微小容量[0001]
[Industrial applications]
The present invention relates to a CMOS image sensor having a simple pixel circuit, no image lag, and a simultaneous electronic shutter function for all pixels that can be realized by a standard CMOS process or a simple process added thereto. is there.
[0002]
[Prior art]
As a conventional method of performing an all-pixel simultaneous electronic shutter operation with a CMOS image sensor, there is a method disclosed in Documents [1], [2] and [3].
The method of Document [1] uses a photoelectric conversion element structure called a photogate, and when implemented by a standard CMOS process, there is a problem that the sensitivity in the blue region is reduced and the dark current is increased. . The methods disclosed in Documents [2] and [3] are CMOS image sensors incorporating a special manufacturing process for improving the characteristics of the image sensor, and the manufacturing process is complicated. Is high.
[0003]
List of documents [1] Table 2000-504489, Active pixel sensor array with electronic shutter operation [2] US Patent Number 5,986,297 Color active pixel sensor with electronic shuttering, anti-blooming, and cloning talk [3] JP-A-11-177076 (Japanese Patent Application No. 9-350163), solid-state imaging device [Patent Document 1] Japanese Patent Application Laid-Open No. 2000-504489 [Patent Document 2] US Pat. No. 5,986,297 [Patent Document 3] Japanese Patent Application Laid-Open No. 11-177076
FIG. 19 shows the pixel structure of an image sensor having an all-pixel simultaneous electronic shutter function described in Document [2]. In this case, the charge is transferred from the photodiode to the semiconductor portion directly below the gate electrode of the control signal line ST (hereinafter abbreviated as “ST”) by operating the control signal line TX (hereinafter abbreviated as “TX”). In this portion, the signal charge is temporarily stored, and the signal is read out to the outside by operating the voltage of ST to transfer the charge to the n + region on the right side. In this case, by controlling the impurity concentration and the depth of the n portion of the photodiode, it is possible to eliminate the residual charge after the charge transfer and eliminate the influence of the afterimage.
[0005]
However, the structure of such a photodiode part and the structure of a gate electrode part connected to TX, ST, and a reference potential line Vb (hereinafter abbreviated as “Vb”) are the same as the structure used in a CCD image sensor. In order to realize this structure, it is necessary to add a complicated manufacturing process equivalent to manufacturing a CCD in addition to a process for a CMOS device, and there is a problem that a manufacturing cost is increased.
[0006]
The present invention can be realized by using a standard CMOS process or a simple process without using a complicated process. Provided is an image sensor having a pixel simultaneous electronic shutter function.
[0007]
[Problems to be solved by the invention]
Since the CCD image sensor performs an electronic shutter operation in which all pixels are initialized at the same time, distortion of a subject having a large movement is small. A CMOS image sensor is basically a rolling shutter, and there is a case where a problem arises in that distortion occurs for a subject having a large movement. There have been several reports on a method of providing an electronic shutter in a CMOS image sensor, but the pixel circuit is large, noise is increased due to the operation of the electronic shutter, the manufacturing process is complicated, and the cost is high. There are problems such as becoming.
One of the features of the CMOS image sensor is that it can be realized without using a manufacturing process for a specially complicated image sensor and that the cost is reduced. There is a problem that becomes large.
[0008]
Summary of the Invention
According to the present invention, a process for a CMOS device or a process for a simple image sensor (for example, a process for reducing a dark current) is simply added to a process for a CMOS device or a process for avoiding the afterimage effect in a circuit manner. It is an object of the present invention to provide an image sensor having a simultaneous electronic shutter function for all pixels that can be realized.
[0009]
【Example】
FIG. 1 shows the structure of one pixel of an image sensor having an all-pixel simultaneous electronic shutter function of the present invention. FIG. 2 is a circuit diagram of the same device. A pn junction between the n region and the p substrate serves as a photodiode, and stores electrons generated by light in the n region. When reading the stored signal charge, TX opens the MOS transistor connected to the gate, transfers the charge to the middle n + region, and further, the control signal line TG (hereinafter abbreviated as “TG”) is connected to the gate. (TG is set to 0 V), and the charge is further transferred to the n + region on the right side of the MOS transistor having Vb passed over the MOS transistor connected to the gate. In this part, the signal is stored until the signal is read. This node is called a floating diffusion (FD). By performing this operation simultaneously for all pixels at the same timing, an electronic shutter for all pixels can be performed simultaneously, and an image with little distortion can be obtained even when a moving object is imaged.
[0010]
Reading is performed when a voltage determined by the signal charge stored in the floating diffusion and this node are initialized by applying a voltage to a control signal line Ri (a reset signal line of the i-th row; hereinafter abbreviated as “Ri”). The voltage difference between the two is read out via a vertical signal line to the outside, and the difference between the two is obtained by an external noise canceling circuit. Done.
[0011]
When transferring and reading out the charge accumulated in the photodiode through the transistor connected to TX, it is necessary to control the structure of the photodiode portion and the impurity concentration to create a structure capable of completely transferring the charge. A residual charge is generated in the region of the mold, resulting in an afterimage. Therefore, even if residual charge is generated, the residual charge is made irrelevant to the signal of the previous frame to perform a process for eliminating the residual image. This means that the transistor connected to the TX is opened, the transistor connected to the control signal line RP (hereinafter abbreviated as “RP”) is opened, and the voltage of the photodiode is forcibly applied to the reference voltage line VR (hereinafter “VR”). Is abbreviated as ").
[0012]
FIG. 3 shows an example of the configuration of the entire image sensor using the pixel circuit of the present invention. TX, TG, and RP are control signal lines for simultaneous electronic shutter of all pixels, and are connected to all pixels. Ri and the control signal line Si (i = 1, 2,..., N) are used for signal reading, and the control signal is generated from the output of the vertical register. The i-th row is selected by the vertical register, and the pixel signal in that row is supplied to the noise canceling circuit to generate a signal in which fixed pattern noise due to variation in transistor characteristics of the pixel portion is canceled. While sequentially selecting signals based on the output, the horizontal readout circuit reads out the signals as time-series signals outside the image sensor.
[0013]
Such an all-pixel simultaneous shutter function is useful in an image sensor that performs high-speed imaging. When high speed is required, horizontal scanning is eliminated as shown in FIG. 4, and A / D conversion is performed at high speed by a plurality of A / D converters, and as a digital signal by a plurality of signal lines. An output configuration is also conceivable.
[0014]
FIGS. 5 and 6 show changes in the potential (potential) of the main part for explaining the operation of the all-pixel simultaneous electronic shutter. In this figure, for the sake of simplicity, transistors connected to RP and TG in FIG. 2 are not shown, but they have an important role in operation.
[0015]
(A) signal charge accumulation;
The charge is accumulated in the photodiode section. This accumulation can be performed for approximately one frame, but can also be performed for a short time.
While the signal charges of the current frame are being stored, the signal charges of the previous frame are stored in the second storage unit and are sequentially read out. After reading out the pixel, the second storage unit turns on the reset transistor controlled by Ri to reset the second storage unit. (This operation is not depicted in the figure.)
[0016]
(B) discharging the first accumulation portion charge;
Unnecessary charges stored in the n + region on the right side of TX are discarded. Therefore, by lowering the voltage of TG to 0 V, the charge overflowing beyond the potential barrier formed at the portion where the voltage of Vb is connected to the gate is transferred to the n + region on the right side. At this time, the n + region is fixed at VR or a voltage lower than VR by the threshold voltage of the transistor by turning on the transistor connected to Ri.
[0017]
(C) forming a first storage unit potential well;
Then, by returning TG to 3.3 V, a potential well is formed in a portion directly below the TG so that electric charge can be stored.
[0018]
(D) charge transfer to the first storage unit, initialization of the second storage unit;
By raising TX to 3 V, the charge of the photodiode unit is transferred to the temporary storage unit, and the signal charge is read. At this time, the second storage unit is initialized to the voltage level VR when there is no signal charge.
[0019]
(E) holding signal charges in the first storage unit and forming a potential well in the second storage unit;
By returning TX to 0 V, the signal charge is held in the first storage unit, the reset transistor connected to the second storage unit is turned off, and the second storage unit is set in a floating state to form a potential well. , Preparing for charge transfer from the first storage unit.
[0020]
(F) charge transfer from the first storage unit to the second storage unit;
By setting TG to 0V again, the signal charges accumulated in the first storage unit are transferred to the second storage unit. Thereafter, the signal charge is stored in the second storage unit by returning TG to 3V.
[0021]
(G) charge injection into the photodiode;
In the above scanning (d), all charges in the photodiode portion are not transferred, and the remaining charges largely depend on the amount of signals accumulated therein. This is to be transferred together when the signal charges of the next frame are read out, which affects as afterimages. In order to eliminate this, the charge irrelevant to the charge generated by light is forcibly injected into the photodiode, so that the residual charge amount is made constant each time. This injection is performed by applying a high voltage to TX and RP and turning on the MOS transistor so that the reference voltage VR connected in the second storage unit is equal to the voltage of the photodiode unit.
[0022]
(H) resetting the photodiode section;
By the operation of the above (g) operation, a large amount of charge is injected into the photodiode portion, and the charge (offset charge) is read out together with the signal charge generated by light. At this time, variations in the threshold voltage of the MOS transistor connected to the TX cause variations in the charges to be read out, causing fixed pattern noise. In order to reduce this, the potential of the first storage unit is increased so as to flow from the photodiode unit over the potential barrier of the channel of the MOS transistor connected to TX, thereby reducing the amount of the injected offset charge.
[0023]
FIG. 7 shows a timing chart of the operation of the entire image sensor that performs the above series of operations. FIG. 7 shows the voltage for easy understanding of the operation, but the voltage is not limited to this.
[0024]
Next, another embodiment will be described. The CMOS image sensor in this embodiment has an amplifying function in a pixel in addition to an electronic shutter function for all pixels at the same time.
According to this configuration, the simultaneous shutter operation of all pixels can be performed, the conversion gain is high, and the simultaneous electronic shutter function that can relatively reduce noise can be provided.
FIG. 8 shows another configuration of one pixel of the image sensor having an all-pixel simultaneous electronic shutter function of the present invention.
[0025]
The signal charge is accumulated for a certain time by the photodiode. This time is the time of the electronic shutter. First, the transistor controlled by the control signal line R is turned on, and the charge stored in Cs is reset. Then, by turning on the transistor controlled by TX, the charge accumulated in the photodiode is transferred to Cs. At this time, the transfer efficiency is
[0026]
(Equation 1)
[0027]
In the cascode amplifier of FIG. 9, if the upper side of the NMOS is externally controlled and this voltage is set to 0 V, the current of the circuit can be cut off, and the power consumption can be reduced when this amplifier is not used. When used, a bias voltage is applied to the control signal line PS (hereinafter abbreviated as “PS”) so that FIG. 9 operates as a cascode amplifier. (For example, about 1.2V to 1.5V)
[0028]
Here, random noise in a pixel circuit is considered. Among the random noise generation factors, the random noise generated when the photodiode section is reset is replaced by the mean square noise charge of the photodiode section.
Expressed in, C D >> Cs, when the C L >> Cs, can be calculated be expressed as follows.
[Equation 3]
Here, α is a constant for considering the influence of noise of the pMOS current source of the cascode amplifier, and is suppressed to about 1.5 to 2 in design. In other words, this means that the reset noise is proportional to the product of the kTC noise due to Cs multiplied by the ratio of C D / C L , and increasing C L has a great effect on noise reduction. Also, the same degree of C D and C L, or if you choose to C D >> Cs, also important that depends on the noise squared charge was subjected to C, D without Cs or Cs and (C D / C L) value This is a great effect of using the negative feedback by the amplifier. Because when the photodiode move in incomplete charge transfer mode, reset noise generated in the photodiode will kTC D / 2 by kTC D or operation. That is, when a large photodiode is used, noise also increases. When using a negative feedback amplifier, if the C L to the same extent as C D, which means that it can be smaller photodiode reset noise.
However, in a pixel circuit actually using an amplifier, it is necessary to pay attention to the fact that when a parasitic capacitance Ci is present at the input portion of the amplifier, noise generated when Cs is reset increases. By this reset operation, the mean square noise charge generated at the input section of the amplifier can be calculated as in the following equation.
(Equation 4)
This is because if the input portion of the amplifier has a parasitic capacitance larger than Cs, the reset noise is determined not by Cs but by Cs + Ci, and the noise level increases. A circuit for removing this noise will be described later.
[0029]
By separating TX in the circuit of FIG. 8, the signal of Cs can be temporarily stored, and the function of simultaneous shutter of all pixels can be provided. FIG. 10 shows the overall configuration of the image sensor. FIG. 11 shows the operation timing. Here, Vamp (i) is the output of the i-th cascode amplifier.
At the beginning of one frame, detection processing (transfer processing) of the electric charge accumulated in the previous frame is performed. First, R of all pixels is set to High to reset the charge of Cs. Thereafter, the transistor controlled by TX is turned on, and the charge of the diode is transferred to Cs. Thereafter, by turning off the transistor controlled by TX and disconnecting PD, a signal is stored in Cs.
[0030]
Immediately before the read operation, 0 V is applied to the control signal line PS so as to reduce power consumption due to the bias current of the amplifier and cut off, and the charge of Cs is not lost. For example, when reading out the i-th row, a bias voltage of the cascode amplifier is applied to the PS in the i-th row, that is, PSi. First, the control signal line Si (hereinafter abbreviated as “Si”) is set to High, and the signal level is read out to the noise cancellation circuit. Subsequently, Ri is changed to High to reset the charge of Cs. This reset level is read out to the noise cancellation circuit. By calculating the difference between the two, fixed pattern noise generated by the amplifier and the buffer amplifier is also removed. The noise-cancelled signal is read out by horizontal scanning.
[0031]
In the circuit of FIG. 8, Cs which is a very small capacity is used for temporary storage of a signal. If there is a problem of the signal change due to the leakage current, as shown in FIG. 12, a switch transistor applied between C L and the amplifier, using the C L as a sample-and-hold capacitor.
In this case, the operation is slightly different from the case of FIG. FIG. 13 shows the operation. At the beginning of one frame, detection processing (transfer processing) of the electric charge accumulated in the previous frame is performed. First, R of all pixels is set to High to reset the charge of Cs. Thereafter, the transistor controlled by TX is turned on, and the charge of the diode is transferred to Cs. Thereafter, by turning off the transistor controlled by TX and disconnecting PD, a signal is stored in Cs. Up to this point, the operation is the same as in FIG.
[0032]
Thereafter, the control line SS (hereinafter abbreviated as "SS") by the Low, the signal is held in the C L. Immediately before the read operation, 0 V is applied to PS to cut off in order to reduce power consumption due to the bias current of the amplifier. For example the i-th row of S that is, when the i-th row of the read, the Si, and the High, reads the signal level stored in C L to the noise cancellation circuit. At the same time, the bias voltage of the cascode amplifier is applied to the PSi. Since R remains at High, when the SSi to High, C L is the reset level is read this to the noise cancellation circuit. By calculating the difference between the signal level and the reset level using a noise canceling circuit, fixed pattern noise generated by an amplifier or a buffer amplifier is also removed.
The noise-cancelled signal is read out by horizontal scanning. The configuration of the entire image sensor is as shown in FIG.
[0033]
FIG. 15 illustrates a pixel circuit in which another sample & hold circuit is provided in the circuit of FIG. 12 to reduce reset noise and remove fixed pattern noise. The operation of this circuit will be described below.
First, R is set to High, the reset transistor is turned on, and the charge of Cs is reset. After that, R is set to Low. The voltage at this time is stored in the capacitor CL2 by setting SR and SS to High.
After that, SR is set to Low and CL2 is separated. Next, by setting TX to High and transferring the signal charge to Cs, the output of the amplifier changes. After setting TX to Low, the output voltage of the amplifier is stored in the capacitor CL1 (SS remains High). The simultaneous shutter operation is performed by performing these storage operations simultaneously for all pixels.
Here, the additional sample-and-hold circuit is connected in cascade to the existing sample-and-hold circuit. However, it is needless to say that the additional sample-and-hold circuit may be connected to the output of the amplifier.
The signals stored in the two capacitors CL1 and CL2 are read out of the image array via the buffer circuit. The selection for reading is performed by setting S to High. This read operation cancels fixed pattern noise and reset noise due to circuit variations. FIG. 16 shows an example of a circuit for arranging in columns and performing cancellation.
[0034]
Two outputs of the vertical signal line of FIG. 15 are connected to Vin− and Vin + of FIG. In the vertical reading from the image sensor, S of FIG. 15 is set to High, and a signal of a certain horizontal line is read. At this time, first, φ1 in FIG. 16 is set to High, and the switch to which this is given is turned on. The capacitance C2 is connected to the reference voltage Vref. Next, after φ1 is set to Low, φ2 is set to High, and the capacitor C2 is connected to the output. Thereafter, by setting SR in FIG. 15 to High, the output in FIG. 16 is proportional to the difference between the voltages stored in the two sample and hold capacitors in FIG. Appears. At the same time, fixed pattern noise generated by the source follower in the output of FIG. 15 is canceled, and 1 / f noise can be reduced.
The entire configuration of the image sensor in this case is as shown in FIG. A signal propagates vertically from each pixel by two lines. The noise-cancelled signal is horizontally scanned and read. The point that A / D conversion and output are performed in parallel when high speed is required can be applied to this case.
[0035]
In the circuits described so far, since the reset switch is constituted by the MOS transistor, unnecessary charge injection occurs by the gate electrode of the reset switch. As shown in FIG. 18, a transistor to which a signal having a phase opposite to that of the reset signal R is applied as a control signal is connected to the input terminal of the amplifier as shown in FIG. This new transistor has a channel width that is half the channel width of the reset transistor connected to both ends of the capacitor Cs, and connects the drain electrode and the source electrode thereof. The coupled drain electrode and source electrode are connected to the input terminal of the amplifier, and a reset signal R is applied to the gate electrode in the opposite phase.
The canceling transistor can also cancel the charge injection from the photodiode by the gate transistor. In this case, the control line TX is set to have a channel width that is half the channel width of the gate transistor to which the control line TX is connected. Then, an inverted signal of the control line TX is applied to the gate electrode.
If the channel width of the transistor connected to R and the channel width of the transistor connected to TX are the same, the canceling transistor whose channel width is halved for these transistors can be shared for canceling the injected charge.
[0036]
【The invention's effect】
With the configuration described above, the electronic shutter operation for simultaneously initializing all pixels in the CMOS image sensor is enabled, the pixel circuit is simple, and the manufacturing process is simplified. Furthermore, noise can be reduced by amplifying in the pixel.
[Brief description of the drawings]
FIG. 1 is an image sensor having an all-pixel simultaneous electronic shutter function. FIG. 2 is a pixel circuit of an image sensor having an all-pixel simultaneous electronic shutter function. FIG. 3 is an overall configuration of an image sensor having an all-pixel simultaneous shutter function. Configuration of digital output image sensor having simultaneous shutter function for all pixels [FIG. 5] Operation explanatory diagram 1
FIG. 6 is an operation explanatory diagram 2
FIG. 7 is an operation timing. FIG. 8 is a pixel circuit of an image sensor having a simultaneous electronic shutter function for all pixels (pixel type 1).
FIG. 9 shows a cascode amplifier having a bias current cutoff function. FIG. 10 shows the overall configuration of an image sensor (using pixel type 1).
11 is an operation timing of the circuit of FIG. 8; FIG. 12 is a pixel circuit of an image sensor having a simultaneous electronic shutter function for all pixels (pixel type 2);
FIG. 13 is an operation timing of the circuit in FIG. 12;
FIG. 15 shows a pixel circuit having an electronic shutter and a noise canceling function (pixel type 3).
FIG. 16: Differential noise canceling circuit FIG. 17: Overall configuration of an image sensor (using pixel type 3)
FIG. 18 shows an example in which a canceling transistor is provided. FIG. 19 shows an example of an image structure of a conventional image sensor having an all-pixel shutter function.
PD Photodiode TX, TG, RP, Ri, Si, Vb Control signal line VR Reference voltage line VPD, VS, VFD Signal voltage PS, SS, R, S Control signal line CL, Cs Micro capacitance
