JP2016139077A - 表示装置、電気光学装置、及び、電子機器 - Google Patents

Abstract

【課題】表示パネルのシリコンバックプレーンにデータ線駆動回路等を内蔵する表示装置において、表示パネルに表示される画像を補正するために行われる温度測定によって得られる温度測定値の誤差を低減する。【解決手段】この表示装置は、複数列の画素回路に対応して設けられた複数のデータ線を含む表示パネルと、複数のデータ線又はそれらのデータ線に接続される複数の容量を駆動する複数の増幅回路、及び、複数の増幅回路の定電流を切り換える複数のスイッチ回路を含むデータ線駆動回路と、温度を検出して出力電圧を生成する温度センサーと、温度センサーの出力電圧に基づいて測定データを求める温度測定期間において複数の増幅回路の定電流を低減させるように複数のスイッチ回路を制御する制御回路とを含む。【選択図】図２

Description

本発明は、有機ＥＬ（Electro-Luminescence：エレクトロルミネッセンス）パネル等の表示パネルを用いた表示装置に関する。さらに、本発明は、そのような表示装置を備える電気光学装置及び電子機器等に関する。

近年において、有機発光ダイオード（以下、ＯＬＥＤ（Organic Light Emitting Diode）という）等の発光素子を用いた表示パネルが各種提案されている。例えば、ＯＬＥＤは温度が高くなると明るくなるので、これを補正する必要がある。そこで、表示パネルのシリコンバックプレーンに温度センサーを内蔵し、温度センサーを用いて測定された温度に基づいて、表示パネルに表示される画像を補正することが行われている。

一般に、シリコンバックプレーンに内蔵される温度センサーは、ＰＮ接合ダイオードの順方向電圧の温度特性を利用して、順方向電圧の変化に基づいて温度を検出する。しかしながら、シリコンバックプレーンにデータ線駆動回路等も内蔵する表示装置においては、データ線駆動回路に含まれている増幅器の電流変化等の影響により、電源電位が変動する。その結果、温度センサーにおけるＰＮ接合ダイオードの順方向電圧の測定値に誤差が生じてしまう。

温度センサーの電源ラインとデータ線駆動回路の電源ラインとは分離して配線されているが、端子（パッド）数の制約により、電源端子は共通にせざるを得ない。シリコンバックプレーンにはＯＬＥＤ等の発光素子も搭載されているので、電源端子と外部回路との接続の際に、高温処理を行うことができず、低温での接着処理が行われる。その結果、ある程度のばらつきをもって接続抵抗が発生してしまう。

また、データ線駆動回路は、多数の増幅器を含んでおり、それらの増幅器は、数百ｎｓ以内に目標出力電圧に到達する動作スピードを必要とするので、増幅器の電流を大幅に絞ることができない。従って、電源端子と外部回路との間の接続抵抗に発生する電圧の変動を小さくすることができない。さらに、ゲート線駆動回路のスイッチングノイズや増幅器に接続されたデマルチプレクサーのスイッチングノイズが加わると、温度を安定して測定することができない。

関連する技術として、特許文献１には、温度補正処理に使用する動作クロックの影響が電子機器の動作に悪影響を及ぼさないようにして、機器の性能劣化を起こさずに温度補正を行う温度補正回路が開示されている。この温度補正回路は、電子回路の周辺温度を温度センサーにより検出して検出温度値に対応する温度補正データを読み出し、温度補正データをアナログ制御信号に変換して電子回路の動作を温度補正する温度補正回路本体に加え、電子回路の非動作期間を判定する動作期間判定手段と、補正タイミング制御手段とを備えている。

補正タイミング制御手段は、動作期間判定手段によって判定された電子回路の非動作期間に温度補正回路本体を動作させて温度補正動作を行わせ、その他の期間には温度補正回路本体の動作を停止させる。しかしながら、表示装置におけるように電子回路が継続的に動作する場合には、温度補正回路本体が温度補正動作を行うことはできない。

また、特許文献２には、温度変化に起因して生ずる表示画像の輝度変動の改善を簡易に実現することができる画像表示装置の駆動方法が開示されている。この駆動方法は、複数の画素回路と、画素回路周辺の環境温度を測定する温度測定素子とを備えた画像表示装置を準備するステップと、画像信号を容量素子に供給した後に、温度測定素子の測定結果に基づいた補正信号を容量素子に供給するステップと、容量素子に供給された画像信号及び補正信号に基づいて発光素子を発光させるステップとを含む。

この駆動方法によれば、画像信号とは別に温度変化に起因して生ずる表示画像の輝度変動に応じた補正信号を画素回路に供給することにより、発光素子の輝度調整を全階調において共通に行うことができる。しかしながら、特許文献２には、画像表示装置の動作の影響により電源電位が変動して温度測定値に誤差が生じてしまうという問題を解決する手段が開示されていない。

さらに、特許文献３には、駆動回路や有機ＥＬパネルの特性に応じて、定電流回路に供給される電源電圧と非選択電圧とを独立して設定できる有機ＥＬ表示装置の駆動装置が開示されている。この駆動装置は、有機ＥＬパネルの周囲温度を検出する温度検出手段と、データ電極ドライバーに供給される電源電圧を作成する第１の電源回路と、非選択電圧を作成する第２の電源回路と、第１及び第２の電源回路のそれぞれに対して、温度検出手段が検出した温度に応じた電圧を出力することを指示する制御データを出力する制御部とを備えている。

それにより、駆動回路や有機ＥＬパネルの特性に応じて、定電流回路に供給される電源電圧を周囲温度に応じて適切に設定できる上に、非選択電圧を、定電流回路に供給される電源電圧とは独立して、適切な値に設定することができる。しかしながら、特許文献３には、駆動装置の動作の影響により電源電位が変動して温度測定値に誤差が生じてしまうという問題を解決する手段が開示されていない。

特開２００１−７７１４号公報（段落０００８−０００９） 特開２００８−２６７３４号公報（段落０００９、００１６） 特開２００５−３１６１３９号公報（段落００２０−００２６）

そこで、本発明の第１の目的は、表示パネルのシリコンバックプレーンにデータ線駆動回路等を内蔵する表示装置において、表示パネルに表示される画像を補正するために行われる温度測定によって得られる温度測定値の誤差を低減することである。また、本発明の第２の目的は、そのような表示装置を備える電気光学装置及び電子機器等を提供することである。

以上の課題の少なくとも一部を解決するため、本発明の１つの観点に係る表示装置は、複数列の画素回路に対応して設けられた複数のデータ線を含む表示パネルと、複数のデータ線又はそれらのデータ線に接続される複数の容量を駆動する複数の増幅回路、及び、複数の増幅回路の定電流を切り換える複数のスイッチ回路を含むデータ線駆動回路と、温度を検出して出力電圧を生成する温度センサーと、温度センサーの出力電圧に基づいて測定データを求める温度測定期間において複数の増幅回路の定電流を低減させるように複数のスイッチ回路を制御する制御回路とを備える。

本発明の１つの観点によれば、複数の増幅回路の定電流を切り換える複数のスイッチ回路と、温度測定期間において複数の増幅回路の定電流を低減させるようにそれらのスイッチ回路を制御する制御回路とを設けたので、温度測定期間における複数の増幅回路の定電流の変化による電源電位の変動を抑制して、表示パネルに表示される画像を補正するために行われる温度測定によって得られる温度測定値の誤差を低減することができる。

ここで、データ線駆動回路が、複数の増幅回路の出力信号がそれぞれ供給され、各々の増幅回路の出力信号を所定数のデータ線又はそれらのデータ線に接続される所定数の容量に時分割で順次供給するように切換動作を行う複数のデマルチプレクサーをさらに含み、制御回路が、温度測定期間において複数のデマルチプレクサーの切換動作を停止させるようにしても良い。それにより、温度測定期間における複数のデマルチプレクサーの切換動作による電源電位の変動を抑制して、温度測定期間において得られる温度測定値の誤差をさらに低減することができる。

また、表示装置が、設定データに従って出力電圧を生成するＤ／Ａ変換器と、温度センサーの出力電圧をＤ／Ａ変換器の出力電圧と比較して、比較結果を表す出力信号を生成するコンパレーターと、温度測定期間においてＤ／Ａ変換器に供給される設定データの初期値を格納する格納部とをさらに備え、制御回路が、初期値に基づいて一連の設定データを生成し、温度測定期間において一連の設定データをＤ／Ａ変換器に順次供給することにより、コンパレーターの出力信号に基づいて、温度センサーの出力電圧に対応する測定データを求めるようにしても良い。それにより、温度センサーの出力電圧が、限られた範囲の電圧と比較されるので、温度測定期間が短縮される。

さらに、制御回路が、表示パネルに画像が表示されないブランキング期間内において、温度センサーの出力電圧に基づいて測定データを求めるようにしても良い。それにより、画像表示動作に影響を及ぼすことなく、表示装置の動作中に温度が変化しても、画像の明るさの変化又はちらつきを抑圧することができる。

また、制御回路が、１垂直同期期間内において温度測定期間を設定するようにしても良い。それにより、垂直ブランキング期間に対応して温度測定動作を行うことが可能となる。さらに、制御回路が、１水平同期期間内において温度センサーの出力電圧に基づいて測定データを求めるようにしても良い。それにより、水平同期信号に同期するラッチ回路等の動作が温度測定に与える影響を低減することができる。

以上において、制御回路が、複数の温度測定期間において温度センサーの出力電圧に基づいて得られる測定データの値を平均することにより、平均測定値を表す測定データを求めるようにしても良い。それにより、ばらつきの少ない測定データが得られるので、画像補正動作を安定化することができる。

また、本発明の１つの観点に係る電気光学装置は、本発明のいずれかの観点に係る表示装置を備える。さらに、本発明の１つの観点に係る電子機器は、本発明の１つの観点に係る電気光学装置を備える。それにより、電気光学装置又は電子機器の温度が大きく変化しても、表示パネルに表示される画像を正確に補正することができる。

本発明の一実施形態に係る表示装置を備える電気光学装置を示す斜視図。 図１に示す表示装置の構成例を示すブロック図。 図２に示すデマルチプレクサー及びレベル制御回路の構成例を示す回路図。 図２に示す画素回路等の構成例を示す回路図。 表示装置の表示動作を説明するためのタイミングチャート。 階調信号供給回路において用いられる増幅器の構成例を示す回路図。 表示装置において用いられる温度センサー周辺の構成例を示す図。 増幅器の動作と電源電位の変動との関係を示す波形図。 電源投入時における温度測定動作を説明するためのタイミング図。 表示装置の動作中における温度測定動作を説明するためのタイミング図。 増幅器の定電流の制御を説明するための波形図。 デマルチプレクサーの切換動作の制御を説明するための波形図。 ヘッドマウント・ディスプレイの外観を示す斜視図。 ヘッドマウント・ディスプレイの光学的な構成を示す平面図。

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜電気光学装置の構成＞
図１は、本発明の一実施形態に係る表示装置を備える電気光学装置の外観を示す斜視図である。この電気光学装置１は、例えば、ヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。

図１に示すように、電気光学装置１は、有機ＥＬパネル等の表示パネルを用いた表示装置２と、ケース４と、ＦＰＣ（Flexible Printed Circuit）基板５とを含んでいる。例えば、表示装置２は、表示部に開口が形成された枠状のケース４に収納され、ＦＰＣ基板５に接続されている。ＦＰＣ基板５には、ホストＣＰＵ等の外部装置（図示せず）との接続のために複数の端子６が設けられている。

表示装置２は、表示パネルのシリコンバックプレーン（シリコン基板）に設けられたアクティブマトリクス方式の複数の画素回路を含んでいる。各々の画素回路は、ＯＬＥＤ等の発光素子や、複数のトランジスター等を含んでいる。また、シリコンバックプレーンには、それらの画素回路を駆動する駆動回路や、温度を検出して出力電圧を生成する温度センサー等が設けられている。

＜表示装置の構成＞
図２は、図１に示す表示装置の構成例を示すブロック図である。図２に示すように、表示装置２は、シリコンバックプレーンに設けられた表示コントロール部３を含んでいる。表示コントロール部３には、外部装置から画像データが同期信号に同期して供給される。画像データは、表示パネル１０の各画素（ドット）について、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３色の色成分（例えば、各色成分について８ビット）を含むＲＧＢフォーマットの画像データでも良い。また、同期信号は、垂直同期信号と、水平同期信号と、ドットクロック信号とを含んでも良い。

表示コントロール部３は、供給される画像データに基づいて複数系列の階調データＶdataを生成し、階調データＶdataをデータ線駆動回路３０に供給する。例えば、表示コントロール部３には、表示パネル１０における複数の発光素子の輝度（階調レベル）と階調データＶdataとを対応付けて格納したルックアップテーブルが設けられている。表示コントロール部３は、そのルックアップテーブルを参照することにより、複数の発光素子について、供給される画像データによって表される階調レベルに対応する階調データＶdataを生成する。

また、表示コントロール部３は、同期信号に基づいて各種の制御信号を生成し、それらの制御信号をデータ線駆動回路３０等に供給する。例えば、表示コントロール部３は、制御信号Ｃtrと、正論理の制御信号Ｇini及び負論理の制御信号／Ｇiniと、正論理の制御信号Ｇcpl及び負論理の制御信号／Ｇcplと、正論理の制御信号Ｓel及び負論理の制御信号／Ｓelとを生成する。制御信号Ｃtrは、同期信号、クロック信号、及び、イネーブル信号等の複数の制御信号を含んでも良い。

さらに、表示コントロール部３は、電圧生成回路３ａを含んでいる。電圧生成回路３ａは、各種の電位を生成して、それらの電位をデータ線駆動回路３０等に供給する。例えば、電圧生成回路３ａは、リセット電位Ｖorst、初期化電位Ｖini、表示パネル１０における高電位側の電源電位Ｖel、及び、表示装置２における高電位側の電源電位ＶＤＤ等を生成する。

また、表示装置２は、表示パネル１０と、ゲート線駆動回路（ゲートドライバー）２０と、データ線駆動回路（ソースドライバー）３０と、温度センサー４０と、電圧比較回路５０と、制御回路６０と、格納部７０とを含んでいる。ゲート線駆動回路２０〜格納部７０は、表示パネル１０のシリコンバックプレーンに設けられている。ゲート線駆動回路２０及びデータ線駆動回路３０は、表示コントロール部３から供給される階調データＶdata等に基づいて、表示パネル１０に画像を表示する。

図２に示すように、表示パネル１０は、複数の画素回路１１を含んでいる。例えば、表示パネル１０において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３種類の画素に対応して、Ｍ行×（３Ｎ）列の画素回路１１が、２次元マトリクス状に配列されている（Ｍ及びＮは、２以上の整数）。

表示パネル１０において、Ｍ行の画素回路１１に対応して、Ｍ本の走査線１２が、第１の方向（図中Ｘ軸方向）に延在して設けられている。また、（３Ｎ）列の画素回路１１に対応して、（３Ｎ）本のデータ線１３ａが、第１の方向と略直交する第２の方向（図中Ｙ軸方向）に延在して設けられている。さらに、（３Ｎ）本のリセット線１４が、第２の方向に延在して設けられている。各々のリセット線１４には、所定のリセット電位Ｖorstが供給される。

なお、図２には示されていないが、各々の走査線１２と平行に４本の制御線１５〜１８が第１の方向に延在して設けられており、各々のデータ線１３ａと平行に複数のデータ分割線１３ｂが第２の方向に延在して設けられている（図４参照）。１本のデータ分割線１３ｂは、１ブロックを構成する複数の画素回路１１に接続される。各々の画素回路１１は、１本の走査線１２と、３本の制御線１５〜１７と、１本のデータ線１３ａと、１本のリセット線１４とに電気的に接続される。また、制御線１８は、１ブロックを構成する複数の画素回路１１を制御するために用いられる。

ゲート線駆動回路２０は、制御信号Ｃtrに従って、１垂直同期期間内にＭ本の走査線１２を１行毎に順次駆動するための走査信号Ｇwrを生成する。ここで、１垂直同期期間とは、表示パネル１０が１コマの画像を表示するのに要する期間（１フレーム期間）をいう。例えば、垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の約８．３ｍｓの期間が、１垂直同期期間に相当する。

図２においては、第１、２、…、Ｍ行の走査線１２に供給される走査信号Ｇwrが、Ｇwr(1)、Ｇwr(2)、…、Ｇwr(M)としてそれぞれ示されている。また、ゲート線駆動回路２０は、走査信号Ｇwrの他にも、走査信号に同期した各種の制御信号を行毎に生成して、それらの制御信号を制御線１５〜１８に供給する。

データ線駆動回路３０は、（３Ｎ）本のデータ線１３ａに対応する（３Ｎ）個のレベル制御回路ＬＳと、複数のデマルチプレクサーＤＭと、階調信号供給回路３１とを含んでいる。複数のデマルチプレクサーＤＭを設けることによって、１グループを構成する所定数のデータ線１３ａが時分割で駆動される。

階調信号供給回路３１は、複数のデマルチプレクサーＤＭに対応して、複数のＤＡＣ（Ｄ／Ａ変換器）と、複数の増幅器とを含んでいる。複数のＤＡＣは、表示コントロール部３から供給される階調データＶdataを複数のアナログの階調信号に変換する。複数の増幅器は、階調データＶdataに基づいて得られる複数の階調信号を増幅して、増幅された複数の階調信号を複数のデマルチプレクサーＤＭの入力端子にそれぞれ供給する。

それらの増幅器は、複数のデータ線１３ａ又はそれらのデータ線１３ａに接続される複数の保持容量Ｃ１（図３参照）を、複数のデマルチプレクサーＤＭを介して駆動する複数の増幅回路と、それらの増幅回路の定電流を切り換える複数のスイッチ回路とを含んでいる。複数のデマルチプレクサーＤＭは、各々の増幅回路の出力信号を所定数のデータ線１３ａ又はそれらのデータ線１３ａに接続される所定数の保持容量Ｃ１に時分割で順次供給するように切換動作を行う。

ここで、１グループを構成するデータ線１３ａの数は、３の倍数としても良い。以下においては、一例として、１８本のデータ線１３ａが１グループを構成する場合について説明する。但し、（３Ｎ／１８）は、２以上の整数Ｌであるものとする。その場合には、Ｌ個のデマルチプレクサーＤＭ(1)〜ＤＭ(L)が、各グループを構成する１８本のデータ線１３ａ毎に設けられる。また、制御信号Ｓelとして、Ｓel(1)〜Ｓel(18)が用いられると共に、制御信号／Ｓelとして、／Ｓel(1)〜／Ｓel(18)が用いられる。

階調信号供給回路３１は、表示コントロール部３から供給される階調データＶdataをアナログ信号に変換して増幅することにより、Ｌ個の階調信号Ｖd(1)、Ｖd(2)、…、Ｖd(L)を生成する。ここで、階調信号Ｖd(1)、Ｖd(2)、…、Ｖd(L)の各々は、１８列の画素についての階調信号が時分割多重されたものである。階調信号供給回路３１のＬ個の増幅回路は、階調信号Ｖd(1)、Ｖd(2)、…、Ｖd(L)を、第１、２、…、Ｌ番目のグループに対応するデマルチプレクサーＤＭ(1)、ＤＭ(2)、…、ＤＭ(L)にそれぞれ供給する。

図３は、図２に示すデマルチプレクサー及びレベル制御回路の構成例を示す回路図である。図３においては、第ｉ番目のグループに対応するデマルチプレクサーＤＭ(i)と、デマルチプレクサーＤＭ(i)に接続された複数のレベル制御回路ＬＳとが示されている（ｉは、１以上でＬ以下の整数）。以下に、図２及び図３を参照しながら、デマルチプレクサーＤＭ(i)及びレベル制御回路ＬＳについて説明する。

図３に示すように、デマルチプレクサーＤＭ(i)は、列毎に設けられた複数のトランスミッションゲート３２を含み、第ｉ番目のグループを構成する１８本のデータ線１３ａに階調信号Ｖd(i)を時分割で供給する。デマルチプレクサーＤＭ(i)の複数のトランスミッションゲート３２の入力端子は互いに共通接続されており、その共通入力端子に階調信号Ｖd(i)が供給される。

デマルチプレクサーＤＭ(i)において第１列に設けられたトランスミッションゲート３２は、制御信号Ｓel(1)がハイレベル（制御信号／Ｓel(1)がローレベル）であるときにオン（導通）する。また、デマルチプレクサーＤＭ(i)において第２列に設けられたトランスミッションゲート３２は、制御信号Ｓel(2)がハイレベルであるときにオンする。以下同様に、デマルチプレクサーＤＭ(i)において第１８列に設けられたトランスミッションゲート３２は、制御信号Ｓel(18)がハイレベルであるときにオンする。

各々のレベル制御回路ＬＳは、保持容量Ｃ１と、トランスミッションゲート３３及び３４とを含み、データ線１３ａの電位を制御する。保持容量Ｃ１の一方の電極は、トランスミッションゲート３２の出力端子に電気的に接続されている。また、保持容量Ｃ１の他方の電極は、固定された電位ＶＳＳの配線に共通に接続されている。ここで、電位ＶＳＳは、論理信号である走査信号や制御信号のローレベルに相当する電位であっても良い。

トランスミッションゲート３３の入力端子は、保持容量Ｃ１の一方の電極に接続されており、トランスミッションゲート３３の出力端子は、データ線１３ａに接続されている。トランスミッションゲート３４の入力端子は、初期化電位Ｖiniの供給線に接続されており、トランスミッションゲート３４の出力端子は、データ線１３ａに接続されている。

初期化電位Ｖiniの供給線には、表示コントロール部３から所定の初期化電位Ｖiniが供給される。表示コントロール部３は、複数列のトランスミッションゲート３４の制御端子に制御信号Ｇini及び／Ｇiniを共通に供給する。複数列のトランスミッションゲート３４は、制御信号Ｇiniがハイレベルのときに一斉にオンして、初期化電位Ｖiniの供給線をデータ線１３ａに電気的に接続し、制御信号Ｇiniがローレベルのときに、両者を電気的に非接続とする。

また、トランスミッションゲート３２がオンした際に、保持容量Ｃ１の一方の電極には、階調信号供給回路３１から階調信号Ｖd(i)が供給される。表示コントロール部３は、複数列のトランスミッションゲート３３に制御信号Ｇcpl及び／Ｇcplを共通に供給する。複数列のトランスミッションゲート３３は、制御信号Ｇcplがハイレベルであるときに一斉にオンして、保持容量Ｃ１の一方の電極をデータ線１３ａに電気的に接続し、制御信号Ｇcplがローレベルのときに、両者を電気的に非接続とする。

＜画素回路の構成＞
図４は、図２に示す画素回路等の構成例を示す回路図である。図４においては、第ｍ行第ｎ列の画素回路１１と、第（ｍ＋１）行第ｎ列の画素回路１１とによって、１ブロックの画素回路が構成されている。複数の画素回路の回路的な構成は同一であるので、図４には１つの画素回路の構成例が示されている。

この例において、画素回路１１は、発光素子Ｄ１と、画素容量Ｃ３と、ＰチャネルＭＯＳトランジスターＱＰ１〜ＱＰ５とを含んでいる。また、表示パネル１０には、各列において１ブロックを構成する画素回路１１に対応して、転送容量Ｃ２と、ＰチャネルＭＯＳトランジスターＱＰ６とが設けられている。なお、データ線１３ａとリセット線１４との間には、寄生容量Ｃｐが存在する。

発光素子Ｄ１は、例えば、シリコン基板に形成されたアノードと光透過性を有するカソードとによって白色の有機ＥＬ層を挟持したＯＬＥＤである。発光素子Ｄ１のアノードは、画素回路毎に個別に設けられる画素電極である。これに対して、発光素子Ｄ１のカソードは、全ての画素回路に共通に設けられる共通電極であり、画素回路１１における低電位側の電源電位Ｖctに保たれる。

発光素子Ｄ１の出射側（カソード側）には、ＲＧＢのいずれかに対応したカラーフィルターが設けられている。なお、白色の有機ＥＬ層を挟んで配置される２つの反射層間の光学距離を調整してキャビティ構造を形成し、発光素子Ｄ１から出射される光の波長を設定しても良い。この場合には、カラーフィルターが設けられても良いし、設けられなくても良い。

そのような発光素子Ｄ１において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、表示パネル１０から出射される。

また、表示パネル１０には、第１の方向に延在するＭ本の制御線１５と、Ｍ本の制御線１６と、Ｍ本の制御線１７と、Ｋ本の制御線１８とが設けられている。ここで、Ｋは、ブロック数に相当し、画素回路の行数Ｍを１ブロックに含まれる画素回路の数で割った値（自然数）である。

図２に示すゲート線駆動回路２０は、第ｍ行の走査線１２に走査信号Ｇwr(m)を供給する。また、ゲート線駆動回路２０は、第ｍ行の制御線１５に制御信号Ｇcmp(m)を供給し、第ｍ行の制御線１６に制御信号Ｇel(m)を供給し、第ｍ行の制御線１７に制御信号Ｇorst(m)を供給し、第ｋブロックの制御線１８に制御信号Ｇfix(k)を供給する。

データ線１３ａには、転送容量Ｃ２の一方の電極と、トランジスターＱＰ６のソース及びドレインの内の一方とが、電気的に接続されている。また、転送容量Ｃ２の他方の電極と、トランジスターＱＰ６のソース及びドレインの内の他方とは、データ分割線１３ｂに電気的に接続されている。

即ち、データ線１３ａとデータ分割線１３ｂとの間に、転送容量Ｃ２とトランジスターＱＰ６とが並列に接続されている。トランジスターＱＰ６のゲートは、制御線１８に電気的に接続され、制御信号Ｇfix(k)が供給される。トランジスターＱＰ６は、主として、データ線１３ａとデータ分割線１３ｂとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。

トランジスターＱＰ２のソース及びドレインの内の一方は、データ分割線１３ｂに電気的に接続されており、ソース及びドレインの内の他方は、駆動トランジスターＱＰ１のゲートと、画素容量Ｃ３の一方の電極とに電気的に接続されている。トランジスターＱＰ２のゲートは、走査線１２に電気的に接続され、走査信号Ｇwr(m)が供給される。トランジスターＱＰ２は、データ分割線１３ｂに接続された転送容量Ｃ２の他方の電極と、駆動トランジスターＱＰ１のゲートとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。

画素容量Ｃ３の他方の電極は、表示パネル１０における高電位側の電源電位Ｖelが供給される電源給電線１９に電気的に接続されている。それにより、画素容量Ｃ３は、駆動トランジスターＱＰ１のゲート・ソース間の電圧を保持する容量として機能する。

駆動トランジスターＱＰ１のソースは、電源給電線１９に電気的に接続されており、ドレインは、トランジスターＱＰ３のソース及びドレインの内の一方と、トランジスターＱＰ４のソースとに電気的に接続されている。駆動トランジスターＱＰ１は、ソース・ゲート間の電圧に応じたドレイン電流を流して発光素子Ｄ１を駆動する。

トランジスターＱＰ３のソース及びドレインの内の他方は、データ分割線１３ｂに電気的に接続されている。トランジスターＱＰ３のゲートは、制御線１５に電気的に接続され、制御信号Ｇcmp(m)が供給される。トランジスターＱＰ３は、トランジスターＱＰ２を介して駆動トランジスターＱＰ１のゲートとドレインとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。

トランジスターＱＰ４のドレインは、発光素子Ｄ１のアノードとトランジスターＱＰ５のソースとに電気的に接続されている。トランジスターＱＰ４のゲートは、制御線１６に電気的に接続され、制御信号Ｇel(m)が供給される。トランジスターＱＰ４は、駆動トランジスターＱＰ１のドレインと、発光素子Ｄ１のアノードとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。

トランジスターＱＰ５のドレインは、リセット線１４に電気的に接続され、リセット電位Ｖorstに保たれている。トランジスターＱＰ５のゲートは、制御線１７に電気的に接続され、制御信号Ｇorst(m)が供給される。トランジスターＱＰ５は、リセット線１４と発光素子Ｄ１のアノードとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。

トランジスターＱＰ１〜ＱＰ６は、シリコン基板のＮウエルに形成されても良い。その場合に、トランジスターＱＰ１〜ＱＰ６のバックゲート（Ｎウエル）には、表示パネル１０における高電位側の電源電位Ｖelが供給される。なお、トランジスターＱＰ１〜ＱＰ６は、薄膜トランジスターであっても良い。

また、画素容量Ｃ３としては、駆動トランジスターＱＰ１のゲートに付随する寄生容量を用いても良い。あるいは、画素容量Ｃ３として、シリコン基板上に設けられた複数の異なる配線層における配線で層間絶縁膜を挟持することによって形成された容量を用いても良い。

＜表示装置の表示動作＞
図２〜図４に示す表示装置の表示動作について、図５を参照しながら説明する。図５は、表示装置の表示動作を説明するためのタイミングチャートである。電源投入後にパワーオンリセットが解除されると、表示コントロール部３は、表示装置２に表示動作を開始させると共に、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣを周期的にローレベルに活性化する。

図５に示すように、表示コントロール部３は、１水平同期期間（１Ｈ）内の所定の期間において、制御信号Ｓel(1)〜Ｓel(18)をハイレベルに順次活性化すると共に、制御信号Ｇiniをハイレベルに活性化し、制御信号Ｇcplをローレベルに非活性化する。それにより、デマルチプレクサーＤＭ（i）において、制御信号Ｓel(1)〜Ｓel(18)が印加されるトランスミッションゲート３２が順次オンする。また、レベル制御回路ＬＳにおいて、トランスミッションゲート３４がオンし、トランスミッションゲート３３がオフする。

また、階調信号供給回路３１は、上記所定の期間において、第ｉ番目のグループのデータ線１３ａに対応する階調信号Ｖd(i)の電位を、第ｉ番目のグループにおける第１列、第２列、…、第１８列の画素の階調レベルに対応する階調電位に順番に切り換える。それにより、第ｉ番目のグループにおける第１列、第２列、…、第１８列の画素に対応する保持容量Ｃ１にそれぞれの階調電位が充電される。上記所定の期間の経過後、表示コントロール部３は、制御信号Ｇiniをローレベルに非活性化し、制御信号Ｇcplをハイレベルに活性化する。

一方、ゲート線駆動回路２０は、１垂直同期期間内の第ｍ番目及び第（ｍ＋１）番目の水平同期期間において、第ｍ行の制御線１７に供給される制御信号Ｇorst(m)をローレベルに活性化すると共に、第ｍ行の制御線１６に供給される制御信号Ｇel(m)をハイレベルに非活性化する。

また、ゲート線駆動回路２０は、１垂直同期期間内の第ｍ番目の水平同期期間において、第ｋブロックの制御線１８に供給される制御信号Ｇfix(k)、第ｍ行の走査線１２に供給される走査信号Ｇwr(m)、及び、第ｍ行の制御線１５に供給される制御信号Ｇcmp(m)を、ローレベルに順次活性化する。

さらに、１垂直同期期間内の第ｍ番目及び第（ｍ＋１）番目の水平同期期間が終了した後に、ゲート線駆動回路２０は、第ｍ行の制御線１７に供給される制御信号Ｇorst(m)をハイレベルに非活性化すると共に、第ｍ行の制御線１６に供給される制御信号Ｇel(m)をローレベルに活性化する。

それにより、第ｍ番目の水平同期期間において、第ｍ行のラインの駆動期間（初期化期間、補償期間、及び、書込期間）が設けられ、第（ｍ＋２）番目の水平同期期間以降において、第ｍ行のラインの発光期間が設けられる。そして、１つのラインについて、駆動期間の開始から１垂直同期期間が経過した後に、再び駆動期間が設けられる。従って、発光期間→初期化期間→補償期間→書込期間→発光期間というサイクルが繰り返される。

なお、図４においては、トランジスターＱＰ３が駆動トランジスターＱＰ１のドレインとデータ分割線１３ｂとの間に接続されているが、トランジスターＱＰ３を駆動トランジスターＱＰ１のドレインとゲートとの間に接続しても良い。あるいは、トランジスターＱＰ５を省略しても良い。

また、図４においては、トランジスターＱＰ６及び転送容量Ｃ２が２つの画素回路１１に対して１つずつ設けられているが、トランジスターＱＰ６及び転送容量Ｃ２を１つの画素回路１１に対して１つずつ設けても良い。従って、トランジスターＱＰ６及び転送容量Ｃ２は、必ずしも画素回路１１の外部に配置する必要はなく、画素回路１１の内部に配置しても良い。

あるいは、データ線１３ａをグループ化せずに、デマルチプレクサーＤＭ（図２）を用いないで全てのデータ線１３ａに階調信号を一斉に供給するようにしても良い。その場合には、階調信号供給回路３１の増幅回路が、デマルチプレクサーＤＭを介さずにデータ線１３ａを駆動することになる。

さらに、図４においては、画素回路１１においてＰチャネルＭＯＳトランジスターが用いられているが、ＰチャネルＭＯＳトランジスターの替りにＮチャネルＭＯＳトランジスターを用いても良い。画素回路１１においてＮチャネルＭＯＳトランジスターを用いる場合には、トランジスターのソース及びドレインの接続関係、及び、ゲート信号の極性が、上記とは逆になる。また、上記の階調信号Ｖd(i)に対して極性が反転した階調信号を画素回路１１に供給すれば良い。あるいは、ＰチャネルＭＯＳトランジスターとＮチャネルＭＯＳトランジスターとを適宜組み合わせて用いても良い。

＜増幅器の構成＞
図６は、階調信号供給回路において用いられる増幅器の構成例を示す回路図である。図２に示す階調信号供給回路３１は、複数の増幅器を含んでいる。図６に示すように、各々の増幅器ＡＭＰ(i)は、高電位側の電源電位ＶＤＤ及び低電位側の電源電位ＶＳＳが供給されて増幅動作を行う増幅回路Ａ１及びＡ２と、増幅回路Ａ１及びＡ２の定電流をそれぞれ高速で切り換えるスイッチ回路Ｓ１及びＳ２とが組み合わされて構成される。

増幅回路Ａ１は、ＰチャネルＭＯＳトランジスターＱＰ１１〜ＱＰ１４と、ＮチャネルＭＯＳトランジスターＱＮ１１〜ＱＮ１５とを含んでいる。トランジスターＱＰ１１及びＱＰ１２のソースは、電源電位ＶＤＤの配線に接続され、ゲートは、トランジスターＱＰ１２のドレインに接続されている。

トランジスターＱＮ１１及びＱＮ１２は、差動対を構成している。トランジスターＱＮ１１のドレインは、トランジスターＱＰ１１のドレインに接続され、ゲートは、第１の入力端子ＩＮ１に接続されている。また、トランジスターＱＮ１２のドレインは、トランジスターＱＰ１２のドレインに接続され、ゲートは、第２の入力端子ＩＮ２に接続されている。

トランジスターＱＮ１３〜ＱＮ１５は、定電流源を構成している。トランジスターＱＮ１３〜ＱＮ１５のドレインは、トランジスターＱＮ１１及びＱＮ１２のソースに接続され、ゲートには、参照電位ＶＲＮ１が印加される。スイッチ回路Ｓ１がオンしているときに、トランジスターＱＮ１３〜ＱＮ１５は、トランジスターＱＮ１１及びＱＮ１２に定電流を供給する。例えば、トランジスターＱＮ１３、ＱＮ１４、ＱＮ１５に流れる定電流の比は、１：４：５となっている。

トランジスターＱＰ１３のソースは、電源電位ＶＤＤの配線に接続されており、ゲートには、参照電位ＶＲＰ１が印加される。トランジスターＱＰ１４のソースは、トランジスターＱＰ１３のドレインに接続されており、ドレインは、出力端子ＯＵＴに接続されており、ゲートは、トランジスターＱＰ１１及びＱＮ１１のドレインに接続されている。

スイッチ回路Ｓ１は、ＮチャネルＭＯＳトランジスターＱＮ１６〜ＱＮ１８を含んでいる。トランジスターＱＮ１６〜ＱＮ１８は、制御信号Ｓ１〜Ｓ３がゲートにそれぞれ印加されて、定電流源のトランジスターＱＮ１３〜ＱＮ１５に流れる定電流をオン又はオフする。

増幅回路Ａ２は、ＮチャネルＭＯＳトランジスターＱＮ２１〜ＱＮ２４と、ＰチャネルＭＯＳトランジスターＱＰ２１〜ＱＰ２５とを含んでいる。トランジスターＱＮ２１及びＱＮ２２のソースは、電源電位ＶＳＳの配線に接続され、ゲートは、トランジスターＱＮ２２のドレインに接続されている。

トランジスターＱＰ２１及びＱＰ２２は、差動対を構成している。トランジスターＱＰ２１のドレインは、トランジスターＱＮ２１のドレインに接続され、ゲートは、第１の入力端子ＩＮ１に接続されている。また、トランジスターＱＰ２２のドレインは、トランジスターＱＮ２２のドレインに接続され、ゲートは、第２の入力端子ＩＮ２に接続されている。

トランジスターＱＰ２３〜ＱＰ２５は、定電流源を構成している。トランジスターＱＰ２３〜ＱＰ２５のドレインは、トランジスターＱＰ２１及びＱＰ２２のソースに接続され、ゲートには、参照電位ＶＲＰ２が印加される。スイッチ回路Ｓ２がオンしているときに、トランジスターＱＰ２３〜ＱＰ２５は、トランジスターＱＰ２１及びＱＰ２２に定電流を供給する。例えば、トランジスターＱＰ２３、ＱＰ２４、ＱＰ２５に流れる定電流の比は、１：４：５となっている。

トランジスターＱＮ２３のソースは、電源電位ＶＳＳの配線に接続されており、ゲートには、参照電位ＶＲＮ２が印加される。トランジスターＱＮ２４のソースは、トランジスターＱＮ２３のドレインに接続されており、ドレインは、出力端子ＯＵＴに接続されており、ゲートは、トランジスターＱＮ２１及びＱＰ２１のドレインに接続されている。

スイッチ回路Ｓ２は、ＰチャネルＭＯＳトランジスターＱＰ２６〜ＱＰ２８を含んでいる。トランジスターＱＰ２６〜ＱＰ２８は、制御信号Ｓ１〜Ｓ３が３つのインバーターを介してゲートにそれぞれ印加されて、定電流源のトランジスターＱＰ２３〜ＱＰ２５に流れる定電流をオン又はオフする。

このように構成された増幅器ＡＭＰ(i)は、入力端子ＩＮ１と入力端子ＩＮ２との間に印加される階調信号を差動増幅して、増幅された階調信号Ｖd(i)を出力端子ＯＵＴからデマルチプレクサーＤＭ(i)を介して保持容量Ｃ１に供給する（図３参照）。

＜温度センサー周辺の構成＞
図７は、表示装置において用いられる温度センサー周辺の構成例を示す図である。温度センサー４０は、表示パネル１０（図２）の周辺に設けられ、抵抗Ｒ１〜Ｒ３と、ＰＮＰトランジスターＱ１及びＱ２と、オペアンプ４１とを含んでおり、表示パネル１０の周辺の温度を検出して出力電圧を生成する。オペアンプ４１には、電源電位ＶＤＤ及びＶＳＳが供給される

抵抗Ｒ１は、オペアンプ４１の出力端子とトランジスターＱ１のエミッターとの間に接続されている。また、抵抗Ｒ２及びＲ３は、オペアンプ４１の出力端子とトランジスターＱ２のエミッターとの間に直列に接続されている。トランジスターＱ１及びＱ２のコレクター及びベースは、電源電位ＶＳＳの配線に接続されている。従って、トランジスターＱ１及びＱ２の各々は、ＰＮ接合ダイオードと等価である。

オペアンプ４１の出力端子から抵抗Ｒ１を介してトランジスターＱ１に電流が流れて、トランジスターＱ１のエミッター・コレクター間の電圧が、ＰＮ接合ダイオードの順方向電圧と等しくなる。また、オペアンプ４１の出力端子から抵抗Ｒ２及びＲ３を介してトランジスターＱ２に電流が流れて、トランジスターＱ２のエミッター・コレクター間の電圧が、ＰＮ接合ダイオードの順方向電圧と等しくなる。ＰＮ接合ダイオードの順方向電圧の温度特性により、トランジスターＱ１及びＱ２のエミッター・コレクター間の電圧は、温度に依存して変化する。

オペアンプ４１の非反転入力端子は、トランジスターＱ１のエミッターに接続されており、反転入力端子は、抵抗Ｒ２と抵抗Ｒ３との接続点に接続されている。オペアンプ４１は、トランジスターＱ１のエミッター電位と、トランジスターＱ２のエミッター電位を抵抗Ｒ２及び抵抗Ｒ３で分圧した電位との差を増幅することにより、温度に依存して変化する出力電圧を生成する。

電圧比較回路５０は、参照電圧生成回路５１と、ＤＡＣ（Ｄ／Ａ変換器）５２と、コンパレーター５３とを含んでいる。参照電圧生成回路５１は、定電圧源５１ａと、オペアンプ５１ｂと、抵抗Ｒ４及びＲ５とを含んでいる。オペアンプ５１ｂには、電源電位ＶＤＤ及びＶＳＳが供給される。

オペアンプ５１ｂの非反転入力端子は、定電圧源５１ａに接続されており、反転入力端子は、抵抗Ｒ４の一端に接続されている。また、抵抗Ｒ４の他端と電源電位ＶＳＳの配線との間には、抵抗Ｒ５が接続されている。オペアンプ５１ｂの出力端子は、抵抗Ｒ４と抵抗Ｒ５との接続点に接続されている。

オペアンプ５１ｂは、抵抗Ｒ４及びＲ５と共にボルテージフォロワーを構成し、定電圧源５１ａから供給される参照電圧ＶＲＥＦを低インピーダンスで出力する。それにより、参照電圧生成回路５１は、参照電圧ＶＲＥＦを生成して、出力端子からＤＡＣ５２に供給する。

ＤＡＣ５２は、複数の抵抗Ｒ１１、Ｒ１２、・・・と、複数のスイッチ回路ＳＷ１、ＳＷ２、・・・と、設定回路５２ａとを含んでおり、制御回路６０から供給される設定データに従って出力電圧を生成する。以下においては、一例として、ＤＡＣ５２が１２７個の抵抗と１２８個のスイッチ回路とを含む場合について説明する。

抵抗Ｒ１１、Ｒ１２、・・・は、参照電圧生成回路５１の出力端子と電源電位ＶＳＳの配線との間に直列に接続されている。スイッチ回路ＳＷ１〜ＳＷ１２８は、抵抗Ｒ１１、Ｒ１２、・・・のいずれかの端子とコンパレーター５３の反転入力端子との間に接続されている。

抵抗Ｒ１１、Ｒ１２、・・・は、参照電圧生成回路５１から供給される参照電圧ＶＲＥＦを分圧して、１２６種類の分圧電圧を生成する。従って、スイッチ回路ＳＷ１〜ＳＷ１２８は、参照電圧ＶＲＥＦと、１２６種類の分圧電圧と、基準電圧である電源電位ＶＳＳとの内の１つを選択することが可能である。

設定回路５２ａは、制御回路６０から供給される設定データに従って、スイッチ回路ＳＷ１〜ＳＷ１２８のオン／オフを制御する複数の制御信号を生成する。例えば、設定データ１、２、…、１２８に従ってスイッチ回路ＳＷ１、ＳＷ２、…、ＳＷ１２８が順次オンすることにより、ＤＡＣ５２は、参照電圧ＶＲＥＦから基準電圧ＶＳＳまでの１２８種類の電圧を出力することが可能である。

コンパレーター５３の非反転入力端子には、温度センサー４０の出力電圧が印加され、反転入力端子には、ＤＡＣ５２の出力電圧が印加される。コンパレーター５３は、温度センサー４０の出力電圧をＤＡＣ５２の出力電圧と比較して、比較結果を表す出力信号ＣＭＩを生成する。出力信号ＣＭＩは、制御回路６０に供給される。

制御回路６０は、例えば、デジタル回路及び／又はアナログ回路で構成され、データ線駆動回路３０（図２）及び電圧比較回路５０等を制御する。制御回路６０は、温度センサー４０の出力電圧に基づいて測定データを求める期間（温度測定期間）において、一連の設定データをＤＡＣ５２の設定回路５２ａに順次供給することにより、コンパレーター５３の出力信号ＣＭＩに基づいて、温度センサー４０の出力電圧に対応する測定データを求める。

例えば、制御回路６０は、ＤＡＣ５２の出力電圧が時間と共に下降するように一連の設定データを生成する。温度センサー４０の出力電圧がＤＡＣ５２の出力電圧よりも小さければ、コンパレーター５３の出力信号ＣＭＩはローレベルとなり、温度センサー４０の出力電圧がＤＡＣ５２の出力電圧よりも大きければ、コンパレーター５３の出力信号ＣＭＩはハイレベルとなる。制御回路６０は、コンパレーター５３の出力信号ＣＭＩがローレベルからハイレベルに変化したときの設定データを、温度センサー４０の出力電圧に対応する測定データとして求める。

格納部７０は、例えば、複数のレジスターで構成され、初期値格納部７１と、測定データ格納部７２と、基準データ格納部７３とを含んでいる。温度センサー４０の出力電圧をＤＡＣ５２の出力電圧と比較して測定データを求める際に、ＤＡＣ５２の出力電圧を参照電圧ＶＲＥＦから基準電圧ＶＳＳまで変化させたのでは時間がかかる。従って、温度測定を短時間で行う場合には、ＤＡＣ５２の出力電圧の初期値を温度センサー４０の出力電圧に近い値に設定することが望ましい。そこで、初期値格納部７１は、温度測定期間においてＤＡＣ５２に供給される設定データの初期値を格納している。

温度測定を短時間で行う場合に、制御回路６０は、初期値格納部７１に格納されている設定データの初期値に基づいて一連の設定データを生成し、温度測定期間において、一連の設定データをＤＡＣ５２の設定回路５２ａに順次供給する。例えば、測定データの値が６５近傍になると予測される場合に、設定データの初期値を５５に設定すれば、温度センサー４０の出力電圧をＤＡＣ５２の出力電圧と１０回程度比較することによって、コンパレーター５３の出力信号ＣＭＩがローレベルからハイレベルになる。それにより、制御回路６０は測定データを求めることができるので、温度測定期間が短縮される。制御回路６０は、求めた測定データを測定データ格納部７２に格納する。

基準データ格納部７３は、基準状態（例えば、温度２５℃）における温度センサー４０の出力電圧を表す基準データを格納している。制御回路６０は、測定データを基準データと比較することにより、表示パネル１０（図２）の周辺の温度に対応する温度データを求める。例えば、温度データは、測定データによって表される測定値と基準データによって表される基準値との差に基づいて求められる。

図２に示すように、制御回路６０は、求めた温度データＴｄを表示コントロール部３に送信する。表示コントロール部３は、設定データの初期値、基準データ、及び、温度データ等を含むルックアップテーブルを格納するＥＰＲＯＭ等の不揮発性メモリーを有している。表示コントロール部３は、電源投入時に、設定データの初期値及び基準データを表示装置２の制御回路６０に送信する。制御回路６０は、受信した設定データの初期値及び基準データを初期値格納部７１及び基準データ格納部７３にそれぞれ格納する。

また、表示コントロール部３は、温度データＴｄに基づいて、表示パネル１０における発光素子の輝度を制御する。このように、表示パネル１０の周辺において測定された温度に基づいて発光素子の輝度を制御することにより、画像の明るさの変化又はちらつきを抑圧することができる。例えば、発光素子の輝度の制御は、階調データＶdataの値を変更したり、電圧生成回路３ａのレギュレーターが生成する電源電位Ｖelを変更したりすることによって行われる。

しかしながら、表示装置の動作中に温度を測定する場合には、データ線駆動回路３０に含まれている増幅器の電流変化等の影響により、電源電位ＶＤＤ及びＶＳＳが変動する。その結果、温度センサー４０におけるＰＮ接合ダイオードの順方向電圧の測定値に誤差が生じてしまう。以下に、その問題について詳しく説明する。

温度センサー４０の電源ラインとゲート線駆動回路２０及びデータ線駆動回路３０の電源ラインとは分離して配線されているが、端子（パッド）数の制約により、電源端子は共通となっている。シリコンバックプレーンにはＯＬＥＤ等の発光素子も搭載されているので、電源端子と外部回路との接続の際に、高温処理を行うことができず、低温での接着処理が行われる。その結果、ある程度のばらつきをもって接続抵抗が発生してしまう。実測値としては、電源電位ＶＤＤの接続抵抗が約１２Ω〜約２４Ωの範囲で分布し、電源電位ＶＳＳの接続抵抗が約４Ω〜約１６Ωの範囲で分布する例が存在する。

また、データ線駆動回路３０は、例えば、２１６個の増幅器を含んでおり、それらの増幅器は、数百ｎｓ以内に目標出力電圧に到達する動作スピードを必要とするので、増幅器の電流を大幅に絞ることができない。従って、電源端子と外部回路との間の接続抵抗に発生する電圧の変動を小さくすることができない。

図８は、増幅器の動作と電源電位の変動との関係を示す波形図である。図８においては、水平同期信号ＨＳＹＮＣの波形と、増幅器ＡＭＰ(1)〜ＡＭＰ(3)のスイッチ回路にそれぞれ印加される制御信号Ｓ１〜Ｓ３の波形と、増幅器ＡＭＰ(1)〜ＡＭＰ(3)の出力波形と、電源電位ＶＤＤの配線に流れる電流Ｉ(ＶＤＤ)の波形とが示されている。

この例においては、３つの増幅器ＡＭＰ(1)〜ＡＭＰ(3)の定電流が０．２ｍＡであるから、２１６個の増幅器の定電流は１４．４ｍＡとなる。従って、電源電位ＶＤＤの接続抵抗が１０Ωである場合に、２１６個の増幅器の定電流による電源電位ＶＤＤの変動が１４４ｍＶとなる。また、ばらつきによって電源電位ＶＤＤの接続抵抗が１０Ω増加すると、電源電位ＶＤＤの変動が１４４ｍＶ増加する。

さらに、図２に示すゲート線駆動回路２０やデマルチプレクサーＤＭのスイッチングノイズが加わると、温度を安定して測定することができない。一方、電源投入時に１回だけ温度測定を行い、それによって得られた温度データでルックアップテーブルを書き換える場合には、表示装置の動作中に表示パネル１０の温度が上昇しても、温度の補正が追随できない。例えば、温度が高くなるとＯＬＥＤは明るくなるので、これを補正する必要がある。

そこで、本実施形態においては、制御回路６０が、電源投入時のみならず、表示装置の動作中においても、表示パネル１０に画像が表示されないブランキング期間内において、温度センサー４０の出力電圧に基づいて測定データを求めるようにしている。それにより、表示装置の動作中に温度が変化しても、画像の明るさの変化又はちらつきを抑圧することができる。

＜温度測定動作＞
図９は、電源投入時における温度測定動作を説明するためのタイミングチャートである。図９に示すように、図２に示す電気光学装置１の電源を投入すると、パワーオンリセット信号がローレベルからハイレベルに非活性化されることにより、表示装置２及び表示コントロール部３のリセットが解除される。それに伴い、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣが、周期的にローレベルに活性化される。但し、この時点においては、表示パネル１０に画像が表示されない。

図７に示す制御回路６０は、ＤＡＣ５２の出力電圧を参照電圧ＶＲＥＦから基準電圧ＶＳＳまで変化させるように設定データを生成してＤＡＣ５２に供給し、温度センサー４０の出力電圧をＤＡＣ５２の出力電圧と比較するコンパレーター５３の出力信号ＣＭＩに基づいて測定データを求める。それにより、温度センサー４０の出力電圧が広範囲な電圧と比較されるので、測定データが確実に求められる。制御回路６０は、求めた測定データを測定データ格納部７２に格納する。

さらに、制御回路６０は、複数の温度測定期間において温度センサー４０の出力電圧に基づいて得られる測定データの値を平均することにより、平均測定値を表す測定データを求めても良い。図９には、１垂直同期期間において４回の温度測定が行われ、４回の温度測定によって得られた測定データの値を平均することにより、平均測定値を表す測定データが確定する例が示されている。それにより、ばらつきの少ない測定データが得られるので、画像補正動作を安定化することができる。

また、制御回路６０は、電源投入時に得られた測定データに基づいて設定データの初期値を設定し、測定データ格納部７２に格納しても良い。例えば、電源投入時に得られた測定データの値が６５であれば、制御回路６０は、その値に所定の値を減算又は加算することにより、設定データの初期値として５５を設定する。

図１０は、表示装置の動作中における温度測定動作を説明するためのタイミングチャートである。例えば、垂直同期信号ＶＳＹＮＣがローレベルに２回活性化された後に、図２に示す表示パネル１０に画像が表示される。各々の垂直同期期間内には、表示パネル１０に画像が表示されない期間（垂直ブランキング期間）が含まれている。

そこで、制御回路６０は、垂直ブランキング期間内において、ＤＡＣ５２の出力電圧を限られた範囲で変化させるように設定データを生成してＤＡＣ５２に供給し、温度センサー４０の出力電圧をＤＡＣ５２の出力電圧と比較するコンパレーター５３の出力信号ＣＭＩに基づいて測定データを求める。それにより、画像表示動作に影響を及ぼすことなく、表示装置の動作中に温度が変化しても、画像の明るさの変化又はちらつきを抑圧することができる。

ＤＡＣ５２の出力電圧を限られた範囲で変化させるために、制御回路６０は、初期値格納部７１に格納されている設定データの初期値に基づいて一連の設定データを生成する。それにより、温度センサー４０の出力電圧をＤＡＣ５２の出力電圧と比較する回数が少なくなるので、温度測定期間が短縮される。

１垂直同期期間内における垂直ブランキング期間の位置は、ユーザーが設定できる場合がある。そのような場合に、表示コントロール部３は、１垂直同期期間内における垂直ブランキング期間の位置に関する位置情報を表示装置２に送信し、表示装置２の制御回路６０は、位置情報を格納部７０に格納する。従って、制御回路６０は、格納部７０に格納されている位置情報に基づいて、１垂直同期期間内において温度測定期間を設定することが可能である。それにより、垂直ブランキング期間に対応して温度測定動作を行うことができる。

但し、ブランキング期間においても、表示装置２内のラッチ回路等は、水平同期信号に同期して動作している。そこで、制御回路６０は、１水平同期期間内において温度センサー４０の出力電圧に基づいて測定データを求めるようにしても良い。それにより、水平同期信号に同期するラッチ回路等の動作が温度測定に与える影響を低減することができる。その場合に、１垂直同期期間内における温度測定期間の位置に関する情報は、例えば、１フレーム中のライン番号によって表される。

また、制御回路６０は、表示装置の動作中においても、複数の温度測定期間において温度センサー４０の出力電圧に基づいて得られる測定データの値を平均することにより、平均測定値を表す測定データを求めても良い。図１０には、第２〜第５フレーム期間において得られる測定データの値を平均することにより、第６フレーム期間において、平均測定値を表す測定データが確定する例が示されている。一方、２５６フレーム期間において得られる測定データの値を平均するようにしても良い。その場合には、画像補正動作を一層安定化することができる。

さらに、制御回路６０は、温度センサー４０の出力電圧に基づいて測定データを求める温度測定期間においてデータ線駆動回路３０に含まれている複数の増幅回路の定電流を低減させるように複数のスイッチ回路を制御する。それにより、温度測定期間における複数の増幅回路の定電流の変化による電源電位の変動を抑制して、表示パネル１０に表示される画像を補正するために行われる温度測定によって得られる温度測定値の誤差を低減することができる。

例えば、図６に示す増幅器ＡＭＰ(i)おいて、制御信号Ｓ１〜Ｓ３をローレベルに非活性化すれば、スイッチ回路を構成するトランジスターＱＮ１６〜ＱＮ１８及びＱＰ２６〜ＱＰ２８がオフして、定電流を停止させることができる。あるいは、制御信号Ｓ１をハイレベルに維持しながら制御信号Ｓ２及びＳ３をローレベルに非活性化すれば、トランジスターＱＮ１６及びＱＰ２６がオンを維持し、トランジスターＱＮ１７、ＱＮ１８、ＱＰ２７、及び、ＱＰ２８がオフして、例えば、定電流を１／１０にすることができる。

図１１は、増幅器の定電流の制御を説明するための波形図である。垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣは、周期的にローレベルに活性化される。但し、図１１においては、１垂直同期期間における水平同期信号ＨＳＹＮＣの数が実際よりも少なく示されている。

図２に示す制御回路６０は、１水平同期期間内において温度測定期間を設定し、温度測定期間において設定データの値を変化させることにより、温度センサー４０の出力電圧に基づいて測定データを求める。また、制御回路６０は、温度測定期間において、制御信号Ｓ１をハイレベルに維持しながら制御信号Ｓ２及びＳ３をローレベルに非活性化する。

さらに、制御回路６０は、温度測定期間において、デマルチプレクサーＤＭ(1)〜ＤＭ(L)の切換動作を停止させるようにしても良い。それにより、温度測定期間におけるデマルチプレクサーＤＭ(1)〜ＤＭ(L)の切換動作による電源電位の変動を抑制して、温度測定期間において得られる温度測定値の誤差をさらに低減することができる。

図１２は、デマルチプレクサーの切換動作の制御を説明するための波形図である。図２に示す制御回路６０は、１水平同期期間内に設定された温度測定期間において、設定データの値を変化させると共に、コンパレーター５３（図７）の出力信号ＣＭＩがローレベルからハイレベルに活性化されたときの設定データの値を測定データの値として求める。また、制御回路６０は、温度測定期間において、制御信号Ｓel(1)〜Ｓel(18)をローレベル又はハイレベルに固定する。それにより、デマルチプレクサーＤＭ(1)〜ＤＭ(L)が切換動作を停止する。

＜電子機器＞
次に、本発明に係る電気光学装置を適用した電子機器の実施形態について説明する。図１に示す電気光学装置１は、画素が小サイズなので高精細な表示を行う用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。

図１３は、ヘッドマウント・ディスプレイの外観を示す斜視図であり、図１４は、ヘッドマウント・ディスプレイの光学的な構成を示す平面図である。図１３に示すように、ヘッドマウント・ディスプレイ１００は、一般的な眼鏡と同様に、テンプル１１０と、ブリッジ１２０と、レンズ１０１Ｌ及び１０１Ｒとを備えている。また、図１４に示すように、ヘッドマウント・ディスプレイ１００には、ブリッジ１２０の近傍であってレンズ１０１Ｌ及び１０１Ｒの奥側（図中下側）に、左眼用の電気光学装置１Ｌと右眼用の電気光学装置１Ｒとが設けられる。

電気光学装置１Ｌの画像表示面は、図１４において左側となるように配置されている。それにより、電気光学装置１Ｌの表示画像は、光学レンズ１０２Ｌを介して図中Ｌ方向に出射する。ハーフミラー１０３Ｌは、電気光学装置１Ｌの表示画像を図中Ｂ方向に反射させる一方、図中Ｆ方向から入射した光を透過させる。

電気光学装置１Ｒの画像表示面は、電気光学装置１Ｌとは反対に、図１４において右側となるように配置されている。それにより電気光学装置１Ｒの表示画像は、光学レンズ１０２Ｒを介して図中Ｒ方向に出射する。ハーフミラー１０３Ｒは、電気光学装置１Ｒの表示画像を図中Ｂ方向に反射させる一方、図中Ｆ方向から入射した光を透過させる。

このような構成によって、ヘッドマウント・ディスプレイ１００のユーザーは、電気光学装置１Ｌ及び１Ｒの表示画像を、外部の風景と重ね合わせたシースルー状態で観察することができる。また、ヘッドマウント・ディスプレイ１００において、視差を伴う両眼用画像の内の左眼用画像を電気光学装置１Ｌに表示させ、右眼用画像を電気光学装置１Ｒに表示させることにより、表示された画像があたかも奥行や立体感を持つかのようにユーザーに知覚させることができる（３Ｄ表示）。

なお、電気光学装置１は、ヘッドマウント・ディスプレイ１００の他にも、ビデオカメラやレンズ交換式のデジタルカメラにおける電子式ビューファインダー等の電子機器に適用することが可能である。本実施形態によれば、電気光学装置又は電子機器の温度が大きく変化しても、表示パネルに表示される画像を正確に補正することができる。

上記の実施形態においては、発光素子としてＯＬＥＤを用いる場合について説明したが、本発明においては、例えば、無機発光ダイオードやＬＥＤ（Light Emitting Diode）等のように、電流に応じた輝度で発光する発光素子を用いることができる。このように、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１、１Ｌ、１Ｒ…電気光学装置、２…表示装置、３…表示コントロール部、３ａ…電圧生成回路、４…ケース、５…ＦＰＣ基板、６…端子、１０…表示パネル、１１…画素回路、１２…走査線、１３ａ…データ線、１３ｂ…データ分割線、１４…リセット線、１５〜１８…制御線、１９…電源給電線、２０…ゲート線駆動回路、３０…データ線駆動回路、３１…階調信号供給回路、３２〜３４…トランスミッションゲート、４０…温度センサー、４１…オペアンプ、５０…電圧比較回路、５１…参照電圧生成回路、５１ａ…定電圧源、５１ｂ…オペアンプ、５２…ＤＡＣ、５２ａ…設定回路、５３…コンパレーター、６０…制御回路、７０…格納部、７１…初期値格納部、７２…測定データ格納部、７３…基準データ格納部、１００…ヘッドマウント・ディスプレイ、１０１Ｌ、１０１Ｒ…レンズ、１０２Ｌ、１０２Ｒ…光学レンズ、１０３Ｌ、１０３Ｒ…ハーフミラー、１１０…テンプル、１２０…ブリッジ、ＬＳ…レベル制御回路、ＤＭ…デマルチプレクサー、Ａ１、Ａ２…増幅回路、Ｓ１、Ｓ２、ＳＷ１〜ＳＷ１２８…スイッチ回路、Ｄ１…発光素子、ＱＰ１〜ＱＰ２８…ＰチャネルＭＯＳトランジスター、ＱＮ１１〜ＱＮ２８…ＮチャネルＭＯＳトランジスター、Ｑ１、Ｑ２…ＰＮＰトランジスター、Ｃ１…保持容量、Ｃ２…転送容量、Ｃ３…画素容量、Ｃｐ…寄生容量、Ｒ１〜Ｒ１２…抵抗

Claims (9)

1. 複数列の画素回路に対応して設けられた複数のデータ線を含む表示パネルと、
   前記複数のデータ線又はそれらのデータ線に接続される複数の容量を駆動する複数の増幅回路、及び、前記複数の増幅回路の定電流を切り換える複数のスイッチ回路を含むデータ線駆動回路と、
   温度を検出して出力電圧を生成する温度センサーと、
   前記温度センサーの出力電圧に基づいて測定データを求める温度測定期間において前記複数の増幅回路の定電流を低減させるように前記複数のスイッチ回路を制御する制御回路と、
   を備える表示装置。
2. 前記データ線駆動回路が、前記複数の増幅回路の出力信号がそれぞれ供給され、各々の増幅回路の出力信号を所定数のデータ線又はそれらのデータ線に接続される所定数の容量に時分割で順次供給するように切換動作を行う複数のデマルチプレクサーをさらに含み、
   前記制御回路が、温度測定期間において前記複数のデマルチプレクサーの切換動作を停止させる、請求項１記載の表示装置。
3. 設定データに従って出力電圧を生成するＤ／Ａ変換器と、
   前記温度センサーの出力電圧を前記Ｄ／Ａ変換器の出力電圧と比較して、比較結果を表す出力信号を生成するコンパレーターと、
   温度測定期間において前記Ｄ／Ａ変換器に供給される設定データの初期値を格納する格納部と、
   をさらに備え、前記制御回路が、前記初期値に基づいて一連の設定データを生成し、温度測定期間において一連の設定データを前記Ｄ／Ａ変換器に順次供給することにより、前記コンパレーターの出力信号に基づいて、前記温度センサーの出力電圧に対応する測定データを求める、請求項１又は２記載の表示装置。
4. 前記制御回路が、前記表示パネルに画像が表示されないブランキング期間内において、前記温度センサーの出力電圧に基づいて測定データを求める、請求項１〜３のいずれか１項記載の表示装置。
5. 前記制御回路が、１垂直同期期間内において温度測定期間を設定する、請求項１〜４のいずれか１項記載の表示装置。
6. 前記制御回路が、１水平同期期間内において前記温度センサーの出力電圧に基づいて測定データを求める、請求項１〜５のいずれか１項記載の表示装置。
7. 前記制御回路が、複数の温度測定期間において前記温度センサーの出力電圧に基づいて得られる測定データの値を平均することにより、平均測定値を表す測定データを求める、請求項１〜６のいずれか１項記載の表示装置。
8. 請求項１〜７のいずれか１項記載の表示装置を備える電気光学装置。
9. 請求項８記載の電気光学装置を備える電子機器。

Images