JP2016130919A - 半導体装置の設計方法及び半導体装置の製造方法 - Google Patents
半導体装置の設計方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016130919A JP2016130919A JP2015004505A JP2015004505A JP2016130919A JP 2016130919 A JP2016130919 A JP 2016130919A JP 2015004505 A JP2015004505 A JP 2015004505A JP 2015004505 A JP2015004505 A JP 2015004505A JP 2016130919 A JP2016130919 A JP 2016130919A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- spare
- logic
- semiconductor device
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置の設計方法は、容量として機能可能であり、論理演算を行うセルとして配置される論理セル、及び論理演算を行うセルとして機能可能であり、容量として配置されるスペアセルの配置情報を含むレイアウトデータに基づいて製造された半導体装置の動作を検証した結果に基づいて決定された修正を要する論理セルを、スペアセルを用いて置き換えると共に、修正を要する論理セルを、容量セルとして配置するように、レイアウトデータを修正することを、コンピュータが実行する。
【選択図】図9
Description
11 演算部
12 記憶部
13 表示部
14 入力部
15 通信部
20 半導体装置
21 論理セル
21a 修正を要する論理セル
22 スペアセル
22a、22b 選択されたスペアセル
23 容量セル
24 配線
30 pMOSFET
31 ゲート
32 ソース
33 ドレイン
34 ウェルタップ
40 nMOSFET
41 ゲート
42 ソース
43 ドレイン
44 ウェルタップ
Claims (5)
- 容量として機能可能であり、論理演算を行うセルとして配置される論理セル、及び論理演算を行うセルとして機能可能であり、容量として配置されるスペアセルの配置情報を含むレイアウトデータに基づいて製造された半導体装置の動作を検証した結果に基づいて決定された修正を要する前記論理セルを、前記スペアセルを用いて置き換えると共に、修正を要する前記論理セルを、容量セルとして配置するように、前記レイアウトデータを修正することを、コンピュータが実行する半導体装置の設計方法。
- コンピュータは、
修正を要する前記論理セルに対して求められる論理演算を行う前記スペアセルを選択し、
複数の前記スペアセルが選択された時には、複数の選択された前記スペアセルの内、修正を要する前記論理セルと電源配線を共有する一の前記スペアセルを選択して、修正を要する前記論理セルと置き換える請求項1に記載の半導体装置の設計方法。 - コンピュータは、
修正を要する前記論理セルに対して求められる論理演算を行う前記スペアセルを選択し、
複数の前記スペアセルが選択された時には、複数の選択された前記スペアセルの内、前記スペアセルを論理セルとして動作させた時の電源配線の電圧降下量が所定の値以下になる一の前記スペアセルを選択して、修正を要する前記論理セルと置き換える請求項1に記載の半導体装置の設計方法。 - コンピュータは、
修正を要する前記論理セルに対して求められる論理演算を行う前記スペアセルを選択し、
複数の前記スペアセルが選択された時には、複数の選択された前記スペアセルの内、修正を要する前記論理セルから最近接の距離に位置する一の前記スペアセルを選択して、修正を要する前記論理セルと置き換える請求項1〜3の何れか一項に記載の半導体装置の設計方法。 - 容量として機能可能であり、論理演算を行うセルとして配置される論理セル、及び論理演算を行うセルとして機能可能であり、容量として配置されるスペアセルの配置情報を含むレイアウトデータに基づいて第1の半導体装置を製造し、
前記第1の半導体装置の動作の検証を行い、
前記検証の結果に基づいて決定された修正を要する前記論理セルを、前記スペアセルを用いて置き換えると共に、修正を要する前記論理セルを、容量セルとして配置するように修正された前記レイアウトデータに基づいて、第2の半導体装置を製造する、
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015004505A JP6413773B2 (ja) | 2015-01-13 | 2015-01-13 | 半導体装置の設計方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015004505A JP6413773B2 (ja) | 2015-01-13 | 2015-01-13 | 半導体装置の設計方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016130919A true JP2016130919A (ja) | 2016-07-21 |
JP6413773B2 JP6413773B2 (ja) | 2018-10-31 |
Family
ID=56415444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015004505A Expired - Fee Related JP6413773B2 (ja) | 2015-01-13 | 2015-01-13 | 半導体装置の設計方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6413773B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020144767A1 (ja) * | 2019-01-09 | 2020-07-16 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024159A (ja) * | 1999-07-12 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及び半導体集積回路装置のレイアウト方法 |
JP2004153011A (ja) * | 2002-10-30 | 2004-05-27 | Matsushita Electric Ind Co Ltd | レイアウト設計装置、およびレイアウト設計方法 |
JP2008263185A (ja) * | 2007-03-19 | 2008-10-30 | Ricoh Co Ltd | 半導体集積回路 |
JP2009003723A (ja) * | 2007-06-21 | 2009-01-08 | Sharp Corp | 半導体集積回路のレイアウト設計方法、半導体集積回路の自動レイアウト設計装置、半導体集積回路のレイアウト設計補助システム、フォトマスク、フォトマスクの製造方法、半導体集積回路、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 |
-
2015
- 2015-01-13 JP JP2015004505A patent/JP6413773B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024159A (ja) * | 1999-07-12 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及び半導体集積回路装置のレイアウト方法 |
JP2004153011A (ja) * | 2002-10-30 | 2004-05-27 | Matsushita Electric Ind Co Ltd | レイアウト設計装置、およびレイアウト設計方法 |
JP2008263185A (ja) * | 2007-03-19 | 2008-10-30 | Ricoh Co Ltd | 半導体集積回路 |
JP2009003723A (ja) * | 2007-06-21 | 2009-01-08 | Sharp Corp | 半導体集積回路のレイアウト設計方法、半導体集積回路の自動レイアウト設計装置、半導体集積回路のレイアウト設計補助システム、フォトマスク、フォトマスクの製造方法、半導体集積回路、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020144767A1 (ja) * | 2019-01-09 | 2020-07-16 | 株式会社ソシオネクスト | 半導体集積回路装置 |
JPWO2020144767A1 (ja) * | 2019-01-09 | 2021-11-18 | 株式会社ソシオネクスト | 半導体集積回路装置 |
JP7157350B2 (ja) | 2019-01-09 | 2022-10-20 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6413773B2 (ja) | 2018-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9098670B2 (en) | Double patterning layout design method | |
US9672316B2 (en) | Integrated circuit manufacture using direct write lithography | |
US9727685B2 (en) | Method, apparatus, and system for improved standard cell design and routing for improving standard cell routability | |
JP2010506336A (ja) | 電子設計自動化における特性 | |
US9946828B2 (en) | Integrated circuit and method of designing layout thereof | |
JP2007273871A (ja) | 設計データ作成方法、設計データ作成プログラム、及び半導体装置の製造方法 | |
JP2012234610A (ja) | 半導体メモリ装置及びそのリペア方法 | |
CN109582997B (zh) | 标准单元的布线方法及其相关的计算机系统和指令 | |
US9158878B2 (en) | Method and apparatus for generating circuit layout using design model and specification | |
US20180165399A1 (en) | Semiconductor device with fill cells | |
US8898606B1 (en) | Layout pattern correction for integrated circuits | |
JP6413773B2 (ja) | 半導体装置の設計方法及び半導体装置の製造方法 | |
TWI803481B (zh) | 產生積體電路的電路模塊的佈局的方法,及其電腦程式產品、非暫時性儲存媒體,及積體電路 | |
US10311201B2 (en) | Alignment key design rule check for correct placement of abutting cells in an integrated circuit | |
JP5309538B2 (ja) | 半導体集積回路の設計方法 | |
US10572620B2 (en) | Custom piecewise digital layout generation | |
KR20210028306A (ko) | 반도체 장치의 레이아웃 설계 방법 | |
JP2011077426A (ja) | 半導体装置の製造方法及び半導体装置 | |
CN108121830A (zh) | 一种芯片制造方法及其装置 | |
US9734277B2 (en) | Semiconductor device designing method, designing apparatus, and computer-readable storage medium | |
JP2012203004A (ja) | パターン修正方法および半導体装置の製造方法 | |
US10872817B2 (en) | Semiconductor device and method of manufacturing the same | |
CN109002570B (zh) | 用于单元放置的方法以及执行该方法的计算机系统 | |
JP2010010515A (ja) | 半導体装置およびその試験方法 | |
TW202213164A (zh) | 具有最佳化胞元佈置的裝置佈局 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6413773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |