JP2016127219A - Semiconductor device manufacturing method and semiconductor device - Google Patents
Semiconductor device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP2016127219A JP2016127219A JP2015002006A JP2015002006A JP2016127219A JP 2016127219 A JP2016127219 A JP 2016127219A JP 2015002006 A JP2015002006 A JP 2015002006A JP 2015002006 A JP2015002006 A JP 2015002006A JP 2016127219 A JP2016127219 A JP 2016127219A
- Authority
- JP
- Japan
- Prior art keywords
- rust preventive
- preventive film
- conductive paste
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、金属の超微粒子を含む接合材を用いた半導体デバイスの製造方法および半導体デバイスに関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device using a bonding material containing ultrafine metal particles.
近年、電子部品実装の接合部分には、導電性ペーストが多く用いられている。一般的に、導電性ペーストは加熱により、溶剤、分散剤を分解、飛散させ導電性粉末同士を焼結させる高温焼成タイプの導電性ペーストと、ポリマー中に導電性粉末を混合し、より低温の加熱によりポリマーを硬化させるとともに導電性粉末同士を接触させることで導電性を得る加熱硬化タイプの導電性ペーストがあり、加熱硬化タイプの導電性ペーストは導電性接着剤としても利用され、はんだ接合と同様な接合方法として注目され、開発が進められている。 In recent years, a conductive paste is often used for a joint portion of electronic component mounting. Generally, conductive paste is mixed with high-temperature firing type conductive paste that decomposes and disperses the solvent and dispersant by heating to sinter the conductive powder, and the conductive powder in the polymer. There is a heat-curing type conductive paste that cures the polymer by heating and obtains conductivity by bringing the conductive powders into contact with each other, and the heat-curing type conductive paste is also used as a conductive adhesive. It is attracting attention as a similar joining method and is being developed.
一方、これまで用いられてきたはんだでは、はんだ接合の方法として、例えば、特許文献1には、電極パターンを有する回路基板上にエポキシ樹脂よりなるレジスト保護膜を形成し、さらにその上方にポリエチレン系フィルムを貼付した後、YAGレーザ(Yttrium Aluminum Garnet laser)を用いて電極パターンの一部が露出するように、レジスト保護膜およびポリエチレンフィルムに開口部を設け、次にはんだペーストをフィルム表面に供給し、スキージで掻き取ることにより開口部にのみはんだペーストを充填し、リフロー炉によりはんだを溶融した後に、フィルムを除去することで基板の電極パターン上にはんだバンプを形成する方法が開示されている。
On the other hand, in the solder used so far, as a soldering method, for example, in
また、特許文献2には、プリント配線板のはんだ付け方法において、金属表面に有機系防錆剤を塗布し、低残渣のクリームはんだを用いて酸素濃度15%以下の低酸素雰囲気中でリフローはんだ付けを実施することで後洗浄の必要のないはんだ付け方法を開示している。また、はんだ付けを実施しない部分については、低残渣の後洗浄の必要のないフラックス剤を用いて大気中でリフロー処理することで防錆膜を除去する方法について開示されている。
さらに、特許文献3には、Nを含む有機化合物からなる防錆皮膜で被覆されたCu電極に対しSn−Ag−Cu合金のはんだ材料を用いて接合を形成する方法が開示されている。具体的には、イミダゾール、ベンゾイミダゾール、アルキルイミダゾール、ベンゾトリアゾール、メルカプトベンゾチアゾール、ピロール、チアゾールのいずれかからなる防錆皮膜で被覆する工程と、Ag2.0〜3.0wt%、Cu0.5〜0.8wt%および残部Snおよび不可避不純物からなるはんだ材料を用いて、上記被覆されたCu電極にはんだ接合部を形成する方法が開示されている。
Furthermore,
しかしながら、導電性ペーストとして、有機保護膜で被覆された金属超微粒子を含む導電性ペーストを用いた場合、前記有機保護膜で被覆された金属超微粒子を含む導電性ペーストをスクリーン印刷機等の印刷装置を用いて印刷塗布する際に、被接合材料の下部、特に被接合材料の端部に導電性ペーストの厚みが薄い、もしくは塗布されていない部分が存在すると、この部分での接合加圧力が不十分となるため、接合材料の密度が少なくなる低密度領域が発生する。この低密度領域は、接合部が健全に形成されている領域と比べると熱抵抗が高くなるため、被接合材料から発せられた熱を伝導するための効率が悪く、熱が集中するホットスポットとして働くため、接合部全体の品質を低下させるという問題があった。 However, when a conductive paste containing metal ultrafine particles coated with an organic protective film is used as the conductive paste, the conductive paste containing metal ultrafine particles coated with the organic protective film is printed on a screen printing machine or the like. When printing and coating is performed using an apparatus, if there is a portion where the thickness of the conductive paste is thin or not applied at the lower part of the material to be joined, particularly at the end of the material to be joined, the joining pressure at this part is reduced. Since it becomes insufficient, a low density region in which the density of the bonding material is reduced is generated. This low-density region has a higher thermal resistance than a region where the joint is soundly formed, so that the efficiency for conducting the heat generated from the material to be joined is low, and the heat is concentrated as a hot spot. Since this works, there is a problem that the quality of the entire joint is lowered.
また、上記のような低密度領域の発生を抑制するために、前記有機保護膜で被覆された金属超微粒子を含む導電性ペーストをスクリーン印刷機等の印刷装置を用いて印刷塗布する工程において、被接合材料よりも大きな面積に導電性ペーストを印刷塗布した場合には、低密度領域の発生は抑制できるものの、被接合材料により加圧されなかった部分の導電性ペースト材料が無加圧状態となり、加圧加熱接合以降の半導体デバイスの製造工程において剥離し遊離するため、半導体デバイスの絶縁不良を発生させるという問題があった。 In addition, in order to suppress the occurrence of the low density region as described above, in the step of printing and applying a conductive paste containing metal ultrafine particles coated with the organic protective film using a printing device such as a screen printer, When conductive paste is printed and applied to a larger area than the material to be joined, the occurrence of low density areas can be suppressed, but the portion of the conductive paste material that has not been pressurized by the material to be joined becomes unpressurized. In the manufacturing process of the semiconductor device after the pressurizing and heating bonding, the semiconductor device is separated and released, which causes a problem of causing an insulation failure of the semiconductor device.
特許文献1〜特許文献3に記載されているような従来技術を用いて、前記有機保護膜で被覆された金属超微粒子を含む導電性ペーストを印刷塗布した場合においても、被接合材料の端部において接合材料厚が薄くなってしまうために、加圧加熱接合後において被接合材料の端部で低密度領域の発生を抑制することはできない。また、無加圧状態となった導電性ペースト材料が遊離することによる半導体デバイスの絶縁不良の発生問題も抑制することはできない。
Even when a conductive paste containing metal ultrafine particles coated with the organic protective film is printed and applied using conventional techniques such as those described in
この本発明の目的は、上記のような課題を解決するためになされたものであり、半導体デバイスに有機保護膜で被覆された金属超微粒子を含む導電性ペーストを用いた場合でも、被接合材料の端部で低密度領域の発生を抑制するとともに、半導体デバイスの絶縁不良が発生することを抑制することのできる半導体デバイスの製造方法および半導体デバイスを提供することを目的とする。 The object of the present invention is to solve the above-mentioned problems, and even when a conductive paste containing ultrafine metal particles coated with an organic protective film is used for a semiconductor device, the material to be joined An object of the present invention is to provide a semiconductor device manufacturing method and a semiconductor device capable of suppressing the generation of a low-density region at the end of the semiconductor device and suppressing the occurrence of defective insulation of the semiconductor device.
本発明の半導体デバイスの製造方法は、絶縁基板上に電極パターンを形成する工程と、電極パターン上に防錆膜を形成する工程と、半導体素子を接合する領域のみ防錆膜を除去する工程と、防錆膜を除去した領域および防錆膜上に金属超微粒子を含む導電性ペーストを塗布する工程と、導電性ペースト上で防錆膜を除去した領域に対応する位置に半導体素子を配置し、半導体素子を押下することで導電性ペーストを加圧しながら加熱して、金属超微粒子の焼結層を形成し、半導体素子と電極パターンとを接合する工程と、還元剤を含む洗浄剤を用いて、防錆膜とともに防錆膜上の無加圧の焼結層を除去する工程とを含むことを特徴とするものである。 The method for manufacturing a semiconductor device of the present invention includes a step of forming an electrode pattern on an insulating substrate, a step of forming a rust preventive film on the electrode pattern, and a step of removing the rust preventive film only in a region where the semiconductor element is bonded. , Applying the conductive paste containing ultrafine metal particles on the rust-preventive film and the area where the rust-preventive film has been removed , Pressing the semiconductor element while pressing the conductive paste and heating to form a sintered layer of ultrafine metal particles, bonding the semiconductor element and the electrode pattern, and using a cleaning agent containing a reducing agent And a step of removing the non-pressurized sintered layer on the rust preventive film together with the rust preventive film.
本発明によれば、半導体素子端部まで十分に加圧した焼結層を形成することで、電気的導通を確保することができるとともに、低密度領域の発生を抑制することができる。また、端部周縁の無加圧の焼結層を防錆膜とともに除去することで、半導体素子周縁部の無加圧の焼結層を容易に除去することができ、焼結層の端部が遊離することによる絶縁不良の発生の抑制を図ることができる。 According to the present invention, by forming the sintered layer sufficiently pressed up to the end of the semiconductor element, it is possible to ensure electrical continuity and suppress the occurrence of the low density region. Moreover, by removing the non-pressurized sintered layer at the periphery of the edge together with the anticorrosive film, the non-pressurized sintered layer at the periphery of the semiconductor element can be easily removed, and the end of the sintered layer It is possible to suppress the occurrence of insulation failure due to the liberation.
実施の形態1.
図1は、本発明の実施の形態1による半導体デバイス101の製造方法での接合工程を示す断面図である。以下、図1を用いて、本発明の実施の形態1による半導体デバイス101の製造方法について説明する。
FIG. 1 is a cross-sectional view showing a bonding step in the method for manufacturing a semiconductor device 101 according to the first embodiment of the present invention. Hereinafter, the manufacturing method of the semiconductor device 101 according to the first embodiment of the present invention will be described with reference to FIG.
まず最初に、図1(a)に示すように、窒化アルミニウム(以下、AlN)製の絶縁基板1の表面に、Cuからなる電極パターン2を所望の位置に形成する。ここでは、AlN製の絶縁基板1として、厚さ0.6mm×縦50mm×横70mmのサイズのものを用いた。この絶縁基板1上に、厚さ0.3mmのCu板をAgの蝋付けにより接合し、フォトリソグラフィ(Photolithography)工程およびCuのエッチング(Etching)工程により電極パターン2を形成する。図2に、電極パターン2を形成した絶縁基板1の上面図を示す。
First, as shown in FIG. 1A, an
次に、図1(b)に示すように、電極パターン2を形成した絶縁基板1をベンゾトリアゾールを含む水溶液に浸漬し、その後水洗、乾燥を行うことで、Cuの電極パター2の表面にベンゾトリアゾールよりなる防錆膜3を形成する。
Next, as shown in FIG. 1B, the
Cu材は乾燥時には、表面層に酸化被膜が成長せず内部の保護性亜酸化銅被膜が厚さ1〜5nm程度で平衡状態に達することから、外観上は変色しない。しかし、Cu材の表面に水分や有機・無機物の存在や環境の変化により保護性の亜酸化銅被膜が電気的、化学的に不安定な状態となるため酸化し、腐食して亜酸化銅被膜から酸化銅被膜に進行して変色を呈することが知られている。そのため、Cu材の表面に保護性被膜を構築することでCu材の酸化、腐食、変色防止を行うことができる。ここでは、ベンゾトリアゾール(C6H4N2NH、Benzo triazole:略称BTA)を用いて、Cuの電極パターン2の表面にベンゾトリアゾール銅塩からなる保護性被膜を構成している。この保護性被膜の形成には、ベンゾトリアゾールが水溶性で容易に水溶液を形成できることから、水1000mlに対してベンゾトリアゾールを5wt%程度溶解させた水溶液を用いる。この溶液に電極パターン2を形成した絶縁基板1を浸漬することにより、
2Cu + 02+ 4C6H4N2NH → 2[(C6H4N2N)2・Cu] + 2H2O
の反応が起こり、ベンゾトリアゾール銅塩(Cu・BTA)の被膜が銅電極の表面に形成されるものと考えられる。また、銅のイオン状態により、ベンゾトリアゾール銅塩は以下のようなポリマー上の化合物を形成しているものと考えられる。
-[(C6H4N2N)2-Cu-(C6H4N2N)2-Cu]n-
ベンゾトリアゾール銅塩の形成後、絶縁基板1を水洗液に浸漬することにより基板を水洗し、ブロー乾燥することにより絶縁基板1の乾燥を行うことで、Cuの電極パターン2の表面に保護性被膜としてのベンゾトリアゾールよりなる防錆膜3を形成することができる。
When the Cu material is dried, an oxide film does not grow on the surface layer, and the internal protective cuprous oxide film reaches an equilibrium state with a thickness of about 1 to 5 nm. However, since the protective cuprous oxide coating becomes electrically and chemically unstable due to the presence of moisture, organic and inorganic substances, and changes in the environment on the surface of the Cu material, it oxidizes and corrodes the cuprous oxide coating. It is known that it progresses to a copper oxide film and changes color. Therefore, it is possible to prevent oxidation, corrosion, and discoloration of the Cu material by constructing a protective film on the surface of the Cu material. Here, benzotriazole (C 6 H 4 N 2 NH , Benzo triazole: abbreviation BTA) using, constitutes a protective coating consisting of benzotriazole copper salt to the
2Cu + 0 2 + 4C 6 H 4 N 2 NH → 2 [(C 6 H 4 N 2 N) 2・ Cu] + 2H 2 O
It is considered that a film of benzotriazole copper salt (Cu · BTA) is formed on the surface of the copper electrode. Moreover, it is thought that the benzotriazole copper salt forms the following compounds on the polymer depending on the ionic state of copper.
-[(C 6 H 4 N 2 N) 2 -Cu- (C 6 H 4 N 2 N) 2 -Cu] n-
After the formation of the benzotriazole copper salt, the
なお、ここでは接合時の加熱温度よりも防錆膜の耐熱温度が高いことが必要であるため、耐熱性の高いベンゾトリアゾール銅塩による防錆膜3(耐熱温度:200℃)を用いたが、これに限るものではない。この耐熱温度を満足すればベンゾトリアゾール以外の防錆膜を用いてもよい。 Here, since it is necessary that the heat resistance temperature of the rust preventive film is higher than the heating temperature at the time of bonding, the rust preventive film 3 (heat resistant temperature: 200 ° C.) made of benzotriazole copper salt having high heat resistance is used. However, it is not limited to this. If this heat-resistant temperature is satisfied, a rust preventive film other than benzotriazole may be used.
続いて、図1(c)〜(d)に示すように、エッチングペースト4を用いて、防錆膜3に開口部5を設ける。ここでは、エッチングペースト4にリン酸系エッチングペーストを用い、防錆膜3の所望の位置に、後工程(図1(g)参照)で接合する半導体素子としての半導体チップ7と同一サイズでエッチングペースト4を塗布する(図1(c)参照)。半導体チップ7としては、10mm角サイズのIGBT(Insulated Gate Bipolar Transistor)を用いる。エッチングペースト4を塗布した後、150℃雰囲気下で30分間熱処理する。熱処理後に、絶縁基板1を水洗液に浸漬し超音波を用いて30分間水洗し、温風ブローでの乾燥により絶縁基板1を乾燥する。このようなエッチング処理を経て、防錆膜3に開口部5を設けることができる(図1(d)参照)。図3に、エッチングペースト4を塗布した後の上面図を示す。エッチングペースト4を用いることで、開口部5を形成するためのエッチング処理が熱処理だけで簡易にできるが、これに限るものではない。一般的な、フォトリソ技術、エッチング技術を用いて開口部5を設けてもよい。
Subsequently, as shown in FIGS. 1C to 1D, an
次いで、図1(e)〜(f)に示すように、有機保護膜で被覆された金属超微粒子を含む接合用の導電性ペースト6を開口部5よりも大きな面積の開口部を設けた印刷マスク10の表面に供給し、スキージ9をA方向に移動して導電性ペースト6を掻き取ることにより開口部5とその縁部に開口部5よりも大きな面積で導電性ペースト6aを塗布する。導電性ペースト6には、粒子径が10〜20nm程度のAgからなる金属超微粒子を含む導電性ペーストを用いた。ここで用いた導電性ペースト6中には、Cuの防錆膜3を除去できるような還元剤は含まれていない。このため、防錆膜3を除去しなかった部分に塗布された導電性ペーストは電極のCu材と金属接合することができないため、後工程で容易に脱離することができる。
Next, as shown in FIGS. 1 (e) to 1 (f), the
なお、金属超微粒子の粒子径は1〜100nm、特に一般的にナノ粒子と呼ばれている粒子径1〜50nmであることが好ましい。これらの粒子径であれば、バルク状態のときに比べて著しく低い融点温度が得られ、加熱および加圧により溶融し、粒子同士が相互に焼結してバルクとなる。バルクになった後の溶融温度は通常のバルク状態での金属の溶融温度と同じであり、金属超微粒子は低温の加熱で焼結し、焼結後はバルク状態での溶融温度に加熱されるまで溶融しないという特徴を有する。また、金属超微粒子はAgに限るものではなく、Au、Ag、Ni、Cu、Al、Zn、Sn、In、Bi、Sbから選ばれた少なくとも一種類以上よりなるものが好ましい。 In addition, it is preferable that the particle diameter of a metal ultrafine particle is 1-100 nm, especially the particle diameter of 1-50 nm generally called a nanoparticle. With these particle sizes, a melting point temperature significantly lower than that in the bulk state can be obtained, and the particles are melted by heating and pressurization, and the particles are sintered together to become a bulk. The melting temperature after becoming bulk is the same as the melting temperature of the metal in the normal bulk state, and the metal ultrafine particles are sintered by heating at a low temperature, and then heated to the melting temperature in the bulk state after sintering. It has the feature of not melting until. Further, the ultrafine metal particles are not limited to Ag, and those composed of at least one selected from Au, Ag, Ni, Cu, Al, Zn, Sn, In, Bi, and Sb are preferable.
続いて、導電性ペースト6a中に含まれる有機溶媒成分を除去するため、70〜120℃程度の雰囲気下で熱処理を行った後、開口部5に対応するように導電性ペースト6aの上に半導体チップ7を搭載し、半導体チップ7を加圧して加熱処理をすることで、導電性ペースト6aは、図1(g)に示すように、金属超微粒子が焼結して半導体チップ7裏面の電極部分と絶縁基板1の表面電極部分とを接合し、焼結層である接合部6bが形成される。ここでは、絶縁基板1に塗布して形成した導電性ペースト6aを、温風乾燥オーブンにより80℃で30分間加熱して乾燥することにより、有機溶媒成分を除去する。また、半導体チップ7の接合条件は、10Mpaの加圧下、180℃で30分間の加熱とする。なお、有機溶媒成分の除去には、温風乾燥オーブンを用いたが、これに限るものではない。恒温槽やホットプレート、熱処理炉などを用いてもよい。
Subsequently, in order to remove the organic solvent component contained in the
半導体チップ7の接合温度が180℃である場合、形成した防錆膜3の耐熱温度が200℃以下であるため、防錆膜3を除去しなかった部分に塗布された導電性ペースト6aの端部はCuの電極パターン2と金属接合することはない。しかし、接合温度が防錆膜3の耐熱温度よりも高い場合には、導電性ペースト6内に防錆膜3を除去できるような還元剤が含まれていなくても、半導体チップ7の接合の際の接合温度により防錆膜3の被覆効果が薄れてCuの電極パターン2の一部と導電性ペースト6が金属結合を呈する場合があり、後工程での除去性が低下する場合がある。
When the bonding temperature of the
半導体チップ7の接合工程では、半導体チップ7を直接高圧下で押下して導電性ペースト6aに圧力を加えながら接合するため、チップ割れや欠けが発生し易くなる。このため、チップ割れや欠けを防止するため、半導体チップ7と加圧プレス部との間に緩衝材としてPTFE(polytetrafluoroethylene)シート等の耐熱性の高い柔軟材料を挟んで加圧することが好ましい。本実施の形態1でも1mm厚のPTFEシートを半導体チップ7の上に重ねてから加圧し加熱している。
In the bonding process of the
次いで、絶縁基板1を、還元剤とCuに対するキレート剤とが含まれた洗浄剤を用いて、水洗浄することで、Cuの電極パターン2表面の防錆剤3を除去するとともに、防錆剤3上に付着した無加圧で形成された接合部6bの端部6beを除去する。さらに、水洗浄中に超音波を併用することでさらに洗浄効果を高めることも可能である。ここでは、洗浄剤として東洋アルミニウム株式会社製の洗浄剤MC−2000を用いて洗浄を行ったが、これに限るものではない。洗浄剤MC−2000以外の洗浄剤を用いてもよい。洗浄剤中に含まれる還元剤により、Cuの電極パターン2表面の酸素原子が吸着還元され、残されたCu原子がキレート剤に吸着除去されることにより、図1(h)に示すように、Cuの電極パターン2表面に形成された防錆膜3および表面のCu原子層の一部が除去される。この結果として、表面に付着していた無加圧で形成された接合部6bの端部6beは洗浄液中に遊離除去されるが、Cu原子と金属拡散接合している加圧して形成された接合部6b部分ならびに接合部6bの金属微粒子同士で互いに金属結合している部分は、洗浄液により除去されることなく、被接合材料である半導体チップ7がCuの電極パターン2に接合された状態のまま残されることになる。
Next, the insulating
以上のように、本発明の実施の形態1にかかる半導体デバイス101の製造方法によれば、絶縁基板1上にCuの電極パターン2を形成する工程と、Cuの電極パターン2上にベンゾトリアゾールからなる防錆膜3を塗布する工程と、半導体チップ7を接合する領域のみ防錆膜3を除去する工程と、防錆膜3を除去した領域および防錆膜3を除去した領域の周縁部の防錆膜3上に有機保護膜で被覆された金属超微粒子を含む導電性ペースト6を塗布する工程と、導電性ペースト6上の防錆膜3を除去した部分に対応する位置に半導体チップ7を配置し、半導体チップ7を押下して導電性ペースト6を加圧しながら加熱して、金属超微粒子の焼結により半導体チップ7と電極パターン2とを接合する接合部6bを形成する工程と、還元剤を含む洗浄剤を用いて防錆膜3および接合部6bの無加圧の焼結層6beを除去する工程とを含むように構成したので、半導体素子端部まで電気的導通を確保することができると同時に、低密度領域の発生を抑制することができる。また、周縁部の無加圧の焼結層を容易に除去することができ、接合部の端部が遊離することによる絶縁不良の発生の抑制を図ることができる。
As described above, according to the manufacturing method of the semiconductor device 101 according to the first embodiment of the present invention, the step of forming the
実施の形態2.
実施の形態1では、開口部5よりも大きな面積で開口部5の周縁部まで導電性ペースト6aを塗布する場合について示したが、実施の形態2では、電極パターンの面積と同一の面積に導電性ペーストを塗布する場合について示す。
In the first embodiment, the case where the
図4は、本発明の実施の形態2による半導体デバイス102の製造方法での接合工程を示す断面図である。本発明の実施の形態2では、導電性ペーストを塗布する工程において、図4(e)〜(f)に示すように、有機保護膜で被覆された金属超微粒子を含む接合用の導電性ペースト6を開口部5よりも大きな面積の開口部を設けた印刷マスク11の表面でかつCuの電極パターン2の面積と同一の面積に供給し、スキージ9で掻き取ることにより開口部5および電極パターン2の表面に開口部5よりも大きな面積で導電性ペースト6aを塗布する。ここで用いた導電性ペースト6中にも、Cuの防錆膜3を除去できるような還元剤は含まれていない。このため、本実施の形態2では、電極パターン2上の防錆膜3の全表面に導電性ペースト6を塗布した場合でも、図4(g)に示す無加圧の焼結層6deについては、防錆膜3により電極パターン2のCu材と金属接合していないため、図4(h)に示すように、還元剤を含む洗浄剤での還元剤とCuに対するキレート剤とが含まれた洗浄剤を用いて、水洗浄することで、Cuの電極パターン2表面の防錆剤3を除去することができるとともに、防錆剤3上に付着した無加圧の焼結層6deを容易に除去することができる。その他の接合工程については、実施の形態1の半導体デバイス101の製造方法での接合工程と同様であり、その説明を省略する。
FIG. 4 is a cross-sectional view showing a bonding step in the method for manufacturing the
以上のように、本発明の実施の形態2にかかる半導体デバイス102の製造方法によれば、絶縁基板1上にCuの電極パターン2を形成する工程と、Cuの電極パターン2上にベンゾトリアゾールからなる防錆膜3を塗布する工程と、半導体チップ7を接合する領域のみ防錆膜3を除去する工程と、防錆膜3を除去した領域および電極パターン2上に形成した防錆膜3上に有機保護膜で被覆された金属超微粒子を含む導電性ペースト6を塗布する工程と、導電性ペースト6上の防錆膜3を除去した部分に対応する位置に半導体チップ7を配置し、半導体チップ7を押下して導電性ペースト6を加圧しながら加熱して、金属超微粒子の焼結により半導体チップ7と電極パターン2とを接合する接合部6bを形成する工程と、還元剤を含む洗浄剤を用いて防錆膜3および接合部6d以外の無加圧の焼結層6deを除去する工程とを含むように構成したので、半導体素子端部まで電気的導通を確保することができると同時に、低密度領域の発生を抑制することができる。また、周縁部の無加圧の焼結層を容易に除去することができ、接合部の端部が遊離することによる絶縁不良の発生の抑制を図ることができる。
As described above, according to the manufacturing method of the
実施の形態3.
実施の形態1および実施の形態2では、防錆膜3としてベンゾトリアゾールからなる防錆膜を塗布する場合について示したが、実施の形態3では、イミダゾール等の他の防錆膜を用いる場合について示す。
In the first and second embodiments, the case where a rust-preventing film made of benzotriazole is applied as the rust-preventing
図5は、本発明の実施の形態3による半導体デバイス103の製造方法での接合工程を示す断面図である。本発明の実施の形態3では、導電性ペーストを塗布する工程において、図5(b)に示すように、防錆膜を塗布する工程において、電極パターン2を形成した絶縁基板1をイミダゾール、ベンゾイミダゾール、アルキルイミダゾール、メルカプトベンゾチアゾール、ピロール、チアゾールのいずれかを含む水溶液に浸漬し、その後水洗、乾燥を行うことで、Cuの電極パター2の表面にイミダゾール、ベンゾイミダゾール、アルキルイミダゾール、メルカプトベンゾチアゾール、ピロール、チアゾールのいずれかよりなる防錆膜8を形成する。ここで用いた防錆膜8の耐熱温度は350℃である。上述のように、接合時の加熱温度よりも防錆膜の耐熱温度が高いことが必要である。したがって、本実施の形態3では、ベンゾトリアゾールよりなる防錆膜(耐熱温度:200℃)よりも防錆膜8の耐熱温度が高いことから、半導体チップ7を絶縁基板1上の電極パターン2に接合する場合に、実施の形態1および実施の形態2での接合温度よりも高い温度で接合することが可能となる。その他の接合工程については、実施の形態1の半導体デバイス101の製造方法での接合工程と同様であり、その説明を省略する。
FIG. 5 is a cross-sectional view showing a bonding step in the method for manufacturing the
以上のように、本発明の実施の形態3にかかる半導体デバイス103の製造方法によれば、絶縁基板1上にCuの電極パターン2を形成する工程と、Cuの電極パターン2上にイミダゾール、ベンゾイミダゾール、アルキルイミダゾール、メルカプトベンゾチアゾール、ピロール、チアゾールのいずれかよりなる防錆膜8を塗布する工程と、半導体チップ7を接合する領域のみ防錆膜8を除去する工程と、防錆膜8を除去した領域および防錆膜8を除去した領域の周縁部の防錆膜8上に有機保護膜で被覆された金属超微粒子を含む導電性ペースト6を塗布する工程と、導電性ペースト6上の防錆膜8を除去した部分に対応する位置に半導体チップ7を配置し、半導体チップ7を押下して導電性ペースト6を加圧しながら加熱して、金属超微粒子の焼結により半導体チップ7と電極パターン2とを接合する接合部6bを形成する工程と、還元剤を含む洗浄剤を用いて防錆膜8および接合部6bの無加圧の端部6beを除去する工程とを含むように構成したので、半導体素子端部まで電気的導通を確保することができると同時に、低密度領域の発生を抑制することができる。また、周縁部の無加圧の焼結層を容易に除去することができ、接合部の端部が遊離することによる絶縁不良の発生の抑制を図ることができる。さらに、接合時の耐熱性の向上を図ることができ、無加圧の焼結層の除去性の向上を図ることができる。
As described above, according to the manufacturing method of the
また、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 Further, within the scope of the present invention, the embodiments can be freely combined, or the embodiments can be appropriately modified and omitted.
1 絶縁基板、2 電極パターン、3 防錆膜、4 エッチングペースト、6 導電性ペースト、7 半導体チップ、8 防錆膜、101、102、103 半導体デバイス
DESCRIPTION OF
Claims (7)
前記電極パターン上に防錆膜を形成する工程と、
半導体素子を接合する領域のみ前記防錆膜を除去する工程と、
前記防錆膜を除去した領域および前記防錆膜上に金属超微粒子を含む導電性ペーストを塗布する工程と、
前記導電性ペースト上で前記防錆膜を除去した領域に対応する位置に前記半導体素子を配置し、前記半導体素子を押下することで前記導電性ペーストを加圧しながら加熱して、前記金属超微粒子の焼結層を形成し、前記半導体素子と前記電極パターンとを接合する工程と、
還元剤を含む洗浄剤を用いて、前記防錆膜とともに前記防錆膜上の無加圧の前記焼結層を除去する工程とを
含むことを特徴とする半導体デバイスの製造方法。 Forming an electrode pattern on an insulating substrate;
Forming a rust preventive film on the electrode pattern;
Removing the rust preventive film only in the region where the semiconductor element is bonded;
Applying a conductive paste containing ultrafine metal particles on the antirust film and the region from which the antirust film has been removed;
The semiconductor element is disposed on the conductive paste at a position corresponding to the region from which the rust preventive film has been removed, and the conductive paste is heated while being pressed by pressing the semiconductor element, whereby the ultrafine metal particles Forming a sintered layer and bonding the semiconductor element and the electrode pattern;
And a step of removing the non-pressurized sintered layer on the rust preventive film together with the rust preventive film using a cleaning agent containing a reducing agent.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015002006A JP6214576B2 (en) | 2015-01-08 | 2015-01-08 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015002006A JP6214576B2 (en) | 2015-01-08 | 2015-01-08 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016127219A true JP2016127219A (en) | 2016-07-11 |
JP6214576B2 JP6214576B2 (en) | 2017-10-18 |
Family
ID=56359754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015002006A Active JP6214576B2 (en) | 2015-01-08 | 2015-01-08 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6214576B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019057691A (en) * | 2017-09-22 | 2019-04-11 | 日立化成株式会社 | Manufacturing method of semiconductor device |
WO2020255764A1 (en) * | 2019-06-19 | 2020-12-24 | 住友電工デバイス・イノベーション株式会社 | Method for manufacturing electronic device |
WO2021149286A1 (en) * | 2020-01-22 | 2021-07-29 | 三菱電機株式会社 | Method for manufacturing semiconductor device |
WO2022209786A1 (en) * | 2021-03-31 | 2022-10-06 | パナソニックIpマネジメント株式会社 | Thermoelectric conversion module |
WO2023182193A1 (en) * | 2022-03-24 | 2023-09-28 | 三菱瓦斯化学株式会社 | Composition for protecting copper surface, and method for producing semiconductor intermediate and semiconductor using same |
WO2023246418A1 (en) * | 2022-06-20 | 2023-12-28 | 华为技术有限公司 | Circuit board assembly, electronic apparatus, and method for manufacturing circuit board assembly |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03116842A (en) * | 1989-09-29 | 1991-05-17 | Hitachi Ltd | Bonding and device therefor |
JP2007175776A (en) * | 2000-04-17 | 2007-07-12 | Fujitsu Ltd | Solder joining method and solder joint |
JP2014110282A (en) * | 2012-11-30 | 2014-06-12 | Toyota Motor Corp | Bonding method using paste containing metal fine particle |
JP2014127537A (en) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | Semiconductor device using conductive bonding material and method of manufacturing semiconductor device |
JP2014135411A (en) * | 2013-01-11 | 2014-07-24 | Mitsubishi Electric Corp | Semiconductor device and semiconductor device manufacturing method |
JP2015018843A (en) * | 2013-07-09 | 2015-01-29 | 三菱電機株式会社 | Method of manufacturing power semiconductor device and power semiconductor device |
-
2015
- 2015-01-08 JP JP2015002006A patent/JP6214576B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03116842A (en) * | 1989-09-29 | 1991-05-17 | Hitachi Ltd | Bonding and device therefor |
JP2007175776A (en) * | 2000-04-17 | 2007-07-12 | Fujitsu Ltd | Solder joining method and solder joint |
JP2014110282A (en) * | 2012-11-30 | 2014-06-12 | Toyota Motor Corp | Bonding method using paste containing metal fine particle |
JP2014127537A (en) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | Semiconductor device using conductive bonding material and method of manufacturing semiconductor device |
JP2014135411A (en) * | 2013-01-11 | 2014-07-24 | Mitsubishi Electric Corp | Semiconductor device and semiconductor device manufacturing method |
JP2015018843A (en) * | 2013-07-09 | 2015-01-29 | 三菱電機株式会社 | Method of manufacturing power semiconductor device and power semiconductor device |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019057691A (en) * | 2017-09-22 | 2019-04-11 | 日立化成株式会社 | Manufacturing method of semiconductor device |
JP7067002B2 (en) | 2017-09-22 | 2022-05-16 | 昭和電工マテリアルズ株式会社 | Manufacturing method of semiconductor device |
WO2020255764A1 (en) * | 2019-06-19 | 2020-12-24 | 住友電工デバイス・イノベーション株式会社 | Method for manufacturing electronic device |
JP2020205391A (en) * | 2019-06-19 | 2020-12-24 | 住友電工デバイス・イノベーション株式会社 | Method for manufacturing electronic device |
JP7235379B2 (en) | 2019-06-19 | 2023-03-08 | 住友電工デバイス・イノベーション株式会社 | Electronic device manufacturing method |
US11710719B2 (en) | 2019-06-19 | 2023-07-25 | Sumitomo Electric Device Innovations, Inc. | Method for manufacturing electronic device |
WO2021149286A1 (en) * | 2020-01-22 | 2021-07-29 | 三菱電機株式会社 | Method for manufacturing semiconductor device |
JPWO2021149286A1 (en) * | 2020-01-22 | 2021-07-29 | ||
JP7254216B2 (en) | 2020-01-22 | 2023-04-07 | 三菱電機株式会社 | Semiconductor device manufacturing method |
WO2022209786A1 (en) * | 2021-03-31 | 2022-10-06 | パナソニックIpマネジメント株式会社 | Thermoelectric conversion module |
WO2023182193A1 (en) * | 2022-03-24 | 2023-09-28 | 三菱瓦斯化学株式会社 | Composition for protecting copper surface, and method for producing semiconductor intermediate and semiconductor using same |
WO2023246418A1 (en) * | 2022-06-20 | 2023-12-28 | 华为技术有限公司 | Circuit board assembly, electronic apparatus, and method for manufacturing circuit board assembly |
Also Published As
Publication number | Publication date |
---|---|
JP6214576B2 (en) | 2017-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6214576B2 (en) | Manufacturing method of semiconductor device | |
JP6127833B2 (en) | Manufacturing method of joined body and manufacturing method of power module substrate | |
KR102272865B1 (en) | Joined body, substrate for power module provided with heat sink, heat sink, method for manufacturing joined body, method for manufacturing substrate for power module provided with heat sink, and method for manufacturing heat sink | |
JP6799479B2 (en) | Manufacturing method of metal-ceramic circuit board | |
JP6742073B2 (en) | Ceramics circuit board | |
JP4037425B2 (en) | Ceramic circuit board and power control component using the same. | |
JP2009111399A (en) | Reflow soldering method | |
JP5741971B2 (en) | Method for manufacturing metal-ceramic bonding circuit board | |
KR102336484B1 (en) | Assembly, power-module substrate provided with heat sink, heat sink, method for manufacturing assembly, method for manufacturing power-module substrate provided with heat sink, and method for manufacturing heat sink | |
US11257735B2 (en) | Heat sink-equipped power module substrate and manufacturing method for heat sink-equipped power module substrate | |
WO2013157075A1 (en) | Solder bump and forming method therefor, and substrate having solder bump and manufacturing method for substrate having solder bump | |
US7101782B2 (en) | Method of making a circuitized substrate | |
TWI420998B (en) | Method of manufacturing printed circuit board | |
JP2006303392A (en) | Printed circuit board and electronic circuit substrate and manufacturing method thereof | |
JP2006245389A (en) | Method for manufacturing lead frame | |
JP4439432B2 (en) | Ceramic circuit board manufacturing method | |
JP2009277777A (en) | Solder ball loading method and member for mounting electronic component | |
JP2007109859A (en) | Method for manufacturing electronic parts | |
JP2006237573A (en) | Manufacturing process of circuit device | |
JP2011211217A (en) | Manufacturing method for metal-ceramic junction circuit board | |
JP2007059506A (en) | Wiring board with spare solder | |
JP2006279035A (en) | Ceramic circuit board and manufacturing method thereof | |
JP2004006818A (en) | Reflow method and solder paste | |
JP6264129B2 (en) | Power module substrate and manufacturing method thereof | |
JP2007277619A (en) | Method of depositing particle according to electrophoresis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170919 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6214576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |