JP7254216B2 - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP7254216B2 JP7254216B2 JP2021572959A JP2021572959A JP7254216B2 JP 7254216 B2 JP7254216 B2 JP 7254216B2 JP 2021572959 A JP2021572959 A JP 2021572959A JP 2021572959 A JP2021572959 A JP 2021572959A JP 7254216 B2 JP7254216 B2 JP 7254216B2
- Authority
- JP
- Japan
- Prior art keywords
- squeegee
- opening
- substrate
- bonding material
- metal mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 175
- 238000004519 manufacturing process Methods 0.000 title claims description 79
- 229910052751 metal Inorganic materials 0.000 claims description 332
- 239000002184 metal Substances 0.000 claims description 332
- 239000000463 material Substances 0.000 claims description 182
- 239000000758 substrate Substances 0.000 claims description 136
- 238000000034 method Methods 0.000 claims description 37
- 239000010408 film Substances 0.000 description 24
- 230000001681 protective effect Effects 0.000 description 24
- 239000010410 layer Substances 0.000 description 21
- 239000010949 copper Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 16
- 238000007650 screen-printing Methods 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910001111 Fine metal Inorganic materials 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000002923 metal particle Substances 0.000 description 14
- 239000010419 fine particle Substances 0.000 description 12
- 238000003825 pressing Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 9
- 238000001035 drying Methods 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 238000005245 sintering Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005219 brazing Methods 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000010935 stainless steel Substances 0.000 description 6
- 229910001220 stainless steel Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000005304 joining Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000740 bleeding effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011859 microparticle Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012190 activator Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000007767 bonding agent Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229920006311 Urethane elastomer Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
本開示は、半導体装置の製造方法に関する。 The present disclosure relates to a method of manufacturing a semiconductor device.
従来、半導体装置の一例であるパワーモジュールでは、金属微粒子を含む焼結性金属接合材料を接合材として用い、基板に半導体素子を接合することが検討されている。このような接合材を基板上に供給する方法の1つとして、開口部を有するメタルマスクとスキージとを用いたスクリーン印刷法が知られている(たとえば、特開2016-190182号公報参照)。特開2016-190182号公報では、塗布された接合剤に突起部が形成された場合に、接合材により接合される半導体素子が破損するといった不具合が発生することが開示されている。特開2016-190182号公報では、当該不具合を防止するため、メタルマスクの開口部におけるスキージの移動方向での終端側において、開口部の上部に段差部を設けている。特開2016-190182号公報では、接合材の塗布時に余分な接合材を段差部に逃がすことができるので、塗布された接合材に突起部が形成されることが抑制されるとしている。 2. Description of the Related Art Conventionally, in a power module, which is an example of a semiconductor device, it has been considered to use a sinterable metal bonding material containing fine metal particles as a bonding material to bond a semiconductor element to a substrate. As one method for supplying such a bonding material onto a substrate, a screen printing method using a metal mask having openings and a squeegee is known (see, for example, Japanese Patent Application Laid-Open No. 2016-190182). Japanese Unexamined Patent Application Publication No. 2016-190182 discloses that when a protrusion is formed on the applied bonding agent, a problem occurs such that a semiconductor element bonded by the bonding agent is damaged. In JP-A-2016-190182, in order to prevent the problem, a stepped portion is provided in the upper portion of the opening of the metal mask on the end side in the moving direction of the squeegee. Japanese Patent Application Laid-Open No. 2016-190182 states that excess bonding material can escape to the stepped portion when the bonding material is applied, so that formation of protrusions in the applied bonding material is suppressed.
しかし、上述した従来の方法によっても、接合材に半導体素子を接合する際に当該半導体素子が破損する場合があった。 However, even with the above-described conventional method, the semiconductor element may be damaged when the semiconductor element is bonded to the bonding material.
したがって、本開示は接合材に半導体素子を接合する際に当該半導体素子が破損するという不良の発生を抑制することが可能な半導体装置の製造方法を提供することを目的とする。 Accordingly, an object of the present disclosure is to provide a method of manufacturing a semiconductor device capable of suppressing the occurrence of defects such as breakage of a semiconductor element when the semiconductor element is bonded to a bonding material.
本開示に従った半導体装置の製造方法は、基板を準備する工程と、供給する工程と、接合する工程とを備える。供給する工程では、基板の表面上に、焼結性金属接合材を供給する。接合する工程では、焼結性金属接合材を介して半導体素子を基板に接合する。供給する工程では、基板の表面上に、開口部を有するメタルマスクを配置し、スキージを用いて開口部の内部において露出する基板の表面部分に焼結性金属接合材を供給する。供給する工程では、平面視において、焼結性金属接合材が供給される基板の表面部分と、メタルマスクにおいてスキージが接触する接触領域とは間隔を隔てて配置されている。 A method of manufacturing a semiconductor device according to the present disclosure includes a step of preparing a substrate, a step of supplying a substrate, and a step of bonding. In the supplying step, a sinterable metal bonding material is supplied onto the surface of the substrate. In the bonding step, the semiconductor element is bonded to the substrate via the sinterable metal bonding material. In the supplying step, a metal mask having an opening is placed on the surface of the substrate, and the sinterable metal bonding material is supplied to the surface portion of the substrate exposed inside the opening using a squeegee. In the supplying step, in plan view, the surface portion of the substrate to which the sinterable metal bonding material is supplied and the contact area of the metal mask with which the squeegee contacts are arranged with a gap therebetween.
上記によれば、接合材に半導体素子を接合する際に当該半導体素子が破損するという不良の発生を抑制できる。 According to the above, it is possible to suppress the occurrence of a defect that the semiconductor element is damaged when the semiconductor element is bonded to the bonding material.
以下、本開示の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。 Embodiments of the present disclosure will be described below. In addition, the same reference numerals are given to the same configurations, and the description thereof will not be repeated.
実施の形態1.
<半導体装置の製造方法>
図1は、実施の形態1に係る半導体装置の製造方法を説明するためのフローチャートである。図2は、図1に示した半導体装置の製造方法により得られた半導体装置の断面模式図である。図3は、図1に示した半導体装置の製造方法を説明するための平面模式図である。図4は、図3の線分IV-IVにおける断面模式図である。図5は、図1に示した半導体装置の製造方法を説明するための断面模式図である。図6~図9は、図1に示した半導体装置の製造方法を説明するための断面模式図である。図1~図9を参照しながら本実施の形態に係る半導体装置の製造方法を説明する。
<Method for manufacturing a semiconductor device>
FIG. 1 is a flow chart for explaining the method of manufacturing a semiconductor device according to the first embodiment. FIG. 2 is a schematic cross-sectional view of a semiconductor device obtained by the method of manufacturing the semiconductor device shown in FIG. FIG. 3 is a schematic plan view for explaining a method of manufacturing the semiconductor device shown in FIG. FIG. 4 is a schematic cross-sectional view taken along line IV-IV in FIG. FIG. 5 is a schematic cross-sectional view for explaining a method of manufacturing the semiconductor device shown in FIG. 6 to 9 are schematic cross-sectional views for explaining the method of manufacturing the semiconductor device shown in FIG. A method for manufacturing a semiconductor device according to this embodiment will be described with reference to FIGS.
図1に示す半導体装置の製造方法では、図2に示すような半導体装置4が得られる。図2に示す半導体装置4は、基板1と、基板1上に接合層2を介して接続された半導体素子3とを備える。接合層2は、後述するように焼結性金属接合材22(図6参照)を乾燥後、加圧しながら加熱することで形成された部材である。接合層2は基板1に半導体素子3を固定している。 In the method of manufacturing the semiconductor device shown in FIG. 1, the
また、図1に示す半導体装置の製造方法では、焼結性金属接合材22を基板1の表面上に供給するため、図3および図4に示すようなメタルマスク6およびスキージ9を用いる。図3および図4に示すように、メタルマスク6は、スキージ9が接触する第1面6aと、第2面6bとを含む。第2面6bは、第1面6aと反対側に位置する。第2面6bは、基板1の表面1aに対向する。メタルマスク6には開口部7が形成されている。開口部7は第1面6aから第2面6bにまで到達するように形成される。メタルマスク6の第1面6aには、開口部7の周囲を囲むとともに開口部7に連なる凹部8が形成されている。 1 uses
メタルマスク6を基板1の表面1a上に配置した場合に、開口部7の内部において基板1の表面部分1aaが露出する。後述するように、当該表面部分1aaに焼結性金属接合材22が供給される。図3に示すように、凹部8と開口部7との合計幅W2はスキージ9の長さW3より小さい。メタルマスク6の第2面6bには、図4に示すように開口部7の周囲に溝部10が形成されている。 When
このようなメタルマスク6およびスキージ9を用いて図1に示す半導体装置の製造方法を実施する。以下具体的に説明する。なお、後述する図6では、説明を簡単にするため、メタルマスク6として開口部7が1つだけ形成された構成を用いた場合を図示している。 Using
図1に示すように、本実施の形態に係る半導体装置の製造方法では、まず準備工程(S1)を実施する。この工程(S1)では図5に示すように半導体装置を構成する基板1を準備する。基板1としては、たとえば銅(Cu)、アルミニウム(Al)などを含む金属基板、あるいは酸化アルミニウム(Al2O3)、窒化珪素(Si3N4)、窒化アルミニウム(AlN)などからなる絶縁性のセラミックス基板に、銅またはアルミニウムなどの金属などからなる導電体層を積層固定したセラミックス絶縁基板などを用いることができる。なお、上述したセラミックス絶縁基板を構成する導電体層は、単一の層からなる金属層であってもよいし、ベースとなる導体層の表面に導電性の被覆層を形成した複合層であってもよい。ベースとなる導体層の材料としてはたとえば銅またはアルミニウムなどを用いることができる。また、被覆層の材料としてはたとえば銀(Ag)、金(Au)などの貴金属を用いることができる。As shown in FIG. 1, in the method of manufacturing a semiconductor device according to the present embodiment, first, a preparatory step (S1) is performed. In this step (S1), as shown in FIG. 5, a
ここで、たとえば基板1として、窒化珪素からなるセラミック基板の両面に、導体層としての銅板が接続されたものを用いてもよい。銅板は、接合材としてのロウ材によりセラミックス基板に固定されていてもよい。ロウ材としては銀と銅とを主成分とし、活性剤としてチタン(Ti)を添加したAg-Cu-Ti系ロウ材を用いてもよい。上述したセラミック基板の厚みはたとえば0.3mmとしてもよい。銅板の厚みはたとえば0.4mmとしてもよい。 Here, for example,
次に、接合材供給工程(S2)を実施する。この工程(S2)では、図6に示すように基板1の表面1a上に、スクリーン印刷法を用いて焼結性金属接合材22を供給する。具体的には、工程(S2)において、基板1の表面1a上に、開口部7を有するメタルマスク6を配置する。メタルマスク6は厚みT1を有する。開口部7の内部に焼結性金属接合材22を配置する。 Next, a bonding material supply step (S2) is performed. In this step (S2), as shown in FIG. 6, a sinterable
なお、上述した焼結性金属接合材22を用いた接合(焼結性金属接合)は、焼結性金属接合材22に含有される金属微粒子が、当該金属微粒子を構成する金属の融点よりも低い温度で焼結する現象を利用し、被接合部材としての半導体素子3と基板1との金属結合を達成するものである。特に、ナノメーターレベルのサイズまで微細化した金属微粒子は、常温でも焼結反応が生じる特徴を示す。しかし、一度焼結反応を示した焼結性金属接合材22では、金属微粒子のサイズが大きくなり反応性が低下する等の問題が生じる。そのため焼結性金属接合材22は、金属微粒子と、当該金属微粒子を分散させる有機溶剤成分とを含み、さらに、金属微粒子における低温での焼結反応を抑制する目的で、金属微粒子を覆うように保護膜が形成されている。 In addition, in bonding using the above-described sinterable metal bonding material 22 (sinterable metal bonding), the metal fine particles contained in the sinterable
その後、スキージ9をメタルマスク6の第1面6aに接触した状態でかつ開口部7上を通過するように移動させる。このとき、図3に示すように矢印31に示すスキージ9の移動方向における凹部8と開口部7との合計長さL3は、スキージ9がメタルマスク6の第1面6aの接触領域6aaに接触した状態で移動される距離L2よりも長い。また、当該距離L2は、上記スキージ9の移動方向における開口部7の合計長さL1より長くなっている。 After that, the
この結果、開口部7の内部において露出する基板1の表面部分1aaに焼結性金属接合材22が供給される。工程(S2)では、メタルマスク6において凹部8が形成されているため、図3および図6から分かるように、平面視において、焼結性金属接合材22が供給される基板1の表面部分1aaと、メタルマスク6においてスキージ9が接触する接触領域6aaとは間隔を隔てて配置される。 As a result, the sinterable
その後、基板1の表面1a上からメタルマスク6を除去する。このようにして、図7に示すように基板1の表面1a上に厚みT1の焼結性金属接合材22を供給できる。焼結性金属接合材22の厚みT1は、たとえば30μm以上200μm以下とすることができる。また、上述のようなメタルマスク6を用いることで、メタルマスク6の開口部7の開口端部とスキージ9とが接触することが無いため、焼結性金属接合材22がスキージ9とメタルマスク6と接触部において挟まれて剪断応力を加えられる、という事象の発生を防止できる。 After that, the
次に、乾燥工程(S3)を実施する。この工程(S3)では、基板1の表面部分1aaに供給された焼結性金属接合材22を加熱することにより乾燥させる。この結果、図8に示すように基板1の表面1a上にある程度有機成分が揮発した乾燥後の焼結性金属接合材22aが配置された状態となる。工程(S3)のプロセス条件の一例としては、たとえば乾燥温度を80℃以上200℃以下、乾燥時間を1分以上60分以下とすることができる。 Next, a drying step (S3) is performed. In this step (S3), the sinterable
次に、仮固定工程(S4)を実施する。この工程(S4)では、図9に示すように乾燥後の焼結性金属接合材22a上に半導体素子3を搭載する。半導体素子3としてはたとえばシリコン(Si)を用いた半導体素子3を用いることができる。半導体素子3において乾燥後の焼結性金属接合材22aに接触する裏面にはメタライズされた裏面電極が形成されている。 Next, a temporary fixing step (S4) is performed. In this step (S4), as shown in FIG. 9, the
そして、半導体素子3を基板1側に押圧しながら加熱する。このときの加熱時間は後述する接合工程(S5)における加熱時間より短くなっている。また、このときの半導体素子3を押圧する圧力も、後述する接合工程(S5)における当該圧力より小さくなっている。工程(S4)のプロセス条件としては、たとえば加熱温度を25℃以上200℃以下、押圧圧力を0.01MPa以上5MPa以下、加圧時間を0分以上1分以下、とすることができる。 Then, the
半導体素子3を構成する材料としては、シリコン(Si)を用いてもよいが、炭化珪素(SiC)、窒化ガリウム(GaN)、またはダイヤモンドといった、シリコンと比較してバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を適用してもよい。半導体素子3のデバイス種類は、特に限定する必要はないが、IGBT(Insulated Gate Bipolar Transistor)またはMOSFET(metal-oxide-semiconductor field-effect transistor)などのスイッチング素子、ダイオードのような整流素子を半導体素子3として用いることができる。半導体素子3の平面形状は、例えば一辺が5mm以上20mm以下程度の長方形とすることができる。例えば、スイッチング素子または整流素子として機能する半導体素子3の材料としてシリコン(Si)を用いた場合、焼結性金属接合の適用が進んでいる炭化珪素(SiC)を用いた半導体素子に比べて低コストであるため、本実施の形態に係る半導体装置を適用したパワーモジュールの低価格化が可能となる。また、従来のはんだ接合に比べて、焼結性金属接合材22を用いた接合(焼結性金属接合)は放熱性が高いため、半導体装置4の高温動作が可能である。しかし、シリコン(Si)は炭化珪素(SiC)に比べて曲げ強度や硬さが低い。そのため、炭化珪素(SiC)よりも焼結性金属接合の際に半導体素子3にかかる圧力を低減し、半導体素子3の破損を防止しながら接合を達成する必要がある。上述した実施の形態では、例えば、半導体素子3の材料にシリコン(Si)を用いてもよい。この場合、半導体素子3の大きさは縦15mm×横15mm、厚みは0.15mmとすることができる。 Although silicon (Si) may be used as a material for forming the
次に、接合工程(S5)を実施する。この工程(S5)では、上記工程(S4)での押圧圧力より高い圧力で半導体素子3を基板1側に押圧しながら、加熱することで乾燥後の焼結性金属接合材22aを接合層2(図2参照)に変化させる。つまり、工程(S5)では、乾燥後の焼結性金属接合材22aを介して半導体素子3を基板1に接合する。なお、工程(S5)での加熱温度は工程(S4)での加熱温度より高くても良い。また、工程(S5)での加熱温度は焼結性金属接合材22に含まれる金属微粒子を構成する金属の融点より低い。工程(S5)のプロセス条件としては、たとえば加熱温度を250℃以上350℃以下、押圧圧力を0.1MPa以上50MPa以下、加圧時間を1分以上60分以下、とすることができる。 Next, a bonding step (S5) is performed. In this step (S5), while pressing the
このような加圧・加熱処理により、焼結性金属接合材22aを加熱して得られた接合層2(図2参照)中では、金属微粒子間が拡散接合されている。また、半導体素子3の裏面電極と接合層2との間は拡散接合されている。さらに、基板1の表面1aと接合層2との間も拡散接合されている。この結果、接合層2の融点は当該接合層2を構成する金属の融点となる。この結果、得られた半導体装置4では、耐熱温度を工程(S5)での加熱温度より高くすることができる。このようにして図2に示した半導体装置4を得ることができる。 In the bonding layer 2 (see FIG. 2) obtained by heating the sinterable
その後、後処理工程(S6)を実施する。この工程(S6)では、半導体素子3にリード電極を接続し、当該半導体装置4に枠体(図示せず)をたとえば接着剤を用いて接続するとともに当該枠体の内部に半導体素子3を埋め込む封止樹脂を配置するなど、必要な工程を実施する。このようにして半導体モジュールを得ることができる。 After that, a post-processing step (S6) is performed. In this step (S6), lead electrodes are connected to the
なお、リード電極(図示せず)を半導体素子3の上にはんだ接合にて接続する際には、すでに焼結性金属接合材22による半導体素子3の接合が完了している。そのため、はんだ接合の際の300℃程度の温度上昇によって、焼結性金属接合材22が再溶融するなどの悪影響は発生しない。 Incidentally, when connecting the lead electrodes (not shown) onto the
また、上述した封止樹脂として、ゲル樹脂により半導体素子3などを埋め込んだ後、当該ゲル樹脂を硬化させたものを用いてもよい。あるいは、シリコーンポッティングまたはモールド成形等による封止など、別の方法で半導体素子3の周囲を樹脂封止してもよい。あるいは、樹脂封止を行わなくてもよい。 Further, as the sealing resin described above, a resin obtained by embedding the
ここで、上述した半導体装置の製造方法において用いた、焼結性金属接合材22を用いた接合(焼結性金属接合)について、より詳しく説明する。焼結性金属接合は、焼結性金属接合材22を加圧することなく加熱のみで接合する無加圧焼結接合と、焼結性金属接合材を加圧しながら加熱し接合する加圧焼結接合とに大別される。本実施の形態では、加圧焼結接合を用いて説明する。 Here, bonding using the sinterable metal bonding material 22 (sinterable metal bonding) used in the above-described method of manufacturing a semiconductor device will be described in more detail. Sinterable metal bonding includes non-pressure sintering bonding in which the sinterable
焼結性金属接合材22は、ナノメーターレベルのサイズの金属微粒子を骨材として含む。ナノメーターレベルのサイズの金属微粒子は、その体積に対して非常に大きな表面積を有し、表面エネルギーを多く備える。そのため、上述した金属微粒子の反応性は高くなっている。そこで、焼結性金属接合材22を用いた接合は、上述のように金属微粒子を構成する金属がバルク材の状態で示す融点よりも低い温度において、金属微粒子間の金属接合が拡散により進むという現象を利用している。 The sinterable
骨材となる金属微粒子を構成する材料は、たとえば金(Au)、銀(Ag)、銅(Cu)、パラジウム(Pd)、白金(Pt)などの貴金属に分類される単体の金属でもよい。あるいは、当該材料として、Ag-Pd合金、Au-Si合金、Au-Ge合金、Au-Cu合金などを用いてもよい。金属微粒子を構成する材料として例示した金、銀、銅などは、はんだに比べて熱伝導率が大きい。そのため、焼結性金属接合材22から構成される接合層2の厚みを、はんだを用いた場合より薄くできるとともに、高い放熱性能を実現できる。 The material that constitutes the fine metal particles that serve as the aggregate may be a single metal classified as a noble metal such as gold (Au), silver (Ag), copper (Cu), palladium (Pd), platinum (Pt), or the like. Alternatively, Ag--Pd alloy, Au--Si alloy, Au--Ge alloy, Au--Cu alloy, etc. may be used as the material. Gold, silver, copper, and the like, which are exemplified as materials for forming the metal fine particles, have higher thermal conductivity than solder. Therefore, the thickness of the bonding layer 2 made of the sinterable
金属微粒子は、その反応性の高さから、常温でも互いに接触するだけで焼結、すなわち拡散接合が進行する。そこで、焼結性金属接合材22では、金属微粒子が凝集して焼結反応が進行することを抑制するために、金属微粒子が有機保護膜で覆われている。さらに、複数の金属微粒子間を独立した状態とするため、有機分散材によって複数の金属微粒子は分散保持されている。つまり、焼結性金属接合材22は、骨材たる金属微粒子が有機成分中に分散されて、ペースト状になったものである。接合時には有機保護膜および有機分散材などの有機成分が揮発することで、金属材料のみが残存する。なお、上述した実施の形態では、たとえばナノメーターレベルのサイズの銀(Ag)粒子を金属微粒子として用いてもよい。 Due to its high reactivity, fine metal particles are sintered, i.e., diffusion-bonded, by simply contacting each other even at room temperature. Therefore, in the sinterable
ペースト状の焼結性金属接合材22を基板1上へ供給する方法としては、上述のようにメタルマスク6とスキージ9とを用いて焼結性金属接合材22を供給するスクリーン印刷法と、エアーにより焼結性金属接合材22を供給するディスペンス供給法とがあげられる。一般的に、半導体素子3と基板1とを接合する際には、接合層2の厚さが均等で、かつ半導体素子3の全面にわたって焼結性金属接合材22との接合が達成されることが好ましい。このため、焼結性金属接合材22を基板1の表面1a上に平坦に供給する必要がある。 Methods for supplying the paste-like sinterable
上述した実施の形態ではスクリーン印刷法を用いて基板1上に焼結性金属接合材22を供給している。スクリーン印刷法では、最終的な接合時の形状と同じように、基板1上に平坦に焼結性金属接合材22を供給することができる。そのため、基板1上に供給した焼結性金属接合材22を半導体素子3で押しつぶす必要がない。したがって、半導体素子3を焼結性金属接合材22上に搭載する前に、あらかじめ加熱により溶剤を揮発させる工程(S3)を実施できる。この結果、例えば縦10mm×横10mmを超える大きなサイズの半導体素子3を、ボイドや接合不良といった問題を発生させることなく基板1に接合することができる。 In the embodiment described above, the sinterable
図4または図6に示すメタルマスク6には、開口部7の周囲に厚みが薄い領域である凹部8が形成されている。凹部8が形成された領域のメタルマスク6の厚みは、メタルマスク6の厚みT1(図6参照)に対し約10%以上90%以下としてもよい。異なる観点から言えば、メタルマスクの第1面6aから凹部8の底部までの深さはメタルマスク6の厚みT1の10%以上90%以下であってもよい。このようにすれば、本実施の形態の効果を得ることができる。 A
本実施の形態では、厚みT1が150μmのメタルマスク6を使用した。凹部8が形成された領域の厚みは110μm、つまり凹部8の深さは40μmとした。凹部8を形成するメタルマスク6の加工方法としては、レーザー加工法、薬液等を用いた化学反応を利用したエッチング法などが挙げられる。上述した方法あるいは他の方法のいずれの方法を用いてメタルマスク6を加工しても良い。メタルマスク6の材質は、たとえばステンレス鋼が一般的であるが、焼結性金属接合材22の種類に応じて他の任意の材料を用いてもよい。たとえば、メタルマスク6の材料としてニッケル(Ni)、アルミニウム(Al)、銅(Cu)などを用いてもよい。本実施の形態では、メタルマスク6の材質としてステンレス鋼を用い、レーザー加工法により凹部8を形成した。 In this embodiment, a
なお開口部7と凹部8を備えるメタルマスク6は、たとえば異なる面積の開口部が形成された2枚のメタルマスクを上下に重ねることにより作製することもできるが、レーザー加工法により1枚の板状部材を加工して1枚のメタルマスクを作製してもよい。レーザー加工法により1枚の板状部材を加工することで、メタルマスク6の厚みの精度を向上させることができる。この結果、焼結性金属接合材22の厚みのさらなる高精度化、さらにはメタルマスク6の作製工数を低減することにより製造コストを削減できる。 The
図3に示すように、凹部8の幅W2は、メタルマスク6の開口部7の幅W1よりも広く、かつスキージ9の幅W3よりも狭い。メタルマスク6の開口部7の幅W1は、製品により任意に設定することができ、特定の値に限定されない。また、スキージ9の幅W3は、メタルマスク6の開口部7の幅W1よりも大きければよい。スキージ9の幅W3は、たとえば10mm以上10000mm以下とすることができる。本実施の形態では、メタルマスク6の開口部7の幅W1が30mmであり、スキージ9の幅W3が50mmであるため、凹部8の幅W2は40mmとした。なお、上述した値以外でも上記の関係を満たせば本実施の形態の効果が得られる。ここで、開口部7の幅W1とは、図6に示すように1つの凹部8の内部に1つの開口部7が形成されている場合は、当該開口部7の幅を意味する。また、図3に示すように1つの凹部8の内部に複数の開口部7が形成されている場合、開口部7の幅W1は複数の開口部7が形成された領域の幅を意味する。 As shown in FIG. 3, the width W2 of the
また、スキージ9の移動方向における凹部8の長さ(図3における凹部8と開口部7との合計長さL3)は、スキージ9の駆動範囲である距離L2より長ければよい。本実施の形態では、スキージ9を、メタルマスク6において開口部7が形成された領域の中心Cから、スキージ9の移動方向である矢印31に示す方向において-60mmから+60mmの範囲で駆動させる。つまり距離L2を120mmとした。このため、メタルマスク6における開口部7が形成された領域の中心Cから、矢印31に示す方向において-100mmから+100mmの範囲に凹部8を形成した。異なる観点から言えば、長さL3は200mmとした。 Also, the length of the
図4に示すように、メタルマスク6の第2面6bでは、上述のように開口部7の周囲にハーフエッチング処理によって溝部10が形成されている。溝部10は、焼結性金属接合材22のスクリーン印刷の際に、メタルマスク6と基板1との間に焼結性金属接合材22がにじみだすことを防止する役割を果たす。 As shown in FIG. 4, on the
スキージ9としては、ステンレス鋼またはアルミニウム(Al)などの金属板、あるいはステンレス鋼などからなる金属板の表面にニッケル(Ni)などのめっき層を形成したもの、あるいはウレタンゴムまたはポリエステルなどの樹脂からなる板材を用いてもよい。スキージ9の材料は焼結性金属接合材22の材料および当該焼結性金属接合材22の供給面積などに応じて任意に選択できる。また、スキージ9の厚み、幅、硬さなども任意に設定できる。本実施の形態では、スキージ9として、例えば、厚みが0.2mmのポリエステル樹脂からなる板材を使用する。なお、他の材料およびサイズのスキージ9を用いてもよい。 The
<作用効果>
本開示に従った半導体装置の製造方法は、基板を準備する工程(S1)と、供給する工程(S2)と、接合する工程(S5)とを備える。供給する工程(S2)では、基板1の表面1a上に、焼結性金属接合材22を供給する。接合する工程(S5)では、焼結性金属接合材22aを介して半導体素子3を基板1に接合する。供給する工程(S2)では、基板1の表面1a上に、開口部7を有するメタルマスク6を配置し、スキージ9を用いて開口部7の内部において露出する基板1の表面部分1aaに焼結性金属接合材22を供給する。供給する工程(S2)では、平面視において、焼結性金属接合材22が供給される基板1の表面部分1aaと、メタルマスク6においてスキージ9が接触する接触領域6aaとは間隔を隔てて配置されている。<Effect>
A method of manufacturing a semiconductor device according to the present disclosure includes a step of preparing a substrate (S1), a step of supplying (S2), and a step of bonding (S5). In the supplying step (S2), the sinterable
このようにすれば、開口部7の開口端部とスキージ9とが接触しないため、当該開口部7の開口端部とスキージ9との間に焼結性金属接合材22が挟まれて剪断応力を受け、凝集体が生成するといった問題の発生を抑制できる。この結果、凝集体の存在に起因して半導体装置4を構成する半導体素子3が破損するといった問題の発生を抑制でき、結果的に半導体装置の信頼性を向上させることができる。 In this way, since the opening end of the
上記半導体装置の製造方法において、メタルマスク6は、スキージ9が接触する第1面6aと、第2面6bとを含む。第2面6bは、第1面6aと反対側に位置し基板1の表面1aに対向する。開口部7は第1面6aから第2面6bにまで到達するように形成される。メタルマスク6の第1面6aには、開口部7の周囲を囲むとともに開口部7に連なる凹部8が形成されている。 In the method of manufacturing a semiconductor device described above, the
この場合、凹部8を形成することにより基板1において焼結性金属接合材22が配置される表面部分1aaとメタルマスク6においてスキージ9が接触する接触領域6aaとを間隔を隔てて容易に配置することができる。さらに、メタルマスク6において開口部7に連なる凹部8に焼結性金属接合材22が配置された場合に、当該凹部8内に位置する焼結性金属接合材22の厚みは凹部8の深さに応じてある程度厚くできる。そのため、凹部8内に位置する焼結性金属接合材22から有機成分が完全に揮発して当該焼結性金属接合材22が固化するといった問題の発生を抑制できる。 In this case, by forming the
以下、より具体的に本実施の形態に係る半導体装置の製造方法の作用効果を説明する。一般的なスクリーン印刷では、メタルマスク6とスキージ9の位置関係が、焼結性金属接合材22の供給量や供給後の形状に大きく影響する。メタルマスク6とスキージ9がほぼ接触していない状態では、基板1の反りやスキージ9の傾きにより、焼結性金属接合材22を平坦に供給することができず、焼結性金属接合材22の供給量が安定しない。一方、メタルマスク6とスキージ9が強く接触している場合では、焼結性金属接合材22の平坦で安定した供給が可能となる。しかし、メタルマスク6の開口部7におけるスキージ9の駆動方向の終端側エッジとスキージ9とが接触する箇所において、焼結性金属接合材22に局所的に大きなせん断応力が印加される。これにより、焼結性金属接合材22内で金属微粒子が焼結しないように当該金属微粒子を被膜している有機保護膜が破壊され、当該有機保護膜が破壊された金属微粒子同士が反応することで図10に示すように金属微粒子の凝集体11が形成される。ここで、図10および図11は、図1に示した半導体装置の製造方法の効果を説明するための模式図である。 Hereinafter, the effects of the method for manufacturing a semiconductor device according to this embodiment will be described more specifically. In general screen printing, the positional relationship between the
図10では、半導体素子3の接合時に、焼結性金属接合材22a中に凝集体11が存在する場合を示している。焼結性金属接合材22中に凝集体11が存在している場合、半導体素子3の接合時に、矢印32に示すように半導体素子3を押圧すると、当該半導体素子3において凝集体11と接する領域に応力が集中する。その結果、図11に示すように半導体素子3では凝集体11と接触する部分を起点に曲げ応力が発生し、クラック12が生じる。 FIG. 10 shows the case where the aggregate 11 exists in the sinterable
また、スキージ9を用いてメタルマスク6上の焼結性金属接合材22を開口部7に流し込む際、わずかな焼結性金属接合材22がメタルマスク6上に残存することがある。これは、スキージ9とメタルマスク6とを密着させた場合でも、スキージ9とメタルマスク6との間にわずかな隙間が生じ、焼結性金属接合材22が当該隙間に残存する場合があるためである。残存した焼結性金属接合材22は、その厚みがたとえば1μm以上10μm以下と非常に薄く塗膜された状態となる。このように薄く塗布された状態の焼結性金属接合材22では、その中に含まれる有機成分等が揮発しやすくなる。すなわち、スキージ9を用いて、焼結性金属接合材22を基板1上に供給した後、メタルマスク6の表面に薄く塗膜された焼結性金属接合材22の一部ではわずかな時間で有機成分が揮発する。この結果、焼結性金属接合材22の当該一部がペースト状態から固形化することで、凝集体11の核となる場合がある。 Also, when the sinterable
これらの問題に対し、本実施の形態に係る半導体装置の製造方法では、メタルマスク6において凹部8を設けている。この結果、凹部8の外側ではメタルマスク6とスキージ9とを例えば1kgf以上30kgf以下の力で接触させて、焼結性金属接合材22の供給量の安定化を図ることができる。また同時に、凹部8によりメタルマスク6における開口部7のエッジとスキージ9とが接触しないようにし、金属微粒子の凝集体11の発生を防いでいる。さらに、凹部8には焼結性金属接合材22が、メタルマスク6の厚みT1と凹部8が形成された部分でのメタルマスク6の厚みの差分(つまり凹部8の深さ)だけ厚く塗布されている。このため、当該凹部8に配置された焼結性金属接合材22では、有機成分の揮発が抑制され、当該焼結性金属接合材22の固形化を抑制することができる。 To solve these problems, in the method of manufacturing a semiconductor device according to the present embodiment, recesses 8 are provided in
すなわち、一般的にスクリーン印刷法ではメタルマスク6とスキージ9の位置関係により焼結性金属接合材22の供給量が変化する。メタルマスク6とスキージ9が離れている場合では、基板1の反り等によりメタルマスク6の位置が変化するため、焼結性金属接合材22の供給量のばらつきが大きくなる。一方、メタルマスク6とスキージ9が接触している状態では焼結性金属接合材22の供給量が一定となるが、メタルマスク6の開口部7のエッジの広い領域とスキージ9とが接触し、凝集体11が増加する。しかし、本実施の形態に係る半導体装置の製造方法では、メタルマスク6とスキージ9を凹部8の外側で接触させつつ、メタルマスク6の開口部7のエッジとスキージ9とは接触しない状態で焼結性金属接合材22のスクリーン印刷が可能となるっている。このため、凝集体11の発生を抑制しつつ、焼結性金属接合材22の供給量を一定とすることができる。 That is, in general, in the screen printing method, the supply amount of the sinterable
上記半導体装置の製造方法において、凹部8と開口部7との合計幅W2はスキージ9の長さW3より小さい。この場合、スクリーン印刷法を実施する際に、凹部8の外側においてスキージ9をメタルマスク6の第1面6aに確実に接触させることができる。 In the method of manufacturing a semiconductor device described above, the total width W2 of the recessed
上記半導体装置の製造方法では、供給する工程(S2)において、スキージ9の移動方向における凹部8と開口部7との合計長さL3は、スキージ9がメタルマスク6の第1面6aの接触領域6aaに接触した状態で移動される距離L2よりも長い。異なる観点から言えば、上記半導体装置の製造方法では、供給する工程(S2)において、スキージ9の移動方向におけるスキージ9の動作始点71は、移動方向において開口部7より一方側に位置する凹部8と重なる位置に配置される。また、移動方向におけるスキージ9の動作終点72は、移動方向において開口部7より他方側に位置する凹部8と重なる位置に配置されている。この場合、スキージ9の移動方向において開口部7のエッジより外側に凹部8が形成されているので、スクリーン印刷法を実施する際に、当該開口部7のエッジにスキージ9が接触することを確実に防止できる。 In the method of manufacturing a semiconductor device described above, in the supply step (S2), the total length L3 of the
実施の形態2.
<半導体装置の製造方法>
図12は、実施の形態2に係る半導体装置の製造方法において用いられるスキージを示す模式図である。図13および図14は、実施の形態2に係る半導体装置の製造方法を説明するための模式図である。図13は図3に示した工程(S2)においてスクリーン印刷法を用いて焼結性金属接合材22を基板1の表面に塗布している工程を示している。図14は、図13に示した工程の後、基板1上からメタルマスク6を除去することにより、基板1の表面に焼結性金属接合材22を配置した図12~図14を参照しながら、実施の形態2に係る半導体装置の製造方法を説明する。Embodiment 2.
<Method for manufacturing a semiconductor device>
FIG. 12 is a schematic diagram showing a squeegee used in the method of manufacturing a semiconductor device according to the second embodiment. 13 and 14 are schematic diagrams for explaining the method of manufacturing the semiconductor device according to the second embodiment. FIG. 13 shows the step of applying the sinterable
実施の形態2に係る半導体装置の製造方法は、基本的には実施の形態1に係る半導体装置の製造方法と同様の構成を備えるが、図1に示す接合材供給工程(S2)において用いるメタルマスク6およびスキージ9の構成が実施の形態1に係る半導体装置の製造方法と異なっている。すなわち、実施の形態2に係る半導体装置の製造方法で用いるスキージ9では、供給する工程(S2)においてメタルマスク6に面する端面の中間部に、深さT2を有するスキージ凹部14が形成されている。図13に示すように、開口部7の個別の幅W4よりスキージ凹部14の幅W5は大きい、また、スキージ凹部14の幅W5は、図3に示した開口部7の幅W1(つまり複数の開口部7が形成された領域の幅)より大きくなっている。図3に示した工程(S2)において、図13に示すようにスキージ9の端面におけるスキージ凹部14の両側に位置する端部9aが、メタルマスク6の接触領域6aaと接触する。 The method for manufacturing a semiconductor device according to the second embodiment basically has the same configuration as the method for manufacturing a semiconductor device according to the first embodiment. The configurations of
実施の形態2に係る半導体装置の製造方法において用いるメタルマスク6は、図13に示すように開口部7が形成されているが、図4に示したメタルマスク6とは異なり凹部8(図4参照)が形成されていない。つまり、図13に示したメタルマスク6では、開口部7が第1面6aから第2面6bまで貫通するように形成されるとともに、第1面6aにおける開口部7の開口幅と第2面6bにおける開口部7の開口幅とが実質的に同じである。図3の工程(S2)において、スキージ9の端部9aが接触するメタルマスク6の接触領域6aaは、図13に示すように開口部7を挟むように配置される。異なる観点から言えば、接触領域6aaは、工程(S2)においてスキージ9の移動方向と直交する幅方向(図13の矢印33で示す方向)において開口部7を挟むように配置される。工程(S2)において、接触領域6aaは開口部7と間隔を隔てて配置される。つまり、スキージ9の端面は第1面6aにおける開口部7の縁部7aと接触しない。スキージ9が2つの接触領域6aaにおいてメタルマスク6の第1面6aと接触することにより、スキージ9におけるスキージ凹部14の底面と基板1の表面1aとの平行度が担保される。 A
スキージ9におけるスキージ凹部14の深さT2は、工程(S2)においてスキージ9が変形した場合でも、スキージ9がメタルマスク6の開口部7の縁部7aと接触しないような十分な大きさとすることが好ましい。 The depth T2 of the squeegee
なお、図13および図14に示すように、メタルマスク6の厚みT1(つまり開口部7の深さ)とスキージ凹部14の深さT2との合計厚みT3が、工程(S2)により塗布される焼結性金属接合材22の厚みとなる。スキージ凹部14の深さT2は、たとえば50μmとすることができる。また、メタルマスク6の厚みT1は、たとえば100μmとすることができる。この場合、供給される焼結性金属接合材22の厚みは150μmとなる。 13 and 14, the total thickness T3 of the thickness T1 of the metal mask 6 (that is, the depth of the opening 7) and the depth T2 of the
スキージ凹部14を形成する方法としては、機械研磨、レーザー加工、または薬液によるエッチング等任意の方法を用いることができる。本実施の形態においてはスキージ9の変形量が焼結性金属接合材22の供給安定性に直結する。そのため、スキージ9の材料としては、なるべく硬度が高く、変形が少ないものを用いることが望ましい。例えば、スキージ9の材料として厚みが1mm程度のステンレス鋼からなる板材を用いることができる。 As a method for forming the squeegee recesses 14, any method such as mechanical polishing, laser processing, or etching with a chemical solution can be used. In this embodiment, the amount of deformation of the
図12および図13に示したメタルマスク6およびスキージ9を用いて図3に示した工程(S2)を実施し、他の工程(S1)、工程(S3)から工程(S6)を実施の形態1に係る半導体装置の製造方法と同様に実施することにより、本実施の形態に係る半導体装置を得ることができる。 The step (S2) shown in FIG. 3 is performed using the
<作用効果>
上記半導体装置の製造方法において、スキージ9には、図3に示した供給する工程(S2)においてメタルマスク6に面する端面の中間部に、スキージ凹部14が形成されている。開口部7の幅W4よりスキージ凹部14の幅W5は大きい、供給する工程(S2)において、スキージ9の端面におけるスキージ凹部14の両側に位置する端部9aが、メタルマスク6の接触領域6aaと接触する。メタルマスク6において、接触領域6aaは開口部7を挟むように配置されるとともにと開口部7とは離間している。<Effect>
In the method of manufacturing the semiconductor device described above, the
このようにすれば、実施の形態1に係る半導体装置の製造方法と同様に、スキージ凹部14を形成することにより基板1において焼結性金属接合材22が配置される表面部分1aaとメタルマスク6においてスキージ9が接触する接触領域6aaとを間隔を隔てて配置することができる。この結果、開口部7の縁部7aとスキージ9とが接触しないため、当該開口部7の縁部7aとスキージ9との間に焼結性金属接合材22が挟まれて剪断応力を受け、凝集体が生成するといった問題の発生を抑制できる。したがって、凝集体の存在に起因して半導体装置4(図2参照)を構成する半導体素子3が破損するといった問題の発生を抑制でき、結果的に半導体装置の信頼性を向上させることができる。 In this way, as in the method of manufacturing the semiconductor device according to the first embodiment, by forming the squeegee recesses 14, the surface portion 1aa of the
上記半導体装置の製造方法では、供給する工程(S2)において、スキージ9の移動方向に直交する幅方向における開口部7の幅W4よりスキージ凹部14の幅W5は大きい。この場合、スキージ9における端部9aがメタルマスク6に接触する接触領域6aaを開口部7から離れた位置に容易に配置できる。 In the method of manufacturing a semiconductor device described above, in the supply step (S2), the width W5 of the
上記半導体装置の製造方法において、メタルマスク6は、第1面6aと第2面6bとを含む。第1面6aにはスキージ9が接触する。第2面6bは、第1面6aと反対側に位置し基板1の表面1aに対向する。開口部7は第1面6aから第2面6bにまで到達するように形成される。供給する工程(S2)において、スキージ9の端面は第1面6aにおける開口部7の縁部7aと接触しない。 In the method of manufacturing a semiconductor device described above,
この場合、当該開口部7の縁部7aとスキージ9との間に焼結性金属接合材22が挟まれて当該焼結性金属接合材22が剪断応力を受け、凝集体が生成するといった問題の発生を抑制できる。 In this case, the sinterable
実施の形態3.
<半導体装置の構成>
図15は、実施の形態3に係る半導体装置の平面模式図である。図16は、図15の線分XVI-XVIにおける断面模式図である。図17は、実施の形態3に係る半導体装置の基板を説明するための平面模式図である。
<Structure of semiconductor device>
FIG. 15 is a schematic plan view of the semiconductor device according to the third embodiment. 16 is a schematic cross-sectional view taken along line XVI-XVI in FIG. 15. FIG. FIG. 17 is a schematic plan view for explaining the substrate of the semiconductor device according to the third embodiment.
図15~図17に示した半導体装置41は、基板1と、保護膜5と、焼結性金属接合材22と、半導体素子3とを主に備える。基板1は、表面1aを備える。表面1aは、焼結性金属接合材22が供給される表面部分1aaと、後工程ではんだ付けする領域1abと、保護膜5により覆われている領域1acとを含む。領域1acは、表面1aにおいて表面部分1aaおよび領域1ab以外の領域である。保護膜5を構成する材料は、たとえばソルダレジストである。 A semiconductor device 41 shown in FIGS. 15 to 17 mainly includes a
半導体素子3が焼結性金属接合材22によって基板1の表面1aに接合されている。保護膜5は後工程において端子を基板1にはんだ付けで接合する際に、はんだがぬれ広がる領域を制限する目的で形成されている。保護膜5の厚みT4はたとえば0.001mm以上0.5mm以下であってもよく、0.005mm以上0.3mm以下であってもよい。保護膜5の厚みT4dは、たとえば0.01mmとしてもよい。 A
図15に示すように、本実施の形態において半導体装置41は基板1上に半導体素子3を4つ備えている。半導体装置41においては、図15に示すように複数の半導体素子3を基板1上に配置してもよいし、1つの半導体素子3を基板1上に配置してもよい。なお半導体素子3の数、種類、形状、および配置は、半導体装置41に求められる特性に応じて任意に決定でき、図15~図17に示した構成に限定されるものではない。半導体装置41における半導体素子3の数、種類、形状、配置が図15~図17に示した構成と異なる場合においても、本開示の効果が得られることは言うまでもない。 As shown in FIG. 15, a semiconductor device 41 has four
<半導体装置の製造方法>
図18は、実施の形態3に係る半導体装置の製造方法において用いられるメタルマスクを示す平面模式図である。図19は、図18の線分XIX-XIXにおける断面模式図である。図20は、図18の線分XX-XXにおける断面模式図である。図21から図23は、実施の形態3に係る半導体装置の製造方法を説明するための模式図である。<Method for manufacturing a semiconductor device>
FIG. 18 is a schematic plan view showing a metal mask used in the method of manufacturing a semiconductor device according to the third embodiment. 19 is a schematic cross-sectional view along the line segment XIX-XIX in FIG. 18. FIG. 20 is a schematic cross-sectional view taken along line XX-XX in FIG. 18. FIG. 21 to 23 are schematic diagrams for explaining the method of manufacturing the semiconductor device according to the third embodiment.
本実施の形態に係る半導体装置の製造方法は、基本的には図1に示した半導体装置の製造方法と同様の構成を備えているが、図1に示す接合材供給工程(S2)において用いるメタルマスク61の構成が図1に示した半導体装置の製造方法と異なっている。すなわち、図18~図20に示すメタルマスク61は、凹部8の形状が図3および図4に示したメタルマスク6と異なっている。以下、具体的に説明する。 The semiconductor device manufacturing method according to the present embodiment basically has the same configuration as the semiconductor device manufacturing method shown in FIG. The structure of the
図18~図20に示すメタルマスク61は、図3および図4に示したメタルマスク6と同様に、スキージ9が接触する第1面6aと、第1面6aとは反対側に位置する第2面6bとを有する。メタルマスク61では、第1面6aから第2面6bまで貫通する開口部7が形成されている。開口部7の位置、大きさは基板1の表面部分1aaの位置、大きさと同じである。言い換えれば、表面部分1aaが露出するように基板1の表面1a上にメタルマスク6を配置した状態で、開口部7に焼結性金属接合材22を充填することで、基板1の表面部分1aaに選択的に焼結性金属接合材22を供給できる。またメタルマスク61の第2面6bには、図20に示すように開口部7の周囲に溝部10が形成されている。 A
メタルマスク61の第1面6aに設けられた凹部8の平面形状は、図3および図4に示したメタルマスク6の凹部8の平面形状と異なっている。メタルマスク61では、第1面6a上において、図18および図19に示すように、矢印31に示すスキージ9の移動方向において開口部7を挟むように凹部8が形成されている。スキージ9の移動方向に直交する幅方向において、凹部8の幅W4(図19参照)は、開口部7の幅W4(図20参照)と同じである。凹部8と開口部7の合計長さは長さL3である。異なる観点から言えば、矢印31に示すスキージ9の移動方向において、凹部8の両端部間の距離が長さL3である。長さL3は、スキージ9がメタルマスク61の第1面6aの接触領域6aaに接触した状態で移動される距離L2よりも長い。本実施の形態では、幅W4はたとえば15mmとし、長さL3はたとえば250mmとし、距離L2はたとえば100mmとした。メタルマスク61の厚みは、図6に示すメタルマスク6の厚みT1と同様である。また、メタルマスク61において第1面6aから凹部8の底部までの深さは、メタルマスク6における第1面6aから凹部8の底部までの深さと同様である。 The planar shape of
図1の工程(S2)において、図21の矢印34で示すように、メタルマスク61の接触領域6aaを、スキージ9が1kgf以上30kgf以下の力で基板1側に押圧することで、メタルマスク61の第2面6bと基板1の保護膜5の表面とが密着する。たとえば、スキージ9を基板1側に押圧する力を5kgfとしてもよい。 1, the contact area 6aa of the
一方、図22に示すようにメタルマスク61の第2面6bと基板1の保護膜5との間に隙間ができると、毛細管現象により焼結性金属接合材22の一部22bが保護膜5上に漏れ出ることがある(当該隙間に焼結性金属接合材22の一部22bがにじむことがある)。この結果、メタルマスク61を基板1上から取り外した後に、図23に示すように焼結性金属接合材22の一部22bが保護膜5上に広がった状態となる。なお焼結性金属接合材22の粘度はたとえば1Pa・s以上150Pa・s以下である。一例として、本実施の形態で用いる焼結性金属接合材22の粘度を30Pa・sとしてもよい。当該粘度が低いほど毛細管現象が生じやすく、焼結性金属接合材22が隙間へにじみ易いことは言うまでもない。 On the other hand, when a gap is formed between the
メタルマスク61では、スキージ9と接触する接触領域6aaが開口部7の近傍かつ幅方向の両端に存在する。このため、メタルマスク61と基板1の保護膜5の表面(保護膜5が形成されていない場合は基板1の表面1a)とを密着させることが可能である。これにより、基板1の保護膜5表面とメタルマスク61の第2面6bとの間(あるいは基板1の表面1aとメタルマスク61の第2面6bとの間)には隙間がない状態で、焼結性金属接合材22を開口部7に充填することができる。この結果、基板1上の表面部分1aa以外の領域、すなわちソルダレジストなどの保護膜5上に焼結性金属接合材22の一部22bが延在する(にじむ)ことを抑制できる。 In the
<作用効果>
本開示に従った半導体装置の製造方法は、基板を準備する工程(S1)と、供給する工程(S2)と、接合する工程(S5)とを備える。供給する工程(S2)では、基板1の表面1a上に、焼結性金属接合材22を供給する。接合する工程(S5)では、焼結性金属接合材22を介して半導体素子3を基板1に接合する。供給する工程(S2)では、基板1の表面1a上に、開口部7を有するメタルマスク6を配置し、スキージ9を用いて開口部7の内部において露出する基板1の表面部分1aaに焼結性金属接合材22を供給する。供給する工程(S2)では、メタルマスク6においてスキージ9が接触する接触領域6aaは、スキージ9の移動方向に対して直交する幅方向における開口部7の両側のみに配置されている。<Effect>
A method of manufacturing a semiconductor device according to the present disclosure includes a step of preparing a substrate (S1), a step of supplying (S2), and a step of bonding (S5). In the supplying step (S2), the sinterable
このようにすれば、開口部7の幅方向における両側において、スキージ9からメタルマスク6に対して十分な応力を加えることができる。このため、開口部7の幅方向における両側において、メタルマスク6と基板1の表面(基板1の保護膜5の表面)との間に隙間が発生することを抑制できる。この結果、焼結性金属接合材22の一部22bが部分的に基板1の表面上(基板1の保護膜5の表面上)へにじみ出る(延在する)ことを抑制できる。 In this way, sufficient stress can be applied from the
ここで、焼結性金属接合材22は、加熱と加圧により基板1の表面部分1aaに露出した金属と直接的に金属接合を達成することで、基板1上に固定される。しかし図23のように基板1上の保護膜5上へにじみ出た焼結性金属接合材22の一部22bは、保護膜5により基板1との接合を妨げられるため接合されない。すなわち保護膜5上へにじみ出た焼結性金属接合材22の一部22bが剥がれ落ちて、後工程における導電性の異物となり得る。導電性の異物は絶縁不良を引き起こし、半導体装置41の性能を劣化させる恐れがある。 Here, the sinterable
上述のように、本実施形態に係るメタルマスク61を用いて半導体装置41を製造することで、上記のような焼結性金属接合材22のにじみに起因して発生する製品の不良を抑制することが可能となる。 As described above, by manufacturing the semiconductor device 41 using the
上記半導体装置の製造方法において、メタルマスク61は、スキージ9が接触する第1面6aと、第2面6bとを含む。第2面6bは、第1面6aと反対側に位置し基板1の表面1aに対向する。開口部7は第1面6aから第2面6bにまで到達するように形成される。メタルマスク61の第1面6aには、スキージ9の移動方向において開口部7を挟むとともに開口部7に連なる凹部8が形成されている。スキージ9の移動方向に対して直交する幅方向における開口部7の幅W4(図20参照)は、幅方向における凹部8の幅W4(図19参照)と同じである。 In the method of manufacturing a semiconductor device described above, the
この場合、実施の形態1に係る半導体装置の製造方法と同様に、凹部8を形成することにより、スキージ9の移動方向において、焼結性金属接合材22が配置される基板1の表面部分1aaとメタルマスク6の第1面6aとを間隔を隔てて配置することができる。この結果、スキージ9の移動方向における開口部7の縁部とスキージ9とが接触しないため、当該開口部7の縁部とスキージ9との間に焼結性金属接合材22が挟まれて剪断応力を受け、凝集体が生成するといった問題の発生を抑制できる。したがって、実施の形態1に係る半導体装置の製造方法と同様に、半導体装置の信頼性を向上させることができる。 In this case, similarly to the manufacturing method of the semiconductor device according to the first embodiment, by forming the
上記半導体装置の製造方法では、供給する工程(S2)において、スキージ9の移動方向における凹部8と開口部7との合計長さL3は、スキージ9がメタルマスク61の第1面6aの接触領域6aaに接触した状態で移動される距離L2よりも長い。異なる観点から言えば、上記半導体装置の製造方法では、供給する工程(S2)において、スキージ9の移動方向におけるスキージ9の動作始点71は、移動方向において開口部7より一方側に位置する凹部8と重なる位置に配置される。また、移動方向におけるスキージ9の動作終点72は、移動方向において開口部7より他方側に位置する凹部8と重なる位置に配置されている。この場合、スキージ9の移動方向において開口部7のエッジより外側に凹部8が形成されているので、スクリーン印刷法を実施する際に、当該開口部7のエッジにスキージ9が接触することを確実に防止できる。 In the method of manufacturing a semiconductor device described above, in the supply step (S2), the total length L3 of the
上述した各実施の形態における半導体装置の製造方法において、接合する工程(S5)は、供給する工程(S2)において基板1の表面部分1aaに供給された焼結性金属接合材22上に半導体素子3を接合する工程を含む。この場合、焼結性金属接合材22上に半導体素子3が接合された半導体装置を得ることができる。 In the method of manufacturing a semiconductor device according to each of the above-described embodiments, the step of joining (S5) includes placing the semiconductor element on the sinterable
(実施例)
<試料>
実施例の試料:
基板として、窒化珪素からなるセラミック基板の両面に、導体層としての銅板が接続されたものを準備した。銅板はロウ材によりセラミックス基板に固定されている。ロウ材としては銀と銅とを主成分とし、活性剤としてチタン(Ti)を添加したAg-Cu-Ti系ロウ材を用いた。上述したセラミック基板の厚みは0.3mmであり、銅板の厚みは0.4mmであった。(Example)
<Sample>
Example samples:
As a substrate, a ceramic substrate made of silicon nitride and copper plates as conductor layers were connected to both sides thereof was prepared. The copper plate is fixed to the ceramic substrate with brazing material. As the brazing material, an Ag--Cu--Ti brazing material containing silver and copper as main components and titanium (Ti) added as an activator was used. The thickness of the ceramic substrate described above was 0.3 mm, and the thickness of the copper plate was 0.4 mm.
焼結性金属接合材22として、ナノメーターレベルのサイズの銀(Ag)粒子を金属微粒子として用いた焼結性金属接合材を準備した。また、メタルマスク6およびスキージ9として、実施の形態1に係る半導体装置の製造方法において用いた構成のメタルマスク6およびスキージ9を準備した。具体的には、メタルマスク6の材料としてステンレス鋼を用いた。メタルマスク6の厚みT1は150μm、凹部8の深さは40μm、開口部7の平面形状は30mm×30mmの四角形状とした。スキージ9の移動方向に直交する幅方向における凹部8の幅W2(図3参照)は40mmとした。スキージ9の移動方向において、開口部7の中心から-100mm~+100mmの範囲に凹部8を形成した。つまり、スキージ9の移動方向における凹部8の長さL3(図3参照)を200mmとした。 As the sinterable
スキージ9として、厚さが0.2mmのポリエステル樹脂からなる板材を用いた。スキージ9の長さW3は50mmとした。 As the
従来例の試料:
基板、焼結性金属接合材、スキージ9は上述した実施例の試料と共通とした。一方、従来例の試料のメタルマスクとして、上述した実施例の試料のメタルマスクと基本的に同じ構成であるが凹部8が形成されていない構成のメタルマスクを準備した。実施例と比較例とのそれぞれの試料として、基板を100枚ずつ準備した。Conventional sample:
The substrate, sinterable metal bonding material, and
<試験方法>
実施例の試料および従来例の試料のそれぞれを用いて、基板の表面に、上述したメタルマスク6およびスキージ9を用いてスクリーン印刷法により焼結性金属接合材を塗布した。その後、乾燥工程を実施した。次に、焼結性金属接合材の表面を撮影し、形成されている凝集体のサイズおよび個数を画像処理によって計測した。<Test method>
Using each of the sample of the example and the sample of the conventional example, a sinterable metal bonding material was applied to the surface of the substrate by screen printing using the
なお、スクリーン印刷法による焼結性金属接合材の塗布は、具体的に以下のように実施した。実施例の試料の場合、まず、メタルマスクの開口部7の近傍、かつ、凹部8上に焼結性金属接合材を供給する。メタルマスク6とスキージ9は凹部8以外の箇所で、押圧力を3kgfとして接触させる。スキージ9はメタルマスク6の開口部7の中心から、スキージ9の移動方向における一方側(手前側)-60mmの位置で待機する。そして、速度50mm/sでメタルマスク6の開口部7に向かって、スキージ9の移動方向における他方側(奥側)+60mmの位置までスキージ9を駆動する。その後、再度、奥側+60mmの位置から手前側-60mmの位置まで反対方向にスキージ9を駆動する。このようにして、焼結性金属接合材をメタルマスク6の開口部7へ双方向に充填する、スキージ9の往復動作を行う。比較例の試料の場合、メタルマスクの開口部7の近傍であってメタルマスクの表面上に焼結性金属接合材を供給する。その後、上述した実施例の試料の場合と同様にスキージ9を駆動する。 The application of the sinterable metal bonding material by screen printing was specifically carried out as follows. In the case of the sample of the example, first, a sinterable metal bonding material is supplied in the vicinity of the
このように、スキージ9による往復動作が完了後、基板を例えば100mm/sで0.3mm下降させることで、メタルマスク6を基板1から分離する。この結果、基板上に焼結性金属接合材が供給された状態となる。その後、焼結性金属接合材22が供給された基板を加熱し、焼結性金属接合材に含まれる余分な有機成分を揮発させる乾燥工程を実施する。なお、乾燥工程の条件としては、加熱温度を100℃、乾燥時間を30分とした。 In this way, after the reciprocating motion of the
<結果>
図24は、実施例と比較例との試料に関し凝集物の個数とサイズとの関係を示すグラフである。図24に示すグラフでは、縦軸は検出された凝集体の個数を示し、横軸は凝集体のサイズの区分を示している。横軸において、サイズが50μm以上100μm未満の凝集体の個数を左側に示し、サイズが100μm以上の凝集体の個数を右側に示している。図24では、基板100枚あたりに発生した凝集体の数を示している。図24では、従来例の試料のデータを右下がりの斜線のハッチングを付した棒グラフで示し、実施例の試料のデータを左下がりの斜線のハッチングを付した棒グラフで示している。図24からわかるように、本開示の実施例の試料では従来例の試料と比較して凝集体の発生が抑制されている。<Results>
FIG. 24 is a graph showing the relationship between the number and size of aggregates for the samples of Examples and Comparative Examples. In the graph shown in FIG. 24, the vertical axis indicates the number of detected aggregates, and the horizontal axis indicates the sizes of the aggregates. On the horizontal axis, the number of aggregates with a size of 50 μm or more and less than 100 μm is shown on the left side, and the number of aggregates with a size of 100 μm or more is shown on the right side. FIG. 24 shows the number of aggregates generated per 100 substrates. In FIG. 24, the data of the sample of the conventional example is shown by a bar graph hatched with diagonal lines falling to the right, and the data of the sample of the example is shown by a bar graph hatched with diagonal lines falling to the left. As can be seen from FIG. 24, the sample of the example of the present disclosure suppresses the generation of aggregates compared to the sample of the conventional example.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態の少なくとも2つを組み合わせてもよい。本開示の基本的な範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。 It should be considered that the embodiments disclosed this time are illustrative in all respects and not restrictive. As long as there is no contradiction, at least two of the embodiments disclosed this time may be combined. The basic scope of the present disclosure is indicated by the scope of claims rather than the above description, and is intended to include all changes within the meaning and scope of equivalence to the scope of claims.
1 基板、1a 表面、1aa 表面部分、2 接合層、3 半導体素子、4,41 半導体装置、5 保護膜、6,61 メタルマスク、6a 第1面、6aa 接触領域、6b 第2面、7 開口部、7a 縁部、8 凹部、9 スキージ、9a 端部、10 溝部、11 凝集体、12 クラック、14 スキージ凹部、22,22a 焼結性金属接合材、22b 一部、31,32,33,34 矢印、71 動作始点、72 動作終点。
Claims (8)
前記基板の表面上に、焼結性金属接合材を供給する工程と、
前記焼結性金属接合材を介して半導体素子を前記基板に接合する工程と、を備え、
前記供給する工程では、前記基板の前記表面上に、開口部を有するメタルマスクを配置し、スキージを用いて前記開口部の内部において露出する前記基板の表面部分に前記焼結性金属接合材を供給し、
前記供給する工程では、平面視において、前記焼結性金属接合材が供給される前記基板の前記表面部分と、前記メタルマスクにおいて前記スキージが接触する接触領域とは間隔を隔てて配置され、
前記メタルマスクは、前記スキージが接触する第1面と、前記第1面と反対側に位置し前記基板の前記表面に対向する第2面とを含み、
前記開口部は前記第1面から前記第2面にまで到達するように形成され、
前記メタルマスクの前記第1面には、前記開口部の周囲を囲むとともに前記開口部に連なる凹部が形成され、
前記供給する工程において、前記スキージの移動方向における前記凹部と前記開口部との合計長さは、前記スキージが前記メタルマスクの前記第1面の前記接触領域に接触した状態で移動される距離よりも長い、半導体装置の製造方法。 preparing a substrate;
providing a sinterable metal bonding material on the surface of the substrate;
bonding a semiconductor element to the substrate via the sinterable metal bonding material;
In the supplying step, a metal mask having an opening is placed on the surface of the substrate, and the sinterable metal bonding material is applied to the surface portion of the substrate exposed inside the opening using a squeegee. supply and
In the supplying step, in a plan view, the surface portion of the substrate to which the sinterable metal bonding material is supplied and the contact area of the metal mask with which the squeegee contacts are arranged with a gap therebetween ,
The metal mask includes a first surface with which the squeegee contacts, and a second surface opposite to the first surface and facing the surface of the substrate,
the opening is formed to reach from the first surface to the second surface;
a concave portion surrounding the opening and continuing to the opening is formed on the first surface of the metal mask;
In the supplying step, the total length of the recess and the opening in the moving direction of the squeegee is greater than the distance the squeegee is moved while in contact with the contact region of the first surface of the metal mask. Also long , a method of manufacturing a semiconductor device.
前記スキージの移動方向における前記スキージの動作始点は、前記移動方向において前記開口部より一方側に位置する前記凹部と重なる位置に配置され、
前記移動方向における前記スキージの動作終点は、前記移動方向において前記開口部より他方側に位置する前記凹部と重なる位置に配置されている、請求項1または請求項2に記載の半導体装置の製造方法。 In the supplying step,
The movement starting point of the squeegee in the movement direction of the squeegee is arranged at a position overlapping the recess located on one side of the opening in the movement direction,
3. The method of manufacturing a semiconductor device according to claim 1 , wherein an end point of operation of said squeegee in said moving direction is arranged at a position overlapping said recess located on the other side of said opening in said moving direction . .
前記基板の表面上に、焼結性金属接合材を供給する工程と、
前記焼結性金属接合材を介して半導体素子を前記基板に接合する工程と、を備え、
前記供給する工程では、前記基板の前記表面上に、開口部を有するメタルマスクを配置し、スキージを用いて前記開口部の内部において露出する前記基板の表面部分に前記焼結性金属接合材を供給し、
前記供給する工程では、平面視において、前記焼結性金属接合材が供給される前記基板の前記表面部分と、前記メタルマスクにおいて前記スキージが接触する接触領域とは間隔を隔てて配置され、
前記スキージには、前記供給する工程において前記メタルマスクに面する端面の中間部に、スキージ凹部が形成され、
前記開口部の幅より前記スキージ凹部の幅は大きく、
前記供給する工程において、前記スキージの前記端面における前記スキージ凹部の両側に位置する端部が、前記メタルマスクの前記接触領域と接触し、
前記メタルマスクにおいて、前記接触領域は前記開口部を挟むように配置されるとともに前記開口部とは離間している、半導体装置の製造方法。 preparing a substrate;
providing a sinterable metal bonding material on the surface of the substrate;
bonding a semiconductor element to the substrate via the sinterable metal bonding material;
In the supplying step, a metal mask having an opening is placed on the surface of the substrate, and the sinterable metal bonding material is applied to the surface portion of the substrate exposed inside the opening using a squeegee. supply and
In the supplying step, in a plan view, the surface portion of the substrate to which the sinterable metal bonding material is supplied and the contact area of the metal mask with which the squeegee contacts are arranged with a gap therebetween,
The squeegee has a squeegee concave portion formed in an intermediate portion of the end face facing the metal mask in the supplying step,
The width of the squeegee recess is larger than the width of the opening,
In the supplying step, the end portions located on both sides of the squeegee recess on the end face of the squeegee are in contact with the contact region of the metal mask,
The method of manufacturing a semiconductor device, wherein in the metal mask, the contact regions are arranged so as to sandwich the opening and are separated from the opening.
前記開口部は前記第1面から前記第2面にまで到達するように形成され、
前記供給する工程において、前記スキージの前記端面は前記第1面における前記開口部の縁部と接触しない、請求項4または請求項5に記載の半導体装置の製造方法。 The metal mask includes a first surface with which the squeegee contacts, and a second surface opposite to the first surface and facing the surface of the substrate,
the opening is formed to reach from the first surface to the second surface;
6. The method of manufacturing a semiconductor device according to claim 4 , wherein in said supplying step, said end surface of said squeegee does not contact the edge of said opening on said first surface.
前記基板の表面上に、焼結性金属接合材を供給する工程と、
前記焼結性金属接合材を介して半導体素子を前記基板に接合する工程と、を備え、
前記供給する工程では、前記基板の前記表面上に、開口部を有するメタルマスクを配置し、スキージを用いて前記開口部の内部において露出する前記基板の表面部分に前記焼結性金属接合材を供給し、
前記供給する工程では、前記メタルマスクにおいて前記スキージが接触する接触領域は、前記スキージの移動方向に直交する幅方向における前記開口部の両側のみに配置され、
前記メタルマスクは、前記スキージが接触する第1面と、前記第1面と反対側に位置し前記基板の前記表面に対向する第2面とを含み、
前記開口部は前記第1面から前記第2面にまで到達するように形成され、
前記メタルマスクの前記第1面には、前記スキージの前記移動方向において前記開口部を挟むとともに前記開口部に連なる凹部が形成され、
前記幅方向における前記開口部の幅は、前記幅方向における前記凹部の幅と同じであり、
前記供給する工程において、前記スキージの移動方向における前記凹部と前記開口部との合計長さは、前記スキージが前記メタルマスクの前記第1面の前記接触領域に接触した状態で移動される距離よりも長い、半導体装置の製造方法。 preparing a substrate;
providing a sinterable metal bonding material on the surface of the substrate;
bonding a semiconductor element to the substrate via the sinterable metal bonding material;
In the supplying step, a metal mask having an opening is placed on the surface of the substrate, and the sinterable metal bonding material is applied to the surface portion of the substrate exposed inside the opening using a squeegee. supply and
In the supplying step, the contact areas of the metal mask with which the squeegee contacts are arranged only on both sides of the opening in the width direction orthogonal to the movement direction of the squeegee ,
The metal mask includes a first surface with which the squeegee contacts, and a second surface opposite to the first surface and facing the surface of the substrate,
the opening is formed to reach from the first surface to the second surface;
recesses are formed on the first surface of the metal mask so as to sandwich the opening in the moving direction of the squeegee and are connected to the opening;
The width of the opening in the width direction is the same as the width of the recess in the width direction,
In the supplying step, the total length of the recess and the opening in the moving direction of the squeegee is greater than the distance the squeegee is moved while in contact with the contact region of the first surface of the metal mask. Also long , a method of manufacturing a semiconductor device.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020008140 | 2020-01-22 | ||
JP2020008140 | 2020-01-22 | ||
PCT/JP2020/030762 WO2021149286A1 (en) | 2020-01-22 | 2020-08-13 | Method for manufacturing semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2021149286A1 JPWO2021149286A1 (en) | 2021-07-29 |
JPWO2021149286A5 JPWO2021149286A5 (en) | 2022-07-14 |
JP7254216B2 true JP7254216B2 (en) | 2023-04-07 |
Family
ID=76991847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021572959A Active JP7254216B2 (en) | 2020-01-22 | 2020-08-13 | Semiconductor device manufacturing method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7254216B2 (en) |
CN (1) | CN114981937A (en) |
WO (1) | WO2021149286A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010143227A (en) | 2010-02-05 | 2010-07-01 | Bonmaaku:Kk | Screen printing plate |
JP2016127219A (en) | 2015-01-08 | 2016-07-11 | 三菱電機株式会社 | Semiconductor device manufacturing method and semiconductor device |
JP2016190182A (en) | 2015-03-31 | 2016-11-10 | Dowaエレクトロニクス株式会社 | Application method of joint material |
JP6196516B2 (en) | 2013-09-24 | 2017-09-13 | 昭和電工ガスプロダクツ株式会社 | Shot blasting equipment |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60124064U (en) * | 1984-01-31 | 1985-08-21 | 松下電器産業株式会社 | Mask for printing solder layer |
JP2816084B2 (en) * | 1992-10-26 | 1998-10-27 | 三洋電機株式会社 | Solder coating method, semiconductor device manufacturing method, and squeegee |
JPH08153962A (en) * | 1994-11-28 | 1996-06-11 | Hitachi Ltd | Method and device for printing solder paste |
JPH1178274A (en) * | 1997-09-10 | 1999-03-23 | Mitsui High Tec Inc | Mask for elastomer coating |
JP3896285B2 (en) * | 2002-01-24 | 2007-03-22 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
JP2008066344A (en) * | 2006-09-04 | 2008-03-21 | Toyota Industries Corp | Multilayer board, and printing method of metal bonding material |
JP6265693B2 (en) * | 2013-11-12 | 2018-01-24 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
KR102545990B1 (en) * | 2015-09-07 | 2023-06-20 | 가부시끼가이샤 레조낙 | junctions and semiconductor devices |
JP6741548B2 (en) * | 2016-10-14 | 2020-08-19 | 日本碍子株式会社 | Member for semiconductor manufacturing apparatus and manufacturing method thereof |
US11121034B2 (en) * | 2017-03-24 | 2021-09-14 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method and semiconductor device |
-
2020
- 2020-08-13 CN CN202080093359.1A patent/CN114981937A/en active Pending
- 2020-08-13 JP JP2021572959A patent/JP7254216B2/en active Active
- 2020-08-13 WO PCT/JP2020/030762 patent/WO2021149286A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010143227A (en) | 2010-02-05 | 2010-07-01 | Bonmaaku:Kk | Screen printing plate |
JP6196516B2 (en) | 2013-09-24 | 2017-09-13 | 昭和電工ガスプロダクツ株式会社 | Shot blasting equipment |
JP2016127219A (en) | 2015-01-08 | 2016-07-11 | 三菱電機株式会社 | Semiconductor device manufacturing method and semiconductor device |
JP2016190182A (en) | 2015-03-31 | 2016-11-10 | Dowaエレクトロニクス株式会社 | Application method of joint material |
Also Published As
Publication number | Publication date |
---|---|
WO2021149286A1 (en) | 2021-07-29 |
JPWO2021149286A1 (en) | 2021-07-29 |
CN114981937A (en) | 2022-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6632686B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP4770533B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6808067B2 (en) | Power semiconductor devices and methods for manufacturing power semiconductor devices | |
CN109616460B (en) | Power semiconductor device | |
KR20000057810A (en) | Semiconductor device | |
CN102859687A (en) | Semiconductor device and method for manufacturing same | |
JP6366766B2 (en) | Semiconductor device | |
CN107210233B (en) | Semiconductor device and method for manufacturing the same | |
JP6143687B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US10727167B2 (en) | Power semiconductor device and method for manufacturing power semiconductor device | |
KR20200135395A (en) | Manufacturing method of electronic component mounting module | |
JP2012138470A (en) | Semiconductor element, semiconductor device and semiconductor device manufacturing method | |
JP7254216B2 (en) | Semiconductor device manufacturing method | |
JP2017092389A (en) | Semiconductor device | |
CN112786468A (en) | Preformed diffusion welding | |
JP2018006492A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2019216183A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2017005007A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2013012693A (en) | Semiconductor module mounting method | |
US11101246B2 (en) | Semiconductor device having chips attached to support members through silver sintered bodies with particles | |
CN116529876A (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
JP2022176744A (en) | Semiconductor device and method for manufacturing the same | |
JP7123688B2 (en) | Semiconductor device and its manufacturing method | |
US20230132056A1 (en) | Semiconductor device and method for manufacturing the same | |
TWI745572B (en) | Electronic parts installation module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7254216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |