JP2016126482A - 情報処理システム及び半導体素子 - Google Patents

情報処理システム及び半導体素子 Download PDF

Info

Publication number
JP2016126482A
JP2016126482A JP2014266125A JP2014266125A JP2016126482A JP 2016126482 A JP2016126482 A JP 2016126482A JP 2014266125 A JP2014266125 A JP 2014266125A JP 2014266125 A JP2014266125 A JP 2014266125A JP 2016126482 A JP2016126482 A JP 2016126482A
Authority
JP
Japan
Prior art keywords
unit
semiconductor element
time constant
pattern
unit circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014266125A
Other languages
English (en)
Other versions
JP6400469B2 (ja
Inventor
ジィエジィ 陳
Jiezhi Chen
ジィエジィ 陳
哲史 棚本
Tetsufumi Tanamoto
哲史 棚本
祐一郎 三谷
Yuichiro Mitani
祐一郎 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014266125A priority Critical patent/JP6400469B2/ja
Priority to US14/877,394 priority patent/US9794073B2/en
Publication of JP2016126482A publication Critical patent/JP2016126482A/ja
Application granted granted Critical
Publication of JP6400469B2 publication Critical patent/JP6400469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体素子のPUFを用いてセキュリティを高めることを可能にする情報処理システム及び半導体素子を提供する。【解決手段】実施形態の情報処理システムは、時定数処理部と、パターン生成部とを有する。時定数処理部は、ゲート絶縁膜をそれぞれ備えた複数の単位回路にゲート電圧が印加されることによって流れるチャネル電流のキャリアをゲート絶縁膜の欠陥が取込んでから放出するまでの時間を示す放出時定数それぞれに基づいて、複数の単位回路それぞれを示す値を二値化する。パターン生成部は、時定数処理部が二値化した複数の単位回路それぞれを示す値を用いて、複数の単位回路に固有のパターンを生成する。【選択図】図11

Description

本発明の実施形態は、情報処理システム及び半導体素子に関する。
半導体技術の微細化が進むことに伴って、例えば不揮発性メモリが軽く、高速化され、更に低消費電力化されているため、大容量不揮発性メモリシステムの市場が大幅に広がっている。同時に、大容量メモリシステムの情報管理が非常に重要となってきている。
一方、不揮発性メモリの微細化に伴い、単一素子のばらつきが徐々に大きくなり、メモリの信頼性確保は難しくなっているが、ばらつきをセキュリティ向上に用いることが可能となってきている。不揮発性メモリ素子のばらつきは、様々な要因で決まるが、その中の一部としてプロセス起因で工場出荷時にすでに決まっている複製困難な物理的特徴を具備する。例えば、素子面積が小さくなるほど、単一欠陥から素子に与える影響は大きくなってしまう。なお、半導体素子の固体差を認証等に用いる技術には、PUF(Physical Unclonable Function)技術がある。
特開2014−53064号公報 特開2013−5314号公報
しかしながら、従来の半導体素子のばらつきを用いたセキュリティは、不十分な場合があった。本発明が解決しようとする課題は、半導体素子のPUFを用いてセキュリティを高めることを可能にする情報処理システム及び半導体素子を提供することである。
実施形態の情報処理システムは、時定数処理部と、パターン生成部とを有する。時定数処理部は、ゲート絶縁膜をそれぞれ備えた複数の単位回路にゲート電圧が印加されることによって流れるチャネル電流のキャリアをゲート絶縁膜の欠陥が取込んでから放出するまでの時間を示す放出時定数それぞれに基づいて、複数の単位回路それぞれを示す値を二値化する。パターン生成部は、時定数処理部が二値化した複数の単位回路それぞれを示す値を用いて、複数の単位回路に固有のパターンを生成する。
単位回路を模式的に示す図。 欠陥によりチャネル電流が変化する状態を示すグラフと対応する模式図。 放出時定数及び取込時定数のゲート電圧に対する依存性と、単位回路を示す値を二値化する第1条件例とを示す図。 単位回路を示す値を二値化する第2条件例を示す図。 単位回路を示す値を二値化する第3条件例を示す図。 コントロールゲートに印加する電圧と、トランジェントチャネル電流との関係を対比させて示すグラフ。 多数決処理を行って二値化データを出力する過程を示す図。 複数の単位回路がアレイ状に配列された半導体素子を模式的に示す図。 第1条件例により、図8に示した半導体素子を二値化した結果を示す図。 第2条件例により、図8に示した半導体素子を二値化した結果を示す図。 実施形態にかかる半導体素子の構成例を示す図。 実施形態にかかる半導体素子の変形例の構成を示す図。 実施形態にかかる半導体素子の構成例を示す図。 図13に示した半導体素子の動作例を概念的に示す概念図。 半導体素子の変形例及びその周辺の構成例を示す図。 図15に示した半導体素子の動作例を概念的に示す概念図。 実施形態にかかる情報処理システムの第1構成例を示す図。 ホストシステム及びクラウドシステムの動作例を概念的に示す概念図。 実施形態にかかる情報処理システムの第2構成例を示す図。 メモリチップシステム、ホストシステム及びクラウドシステムの第1動作例を概念的に示す概念図。 メモリチップシステム、ホストシステム及びクラウドシステムの第2動作例を概念的に示す概念図。
まず、本発明がなされるに至った背景について説明する。今後、情報管理の必要性がさらに高まってくると、例えば情報管理用のメモリシステムなどのセキュリティが非常に重要となってくる。従来は、不揮発性メモリシステム又はロジック回路システムに対するセキュリティが不十分ではないことがあった。例えば、PUFを用いてセキュリティを高めるためには、特有性(固有の指紋など)、環境フリー性(例えば、温度依存しないこと)、劣化フリー性(素子劣化に依存しないこと)などが必要になってくる。
次に、実施形態にかかる情報処理システム及び半導体素子が実行する処理手順を模式図等を用いて説明する。図1は、ゲート絶縁膜を備えた不揮発性メモリのセル又はMOSトランジスタなどの単位回路100を模式的に示す図である。単位回路100は、基板チャネル10、コントロールゲート(ゲート)12、及びゲート絶縁膜14を有し、半導体素子の基本構成となる。
ゲート絶縁膜14の膜質は、半導体素子の信頼性に非常に大きな影響を与える。例えば、プロセスAとプロセスBのように、異なるプロセスのゲート絶縁膜では、ゲート絶縁膜中に形成された欠陥の密度、位置、欠陥エネルギーの深さなどが異なる。また、同じプロセスのゲート絶縁膜でも、同じ構造である複数の単位回路100それぞれのゲート絶縁膜14中の欠陥の分布を同じにすることは不可能である。その原因は、基板の種類、面方位、ゲート絶縁膜14成膜前の洗浄プロセス、コントロールゲート12の成膜プロセス、及び後工程にある高温アニールなどであり、いろいろなプロセスが欠陥の分布に影響している。
図2は、ゲート絶縁膜14にある欠陥によりチャネル電流が変化(振動)する状態を示すグラフと対応する模式図である。図2においては、半導体トランジスタ(例えば、Metal Oxide Semiconductor Field Effect Transistor)のコントロールゲート12に一定電圧を印加したことによりチャネル電流が発生している。ゲート絶縁膜14に欠陥が存在する場合、印加されている電圧(電界)によるチャネルフェルミレベルと欠陥エネルギーとがある程度一致すると、チャネル電流が振動することが可能となる。この現象は、ランダム・テレグラフ・ノイズ(RTN:Random Telegraph Noise)と呼ばれる。
ここで、RTNの物理機構を簡潔に説明する。欠陥は、チャネル電流に流れているキャリアをキャプチャする(取込む)ことができる。欠陥が一個のキャリアをキャプチャすると、ゲート絶縁膜14に与えられた電界がシフトして、チャネル電流が抑えられる。逆に、欠陥がキャプチャしたキャリアを放出すると、チャネル電流が元に回復する。
例えば、図2(a)に示した矢印Dは、図2(c)に示したようにゲート絶縁膜14の欠陥がキャリアをキャプチャしたことによって減少するチャネル電流を示している。また、図2(a)に示した矢印Uは、図2(b)に示したようにゲート絶縁膜14の欠陥がキャリアを放出したことによって回復するチャネル電流を示している。
以下、欠陥がチャネル電流のキャリアを取込んでから放出するまでの時間を放出時定数τe(time to emission)と定義し、欠陥がチャネル電流のキャリアを放出した状態から取込むまでの時間を取込時定数τc(time to capture)と定義する。
図3は、放出時定数τe及び取込時定数τcのゲート電圧(Vg)に対する依存性と、単位回路100を示す値(単位回路100毎に付す値)を二値化する第1条件例とを示す図である。図3において、横軸はコントロールゲート12に印加されるゲート電圧を示し、縦軸は放出時定数τe及び取込時定数τcの時間を示している。
基板チャネル10に流れているキャリアをキャプチャする欠陥は、ゲート電圧が高くなるほど、キャリアをキャプチャしやすく、放出しにくいため、τcが短くなり、τeが逆に長くなる。ただし、ゲート側にあるキャリアをキャプチャする欠陥は、ゲート電圧が高くなるほど、キャリアを放出しやすく、キャプチャしにくくなり、τeが短く、τcが逆に長くなる。
又、所定のゲート電圧がコントロールゲート12に印加された場合に、τeの値とτcの値とが同じになる。ここで、例えば図3の左側の領域(τe≦τc)を”0”と定義し、右側の領域(τe>τc)を”1”と定義する。つまり、単位回路100は、所定のゲート電圧におけるτeとτcの大小関係に応じて”0”又は”1”の値が付され、二値化される。
図4は、単位回路100を示す値(単位回路100毎に付す値)を二値化する第2条件例を示す図である。図4において、横軸は時間の経過を示し、縦軸はトランジェントチャネル電流(Id)を示す。図4に示すように、まず、ゲート絶縁膜14の各欠陥は、それぞれ一旦キャリアをキャプチャさせられる(キャリアチャージ)。各欠陥は、時間の経過と共に、キャリアを放出しながらチャネル電流を段階的に回復させる。
より具体的には、まずチャージング電圧(高いゲート電圧)をコントロールゲート12に印加して、ゲート絶縁膜14にある複数の欠陥にキャリアをキャプチャさせる。次に、コントロールゲート12に印加する電圧をチャネル電流モニタ用センス電圧(閾値電圧近傍の低いゲート電圧)にして、チャネル電流の経時変化を計測する。
この方法により、複数の欠陥は、高いゲート電圧が印加されたことによりキャプチャしたキャリアを、低いゲート電圧の印加に変えられたことによって徐々に放出する。よって、トランジェントチャネル電流が段階的に回復する。
ゲート絶縁膜14に含まれる欠陥が1個である場合、トランジェントチャネル電流は2段階の電流レベルしか存在しない。しかし、ゲート絶縁膜14に含まれる欠陥がN個である場合、トランジェントチャネル電流はN+1段階の電流レベルが存在する。また、トランジェントチャネル電流をトレイシングする回数が複数回になると、各欠陥がキャリアを放出する時間の検出精度が向上する。
また、一定のチャージング電圧とセンス電圧が設定されることにより、所定の時間内のトランジェントチャネル電流を比較することが可能となる。例えば、図4に示したt1時点のチャンネル電流とt2時点のチャネル電流を比較して、電流階段(回復)が有る場合は”1”とし、電流階段(回復)が無い場合は”0”とする。つまり、単位回路100は、一定のチャージング電圧とセンス電圧が設定され、欠陥が取込んだキャリアが予め定められた期間に放出されたか否かに応じて”0”又は”1”の値が付され、二値化される。
図5は、単位回路100を示す値(単位回路100毎に付す値)を二値化する第3条件例を示す図である。図5において、横軸は時間の経過を示し、縦軸はトランジェントチャネル電流(Id)を示す。また、図6は、コントロールゲート12に印加する電圧と、トランジェントチャネル電流との関係を対比させて示すグラフである。
まず、各欠陥がキャリアを放出するようにディスチャージ電圧(Vdis)をコントロールゲート12に印加した後、トランジェントチャネル電流をモニタリングするためのセンス電圧(閾値電圧近傍の低いゲート電圧)をコントロールゲート12に印加して、基準となるチャネル電流(Iref)を一度計測する。その以後に、チャージング電圧(高いゲート電圧)を印加して、ゲート絶縁膜14にある複数の欠陥にキャリアをキャプチャさせた直後に、センス電圧での瞬時チャネル電流(Isen)を計測する。
この方法では、高いゲート電圧が印加されたことによって複数の欠陥がキャリアをキャプチャすると、IsenはIrefより低くなる。例えば、(Iref−Isen)/Irefが1%以上になると、欠陥があると判断して、単位回路100の付す値を”1”とする。また、(Iref−Isen)/Irefが1%より小さくなると、欠陥がないと判断して、単位回路100の付す値を”0”とする。つまり、単位回路100は、キャリアを欠陥が取込んだ場合のチャネル電流と、キャリアを欠陥が放出した場合のチャネル電流との差と、予め定められた値との大小関係に応じて”0”又は”1”の値が付され、二値化される。
図7は、図4に示した第2条件例により10回トレイシングされて取得されたデータに対し、多数決処理を行って二値化データを出力する過程を示す図である。図7に示した例では、所定時間におけるトランジェントチャネル電流において、段階的な回復がある場合を”1”とし,回復がない場合を”0”としている。
例えば、10回トレイシングしたトランジェントチャネル電流のデータが”1011011110”である場合、”1”である回数は7回、”0”である回数は3回である。この場合には、多数決処理により、出力データとして”1”を出力する。トレイシング回数は、多くなるほど精度が高くなるが、処理時間が長くなってしまうので、少数回(3〜5回)処理することが精度と時間の両方の観点から好ましい。
図8は、複数の単位回路100がアレイ状に配列された半導体素子を模式的に示す図である。例えば図8に示された64個の単位回路100は、欠陥に応じてそれぞれ”0”又は”1”が付されるPUF専用領域となる。上述したように、半導体素子は、複数のMOSトランジスタによって構成されてもよいし、複数の不揮発性メモリセル(NAND Flash Memory、ReRAMなど)であってもよい。
図9は、図3に示した第1条件例により、図8に示した半導体素子を二値化した結果を示す図である。まず、アレイ状に配列された複数の単位回路100それぞれに対し、所定のゲート電圧が印加されてチャネル電流が計測され、τeとτcが抽出される。次に、τeとτcが比較され、各単位回路100が二値化される。
そして、二値化された各単位回路100の配列が、半導体素子固有のパターンとなる。例えば、Y0行のX0〜X7列の単位回路100に付される値は、0、0、0、1、0、0、1、0となり、Y0行のデータパターンは00010010となる。同じ方法で、Y1〜Y7のデータパターンも生成され、X−Yの二次元パターンが生成される。
図10は、図4に示した第2条件例により、図8に示した半導体素子を二値化した結果を示す図である。まず、アレイ状に配列された複数の単位回路100それぞれに対し、チャージング電圧(高いゲート電圧)をコントロールゲート12に印加して、ゲート絶縁膜14にある複数の欠陥にキャリアをキャプチャさせる。次に、コントロールゲート12に印加する電圧をチャネル電流モニタ用センス電圧(閾値電圧近傍の低いゲート電圧)にして、チャネル電流の経時変化を計測する。単位回路100は、一定のチャージング電圧とセンス電圧が設定され、欠陥が取込んだキャリアが予め定められた期間に放出されたか否かに応じて”0”又は”1”の値が付され、二値化される。
二値化の精度が重視される場合、チャネル電流を複数回トレイシングしてから、多数決処理によって二値化が行われる。例えば、N回チャネル電流がトレイシングされて、X7列のY0〜Y7行の単位回路100のデータが0、0、1、1、0、1、0、0となった場合、X7列のデータパターンは多数決処理によって00110100となる。同じ方法により、X0〜X6のデータパターンも生成され、X−Yの二次元パターンが生成される。
次に、上述した処理手順を実行する実施形態にかかる半導体素子及び情報処理システムの構成について説明する。図11は、実施形態にかかる半導体素子2の構成例を示す図である。半導体素子2は、上述した複数の単位回路100を含む素子領域20と、処理部22とを有する。素子領域20は、半導体素子2に固有のパターンを生成するために、各単位回路100のPUFが用いられる。
処理部22は、パターン処理部(パターン生成部)220、温度センサ(温度検出部)221、サンプリングコントローラ(条件制御部)222、データバッファ(読出部)223、及び時定数処理部224を有する。
パターン処理部220は、例えば外部からのアクセス信号などに応じて、半導体素子2に固有のパターン(PUFパターン)を素子領域20内の領域を選定する信号(領域選定信号)をサンプリングコントローラ222に対して出力する。例えば、アクセス信号には、ユーザパスワードや、PUFパターンを生成するための条件を選択する情報などが含まれていてもよい。
温度センサ221は、半導体素子2の周囲の温度(環境温度)を検出し、サンプリングコントローラ222に対して出力する。
サンプリングコントローラ222は、パターン処理部220が選択した領域に対し、温度センサ221から入力された環境温度に応じて、サンプリング時間及びサンプリングレートなどを含むPUFパターンを生成するための条件(各単位回路100を二値化する条件)を変更する制御を行う。例えば、サンプリングコントローラ222は、素子領域20に印加するサンプリング電圧、又はチャージング電圧とセンス電圧と、サンプリング時間とを決定し、各単位回路100のチャネル電流を計測(サンプリング)するタイミング等を制御する。ここで、サンプリングコントローラ222は、環境温度が高くなるほどサンプリング時間とサンプリングレートを短くし、温度が低くなるほどサンプリング時間とサンプリングレートを長くする。
データバッファ223は、サンプリングコントローラ222の制御によって計測された素子領域20の各チャネル電流を一時保存する。また、データバッファ223は、素子領域20から各チャネル電流を読み出す読出部として機能するように構成されてもよい。
時定数処理部224は、上述した単位回路100を示す値を二値化する第1条件例、第2条件例又は第3条件例に示した処理を実行し、各単位回路100それぞれに値を付して二値化を行う。即ち、時定数処理部224は、τeとτcの抽出、又は所定期間内(例えば、t1とt2の間の期間)のチャネル電流値Id1、Id2の取得を行い、各単位回路100を二値化する。
そして、パターン処理部220は、時定数処理部224が二値化したデータを受入れ、半導体素子2に固有のパターン(PUFパターン)を生成する。
なお、時定数処理部224及びパターン処理部220が行う処理は、これに限定されることなく、例えば時定数処理部224がτeとτcの抽出を行い、パターン処理部220が単位回路100の二値化とPUFパターンの生成とを行うように構成されてもよい。
このように、処理部22は、単位回路100を示す値を二値化する第1条件例、第2条件例又は第3条件例に基づくPUFパターン形成ルールに従って、素子領域20のPUFパターンを生成する。例えば、処理部22は、τe≧τcとなる単位回路100に”1”を付し、τe<τcとなる単位回路100に”0”を付す。また、処理部22は、Id2>Id1+△Idとなる単位回路100に”1”を付し、Id2<Id1+ΔIdとなる単位回路100に”0”を付してもよい。なお、△Idは一定電流変動量とする。
処理部22が生成したPUFパターンは、例えば後述するセキュリティサーバ42などに送信され、セキュリティサーバ42などによって認証等に用いられる。
図12は、実施形態にかかる半導体素子2の変形例(半導体素子2a)の構成を示す図である。以下、実質的に同一の構成には、同一の符号が付してある。半導体素子2aは、素子領域20と、処理部22aとを有する。また、半導体素子2aは、半導体素子2が有する温度センサ221及びサンプリングコントローラ222を備えていない。温度センサ221aは、半導体素子2aの外部に設けられ、半導体素子2aの周囲の温度を検出する。サンプリングコントローラ222aは、半導体素子2aの外部に設けられ、サンプリングコントローラ222と同様の機能を備える。
処理部22aは、パターン処理部220a、制御部225、データバッファ223、及び時定数処理部224を有する。制御部225は、例えば外部からのアクセス信号に応じて、サンプリングコントローラ222aを制御し、サンプリングコントローラ222aが選択した領域に対し、温度センサ221aが検出した環境温度に応じて、サンプリング時間及びサンプリングレートなどを含むPUFパターンを生成するための条件(各単位回路100を二値化する条件)を変更する制御を行う。
パターン処理部220aは、時定数処理部224が二値化したデータを受入れ、半導体素子2に固有のパターン(PUFパターン)を生成する。
図13は、実施形態にかかる半導体素子3の構成例を示す図である。半導体素子3は、例えばn個の不揮発性メモリチップ30−1〜30−nと、m個のロジックチップ32−1〜32−mと、システムコントローラ34とを有する。つまり、半導体素子3は、マルチチップが例えば1つのパッケージに封止された半導体システムとなっている。なお、CPU40、温度センサ221a、及びサンプリングコントローラ222aは、半導体素子3の外部に設けられるが、半導体素子3に含まれるように構成されてもよい。以下、不揮発性メモリチップ30−1〜30−nなどの複数ある構成のいずれかを特定しない場合には、単に不揮発性メモリチップ30などと略記することがある。
不揮発性メモリチップ30は、データ記憶部300、メモリコントローラ302及び処理部22aを有する。データ記憶部300は、複数のメモリセルがアレイ状に配置されている。データ記憶部300が有する各メモリセルは、それぞれ単位回路100に相当する。PUF306は、データ記憶部300の一部の領域である。メモリコントローラ302は、データ記憶部300を制御する。処理部22aは、PUF306のPUFパターンをシステムコントローラ34に対して出力する。
ロジックチップ32は、ロジック部320と、処理部22aとを有する。ロジック部320は、例えば複数のMOS FETを含む複数のNANDなどの回路がアレイ状に配置されている。ロジック部320が有する各MOS FETは、それぞれ単位回路100に相当する。PUF324は、ロジック部320の一部の領域である。処理部22aは、PUF324のPUFパターンをシステムコントローラ34に対して出力する。
システムコントローラ34は、システムコントローラ34を構成する各部、サンプリングコントローラ222a、及びCPU40などを制御し、例えば不揮発性メモリチップ30それぞれのPUFパターン、ロジックチップ32それぞれのPUFパターン、及び半導体素子3に固有のPUFパターンを生成する。
図14は、図13に示した半導体素子3の動作例を概念的に示す概念図である。システムコントローラ34は、パスワードなどを含むアクセス信号を受入れると、サンプリングコントローラ222aから受入れたサンプリング信号などに応じて、PUFパターンの生成を行う。ここで、システムコントローラ34は、PUFパターンの生成の対象となる不揮発性メモリチップ30及びロジックチップ32の処理部22aに順次にアクセスを行い、各不揮発性メモリチップ30のPUFパターンと、各ロジックチップ32のPUFパターンとを生成する。以下、各PUF306のPUFパターンをメモリA〜NのPUF指紋と記し、各PUF324のPUFパターンをロジックA〜NのPUF指紋と記すことがある。
システムコントローラ34は、例えばメモリA〜NのPUF指紋と、ロジックA〜NのPUF指紋とを用いて半導体素子3に固有のパターン(システムセキュリティ指紋)を生成し、セキュリティサーバ42に対して送信する。セキュリティサーバ42は、半導体素子3との通信を可能にされ、システムセキュリティ指紋が予め定められたパターン(事前登録(記憶)された半導体素子3のシステムセキュリティ指紋)と同一であるか否かを判定する判定部420を備える。つまり、セキュリティサーバ42は、システムセキュリティ指紋を用いた認証を行う。セキュリティサーバ42は、半導体素子3のシステムセキュリティ指紋を正しく認証した場合、システムコントローラ34に対してPUF認証信号を送信する。この結果、半導体素子3の各不揮発性メモリチップ30及び各ロジックチップ32に対するアクセスが許可される。
なお、上述したシステムセキュリティ指紋は、各不揮発性メモリチップ30のPUF指紋と、各ロジックチップ32のPUF指紋とを組み合わせた指紋マトリクスとなる。また、指紋マトリクスは、一次元の指紋マトリクスにされるか、二次元の指紋マトリクスにされるかが任意に指定されてもよい。また、セキュリティサーバ42は、個々の不揮発性メモリチップ30及びロジックチップ32のPUFパターンの認証を行うようにされてもよい。
セキュリティサーバ42は、半導体素子3をいずれの方法によっても認識できない場合、半導体素子3に対するアクセスの禁止等を行う。例えば、半導体素子3が分解された場合、半導体素子3が他のシステムで動作することは禁止される。また、セキュリティサーバ42は、半導体素子3が分解されたことを認識するように構成され、分解されたと認識された半導体素子3がアクセスを求めた場合、半導体素子3のデータが消去されるように構成されてもよい。
図15は、半導体素子3の変形例(半導体素子3a)及びその周辺の構成例を示す図である。半導体素子3aは、例えばn個の不揮発性メモリチップ30a−1〜30a−nと、m個のロジックチップ32a−1〜32a−mと、システムコントローラ34aとを有する。つまり、半導体素子3aは、マルチチップが例えば1つのパッケージに封止された半導体システムとなっている。
不揮発性メモリチップ30aは、不揮発性メモリチップ30から処理部22aが除かれた構成となっている。ロジックチップ32aは、ロジックチップ32から処理部22aが除かれた構成となっている。システムコントローラ34aは、半導体素子3aを構成する各部を制御する。
端末装置44は、例えば温度センサ221a、サンプリングコントローラ222a、データバッファ223、時定数処理部224及びパターン処理部220bを有し、半導体素子3aと通信を行うことが可能にされている。パターン処理部220bは、半導体素子3aのPUFパターンを生成する。なお、端末装置44は、ネットワークを介して半導体素子3aとの通信を可能にされたサーバであってもよい。また、半導体素子3又は半導体素子3aとの通信を可能にされた端末装置44やサーバなどの装置は、いずれも端末装置と記すことがある。
図16は、図15に示した半導体素子3aの動作例を概念的に示す概念図である。システムコントローラ34aは、パスワードなどを含むアクセス信号を受入れると、サンプリングコントローラ222aから受入れたサンプリング信号などに応じて、PUFパターンの生成を行う。ここで、システムコントローラ34aは、PUFパターンの生成の対象となる不揮発性メモリチップ30a及びロジックチップ32aに順次にアクセスを行い、各不揮発性メモリチップ30aが備える各単位回路100のチャネル電流(メモリA〜Nのアクセス信号)と、各ロジックチップ32aが備える各単位回路100のチャネル電流(ロジックA〜Nのアクセス信号)とを読出し、端末装置44に対して送信する。
データバッファ223は、各チャネル電流を一時保存する。時定数処理部224は、上述した単位回路100を示す値を二値化する第1条件例、第2条件例又は第3条件例に示した処理を実行し、各単位回路100それぞれに値を付して二値化を行う。
パターン処理部220bは、メモリA〜NのPUF指紋と、ロジックA〜NのPUF指紋とを用いて、半導体素子3aのシステムセキュリティ指紋を生成する。セキュリティサーバ42は、システムセキュリティ指紋を用いた認証を行う。セキュリティサーバ42は、半導体素子3aのシステムセキュリティ指紋を正しく認証した場合、システムコントローラ34aに対してPUF認証信号を送信する。この結果、半導体素子3aの各不揮発性メモリチップ30a及び各ロジックチップ32aに対するアクセスが許可される。
図17は、実施形態にかかる情報処理システムの第1構成例を示す図である。実施形態にかかる情報処理システムは、例えばホストシステム46とクラウドシステム48とがネットワークを介して接続されることにより構成される。
ホストシステム46は、不揮発性メモリチップ30a−1〜30a−n、ロジックチップ32a−1〜32a−m、システムコントローラ34a、CPU40、温度センサ221a、サンプリングコントローラ222a及びインターフェイス(IF)部460を有する。IF部460は、クラウドシステム48と通信を行う。
クラウドシステム48は、CPU40、クラウドコントローラ480、データバッファ223、時定数処理部224、パターン処理部220b、パターン判定部482、パターン保存部484及びインターフェイス(IF)部486を有する。IF部486は、ホストシステム46と通信を行う。
クラウドコントローラ480は、クラウドシステム48を構成する各部を制御する。パターン判定部482は、パターン処理部220bが出力するPUFパターンと、予め定められたパターン(事前登録されたパターン)とを比較し、同一であるか否かを判定する。パターン保存部484は、上述した(事前登録された)パターンを保存する記憶装置である。
図18は、図17に示したホストシステム46及びクラウドシステム48の動作例を概念的に示す概念図である。システムコントローラ34aは、パスワードなどを含むアクセス信号を受入れると、サンプリングコントローラ222aから受入れたサンプリング信号などに応じて、PUFパターンの生成を行う。
ここで、システムコントローラ34aは、PUFパターンの生成の対象となる不揮発性メモリチップ30a及びロジックチップ32aに順次にアクセスを行い、各不揮発性メモリチップ30aが備える各単位回路100のチャネル電流(メモリA〜Nのアクセス信号)と、各ロジックチップ32aが備える各単位回路100のチャネル電流(ロジックA〜Nのアクセス信号)とを読出し、IF部460を介してクラウドシステム48へ送信する。
クラウドシステム48は、ホストシステム46が送信した各チャネル電流をデータバッファ223によって一時保存する。時定数処理部224は、上述した単位回路100を示す値を二値化する第1条件例、第2条件例又は第3条件例に示した処理を実行し、各単位回路100それぞれに値を付して二値化を行う。パターン処理部220bは、メモリA〜NのPUF指紋と、ロジックA〜NのPUF指紋とを用いて、ホストシステム46のホストシステムPUF指紋を生成する。
パターン判定部482は、パターン処理部220bが出力するホストシステムPUF指紋と、予め定められたパターン(事前登録されたパターン)とを比較し、同一であるか否かを判定する(PUF指紋認証)。
クラウドシステム48は、ホストシステム46のホストシステムPUF指紋を正しく認証した場合、システムコントローラ34aに対してPUF認証信号を送信する。この結果、ホストシステム46の各不揮発性メモリチップ30a及び各ロジックチップ32aに対するアクセスが許可される。
図19は、実施形態にかかる情報処理システムの第2構成例を示す図である。実施形態にかかる情報処理システムは、例えばメモリチップシステム5と、ホストシステム46aと、クラウドシステム48とがネットワークを介して接続されることにより構成される。
ホストシステム46aは、システムコントローラ34b、CPU40、温度センサ221a、サンプリングコントローラ222a、ホストPUF領域470、インターフェイス(IF)部460及びインターフェイス(IF)部462を有する。IF部462は、メモリチップシステム5と通信を行う。システムコントローラ34bは、ホストシステム46aを構成する各部を制御する。ホストPUF領域470は、複数の単位回路100を含む領域である。
メモリチップシステム5は、例えばSDカード(登録商標)などであり、メモリデータ領域50、PUF領域52、メモリコントローラ54、データバッファ223、制御部56、インターフェイス(IF)部57、インターフェイス(IF)部58、温度センサ221及びサンプリングコントローラ222を有する。
メモリデータ領域50は、複数のメモリセルがアレイ状に配置されている。メモリデータ領域50が有する各メモリセルは、それぞれ単位回路100に相当する。PUF領域52は、複数の単位回路100を含む領域である。メモリコントローラ54は、メモリデータ領域50及びPUF領域52を制御する。制御部56は、サンプリングコントローラ222及びメモリコントローラ54を制御する。
図20は、図19に示したメモリチップシステム5、ホストシステム46a及びクラウドシステム48の第1動作例を概念的に示す概念図である。メモリチップシステム5とホストシステム46aとを接続する時に、ホストシステム46aからメモリチップシステム5にアクセスする権限、又はメモリチップシステム5からホストシステム46aにアクセスする権限を、クラウドシステム48が認証する必要がある。
まず、メモリチップシステム5の制御部56は、クラウドシステム48のクラウドコントローラ480に接続を行い、PUF領域52の各単位回路100のチャネル電流(メモリチップPUF用データ)をクラウドコントローラ480へ送信する。クラウドシステム48は、データバッファ223及び時定数処理部224によってメモリチップPUF用データを二値化させる。
同様に、ホストシステム46aのシステムコントローラ34bは、クラウドシステム48のクラウドコントローラ480に接続を行い、ホストPUF領域470の各単位回路100のチャネル電流(ホストシステムPUF用データ)をクラウドコントローラ480へ送信する。クラウドシステム48は、データバッファ223及び時定数処理部224によってホストシステムPUF用データを二値化させる。
パターン処理部220bは、メモリチップPUF指紋とホストシステムPUF指紋を生成する。パターン判定部482は、メモリチップPUF指紋とホストシステムPUF指紋とのマッチングを行う。そして、パターン判定部482は、IF部486を介してPUF認証信号を制御部56に送信する。制御部56は、PUF認証信号を用いて、クラウドシステム48がアクセスすることを許可するか否かを判定する。また、パターン判定部482は、IF部486を介してPUF認証信号をシステムコントローラ34bに送信する。システムコントローラ34bは、メモリチップシステム5がアクセスすることを許可するか否かを判定する。制御部56及びシステムコントローラ34bのいずれもが許可する判定を行った場合、接続信号が相互に送信される。
図21は、メモリチップシステム5、ホストシステム46a及びクラウドシステム48の第2動作例を概念的に示す概念図である。メモリチップシステム5とホストシステム46aとを接続する時に、制御部56は、PUF領域52の各単位回路100のチャネル電流(メモリチップPUF用データ)をデータバッファ223に一時保存する。そして、パターン処理部220bがPUF領域52のPUF指紋を生成する。
同様に、クラウドシステム48とホストシステム46aとを接続する時に、システムコントローラ34bは、ホストPUF領域470の各単位回路100のチャネル電流(ホストシステムPUF用データ)をデータバッファ223に一時保存する。そして、パターン処理部220bがホストPUF領域470のPUF指紋を生成する。
また、メモリチップシステム5及びホストシステム46aは、それぞれデータバッファ223、時定数処理部224及びパターン処理部220bを備えていてもよい。この場合、メモリチップシステム5は、メモリチップのPUF指紋をクラウドシステム48へ送信し、ホストシステム46aは、ホストシステムのPUF指紋をクラウドシステム48へ送信する。クラウドシステム48は、メモリチップPUF指紋とホストシステムPUF指紋とのマッチングを行う。
そして、パターン判定部482は、IF部486を介してPUF認証信号を制御部56に送信する。制御部56は、PUF認証信号を用いて、クラウドシステム48がアクセスすることを許可するか否かを判定する。また、パターン判定部482は、IF部486を介してPUF認証信号をシステムコントローラ34bに送信する。システムコントローラ34bは、メモリチップシステム5がアクセスすることを許可するか否かを判定する。制御部56及びシステムコントローラ34bのいずれもが許可する判定を行った場合、接続信号が相互に送信される。
このように、実施形態の情報処理システムは、時定数処理部とパターン生成部とを備えているので、半導体素子のPUFを用いてセキュリティを高めることを可能にする。
本実施形態の情報処理システムで実行される情報処理プログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
また、本実施形態の情報処理装置で実行される情報処理プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。
また、本発明のいくつかの実施形態を複数の組み合わせによって説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規の実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
2、2a、3、3a 半導体素子
5 メモリチップシステム
10 基板チャネル
12 コントロールゲート
14 ゲート絶縁膜
20 素子領域
22、22a 処理部
30、30a 不揮発性メモリチップ
32、32a ロジックチップ
34、34a、34b システムコントローラ
40 CPU
42 セキュリティサーバ
44 端末装置
46、46a ホストシステム
48 クラウドシステム
50 メモリデータ領域
52 PUF領域
100 単位回路
220、220a、220b パターン処理部
221、221a 温度センサ
222、222a サンプリングコントローラ
223 データバッファ
224 時定数処理部
300 データ記憶部
302 メモリコントローラ
306、324 PUF
320 ロジック部
420 判定部
460、462、486、 IF部
470 ホストPUF領域
480 クラウドコントローラ
482 パターン判定部
484 パターン保存部

Claims (10)

  1. ゲート絶縁膜をそれぞれ備えた複数の単位回路にゲート電圧が印加されることによって流れるチャネル電流のキャリアを前記ゲート絶縁膜の欠陥が取込んでから放出するまでの時間を示す放出時定数それぞれに基づいて、前記複数の単位回路それぞれを示す値を二値化する時定数処理部と、
    前記時定数処理部が二値化した前記複数の単位回路それぞれを示す値を用いて、前記複数の単位回路に固有のパターンを生成するパターン生成部と、
    を有する情報処理システム。
  2. 前記時定数処理部は、
    チャネル電流のキャリアを前記ゲート絶縁膜の欠陥が取込むまでの時間を示す取込時定数と、前記放出時定数との前記単位回路毎の大小関係に応じて前記複数の単位回路それぞれを示す値を二値化する
    請求項1に記載の情報処理システム。
  3. 前記時定数処理部は、
    前記ゲート絶縁膜の欠陥が取込んだキャリアが予め定められた期間に放出されたか否かに応じて前記複数の単位回路それぞれを示す値を二値化する
    請求項1に記載の情報処理システム。
  4. 前記時定数処理部は、
    キャリアを前記ゲート絶縁膜の欠陥が取込んだ場合のチャネル電流と、キャリアを前記ゲート絶縁膜の欠陥が放出した場合のチャネル電流との差と、予め定められた値との前記単位回路毎の大小関係に応じて前記複数の単位回路それぞれを示す値を二値化する
    請求項1に記載の情報処理システム。
  5. 前記複数の単位回路の周囲の温度を検出する温度検出部と、
    前記温度検出部が検出した温度に応じて、前記時定数処理部が二値化する条件を変更する条件制御部と、
    をさらに有する
    請求項1に記載の情報処理システム。
  6. 前記複数の単位回路を具備する半導体素子と、
    前記半導体素子との通信を可能にされた端末装置と、
    を有し、
    前記端末装置が、
    前記時定数処理部及び前記パターン生成部の少なくともいずれかを具備する
    請求項1に記載の情報処理システム。
  7. 前記複数の単位回路を具備する半導体素子と、
    前記半導体素子との通信を可能にされた端末装置と、
    を有し、
    前記半導体素子が、
    前記時定数処理部及び前記パターン生成部の少なくともいずれかを具備する
    請求項1に記載の情報処理システム。
  8. 前記複数の単位回路を具備する半導体素子と、
    前記半導体素子との通信を可能にされ、前記固有のパターンが予め定められたパターンと同一であるか否かを判定する判定部を備えた端末装置と、
    を有する請求項1に記載の情報処理システム。
  9. ゲート絶縁膜をそれぞれ備えた他の複数の単位回路を具備する他の半導体素子をさらに有し、
    前記時定数処理部は、
    前記他の複数の単位回路それぞれを示す値をさらに二値化し、
    前記パターン生成部は、
    前記時定数処理部がさらに二値化した前記他の複数の単位回路それぞれを示す値を用いて、前記他の複数の単位回路に固有の他のパターンをさらに生成する
    請求項1に記載の情報処理システム。
  10. ゲート絶縁膜をそれぞれ備えた複数の単位回路と、
    前記複数の単位回路にゲート電圧が印加されることによって流れるチャネル電流のキャリアを前記ゲート絶縁膜の欠陥が取込んでから放出するまでの時間を示す放出時定数それぞれに基づいて、前記複数の単位回路それぞれを示す値を二値化する時定数処理部と、
    前記時定数処理部が二値化した前記複数の単位回路それぞれを示す値を用いて、前記複数の単位回路に固有のパターンを生成するパターン生成部と、
    を有する半導体素子。
JP2014266125A 2014-12-26 2014-12-26 情報処理システム及び半導体素子 Active JP6400469B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014266125A JP6400469B2 (ja) 2014-12-26 2014-12-26 情報処理システム及び半導体素子
US14/877,394 US9794073B2 (en) 2014-12-26 2015-10-07 Information processing system and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014266125A JP6400469B2 (ja) 2014-12-26 2014-12-26 情報処理システム及び半導体素子

Publications (2)

Publication Number Publication Date
JP2016126482A true JP2016126482A (ja) 2016-07-11
JP6400469B2 JP6400469B2 (ja) 2018-10-03

Family

ID=56164539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014266125A Active JP6400469B2 (ja) 2014-12-26 2014-12-26 情報処理システム及び半導体素子

Country Status (2)

Country Link
US (1) US9794073B2 (ja)
JP (1) JP6400469B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9712166B2 (en) 2015-03-17 2017-07-18 Kabushiki Kaisha Toshiba Data generating device and authentication system
JP2017130759A (ja) * 2016-01-19 2017-07-27 株式会社東芝 情報処理システムおよび半導体素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11209993B2 (en) * 2020-03-24 2021-12-28 Sandisk Technologies Llc Physical unclonable function (PUF) for NAND operator
ES2954611B2 (es) 2022-04-18 2024-04-02 Consejo Superior Investigacion Dispositivo y metodo de funcion fisica no clonable (puf) basada en ruido telegrafico aleatrorio (rtn)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007290A (ja) * 1999-06-24 2001-01-12 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法、および、通信方法
WO2013173729A1 (en) * 2012-05-18 2013-11-21 Cornell University Methods and systems for providing hardware security functions using flash memories
WO2014132662A1 (ja) * 2013-02-28 2014-09-04 パナソニック株式会社 暗号処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235636A (ja) 1998-12-14 2000-08-29 Hitachi Ltd 欠陥情報を利用した情報媒体
US6760472B1 (en) * 1998-12-14 2004-07-06 Hitachi, Ltd. Identification method for an article using crystal defects
US6697035B2 (en) * 2000-03-30 2004-02-24 Kabushiki Kaisha Toshiba Display device and moving-film display device
US6909111B2 (en) * 2000-12-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
JP3910078B2 (ja) * 2001-05-11 2007-04-25 株式会社ルネサステクノロジ 半導体記憶装置および半導体記憶装置のテスト方法
JP2005301476A (ja) * 2004-04-08 2005-10-27 Hitachi Ltd 給電制御システム、及び記憶装置
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
GB0706756D0 (en) * 2007-04-05 2007-05-16 Imp Innovations Ltd Improvements in organic field-effect transistors
JP5295651B2 (ja) * 2008-06-13 2013-09-18 株式会社東芝 乱数生成装置
DE102010024622B4 (de) 2010-06-22 2012-12-13 Infineon Technologies Ag Identifikationsschaltung und Verfahren zum Erzeugen eines Identifikationsbits
JP5499365B2 (ja) 2010-09-29 2014-05-21 国立大学法人神戸大学 メモリセルアレイを用いたidチップおよびその生成方法
JP5839659B2 (ja) 2011-06-20 2016-01-06 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2013171956A1 (ja) * 2012-05-15 2016-01-12 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
JP5591876B2 (ja) * 2012-06-22 2014-09-17 株式会社東芝 誤り訂正装置、誤り訂正方法およびプログラム
JP6063679B2 (ja) * 2012-09-10 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6129654B2 (ja) 2013-06-13 2017-05-17 株式会社東芝 認証装置、認証方法およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007290A (ja) * 1999-06-24 2001-01-12 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法、および、通信方法
WO2013173729A1 (en) * 2012-05-18 2013-11-21 Cornell University Methods and systems for providing hardware security functions using flash memories
WO2014132662A1 (ja) * 2013-02-28 2014-09-04 パナソニック株式会社 暗号処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陳杰智ほか: "微細電界効果トランジスタにおけるランダムテレグラフノイズを引き起こす欠陥機構の解明", 東芝レビュー, vol. 第68巻,第8号, JPN6018030052, August 2013 (2013-08-01), JP, pages 27 - 30 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9712166B2 (en) 2015-03-17 2017-07-18 Kabushiki Kaisha Toshiba Data generating device and authentication system
JP2017130759A (ja) * 2016-01-19 2017-07-27 株式会社東芝 情報処理システムおよび半導体素子

Also Published As

Publication number Publication date
JP6400469B2 (ja) 2018-10-03
US9794073B2 (en) 2017-10-17
US20160188908A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
US20200364374A1 (en) Apparatus and method for generating identification key
US10146929B2 (en) Sensor identification
JP6515100B2 (ja) 侵襲的なクローンアタックに抵抗するためのメモリベースpufのマスキング演算への回路遅延ベース物理的クローン化不能関数(puf)の適用
JP6608457B2 (ja) 信頼性を高めた物理的クローン不能関数ビットストリーム生成方法
JP6400469B2 (ja) 情報処理システム及び半導体素子
Stanzione et al. CMOS silicon physical unclonable functions based on intrinsic process variability
Keller et al. Dynamic memory-based physically unclonable function for the generation of unique identifiers and true random numbers
JP6471130B2 (ja) 半導体装置およびセキュリティシステム
Baturone et al. Improved generation of identifiers, secret keys, and random numbers from SRAMs
US20100293424A1 (en) Semiconductor integrated circuit, information processing apparatus and method, and program
US11200322B2 (en) Protection of data stored in an integrated circuit
JP2009545908A (ja) ビット・ストリングを生成する装置および方法
JP2017216030A (ja) 不揮発性メモリ装置
US11044086B2 (en) Apparatus for generating identification key and management method thereof
JP2006221361A (ja) 被認証装置および個体認証装置
US20160110165A1 (en) Quality detecting method, random number generator, and electronic device
CN110598488B (zh) 半导体单元器件、半导体芯片系统及puf信息处理系统
CN114826622B (zh) 基于cmos图像传感器的光学可重构puf装置
JP2017130759A (ja) 情報処理システムおよび半導体素子
Yamashita et al. Redshift: Manipulating signal propagation delay via continuous-wave lasers
US20180157555A1 (en) Memory array and measuring and testing methods for inter-hamming differences of memory array
Sadr et al. Weighted Hamming distance for PUF performance evaluation
Torii et al. Evaluation of latch-based PUFs implemented on 40 nm ASICs
Böhm et al. Testing and specification of PUFs
JP2019220869A (ja) データ生成装置、認証装置、および認証システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180905

R151 Written notification of patent or utility model registration

Ref document number: 6400469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151