JP2016100520A

JP2016100520A - 半導体装置

Info

Publication number: JP2016100520A
Application number: JP2014237914A
Authority: JP
Inventors: 敏広瀬; Satoshi Hirose
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2014-11-25
Filing date: 2014-11-25
Publication date: 2016-05-30
Anticipated expiration: 2034-11-25
Also published as: JP6299568B2

Abstract

【課題】半導体素子がリードフレーム上に積層された構成を有しながら、接合部の存在に起因して回路に寄生するインダクタンスを低減することのできる半導体装置を提供する。【解決手段】積層体１Ａは、リードフレームＬａ１、接合部Ｂａ１、ＩＧＢＴ１０ａ、接合部Ｂａ２、リードフレームＬａ２、接合部Ｂａ３、リードフレームＬａ３がこの順に積層され、積層体１Ｂは、リードフレームＬｂ１、接合部Ｂｂ１、ＩＧＢＴ１０ｂ、接合部Ｂｂ２、リードフレームＬｂ２、接合部Ｂｂ３、リードフレームＬｂ３がこの順に積層される。積層体１ＡのリードフレームＬａ３が積層体１Ｂ側に延伸されてなる延伸リードＬａ３０と、積層体１ＢのリードフレームＬｂ１が積層体１Ａ側に延伸されてなる延伸リードＬｂ１０とが、互いの間に接合部Ｂｃを挟むようにして接続される。各接合部の側面を覆うめっき層ＷＤを備え、めっき層ＷＤは、接合部の材料よりも低磁性の材料からなる。【選択図】図１

Description

本発明は、リードフレーム上に半導体素子が接合された半導体装置に関する。

特許文献１には、ニッケル系合金材からなるリードフレームの表面を、より低抵抗の銅めっき層によって被覆し、半導体チップを当該銅めっき層を介してリードフレームに接合することが記載されている。当該銅めっき層は、表皮深さよりも厚く形成されており、高周波電流の流れる領域となっている。特許文献２には、高温環境下での良好な信頼性を得るために、合金接合材を用いて半導体チップを基板に実装することが記載されている。

特開２００５−０８６０５７号公報特開２０１３−０３８３３０号公報

しかしながら、パワー半導体素子などの半導体チップをリードフレーム上に積層した状態に接合するために、ニッケルなどの磁性金属を含む接合材が用いられる。したがって、当該接合材から形成された接合部に寄生する自己インダクタンスは、比透磁率に比例した大きな値となる。パワー半導体素子がスイッチングされることにより高周波電流成分が流れると、当該自己インダクタンスと高周波電流成分の時間変化率との積に基づく大きなサージ電圧が当該接合部から発生する。

本発明は、半導体素子がリードフレーム上に積層された状態に接合された構成を有しながら、接合部の存在に起因して回路に寄生するインダクタンスを低減することのできる半導体装置を提供するものである。

第１の発明は、リードフレーム上に半導体素子が積層された半導体装置であって、前記半導体素子と前記リードフレームとを接合する接合部と、前記接合部の側面を覆い、前記接合部の材料よりも低磁性の材料からなるめっき層と、を備えている。

第１の発明によれば、半導体素子の動作に伴って生じる高周波電流成分は、表皮効果により接合部上に形成されためっき層を流れる。当該めっき層は接合部の材料よりも低磁性の材料からなるので、めっき層の自己インダクタンスは接合部の自己インダクタンスよりも小さい。したがって、高周波電流成分がめっき層を流れてもサージ電圧は発生しにくい。このように、めっき層が備えられることで、接合部の存在に起因して発生する寄生インダクタンスは回路にほとんど影響しない。

本発明によれば、半導体素子がリードフレーム上に積層された状態に接合された構成を有しながら、接合部の存在に起因して回路に寄生するインダクタンスを低減することのできる半導体装置を提供することができる。

本発明の実施形態に係る半導体装置の構成を示す図であって、（ａ）は断面図、（ｂ）は部分平面図本発明の実施形態に係る半導体装置の製造方法を説明する図であって、（ａ）および（ｂ）は各工程を示す断面図本発明の実施形態の変形例に係る半導体装置を説明する図であって、（ａ）は半導体装置の構成を示す断面図、（ｂ）は半導体装置の製造方法を説明する断面図

以下、図１ないし図３を参照しながら、実施の形態について詳細に説明する。

[半導体装置の構成]
図１に、本実施形態に係る半導体装置１の構成を示す。半導体装置１は、半導体素子を含む４つの積層体を備えている。半導体装置１は、例えば車両のインバータ装置に備えられる一対の上下アームを構成するモジュールである。半導体素子として、チップに加工されたパワー半導体素子である、ＩＧＢＴ（Insulated Gate Bipolar Transistor）１０ａ、ＩＧＢＴ１０ｂ、還流ダイオード１１ａ、および、還流ダイオード１１ｂが実装されている。上アームは、ＩＧＢＴ１０ａを含む積層体１Ａと還流ダイオード１１ａを含む積層体とを有している。下アームは、ＩＧＢＴ１０ｂを含む積層体１Ｂと還流ダイオード１１ｂを含む積層体とを有している。

図１（ａ）は、半導体装置１を、積層方向を含み積層体１Ａおよび積層体１Ｂを通る平面で切断した断面図を示している。また、図１（ｂ）は、半導体装置１を、各半導体素子よりも上方（Ｘ−Ｘ’線よりも上方）の積層部分を取り除いて見た場合の、部分的な平面図を示している。なお、当該平面図では後述のモールド樹脂２０の図示が省略されている。

積層体１Ａは、リードフレームＬａ１、接合部Ｂａ１、ＩＧＢＴ１０ａ、接合部Ｂａ２、リードフレームＬａ２、接合部Ｂａ３、および、リードフレームＬａ３がこの順に積層された構成である。積層体１Ｂは、リードフレームＬｂ１、接合部Ｂｂ１、ＩＧＢＴ１０ｂ、接合部Ｂｂ２、リードフレームＬｂ２、接合部Ｂｂ３、および、リードフレームＬｂ３がこの順に積層された構成である。また、積層体１ＡのリードフレームＬａ３が積層体１Ｂ側に延伸されてなる延伸リードＬａ３０と、積層体１ＢのリードフレームＬｂ１が積層体１Ａ側に延伸されてなる延伸リードＬｂ１０とが、互いの間に接合部Ｂｃを挟むようにして接続されている。

また、半導体装置１は、各接合部の側面を覆うめっき層ＷＤを備えている。また、半導体装置１は、積層体１Ａと積層体１Ｂとの接続構成とめっき層ＷＤとの全体を封止するモールド樹脂２０を備えている。

各接合部は、当該接合部の積層方向両側に配置された被接合体（半導体素子、リードフレーム）どうしを接合する。接合部Ｂａ１は、リードフレームＬａ１と半導体素子１０ａのコレクタ電極とを接合している。接合部Ｂａ２は、半導体素子１０ａのエミッタ電極とリードフレームＬａ２とを接合している。接合部Ｂａ３は、リードフレームＬａ２とリードフレームＬａ３とを接合している。リードフレームＬａ２は、ＩＧＢＴ１０ａのエミッタ電極と還流ダイオード１１ａのアノード電極とを接続している。接合部Ｂｂ１は、リードフレームＬｂ１と半導体素子１０ｂのコレクタ電極とを接合している。接合部Ｂｂ２は、半導体素子１０ｂのエミッタ電極とリードフレームＬｂ２とを接合している。接合部Ｂｂ３は、リードフレームＬｂ２とリードフレームＬｂ３とを接合している。リードフレームＬｂ２は、ＩＧＢＴ１０ｂのエミッタ電極と還流ダイオード１１ｂのアノード電極とを接続している。

還流ダイオード１１ａを含む積層体、および、還流ダイオード１１ｂを含む積層体は、積層体１Ａおよび１Ｂと同様に、リードフレームと半導体素子とが接合部で接合された構成を有している。また、各接合部の側面を覆うめっき層ＷＤを備えている。還流ダイオード１１ａを含む積層体は、基底面２０ｚ上において積層体１ＡとリードフレームＬａ１を共有している。還流ダイオード１１ｂを含む積層体は、各積層体の基底が位置する基底面２０ｚ上において積層体１ＢとリードフレームＬｂ１を共有している。

また、基底面２０ｚ上には、リードフレームＬａ１１、リードフレームＬｂ１１、および、リードフレームＬｂ３１が設けられている。リードフレームＬａ１１は、リードフレームＬａ１をモールド樹脂２０の外部へ引き出してなるリードであり、リードフレームＬｂ１１は、リードフレームＬｂ１をモールド樹脂２０の外部へ引き出してなるリードである。リードフレームＬｂ３１は、リードフレームＬｂ３と積層段差を超えて接続され、リードフレームＬｂ３をモールド樹脂２０の外部へ引き出してなるリードである。

リードフレームＬａ１１には正極側の電源電圧が印加され、リードフレームＬｂ３１には負極側の電源電圧が印加される。また、リードフレームＬｂ１１から、インバータ装置の負荷への出力が引き出される。また、半導体装置１には、モールド樹脂２０内から外部へと引き出されたリードピン３１Ａおよびリードピン３１Ｂが設けられている。ＩＧＢＴ１０ａとリードピン３１Ａとの間、および、ＩＧＢＴ１０ｂとリードピン３１Ｂとの間には、モールド樹脂２０内でワイヤボンディングが施されている。リードピン３１Ａおよびリードピン３１Ｂは、ゲート駆動電圧および温度センサ信号などの伝送に用いられる。

各リードフレームは、例えば銅からなる。各接合部は、例えばニッケル系の接合材から形成されたものである。めっき層ＷＤは、接合部の材料よりも低磁性の材料、すなわち接合部の材料よりも低透磁率の材料からなる。めっき層ＷＤは、例えば銅、銀、または金といった、導電率が高い低磁性金属からなる。各めっき層ＷＤは、当該めっき層ＷＤの積層方向両側にある被接合体に接している。

ＩＧＢＴが高速でスイッチングされると、回路に高周波電流成分が流れる。高周波電流成分は、表皮効果によって導体の表面付近を流れる。表皮効果の程度は、電流が表面での大きさと比較して所定の減衰量となる、いわゆる表皮深さで表される。表皮深さは電流の周波数が高いほど小さくなり、例えば銅導体においては、６０Ｈｚで８．５７ｍｍ、１０ｋＨｚで０．６６ｍｍ、１０ＭＨｚで２１μｍといった値を取る。インバータ装置やコンバータ装置では、一般にスイッチング速度がＭＨｚ以上のオーダーである。したがって、めっき層ＷＤを、銅により、通常の銅めっき工程で採用される１０μｍ程度の厚みに形成すれば、表皮効果により表面側に偏る高周波電流成分のほぼ全てがめっき層ＷＤを流れる。

[半導体装置の製造方法]
次に、図２に、半導体装置１の製造方法を示す。

まず、図２（ａ）に示すように、被接合体間に接合材を挟んで圧着することにより、図１で説明した各積層体を形成する。次に、図２（ｂ）に示すように、各接合部の露出した表面である側面をめっきすることにより、めっき層ＷＤを形成する。このとき、各リードフレームにはめっきされないよう、接合材の材質よりは小さいイオン化傾向であって、かつ、リードフレームの材質と同じかそれ以上のイオン化傾向を有するめっき材を選定する。例えば、接合材の材質がニッケル系であり、リードフレームの材質が銅である場合に、めっき材として銅を選定する。また、半導体素子の半導体（シリコン、炭化珪素）へのめっき材の析出は起こらない。なお、半導体素子にガードリング電極などのめっきされ得る部分があって、これらの部分にめっきされないようにする場合には、めっき工程時に当該部分を、例えば酸化膜または有機膜（例えばポリイミド）により保護すればよい。

そして、図２（ｂ）の工程で形成された構成に、ＩＧＢＴ１０ａとリードピン３１Ａとの間、および、ＩＧＢＴ１０ｂとリードピン３１Ｂとの間のワイヤボンディングを行う。ワイヤボンディング後に各積層体をモールド樹脂２０によって封止することにより、図１（ａ）に示された半導体装置１が得られる。当該封止の工程において、めっき層ＷＤとモールド樹脂２０との密着性を強化するために、めっき層ＷＤ上にプライマなどを塗布してもよい。

[実施形態の効果等]
本実施形態によれば、半導体素子の動作に伴って生じる高周波電流成分は、表皮効果により接合部上に形成されためっき層ＷＤを流れる。めっき層ＷＤは接合部の材料よりも低磁性の材料からなるので、めっき層ＷＤの自己インダクタンスは接合部の自己インダクタンスよりも小さい。例えば、銅の透磁率はニッケルの透磁率の約１８０分の１であるので、導体寸法が同じであれば透磁率に比例する自己インダクタンスはニッケルの場合よりも非常に小さい。したがって、高周波電流成分がめっき層ＷＤを流れてもサージ電圧は発生しにくい。このように、めっき層が備えられることで、接合部の存在に起因して発生する寄生インダクタンスは回路にほとんど影響しない。また、めっきという手法により、必要な部分のみを低磁性材料のめっき材で覆うという効率的な材料消費が可能である。

[変形例]
図３に、本実施形態の変形例に係る半導体装置２の構成および製造方法を示す。半導体装置１と同じ部材には同じ符号を付し、その説明を省略する。

図３（ａ）に示すように、半導体装置２は、積層体１Ａ’および積層体１Ｂ’を備えている。積層体１Ａ’は、図１で説明した積層体１ＡのリードフレームＬａ１、Ｌａ２、および、Ｌａ３が、順に、表面がニッケルでめっきされたリードフレームＬａ１’、Ｌａ２’、および、Ｌａ３’に置き換えられた構成である。積層体１Ｂ’は、図１で説明した積層体１ＢのリードフレームＬｂ１、Ｌｂ２、および、Ｌｂ３が、順に、表面がニッケルめっきされたリードフレームＬｂ１’、Ｌｂ２’、および、Ｌｂ３’に置き換えられた構成である。還流ダイオードを含む積層体のリードフレームも、同様にニッケルめっきされている。

また、半導体装置２は、各接合部および各リードフレームの接合に係らない表面上に、めっき層ＷＥを備えている。接合部の接合に係らない表面は図１の半導体装置１の場合と同じ側面である。すなわち、半導体装置２は、半導体装置１にさらにリードフレームの接合に係らない表面上へめっき層が追加された構成となっている。めっき層ＷＥは、接合部の材料よりも低磁性の材料からなる。めっき層ＷＥは、例えば銅、銀、または金といった、導電率が高い低磁性金属からなる。

次に、図３（ｂ）を参照して、半導体装置２の製造方法を説明する。まず、被接合体間に接合材を挟んで圧着する工程により、各積層体を形成する。次いで、各接合部および各リードフレームの露出した表面をめっきすることにより、めっき層ＷＥを形成する。このとき、接合材の材質およびリードフレームの表面の材質よりも小さいイオン化傾向を有するめっき材を選定する。リードフレームの表面の材質がニッケルであるので、例えば、接合材の材質がニッケル系である場合に、めっき材として銅、銀、または金を選定する。

そして、前述したのと同様に、ワイヤボンディング後に各積層体をモールド樹脂２０で封止することにより、図３（ａ）の半導体装置２が得られる。当該封止の工程において、めっき層ＷＥとモールド樹脂２０との密着性を強化するために、めっき層ＷＥ上にプライマなどを塗布してもよい。

本変形例によれば、予めニッケルなどの磁性材料でめっきされているリードフレームが用いられる場合に、高周波電流成分がリードフレームの表面上の自己インダクタンスが小さいめっき層ＷＥを流れる。したがって、接合部を覆うめっき層ＷＥによる効果と併せて、サージ電圧の発生を抑制することができる。

以上、本実施形態を説明した。なお、以上には、インバータアームの上下の組合せに適合するように積層体が４つ備えられる例を示したが、積層体は１つ以上備えられていればよい。

本発明は、パワー半導体などの半導体チップの実装に適用可能である。

１、２半導体装置
１Ａ、１Ｂ、１Ａ’、１Ｂ’ 積層体
１０ａ、１０ｂＩＧＢＴ
２０モールド樹脂
２０ｚ基底面
３１Ａ、３１Ｂリードピン
１１ａ、１１ｂ還流ダイオード
Ｂａ１、Ｂａ２、Ｂａ３、Ｂｂ１、Ｂｂ２、Ｂｂ３、Ｂｃ
接合部
Ｌａ１、Ｌａ２、Ｌａ３、Ｌｂ１、Ｌｂ２、Ｌｂ３、Ｌａ１’、Ｌａ２’、Ｌａ３’、Ｌｂ１’、Ｌｂ２’、Ｌｂ３’、Ｌａ１１、Ｌｂ１１、Ｌｂ３１
リードフレーム
Ｌａ３０、Ｌｂ１０延伸リード
ＷＤ、ＷＥめっき層

Claims

リードフレーム上に半導体素子が積層された半導体装置であって、
前記半導体素子と前記リードフレームとを接合する接合部と、
前記接合部の側面を覆い、前記接合部の材料よりも低磁性の材料からなるめっき層と、
を備えていることを特徴とする、半導体装置。