JP2016096265A - Manufacturing method of device - Google Patents
Manufacturing method of device Download PDFInfo
- Publication number
- JP2016096265A JP2016096265A JP2014231874A JP2014231874A JP2016096265A JP 2016096265 A JP2016096265 A JP 2016096265A JP 2014231874 A JP2014231874 A JP 2014231874A JP 2014231874 A JP2014231874 A JP 2014231874A JP 2016096265 A JP2016096265 A JP 2016096265A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- surface side
- film
- substrate
- device manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
Description
本発明の実施形態は、デバイスの製造方法に関する。 Embodiments described herein relate generally to a device manufacturing method.
ウェハ等の半導体基板上に形成された複数の半導体素子は、半導体基板に設けられたダイシング領域に沿ってダイシングすることによって、複数の半導体チップに分割される。半導体基板の一方の面に、半導体素子の電極となる金属膜や、ダイボンディングフィルム等の樹脂膜が形成されている場合、ダイシングの際にダイシング領域の金属膜や樹脂膜も除去する必要がある。 A plurality of semiconductor elements formed on a semiconductor substrate such as a wafer is divided into a plurality of semiconductor chips by dicing along a dicing region provided on the semiconductor substrate. When a metal film serving as an electrode of a semiconductor element or a resin film such as a die bonding film is formed on one surface of the semiconductor substrate, it is necessary to remove the metal film or resin film in the dicing region during dicing. .
金属膜や樹脂膜を除去する方法として、例えば、半導体基板と、金属膜又は樹脂膜を同時にブレードダイシングにより除去する方法がある。この場合、金属膜又は樹脂膜に突起(バリ)等の形状異常が生じやすい。金属膜や樹脂膜の形状異常が生ずると、半導体チップが外観検査不良と判定されたり、ベッドと半導体チップの接合不良が生じたりすることで製品歩留りが低下するため問題となる。 As a method of removing the metal film or the resin film, for example, there is a method of removing the semiconductor substrate and the metal film or the resin film simultaneously by blade dicing. In this case, shape abnormalities such as protrusions (burrs) are likely to occur in the metal film or the resin film. When the shape abnormality of the metal film or the resin film occurs, the semiconductor chip is determined to be defective in appearance inspection, or the bonding failure between the bed and the semiconductor chip is caused, resulting in a decrease in product yield.
本発明が解決しようとする課題は、膜の加工の際の形状異常の抑制を可能にするデバイスの製造方法を提供することにある。 The problem to be solved by the present invention is to provide a device manufacturing method that enables suppression of shape abnormality during film processing.
実施形態のデバイスの製造方法は、第1の面と第2の面を有する基板の前記第1の面側から基板に部分的に溝を形成し、前記溝が形成された箇所の前記第2の面側の前記基板が残存するように、前記基板の前記第2の面側を除去し、前記第2の面側に膜を形成し、前記第2の面側から前記膜に物質を噴射し、前記溝が形成された箇所の前記第2の面側の前記膜、及び、前記溝が形成された箇所の前記第2の面側の前記基板を、前記溝が露出するよう除去する。 In the device manufacturing method according to the embodiment, a groove is partially formed in the substrate from the first surface side of the substrate having the first surface and the second surface, and the second portion at the position where the groove is formed. The second surface side of the substrate is removed so that the substrate on the surface side of the substrate remains, a film is formed on the second surface side, and a substance is injected from the second surface side onto the film Then, the film on the second surface side where the groove is formed and the substrate on the second surface side where the groove is formed are removed so that the groove is exposed.
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same members and the like are denoted by the same reference numerals, and the description of the members and the like once described is omitted as appropriate.
(第1の実施形態)
本実施形態のデバイスの製造方法は、第1の面と第2の面を有する基板の第1の面側から基板に部分的に溝を形成し、溝が形成された箇所の第2の面側の基板が残存するように、基板の第2の面側を除去し、第2の面側に膜を形成し、第2の面側から膜に物質を噴射し、溝が形成された箇所の第2の面側の膜、及び、溝が形成された箇所の第2の面側の基板を、溝が露出するよう除去する。
(First embodiment)
In the device manufacturing method of the present embodiment, a groove is partially formed in the substrate from the first surface side of the substrate having the first surface and the second surface, and the second surface at the position where the groove is formed. The second surface side of the substrate is removed so that the side substrate remains, a film is formed on the second surface side, a substance is sprayed onto the film from the second surface side, and a groove is formed The film on the second surface side and the substrate on the second surface side where the groove is formed are removed so that the groove is exposed.
以下、製造するデバイスが、両面に金属電極を備えるシリコン(Si)を用いた縦型のパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である場合を例に説明する。この場合、基板が半導体基板となる。また、膜が金属膜となる。また、金属膜に噴射する物質が、二酸化炭素を含む粒子である場合を例に説明する。なお、二酸化炭素を含有する粒子(以下、単に二酸化炭素粒子とも記述する)とは、二酸化炭素を主成分とする粒子である。二酸化炭素に加え、例えば、不可避的な不純物が含有されていても構わない。 Hereinafter, the case where the device to be manufactured is a vertical power MOSFET (Metal Oxide Field Effect Transistor) using silicon (Si) having metal electrodes on both sides will be described as an example. In this case, the substrate is a semiconductor substrate. Further, the film becomes a metal film. Further, an example will be described in which the substance injected onto the metal film is particles containing carbon dioxide. Note that particles containing carbon dioxide (hereinafter also simply referred to as carbon dioxide particles) are particles containing carbon dioxide as a main component. In addition to carbon dioxide, for example, inevitable impurities may be contained.
図1は、本実施形態のデバイスの製造方法を示す模式工程断面図である。 FIG. 1 is a schematic process cross-sectional view showing the device manufacturing method of this embodiment.
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に縦型のMOSFET(半導体素子)のベース領域、ソース領域、ゲート絶縁膜、ゲート電極、ソース電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。表面側に設けられたダイシング領域の表面には、シリコン基板10が露出していることが望ましい。
First, a base region and a source of a vertical MOSFET (semiconductor element) on the surface side of a silicon substrate (substrate) 10 having a first surface (hereinafter also referred to as a front surface) and a second surface (hereinafter also referred to as a back surface). Patterns such as regions, gate insulating films, gate electrodes, and source electrodes are formed. Thereafter, a protective film is formed on the uppermost layer of the
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板10に部分的に溝20を形成する(図1(a))。ここで、ダイシング領域とは、複数の半導体素子をダイシングにより複数の半導体チップに分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、半導体素子を区切るように格子状に設けられる。
Next,
溝20は、例えば、プラズマエッチングにより形成する。プロズマエッチングは、例えば、F系ラジカルを用いた等方性エッチングステップ、CF4系ラジカル用いた保護膜形成ステップ、F系イオンを用いた異方性エッチングを繰り返す、いわゆるボッシュプロセスである。
The
溝20は、シリコン基板10の表面側の保護膜をマスクに、全面エッチングにより形成することが望ましい。この方法によれば、リソグラフィーを用いないため、製造工程の簡略化及び低コスト化が可能である。
The
この溝20の形成は、裏面研削前に表面側からダイシング領域に溝を形成する、いわゆるDBG(Dicing Before Griding)加工である。溝20の深さは、後に裏面研削の際の研削予定位置(図1(a)、(b)中の点線)よりも浅くなるよう設定される。言い換えれば、溝20の深さは、裏面研削後に溝20の裏面側に半導体基板10が残るよう設定される。
The formation of the
次に、シリコン基板10の表面側に、図示しない接着層を用いて支持基板(支持体)12を接着する(図1(b))。支持基板12は、例えば、石英ガラスである。
Next, a support substrate (support) 12 is bonded to the surface side of the
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する(図1(c))。この際、溝20が形成された箇所の裏面側の半導体基板10が残存するようにする。溝20の裏面側の半導体基板を20μm以下、より望ましくは10μm以下残存させる。
Next, the back surface side of the
その後、シリコン基板10の裏面側に金属膜14を形成する(図1(d))。金属膜14は裏面の略全面に設けられる。この際、溝20の裏面側にはシリコン基板10が存在するため、金属膜14が溝20の中に形成されることはない。
Thereafter, a
金属膜14は、MOSFETのドレイン電極である。金属膜14は、例えば、異種の金属の積層膜である。金属膜14は、例えば、シリコン基板10の裏面側から、アルミニウム/チタン/ニッケル/金の積層膜である。金属膜14は、例えば、スパッタ法により形成される。金属膜14の膜厚は、例えば、0.5μm以上1.0μm以下である。
The
次に、シリコン基板10の裏面側から金属膜14に二酸化炭素粒子を噴射する(図1(e))。二酸化炭素粒子を噴射することにより、溝20の裏面側の金属膜14、及び、溝20が形成された箇所の裏面側のシリコン基板10を、溝20が露出するよう除去する。金属膜14、及び、シリコン基板10は二酸化炭素粒子により物理的に空洞部である溝20に削ぎ落とされることで除去される(図1(f))。
Next, carbon dioxide particles are sprayed onto the
二酸化炭素粒子は、固体状態の二酸化炭素である。二酸化炭素粒子は、いわゆるドライアイスである。二酸化炭素粒子の形状は、例えば、ペレット状、粉末状、球状、又は、不定形状である。 The carbon dioxide particles are carbon dioxide in a solid state. The carbon dioxide particles are so-called dry ice. The shape of the carbon dioxide particles is, for example, a pellet shape, a powder shape, a spherical shape, or an indefinite shape.
二酸化炭素粒子は、例えば、液化炭酸ガスを断熱膨張させることにより生成される。生成された二酸化炭素粒子は、例えば、窒素ガスとともにノズルから噴射され、金属膜14に吹き付けられる。二酸化炭素粒子の平均粒径が10μm以上200μm以下であることが望ましい。二酸化炭素粒子の平均粒径は、例えば、ノズルから噴射される二酸化炭素粒子を高速カメラで撮像し、撮像した画像内の粒子を測長することで求めることが可能である。
The carbon dioxide particles are generated, for example, by adiabatic expansion of liquefied carbon dioxide gas. The generated carbon dioxide particles are sprayed from a nozzle together with, for example, nitrogen gas and sprayed onto the
また、二酸化炭素粒子が金属膜14に吹き付けられる際の金属膜14表面でのスポット径は、例えば、φ3mm以上φ10mm以下であることが望ましい。
Further, the spot diameter on the surface of the
次に、シリコン基板10の裏面側に樹脂シート16を貼りつける。樹脂シート16は、いわゆる、ダイシングシートである。樹脂シート16は、例えば、金属のフレーム18に固定されている。樹脂シート16は、金属膜14の表面に接着される。その後、シリコン基板10から支持基板12を剥離する(図1(g))。
Next, a resin sheet 16 is attached to the back side of the
その後、シリコン基板10の表面側の樹脂シート16を剥離することにより、分割された複数のMOSFETが得られる。
Thereafter, the resin sheet 16 on the surface side of the
以下、本実施形態のデバイスの製造方法の作用及び効果について説明する。 The operation and effect of the device manufacturing method of the present embodiment will be described below.
縦型のMOSFETのように、シリコン基板10の裏面側にも金属膜14が形成される場合、ダイシングの際にダイシング領域の裏面側の金属膜14も除去する必要がある。例えば、ブレードダイシングにより半導体基板10と、金属膜14とを表面側から同時に除去する場合、ダイシング領域の溝20の端部の金属膜14が裏面側に捲れあがり、いわゆるバリが発生する。
When the
金属膜14のバリが発生すると、例えば、半導体チップが外観検査不良となり製品化できない恐れがある。また、例えば、半導体チップと金属のベッドとをはんだ等の接合材により接合する際に、バリの部分で密着性が悪くなることで、接合不良が生じる恐れがある。
If burrs occur in the
本実施形態では、シリコン基板10のダイシング領域に沿って溝20を形成した後、金属膜14に裏面側から二酸化炭素粒子を噴射し、溝20に跨っている部分の金属膜14とシリコン基板10を除去する。除去された金属膜14とシリコン基板10は、空洞となっている溝20に削ぎ落とされるため、バリの発生が抑制される。溝20の金属膜14とシリコン基板10のみを自己整合的に除去することが可能である。
In the present embodiment, after forming the
溝20に跨っている部分の金属膜14とシリコン基板10の除去は、主に二酸化炭素粒子の物理的衝撃により生じているものと考えられる。加えて、金属膜14とシリコン基板10が低温の二酸化炭素粒子により急冷されること、及び、金属膜14とシリコン基板10に衝突した二酸化炭素が気化膨張する力が加わることにより、物理衝撃による金属膜14とシリコン基板10の除去効果を促進するものと考えられる。
It is considered that the removal of the
また、シリコン基板10の溝20の形成を、ブレードダイシングで行う場合、少なくともブレードの厚さ以上の幅がダイシング領域に必要となる。このため、例えば、50μm以上のダイシング領域幅が必要になる。
Further, when the
本実施形態では、溝20の形成を、プラズマエッチングにより行うため、ダイシング領域の幅を狭くすることが可能となる。例えば、ダイシング領域の幅は、例えば、10μm以上50μm未満、更には、20μm以下とすることも可能となる。
In this embodiment, since the
また、本実施形態では、主に二酸化炭素粒子による物理的衝撃により金属膜等を除去する。したがって、例えば、ドライエッチングの場合と異なり、金属膜が異種の金属の積層膜であっても、各膜の化学的性質の違いに左右されずに除去することが可能である。したがって、異種の金属の積層膜であっても簡便に、形状異常を抑制して除去することが可能である。 Moreover, in this embodiment, a metal film etc. are removed mainly by the physical impact by a carbon dioxide particle. Therefore, for example, unlike the case of dry etching, even if the metal film is a laminated film of different metals, it is possible to remove the metal film regardless of the difference in chemical properties of the respective films. Therefore, even a laminated film of different metals can be easily removed while suppressing shape abnormality.
図2は、本実施形態の製造方法で製造されるデバイスの模式断面図である。溝20近傍の断面形状を示す。図2に示すように、金属膜14の溝20側の端部の裏面(第2の面)に対する傾斜角(θ1)が、溝20の側面の裏面(第2の面)に対する傾斜角(θ2)よりも小さくなる。
FIG. 2 is a schematic cross-sectional view of a device manufactured by the manufacturing method of this embodiment. The cross-sectional shape in the vicinity of the
金属膜14の端部は、シリコン基板10と金属膜14の境界のシリコン端部よりも、溝の反対側に位置する。金属膜14の端部は、シリコン基板10と金属膜14の境界から金属膜14の表面に向かって、溝から遠ざかる方向に傾斜する。傾斜は金属膜14表面に向かって緩やかになる。また、金属膜14の端部の上面側の角は曲面となっている。金属膜14の端部が図2に示す形状を備えることにより、MOSFETをベッド等に接合する際の接合特性が向上する。
The end of the
また、特に、本実施形態のように、溝20の形成を、プラズマエッチングにより行った場合、金属膜14の溝20側の端部の凹凸差がシリコン基板10の溝20の側面の凹凸差よりも小さくなる。言い換えれば、金属膜14の溝20側の端部の表面粗さが、溝20の側面の表面粗さよりも小さくなっている。
In particular, when the
以上、本実施形態によれば、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。 As mentioned above, according to this embodiment, it becomes possible to provide the manufacturing method of the device which enables suppression of the shape abnormality at the time of processing a metal film.
(第2の実施形態)
本実施形態のデバイスの製造方法は、シリコン基板10の裏面側に金属膜ではなく、樹脂膜を備える半導体デバイスを製造する点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については、記述を省略する。
(Second Embodiment)
The device manufacturing method of the present embodiment is different from the first embodiment in that a semiconductor device including a resin film instead of a metal film on the back side of the
以下、製造するデバイスが、裏面側に樹脂膜を備えるシリコン(Si)を用いた半導体メモリである場合を例に説明する。 Hereinafter, a case where a device to be manufactured is a semiconductor memory using silicon (Si) having a resin film on the back side will be described as an example.
図3は、本実施形態のデバイスの製造方法を示す模式工程断面図である。 FIG. 3 is a schematic process cross-sectional view showing the device manufacturing method of this embodiment.
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に半導体メモリ(半導体素子)のメモリトランジスタ、周辺回路、電源電極、接地電極、I/O電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。
First, a memory transistor of a semiconductor memory (semiconductor element), a peripheral circuit, a surface of a silicon substrate (substrate) 10 including a first surface (hereinafter also referred to as a front surface) and a second surface (hereinafter also referred to as a back surface), Patterns such as a power supply electrode, a ground electrode, and an I / O electrode are formed. Thereafter, a protective film is formed on the uppermost layer of the
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側からシリコン基板10に部分的に溝20を形成する(図3(a))。ここで、ダイシング領域とは、複数の半導体素子をダイシングにより複数の半導体チップに分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、半導体素子を区切るように格子状に設けられる。
Next,
溝20は、例えば、ブレードダイシングにより形成する。
The
この溝20の形成は、裏面研削前に表面側からダイシング領域に溝を形成する、いわゆるDBG(Dicing Before Griding)加工である。溝20の深さは、後に裏面研削の際の研削予定位置(図3(a)、(b)中の点線)よりも浅くなるよう設定される。言い換えれば、溝20の深さは、裏面研削後に溝20の裏面側に半導体基板10が残るよう設定される。
The formation of the
次に、シリコン基板10の表面側に、図示しない接着層を用いて支持基板(支持体)12を接着する(図3(b))。支持基板12は、例えば、石英ガラスである。
Next, a support substrate (support) 12 is bonded to the surface side of the
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する(図3(c))。この際、溝20が形成された箇所の裏面側の半導体基板10が残存するようにする。溝20の裏面側の半導体基板を20μm以下、より望ましくは10μm以下残存させる。
Next, the back surface side of the
その後、シリコン基板10の裏面側に樹脂膜30を形成する(図3(d))。樹脂膜30は裏面の略全面に設けられる。
Thereafter, a
樹脂膜30は、例えば、分割後の半導体チップを基板にボンディングするためのDAF(Die Attach Film)である。樹脂膜30の膜厚は、例えば、10μm以上200μm以下である。
The
次に、シリコン基板10の裏面側から樹脂膜30に二酸化炭素粒子を噴射する(図3(e))。二酸化炭素粒子を噴射することにより、溝20が形成された箇所の裏面側の樹脂膜30、及び、溝20が形成された箇所の裏面側のシリコン基板10を、溝20が露出するよう除去する。樹脂膜30、及び、シリコン基板10は二酸化炭素粒子により物理的に空洞部である溝20に削ぎ落とされることで除去される(図3(f))。
Next, carbon dioxide particles are sprayed onto the
二酸化炭素粒子は、固体状態の二酸化炭素である。二酸化炭素粒子は、いわゆるドライアイスである。二酸化炭素粒子の形状は、例えば、ペレット状、粉末状、球状、又は、不定形状である。 The carbon dioxide particles are carbon dioxide in a solid state. The carbon dioxide particles are so-called dry ice. The shape of the carbon dioxide particles is, for example, a pellet shape, a powder shape, a spherical shape, or an indefinite shape.
二酸化炭素粒子は、例えば、液化炭酸ガスを断熱膨張させることにより生成される。生成された二酸化炭素粒子は、例えば、窒素ガスとともにノズルから噴射され、金属膜14に吹き付けられる。二酸化炭素粒子の平均粒径が10μm以上200μm以下であることが望ましい。
The carbon dioxide particles are generated, for example, by adiabatic expansion of liquefied carbon dioxide gas. The generated carbon dioxide particles are sprayed from a nozzle together with, for example, nitrogen gas and sprayed onto the
二酸化炭素粒子の平均粒径は、例えば、ノズルから噴射される二酸化炭素粒子を高速カメラで撮像し、撮像した画像内の粒子を測長することで求めることが可能である。
また、二酸化炭素粒子が金属膜14に吹き付けられる際の金属膜14表面でのスポット径は、例えば、φ3mm以上φ10mm以下であることが望ましい。
The average particle diameter of carbon dioxide particles can be obtained, for example, by capturing carbon dioxide particles ejected from a nozzle with a high-speed camera and measuring the particles in the captured image.
Further, the spot diameter on the surface of the
次に、シリコン基板10の裏面側に樹脂シート16を貼りつける。樹脂シート16は、いわゆる、ダイシングシートである。樹脂シート16は、例えば、金属のフレーム18に固定されている。樹脂シート16は、樹脂膜30の表面に接着される。その後、シリコン基板10から支持基板12を剥離する(図3(g))。
Next, a resin sheet 16 is attached to the back side of the
その後、樹脂シート16を剥離することにより、分割された複数の半導体メモリが得られる。 Thereafter, the resin sheet 16 is peeled to obtain a plurality of divided semiconductor memories.
以下、本実施形態のデバイスの製造方法の作用及び効果について説明する。 The operation and effect of the device manufacturing method of the present embodiment will be described below.
例えば、半導体メモリのように、携帯電話に代表される小型の電子機器に用いられる半導体デバイスでは、小型、薄型の半導体パッケージであるBGA(Ball Grid Array)やMCP(Multi Chip Package)が用いられる。BGAやMCPでは、ペースト状のダイボンディング材にかえて、DAF等のフィルム状のダイボンディング材が用いられる。 For example, a semiconductor device used in a small electronic device typified by a mobile phone, such as a semiconductor memory, uses a small and thin semiconductor package such as a BGA (Ball Grid Array) or MCP (Multi Chip Package). In BGA and MCP, a film-like die bonding material such as DAF is used instead of the paste-like die bonding material.
DAF等の樹脂膜30がシリコン基板10の裏面側に形成される場合、ダイシングの際にダイシング領域の裏面側の樹脂膜30も除去する必要がある。例えば、ブレードダイシングにより半導体基板10と、樹脂膜30とを表面側から同時に除去する場合、ダイシング領域の溝20端部から樹脂膜30がはがれたり、樹脂膜30の切断面が直線状にならず不規則な形状になったりするという問題がある。
When the
本実施形態では、シリコン基板10のダイシング領域に沿って溝20を形成した後、樹脂膜30に裏面側から二酸化炭素粒子を噴射し、溝20に跨っている部分の樹脂膜30とシリコン基板10を除去する。除去された樹脂膜30とシリコン基板10は、空洞となっている溝20に削ぎ落とされるため、樹脂膜30の剥がれが抑制される。また、樹脂膜30の切断面が直線状になる。
In the present embodiment, after forming the
溝20に跨っている部分の樹脂膜30とシリコン基板10の除去は、主に二酸化炭素粒子の物理的衝撃により生じているものと考えられる。加えて、樹脂膜30とシリコン基板10が低温の二酸化炭素粒子により急冷されること、及び、樹脂膜30とシリコン基板10に衝突した二酸化炭素が気化膨張する力が加わることにより、物理衝撃による樹脂膜30とシリコン基板10の除去効果を促進するものと考えられる。
It is considered that the removal of the
以上、本実施形態によれば、樹脂膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。 As mentioned above, according to this embodiment, it becomes possible to provide the manufacturing method of the device which enables suppression of the shape abnormality at the time of processing a resin film.
(第3の実施形態)
本実施形態のデバイスの製造方法は、二酸化炭素粒子にかえて、加圧された水(ウォータージェット)を用いる点以外は、第1の実施形態と同様である。以下、第1の実施形態と重複する内容については、記述を省略する。
(Third embodiment)
The device manufacturing method of this embodiment is the same as that of the first embodiment except that pressurized water (water jet) is used instead of carbon dioxide particles. Hereinafter, the description overlapping with the first embodiment is omitted.
本実施形態では、シリコン基板10の裏面側から金属膜14に加圧された水を噴射する。加圧された水を噴射することにより、溝20の裏面側の金属膜14とシリコン基板10を除去する。金属膜14は加圧された水により物理的に空洞部である溝20に削ぎ落とされることで除去される。この加工は、いわゆるウォータージェット加工である。
In the present embodiment, water pressurized on the
以上、本実施形態によっても、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。 As described above, according to this embodiment, it is possible to provide a device manufacturing method that enables suppression of shape abnormality when processing a metal film.
(第4の実施形態)
本実施形態のデバイスの製造方法は、二酸化炭素粒子にかえて、砥粒を含む加圧された水を用いる点以外は、第1の実施形態と同様である。以下、第1の実施形態と重複する内容については、記述を省略する。
(Fourth embodiment)
The device manufacturing method of this embodiment is the same as that of the first embodiment except that pressurized water containing abrasive grains is used instead of carbon dioxide particles. Hereinafter, the description overlapping with the first embodiment is omitted.
本実施形態では、シリコン基板10の裏面側から金属膜14に砥粒を含む加圧された水を噴射する。砥粒を含む加圧された水を噴射することにより、溝20の裏面側の金属膜14とシリコン基板10を除去する。金属膜14は砥粒を含む加圧された水により物理的に空洞部である溝20に削ぎ落とされることで除去される。この加工は、いわゆるアブレシブジェット加工である。
In the present embodiment, pressurized water containing abrasive grains is sprayed onto the
砥粒は、例えば、アルミナ粒子、炭化珪素粒子、シリカ粒子等である。 The abrasive grains are, for example, alumina particles, silicon carbide particles, silica particles and the like.
以上、本実施形態によっても、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。 As described above, according to this embodiment, it is possible to provide a device manufacturing method that enables suppression of shape abnormality when processing a metal film.
なお、実施形態では、半導体素子が、縦型のMOSFET、半導体メモリである場合を例に説明したが、半導体素子は縦型のMOSFET、半導体メモリに限定されるものではない。 In the embodiment, the case where the semiconductor element is a vertical MOSFET or a semiconductor memory has been described as an example. However, the semiconductor element is not limited to a vertical MOSFET or a semiconductor memory.
また、第1の実施形態では、溝の形成をプラズマエッチングで行う場合を例に説明したが、ブレードダイシング又はレーザダイシングで溝の形成を行うことも可能である。また、第2の実施形態では、溝の形成をブレードダイシングで行う場合を例に説明したが、プラズマエッチング又はレーザダイシングで溝の形成を行うことも可能である。 In the first embodiment, the case where the grooves are formed by plasma etching has been described as an example. However, the grooves can also be formed by blade dicing or laser dicing. In the second embodiment, the case where the groove is formed by blade dicing has been described as an example. However, the groove can also be formed by plasma etching or laser dicing.
また、実施形態では、MOSFET、半導体メモリの製造に用いる場合を例に説明したが、本発明をIGBT(Insulated Gate Bipolar Transistor)、小信号系デバイス、MEMS(Micro Electro Mechanical Systems)の製造に適用することも可能である。 Further, in the embodiment, the case of using the MOSFET and the semiconductor memory has been described as an example, but the present invention is applied to the manufacture of an IGBT (Insulated Gate Bipolar Transistor), a small signal device, and a MEMS (Micro Electro Mechanical Systems). It is also possible.
また、実施形態では、基板として、半導体基板を例に説明したが、半導体基板以外の基板、例えば、セラミック基板、ガラス基板、サファイア基板等、その他の基板に本発明を適用することが可能である。 In the embodiments, the semiconductor substrate is described as an example of the substrate. However, the present invention can be applied to other substrates such as a ceramic substrate, a glass substrate, and a sapphire substrate. .
また、実施形態では、二酸化炭素粒子を金属膜又は樹脂膜に噴射する場合を、一例として説明したが、ノズルからの噴射時には固体で、常温等の基板が置かれた雰囲気中では気化するその他の粒子を適用することも可能である。例えば、窒素粒子やアルゴン粒子を適用することも可能である。 In the embodiment, the case of injecting carbon dioxide particles onto a metal film or a resin film has been described as an example. However, it is solid at the time of injection from a nozzle, and is vaporized in an atmosphere where a substrate such as room temperature is placed. It is also possible to apply particles. For example, nitrogen particles or argon particles can be applied.
また、実施形態では、第2の面側に形成される膜として、金属膜及び樹脂膜を例に説明したが、例えば、窒化膜や酸化膜等の無機絶縁膜等、その他の膜を適用することも可能である。 In the embodiment, the metal film and the resin film are described as examples of the film formed on the second surface side. However, other films such as an inorganic insulating film such as a nitride film and an oxide film are applied. It is also possible.
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments and examples of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. For example, a component in one embodiment may be replaced or changed with a component in another embodiment. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10 シリコン基板(基板)
12 支持基板(支持体)
14 金属膜(膜)
16 樹脂シート
20 溝
30 樹脂膜(膜)
10 Silicon substrate (substrate)
12 Support substrate (support)
14 Metal film (film)
16
Claims (13)
前記溝が形成された箇所の前記第2の面側の前記基板が残存するように、前記基板の前記第2の面側を除去し、
前記第2の面側に膜を形成し、
前記第2の面側から前記膜に物質を噴射し、前記溝が形成された箇所の前記第2の面側の前記膜、及び、前記溝が形成された箇所の前記第2の面側の前記基板を、前記溝が露出するよう除去するデバイスの製造方法。 Forming a groove in the substrate partially from the first surface side of the substrate having the first surface and the second surface;
Removing the second surface side of the substrate so that the substrate on the second surface side of the portion where the groove is formed remains,
Forming a film on the second surface side;
A substance is sprayed onto the film from the second surface side, and the film on the second surface side where the groove is formed and on the second surface side where the groove is formed A device manufacturing method, wherein the substrate is removed so that the groove is exposed.
The device manufacturing method according to any one of claims 1 to 12, wherein a difference in unevenness at an end of the film on the groove side is smaller than a difference in unevenness on a side surface of the groove.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231874A JP2016096265A (en) | 2014-11-14 | 2014-11-14 | Manufacturing method of device |
KR1020150112416A KR20160057963A (en) | 2014-11-14 | 2015-08-10 | Device having a film and manufacturing method thereof |
TW104128894A TW201618174A (en) | 2014-11-14 | 2015-09-02 | Device manufacturing method and device |
CN201510553408.6A CN105609555B (en) | 2014-11-14 | 2015-09-02 | The manufacturing method of device |
US14/928,482 US9627259B2 (en) | 2014-11-14 | 2015-10-30 | Device manufacturing method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231874A JP2016096265A (en) | 2014-11-14 | 2014-11-14 | Manufacturing method of device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016096265A true JP2016096265A (en) | 2016-05-26 |
Family
ID=56071884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014231874A Pending JP2016096265A (en) | 2014-11-14 | 2014-11-14 | Manufacturing method of device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016096265A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018110381A (en) * | 2016-12-02 | 2018-07-12 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | Manufacturing method of electronic device to prevent water ingress during manufacturing |
EP3879604A4 (en) * | 2018-11-09 | 2022-06-29 | Grinergy Co.,Ltd. | Surface treatment method for lithium metal negative electrode, surface-treated lithium metal negative electrode, and lithium metal battery comprising same |
US11546998B2 (en) | 2014-07-31 | 2023-01-03 | Skyworks Solutions, Inc. | Multilayered transient liquid phase bonding |
-
2014
- 2014-11-14 JP JP2014231874A patent/JP2016096265A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11546998B2 (en) | 2014-07-31 | 2023-01-03 | Skyworks Solutions, Inc. | Multilayered transient liquid phase bonding |
JP2018110381A (en) * | 2016-12-02 | 2018-07-12 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | Manufacturing method of electronic device to prevent water ingress during manufacturing |
EP3879604A4 (en) * | 2018-11-09 | 2022-06-29 | Grinergy Co.,Ltd. | Surface treatment method for lithium metal negative electrode, surface-treated lithium metal negative electrode, and lithium metal battery comprising same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9627259B2 (en) | Device manufacturing method and device | |
JP6305355B2 (en) | Device manufacturing method | |
JP5659033B2 (en) | Manufacturing method of semiconductor device | |
US9947571B2 (en) | Processing apparatus, nozzle, and dicing apparatus | |
JP2017055012A (en) | Manufacturing method for device | |
US9490103B2 (en) | Separation of chips on a substrate | |
JP2016096265A (en) | Manufacturing method of device | |
JP2016134433A (en) | Dicing machine | |
JP4877626B2 (en) | Manufacturing method of semiconductor device | |
US10332759B2 (en) | Processing apparatus | |
JP6370720B2 (en) | Device manufacturing method | |
TWI595606B (en) | Chip package and manufacturing method thereof | |
JP6325421B2 (en) | Device manufacturing method | |
JP2017103362A (en) | Semiconductor device manufacturing method | |
JP2016167573A (en) | Method of manufacturing semiconductor device | |
JP2016093871A (en) | Processing device and nozzle | |
JP6591240B2 (en) | Device manufacturing method | |
KR20160057963A (en) | Device having a film and manufacturing method thereof | |
JP2016093870A (en) | Processing device | |
JP2010135565A (en) | Semiconductor device and production process of the same | |
CN105609555B (en) | The manufacturing method of device | |
JP2012119516A (en) | Manufacturing method of semiconductor device and manufacturing program | |
JP2015109349A (en) | Processing method of package wafer | |
JP2015103569A (en) | Device chip forming method | |
JP2010147355A (en) | Method of manufacturing semiconductor device |