JP6325421B2 - Device manufacturing method - Google Patents
Device manufacturing method Download PDFInfo
- Publication number
- JP6325421B2 JP6325421B2 JP2014231875A JP2014231875A JP6325421B2 JP 6325421 B2 JP6325421 B2 JP 6325421B2 JP 2014231875 A JP2014231875 A JP 2014231875A JP 2014231875 A JP2014231875 A JP 2014231875A JP 6325421 B2 JP6325421 B2 JP 6325421B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- groove
- device manufacturing
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dicing (AREA)
Description
本発明の実施形態は、デバイスの製造方法に関する。 Embodiments described herein relate generally to a device manufacturing method.
ウェハ等の半導体基板上に形成された複数の半導体素子は、半導体基板に設けられたダイシング領域に沿ってダイシングすることによって、複数の半導体チップに分割される。半導体基板の一方の面に、半導体素子の電極となる金属膜や、ダイボンディングフィルム等の樹脂膜が形成されている場合、ダイシングの際にダイシング領域の金属膜や樹脂膜も除去する必要がある。 A plurality of semiconductor elements formed on a semiconductor substrate such as a wafer is divided into a plurality of semiconductor chips by dicing along a dicing region provided on the semiconductor substrate. When a metal film serving as an electrode of a semiconductor element or a resin film such as a die bonding film is formed on one surface of the semiconductor substrate, it is necessary to remove the metal film or resin film in the dicing region during dicing. .
金属膜や樹脂膜を除去する方法として、例えば、半導体基板と、金属膜又は樹脂膜を同時にブレードダイシングにより除去する方法がある。この場合、金属膜又は樹脂膜に突起(バリ)等の形状異常が生じやすい。金属膜や樹脂膜の形状異常が生ずると、半導体チップが外観検査不良と判定されたり、ベッドと半導体チップの接合不良が生じたりすることで製品歩留りが低下するため問題となる。 As a method of removing the metal film or the resin film, for example, there is a method of removing the semiconductor substrate and the metal film or the resin film simultaneously by blade dicing. In this case, shape abnormalities such as protrusions (burrs) are likely to occur in the metal film or the resin film. When the shape abnormality of the metal film or the resin film occurs, the semiconductor chip is determined to be defective in appearance inspection, or the bonding failure between the bed and the semiconductor chip is caused, resulting in a decrease in product yield.
本発明が解決しようとする課題は、膜の加工の際の形状異常の抑制を可能にするデバイスの製造方法を提供することにある。 The problem to be solved by the present invention is to provide a device manufacturing method that enables suppression of shape abnormality during film processing.
実施形態のデバイスの製造方法は、第1の面と第2の面を有する基板の前記第2の面側に膜を形成し、前記第1の面側から前記膜が残存するよう前記基板に部分的に溝を形成し、前記第1の面側から二酸化炭素を含む粒子を、前記膜の表面でのスポット径がφ3mm以上φ10mm以下となるように噴射し、前記溝が形成された箇所の前記第2の面側の前記膜を除去する。
In the device manufacturing method according to the embodiment, a film is formed on the second surface side of a substrate having a first surface and a second surface, and the film is left on the substrate so that the film remains from the first surface side. where the portion to form a groove, the particles containing carbon dioxide from said first surface, the spot diameter at the surface of said membrane shines injection so that less φ10mm more .phi.3 mm, the groove is formed The film on the second surface side is removed.
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same members and the like are denoted by the same reference numerals, and the description of the members and the like once described is omitted as appropriate.
(第1の実施形態)
本実施形態のデバイスの製造方法は、第1の面と第2の面を有する基板の第2の面側に膜を形成し、第1の面側から膜が残存するよう基板に部分的に溝を形成し、第1の面側から物質を噴射し、溝が形成された箇所の第2の面側の膜を除去する。
(First embodiment)
In the device manufacturing method of this embodiment, a film is formed on the second surface side of the substrate having the first surface and the second surface, and the film is partially left on the substrate so that the film remains from the first surface side. A groove is formed, a substance is sprayed from the first surface side, and the film on the second surface side where the groove is formed is removed.
以下、製造するデバイスが、両面に金属電極を備えるシリコン(Si)を用いた縦型のパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である場合を例に説明する。この場合、基板が半導体基板となる。また、膜が金属膜となる。また、金属膜に噴射する物質が、二酸化炭素を含む粒子である場合を例に説明する。なお、二酸化炭素を含有する粒子(以下、単に二酸化炭素粒子とも記述する)とは、二酸化炭素を主成分とする粒子である。二酸化炭素に加え、例えば、不可避的な不純物が含有されていても構わない。 Hereinafter, the case where the device to be manufactured is a vertical power MOSFET (Metal Oxide Field Effect Transistor) using silicon (Si) having metal electrodes on both sides will be described as an example. In this case, the substrate is a semiconductor substrate. Further, the film becomes a metal film. Further, an example will be described in which the substance injected onto the metal film is particles containing carbon dioxide. Note that particles containing carbon dioxide (hereinafter also simply referred to as carbon dioxide particles) are particles containing carbon dioxide as a main component. In addition to carbon dioxide, for example, inevitable impurities may be contained.
図1は、本実施形態のデバイスの製造方法を示す模式工程断面図である。 FIG. 1 is a schematic process cross-sectional view showing the device manufacturing method of this embodiment.
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に縦型のMOSFET(半導体素子)のベース領域、ソース領域、ゲート絶縁膜、ゲート電極、ソース電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。表面側に設けられたダイシング領域の表面には、シリコン基板10が露出していることが望ましい。
First, a base region and a source of a vertical MOSFET (semiconductor element) on the surface side of a silicon substrate (substrate) 10 having a first surface (hereinafter also referred to as a front surface) and a second surface (hereinafter also referred to as a back surface). Patterns such as regions, gate insulating films, gate electrodes, and source electrodes are formed. Thereafter, a protective film is formed on the uppermost layer of the
次に、シリコン基板10の表面側に支持基板(支持体)12を貼りあわせる(図1(a))。支持基板12は、例えば、石英ガラスである。
Next, a support substrate (support body) 12 is bonded to the surface side of the silicon substrate 10 (FIG. 1A). The
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する。その後、シリコン基板10の裏面側に金属膜14を形成する(図1(b))。金属膜14は裏面の略全面に設けられる。
Next, the back side of the
金属膜14は、MOSFETのドレイン電極である。金属膜14は、例えば、異種の金属の積層膜である。金属膜14は、例えば、シリコン基板10の裏面側から、アルミニウム/チタン/ニッケル/金の積層膜である。金属膜14は、例えば、スパッタ法により形成される。金属膜14の膜厚は、例えば、0.5μm以上1.0μm以下である。
The metal film 14 is a drain electrode of the MOSFET. The metal film 14 is, for example, a laminated film of different metals. The metal film 14 is, for example, a laminated film of aluminum / titanium / nickel / gold from the back side of the
次に、シリコン基板10の裏面側を下にして、トレイ16に載置する。シリコン基板10は周辺部のみがトレイ16によって支持される。シリコン基板10の周辺部以外は、トレイ16との間に空隙が存在する。シリコン基板10の周辺部の金属膜14とトレイ16の周辺部が接着層を用いて固定されてもかまわない。その後、シリコン基板10から支持基板12を剥離する(図1(c))。
Next, the
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側から裏面側の金属膜14が露出するようにシリコン基板10に部分的に溝20を形成する(図1(d))。ここで、ダイシング領域とは、複数の半導体素子をダイシングにより複数の半導体チップに分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、半導体素子を区切るように格子状に設けられる。
Next,
溝20は、例えば、プラズマエッチングにより形成する。プロズマエッチングは、例えば、F系ラジカルを用いた等方性エッチングステップ、CF4系ラジカル用いた保護膜形成ステップ、F系イオンを用いた異方性エッチングを繰り返す、いわゆるボッシュプロセスである。
The
溝20は、シリコン基板10の表面側の保護膜をマスクに、全面エッチングにより形成することが望ましい。この方法によれば、リソグラフィーを用いないため、製造工程の簡略化及び低コスト化が可能である。
The
次に、シリコン基板10の表面側から二酸化炭素粒子を噴射する(図1(e))。二酸化炭素粒子を噴射することにより、溝20が形成された箇所の裏面側の金属膜14を除去する。金属膜14は二酸化炭素粒子により物理的に除去される(図1(f))。
Next, carbon dioxide particles are jetted from the surface side of the silicon substrate 10 (FIG. 1E). By injecting carbon dioxide particles, the metal film 14 on the back side of the portion where the
二酸化炭素粒子は、固体状態の二酸化炭素である。二酸化炭素粒子は、いわゆるドライアイスである。二酸化炭素粒子の形状は、例えば、ペレット状、粉末状、球状、又は、不定形状である。 The carbon dioxide particles are carbon dioxide in a solid state. The carbon dioxide particles are so-called dry ice. The shape of the carbon dioxide particles is, for example, a pellet shape, a powder shape, a spherical shape, or an indefinite shape.
二酸化炭素粒子は、例えば、液化炭酸ガスを断熱膨張させることにより生成される。生成された二酸化炭素粒子は、例えば、窒素ガスとともにノズルから噴射され、金属膜14に吹き付けられる。二酸化炭素粒子の平均粒径が10μm以上200μm以下であることが望ましい。二酸化炭素粒子の平均粒径は、例えば、ノズルから噴射される二酸化炭素粒子を高速カメラで撮像し、撮像した画像内の粒子を測長することで求めることが可能である。 The carbon dioxide particles are generated, for example, by adiabatic expansion of liquefied carbon dioxide gas. The generated carbon dioxide particles are sprayed from a nozzle together with, for example, nitrogen gas and sprayed onto the metal film 14. The average particle size of the carbon dioxide particles is desirably 10 μm or more and 200 μm or less. The average particle diameter of carbon dioxide particles can be obtained, for example, by capturing carbon dioxide particles ejected from a nozzle with a high-speed camera and measuring the particles in the captured image.
また、二酸化炭素粒子が金属膜14に吹き付けられる際の金属膜14表面でのスポット径は、例えば、φ3mm以上φ10mm以下であることが望ましい。 Further, the spot diameter on the surface of the metal film 14 when the carbon dioxide particles are sprayed onto the metal film 14 is preferably, for example, φ3 mm or more and φ10 mm or less.
溝20の裏面側の金属膜14が除去されることにより分割されたMOSFETは、トレイ16上に落下して保持される(図1(g))。
The MOSFET divided by removing the metal film 14 on the back surface side of the
以下、本実施形態のデバイスの製造方法の作用及び効果について説明する。 The operation and effect of the device manufacturing method of the present embodiment will be described below.
縦型のMOSFETのように、シリコン基板10の裏面側にも金属膜14が形成される場合、ダイシングの際にダイシング領域の裏面側の金属膜14も除去する必要がある。例えば、ブレードダイシングにより半導体基板10と、金属膜14とを表面側から同時に除去する場合、ダイシング領域の溝20端部の金属膜14が裏面側に捲れあがり、いわゆるバリが発生する。
When the metal film 14 is formed also on the back surface side of the
金属膜14のバリが発生すると、例えば、半導体チップが外観検査不良となり製品化できない恐れがある。また、例えば、半導体チップと金属のベッドとをはんだ等の接合材により接合する際に、バリの部分で密着性が悪くなることで、接合不良が生じる恐れがある。 If burrs occur in the metal film 14, for example, the semiconductor chip may be defective in appearance inspection and cannot be commercialized. In addition, for example, when the semiconductor chip and the metal bed are bonded with a bonding material such as solder, adhesion may be deteriorated at a burr portion, which may cause a bonding failure.
本実施形態では、シリコン基板10のダイシング領域に沿って溝20を形成した後、表面側から二酸化炭素粒子を吹き付け、溝20に跨っている部分の金属膜14を除去する。除去された金属膜14は、トレイ16側の空間に削ぎ落とされ、バリの発生が抑制される。溝20の金属膜14のみを自己整合的に除去することが可能である。
In the present embodiment, after forming the
溝20に跨っている部分の金属膜14の除去は、主に二酸化炭素粒子の物理的衝撃により生じているものと考えられる。加えて、金属膜14が低温の二酸化炭素粒子により急冷されること、及び、金属膜14に衝突した二酸化炭素が気化膨張する力が加わることにより、物理衝撃による金属膜14の除去効果を促進するものと考えられる。
It is considered that the removal of the metal film 14 in the portion straddling the
また、シリコン基板10の溝20の形成を、ブレードダイシングで行う場合、溝20の裏面側の端部のシリコン基板10に欠け(チッピング)が生じる場合がある。本実施形態では、溝20の形成を、プラズマエッチングにより行うため、溝20の裏面側の端部のシリコン基板10に生じる欠けを防止することが可能となる。
In addition, when the
また、シリコン基板10の溝20の形成を、ブレードダイシングで行う場合、少なくともブレードの厚さ以上の幅がダイシング領域に必要となる。このため、例えば、50μm以上のダイシング領域幅が必要になる。
Further, when the
本実施形態では、溝20の形成を、プラズマエッチングにより行うため、ダイシング領域の幅を狭くすることが可能となる。例えば、ダイシング領域の幅は、例えば、10μm以上50μm未満、更には、20μm以下とすることも可能となる。
In this embodiment, since the
また、本実施形態では、主に二酸化炭素粒子による物理的衝撃により金属膜等を除去する。したがって、例えば、ドライエッチングの場合と異なり、金属膜が異種の金属の積層膜であっても、各膜の化学的性質の違いに左右されずに除去することが可能である。したがって、異種の金属の積層膜であっても簡便に、形状異常を抑制して除去することが可能である。 Moreover, in this embodiment, a metal film etc. are removed mainly by the physical impact by a carbon dioxide particle. Therefore, for example, unlike the case of dry etching, even if the metal film is a laminated film of different metals, it is possible to remove the metal film regardless of the difference in chemical properties of the respective films. Therefore, even a laminated film of different metals can be easily removed while suppressing shape abnormality.
また、特に、本実施形態のように、溝20の形成を、プラズマエッチングにより行った場合、金属膜14の溝20側の端部の凹凸差がシリコン基板10の溝20の側面の凹凸差よりも小さくなる。言い換えれば、金属膜14の溝20側の端部の表面粗さが、溝20の側面の表面粗さよりも小さくなっている。
In particular, when the
以上、本実施形態によれば、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。 As mentioned above, according to this embodiment, it becomes possible to provide the manufacturing method of the device which enables suppression of the shape abnormality at the time of processing a metal film.
(第2の実施形態)
本実施形態のデバイスの製造方法は、シリコン基板10の裏面側に金属膜ではなく、樹脂膜を備える半導体デバイスを製造する点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については、記述を省略する。
(Second Embodiment)
The device manufacturing method of the present embodiment is different from the first embodiment in that a semiconductor device including a resin film instead of a metal film on the back side of the
以下、製造するデバイスが、裏面側に樹脂膜を備えるシリコン(Si)を用いた半導体メモリである場合を例に説明する。 Hereinafter, a case where a device to be manufactured is a semiconductor memory using silicon (Si) having a resin film on the back side will be described as an example.
図2は、本実施形態のデバイスの製造方法を示す模式工程断面図である。 FIG. 2 is a schematic process cross-sectional view showing the device manufacturing method of this embodiment.
まず、第1の面(以下、表面とも称する)と第2の面(以下、裏面とも称する)を備えるシリコン基板(基板)10の表面側に半導体メモリ(半導体素子)のメモリトランジスタ、周辺回路、電源電極、接地電極、I/O電極等のパターンを形成する。その後、シリコン基板10の最上層に保護膜を形成する。保護膜は、例えば、ポリイミド等の樹脂膜、シリコン窒化膜やシリコン酸化膜等の無機絶縁膜である。
First, a memory transistor of a semiconductor memory (semiconductor element), a peripheral circuit, a surface of a silicon substrate (substrate) 10 including a first surface (hereinafter also referred to as a front surface) and a second surface (hereinafter also referred to as a back surface), Patterns such as a power supply electrode, a ground electrode, and an I / O electrode are formed. Thereafter, a protective film is formed on the uppermost layer of the
次に、シリコン基板10の表面側に支持基板(支持体)12を貼りあわせる(図2(a))。支持基板12は、例えば、石英ガラスである。
Next, a support substrate (support body) 12 is bonded to the surface side of the silicon substrate 10 (FIG. 2A). The
次に、シリコン基板10の裏面側を研削により除去し、シリコン基板10を薄膜化する。その後、シリコン基板10の裏面側に樹脂膜30を形成する(図2(b))。樹脂膜30は裏面の略全面に設けられる。
Next, the back side of the
樹脂膜30は、例えば、分割後の半導体チップを基板にボンディングするためのDAF(Die Attach Film)である。樹脂膜30の膜厚は、例えば、10μm以上200μm以下である。
The
次に、シリコン基板10の裏面側を下にして、トレイ16に載置する。シリコン基板10は周辺部のみがトレイ16によって支持される。シリコン基板10の周辺部以外は、トレイ16との間に空隙が存在する。シリコン基板10の周辺部の樹脂膜30とトレイ16の周辺部が接着層を用いて固定されてもかまわない。その後、シリコン基板10から支持基板12を剥離する(図2(c))。
Next, the
次に、シリコン基板10の表面側に設けられたダイシング領域に沿って、表面側から裏面側の樹脂膜30が露出するようにシリコン基板10に部分的に溝20を形成する(図2(d))。ここで、ダイシング領域とは、半導体チップをダイシングにより分割するための所定の幅を備える予定領域であり、シリコン基板10の表面側に設けられる。ダイシング領域には、半導体素子のパターンは形成されない。ダイシング領域は、例えば、シリコン基板10表面側に、格子状に設けられる。
Next, along the dicing region provided on the front surface side of the
溝20は、例えば、ブレードダイシングにより形成する。
The
次に、シリコン基板10の表面側から二酸化炭素粒子を噴射する(図2(e))。二酸化炭素粒子を噴射することにより、溝20が形成された箇所の裏面側の樹脂膜30を除去する。樹脂膜30は二酸化炭素粒子により物理的に除去される(図2(f))。
Next, carbon dioxide particles are jetted from the surface side of the silicon substrate 10 (FIG. 2E). By injecting carbon dioxide particles, the
二酸化炭素粒子は、固体状態の二酸化炭素である。二酸化炭素粒子は、いわゆるドライアイスである。二酸化炭素粒子の形状は、例えば、ペレット状、粉末状、球状、又は、不定形状である。 The carbon dioxide particles are carbon dioxide in a solid state. The carbon dioxide particles are so-called dry ice. The shape of the carbon dioxide particles is, for example, a pellet shape, a powder shape, a spherical shape, or an indefinite shape.
二酸化炭素粒子は、例えば、窒素ガスとともにノズルから噴射され、樹脂膜30に吹き付けられる。二酸化炭素粒子の平均粒径が10μm以上200μm以下であることが望ましい。二酸化炭素粒子の平均粒径は、例えば、ノズルから噴射される二酸化炭素粒子を高速カメラで撮像し、撮像した画像内の粒子を測長することで求めることが可能である。
The carbon dioxide particles are sprayed from a nozzle together with, for example, nitrogen gas and sprayed on the
また、二酸化炭素粒子が樹脂膜30に吹き付けられる際の樹脂膜30表面でのスポット径は、例えば、φ3mm以上φ10mm以下であることが望ましい。
The spot diameter on the surface of the
溝20の裏面側の樹脂膜30が除去されることにより、分割された半導体メモリは、トレイ16上に落下して保持される(図1(g))。
By removing the
以下、本実施形態のデバイスの製造方法の作用及び効果について説明する。 The operation and effect of the device manufacturing method of the present embodiment will be described below.
例えば、半導体メモリのように、携帯電話に代表される小型の電子機器に用いられる半導体デバイスでは、小型、薄型の半導体パッケージであるBGA(Ball Grid Array)やMCP(Multi Chip Package)が用いられる。BGAやMCPでは、ペースト状のダイボンディング材にかえて、DAF等のフィルム状のダイボンディング材が用いられる。 For example, a semiconductor device used in a small electronic device typified by a mobile phone, such as a semiconductor memory, uses a small and thin semiconductor package such as a BGA (Ball Grid Array) or MCP (Multi Chip Package). In BGA and MCP, a film-like die bonding material such as DAF is used instead of the paste-like die bonding material.
DAF等の樹脂膜30がシリコン基板10の裏面側に形成される場合、ダイシングの際にダイシング領域の裏面側の樹脂膜30も除去する必要がある。例えば、ブレードダイシングにより半導体基板10と、樹脂膜30とを表面側から同時に除去する場合、ダイシング領域の溝20端部から樹脂膜30がはがれたり、樹脂膜30の切断面が直線状にならず不規則な形状になったりするという問題がある。
When the
本実施形態では、シリコン基板10のダイシング領域に沿って溝20を形成した後、樹脂膜30に表面側から二酸化炭素粒子を吹き付け、溝20に跨っている部分の樹脂膜30を除去する。除去された樹脂膜30は、トレイ16側の空間に削ぎ落とされ、バリの発生が抑制される。また、樹脂膜30の切断面が直線状になる。
In this embodiment, after forming the
溝20に跨っている部分の樹脂膜30の除去は、主に二酸化炭素粒子の物理的衝撃により生じているものと考えられる。加えて、樹脂膜30が低温の二酸化炭素粒子により急冷されること、及び、樹脂膜30に衝突した二酸化炭素が気化膨張する力が加わることにより、物理衝撃による樹脂膜30の除去効果を促進するものと考えられる。
It is considered that the removal of the
以上、本実施形態によれば、樹脂膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。 As mentioned above, according to this embodiment, it becomes possible to provide the manufacturing method of the device which enables suppression of the shape abnormality at the time of processing a resin film.
(第3の実施形態)
本実施形態のデバイスの製造方法は、二酸化炭素粒子にかえて、加圧された水(ウォータージェット)を用いる点以外は、第1の実施形態と同様である。以下、第1の実施形態と重複する内容については、記述を省略する。
(Third embodiment)
The device manufacturing method of this embodiment is the same as that of the first embodiment except that pressurized water (water jet) is used instead of carbon dioxide particles. Hereinafter, the description overlapping with the first embodiment is omitted.
本実施形態では、シリコン基板10の表面側から金属膜14に加圧された水を噴射する。加圧された水を噴射することにより、溝20の裏面側の金属膜14を除去する。金属膜14は加圧された水により物理的に除去される。この加工は、いわゆるウォータージェット加工である。
In the present embodiment, water pressurized on the metal film 14 is sprayed from the surface side of the
以上、本実施形態によっても、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。 As described above, according to this embodiment, it is possible to provide a device manufacturing method that enables suppression of shape abnormality when processing a metal film.
(第4の実施形態)
本実施形態のデバイスの製造方法は、二酸化炭素粒子にかえて、砥粒を含む加圧された水を用いる点以外は、第1の実施形態と同様である。以下、第1の実施形態と重複する内容については、記述を省略する。
(Fourth embodiment)
The device manufacturing method of this embodiment is the same as that of the first embodiment except that pressurized water containing abrasive grains is used instead of carbon dioxide particles. Hereinafter, the description overlapping with the first embodiment is omitted.
本実施形態では、シリコン基板10の表面側から金属膜14に砥粒を含む加圧された水を噴射する。砥粒を含む加圧された水を噴射することにより、溝20の裏面側の金属膜14を除去する。金属膜14は砥粒を含む加圧された水により物理的に除去される。この加工は、いわゆるアブレシブジェット加工である。
In the present embodiment, pressurized water containing abrasive grains is sprayed from the surface side of the
砥粒は、例えば、アルミナ粒子、炭化珪素粒子、シリカ粒子等である。 The abrasive grains are, for example, alumina particles, silicon carbide particles, silica particles and the like.
以上、本実施形態によっても、金属膜を加工する際の形状異常の抑制を可能にするデバイスの製造方法を提供することが可能となる。 As described above, according to this embodiment, it is possible to provide a device manufacturing method that enables suppression of shape abnormality when processing a metal film.
なお、実施形態では、半導体素子が、縦型のMOSFET、半導体メモリである場合を例に説明したが、半導体素子は縦型のMOSFET、半導体メモリに限定されるものではない。 In the embodiment, the case where the semiconductor element is a vertical MOSFET or a semiconductor memory has been described as an example. However, the semiconductor element is not limited to a vertical MOSFET or a semiconductor memory.
また、第1の実施形態では、溝の形成をプラズマエッチングで行う場合を例に説明したが、ブレードダイシング又はレーザダイシングで溝の形成を行うことも可能である。また、第2の実施形態では、溝の形成をブレードダイシングで行う場合を例に説明したが、プラズマエッチング又はレーザダイシングで溝の形成を行うことも可能である。 In the first embodiment, the case where the grooves are formed by plasma etching has been described as an example. However, the grooves can also be formed by blade dicing or laser dicing. In the second embodiment, the case where the groove is formed by blade dicing has been described as an example. However, the groove can also be formed by plasma etching or laser dicing.
また、実施形態では、金属膜又は樹脂膜が露出するよう溝を形成する場合を例に説明したが、一部、基板を残すように溝を形成することも可能である。この場合は、物質を噴射することで、残された溝部の基板と金属膜又は樹脂膜を同時に除去する。 In the embodiment, the case where the groove is formed so as to expose the metal film or the resin film has been described as an example. However, the groove may be formed so as to leave a part of the substrate. In this case, the remaining substrate and the metal film or resin film are simultaneously removed by spraying the substance.
また、実施形態では、MOSFET、半導体メモリの製造に用いる場合を例に説明したが、本発明をIGBT(Insulated Gate Bipolar Transistor)、小信号系デバイス、MEMS(Micro Electro Mechanical Systems)の製造に適用することも可能である。 Further, in the embodiment, the case of using the MOSFET and the semiconductor memory has been described as an example, but the present invention is applied to the manufacture of an IGBT (Insulated Gate Bipolar Transistor), a small signal device, and a MEMS (Micro Electro Mechanical Systems). It is also possible.
また、実施形態では、基板として、半導体基板を例に説明したが、半導体基板以外の基板、例えば、セラミック基板、ガラス基板、サファイア基板等、その他の基板に本発明を適用することが可能である。 In the embodiments, the semiconductor substrate has been described as an example of the substrate. However, the present invention can be applied to other substrates such as a ceramic substrate, a glass substrate, and a sapphire substrate. .
また、実施形態では、二酸化炭素粒子を金属膜又は樹脂膜に噴射する場合を、一例として説明したが、ノズルからの噴射時には固体で、常温等の基板が置かれた雰囲気中では気化するその他の粒子を適用することも可能である。例えば、窒素粒子やアルゴン粒子を適用することも可能である。 In the embodiment, the case of injecting carbon dioxide particles onto a metal film or a resin film has been described as an example. It is also possible to apply particles. For example, nitrogen particles or argon particles can be applied.
また、実施形態では、第2の面側に形成される膜として、金属膜及び樹脂膜を例に説明したが、例えば、窒化膜や酸化膜等の無機絶縁膜等、その他の膜を適用することも可能である。 In the embodiment, the metal film and the resin film are described as examples of the film formed on the second surface side. However, other films such as an inorganic insulating film such as a nitride film and an oxide film are applied. It is also possible.
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments and examples of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. For example, a component in one embodiment may be replaced or changed with a component in another embodiment. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10 シリコン基板(基板)
14 金属膜(膜)
20 溝
30 樹脂膜(膜)
10 Silicon substrate (substrate)
14 Metal film (film)
20
Claims (14)
前記第1の面側から前記膜が残存するよう前記基板に部分的に溝を形成し、
前記第1の面側から二酸化炭素を含む粒子を、前記膜の表面でのスポット径がφ3mm以上φ10mm以下となるように噴射し、前記溝が形成された箇所の前記第2の面側の前記膜を除去するデバイスの製造方法。 Forming a film on the second surface side of the substrate having the first surface and the second surface;
Forming a groove in the substrate partially so that the film remains from the first surface side;
The particles containing carbon dioxide from said first surface, the spot diameter at the surface of said membrane shines injection so that less φ10mm more .phi.3 mm, over the second surface of a portion the grooves are formed A device manufacturing method for removing the film.
前記第2の面側を下にし、前記第2の面との間に空隙が存在するように、前記基板をトレイに載置し、Place the substrate on the tray so that there is a gap between the second surface side and the second surface,
前記第1の面側から前記膜が残存するよう前記基板に部分的に溝を形成し、Forming a groove in the substrate partially so that the film remains from the first surface side;
前記第1の面側から二酸化炭素を含む粒子を噴射し、前記溝が形成された箇所の前記第2の面側の前記膜を除去して前記基板を分割し、Injecting particles containing carbon dioxide from the first surface side, removing the film on the second surface side where the groove is formed, and dividing the substrate,
分割された前記基板を前記トレイに落下させるデバイスの製造方法。A device manufacturing method for dropping the divided substrate onto the tray.
The unevenness difference of the ends of the grooves side, device manufacturing method of the unevenness difference smaller claims 1 to 13 any one claim than the side surface of the groove of the membrane.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231875A JP6325421B2 (en) | 2014-11-14 | 2014-11-14 | Device manufacturing method |
KR1020150112416A KR20160057963A (en) | 2014-11-14 | 2015-08-10 | Device having a film and manufacturing method thereof |
TW104128894A TW201618174A (en) | 2014-11-14 | 2015-09-02 | Device manufacturing method and device |
CN201510553408.6A CN105609555B (en) | 2014-11-14 | 2015-09-02 | The manufacturing method of device |
US14/928,482 US9627259B2 (en) | 2014-11-14 | 2015-10-30 | Device manufacturing method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231875A JP6325421B2 (en) | 2014-11-14 | 2014-11-14 | Device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016096266A JP2016096266A (en) | 2016-05-26 |
JP6325421B2 true JP6325421B2 (en) | 2018-05-16 |
Family
ID=56071886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014231875A Active JP6325421B2 (en) | 2014-11-14 | 2014-11-14 | Device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6325421B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6822802B2 (en) * | 2016-09-05 | 2021-01-27 | 株式会社ディスコ | Wafer processing method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4279572B2 (en) * | 2003-02-26 | 2009-06-17 | 株式会社ディスコ | Water jet processing method |
JP2006073690A (en) * | 2004-09-01 | 2006-03-16 | Disco Abrasive Syst Ltd | Dividing method of wafer |
US8664089B1 (en) * | 2012-08-20 | 2014-03-04 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
US9368404B2 (en) * | 2012-09-28 | 2016-06-14 | Plasma-Therm Llc | Method for dicing a substrate with back metal |
DE102012111358A1 (en) * | 2012-11-23 | 2014-05-28 | Osram Opto Semiconductors Gmbh | Method for separating a composite into semiconductor chips and semiconductor chip |
JP2014165388A (en) * | 2013-02-26 | 2014-09-08 | Renesas Electronics Corp | Semiconductor device manufacturing method |
-
2014
- 2014-11-14 JP JP2014231875A patent/JP6325421B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016096266A (en) | 2016-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6305355B2 (en) | Device manufacturing method | |
US9627259B2 (en) | Device manufacturing method and device | |
JP5659033B2 (en) | Manufacturing method of semiconductor device | |
TW201617137A (en) | Processing apparatus, nozzle, and dicing apparatus | |
JP2017055012A (en) | Manufacturing method for device | |
KR20140024219A (en) | Semiconductor die singulation method | |
JP6302644B2 (en) | Wafer processing method | |
JP6730891B2 (en) | Wafer processing method | |
US20160111255A1 (en) | Separation of Chips on a Substrate | |
JP6903375B2 (en) | Device chip manufacturing method | |
US20200118879A1 (en) | Semiconductor Device and Method | |
US6756562B1 (en) | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method | |
JP4877626B2 (en) | Manufacturing method of semiconductor device | |
JP2016096265A (en) | Manufacturing method of device | |
JP6314047B2 (en) | Wafer processing method | |
JP6370720B2 (en) | Device manufacturing method | |
JP6325421B2 (en) | Device manufacturing method | |
US10332759B2 (en) | Processing apparatus | |
JP2016167573A (en) | Method of manufacturing semiconductor device | |
JP2016093871A (en) | Processing device and nozzle | |
JP6591240B2 (en) | Device manufacturing method | |
KR20160057963A (en) | Device having a film and manufacturing method thereof | |
JP2016093870A (en) | Processing device | |
JP2007005366A (en) | Method of manufacturing semiconductor device | |
CN105609555B (en) | The manufacturing method of device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170227 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170914 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6325421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |