JP2016093086A - 外部のピンによって操作モードを調整可能な駆動回路 - Google Patents

Abstract

【課題】外部のピンによって、抵抗の抵抗値又はキャパシタンスのキャパシタンス値を変更することにより、異なる操作モードに選択的に調整することが可能である、外部のピンによって操作モードを調整可能な駆動回路を提供する。【解決手段】操作モード制御回路と、駆動処理回路と、を含み、被駆動回路を駆動するためのものであり、被駆動回路の操作モードを選択的に制御し、被駆動回路は、第１スイッチと、インダクタンスと、少なくとも一つの操作素子と、を含み、第１スイッチは、電圧源と電気的に接続し、インダクタンスの一端と連結し、インダクタンスの他端が操作素子と連結し、第１スイッチが導通されているときに、電圧源によりインダクタンスにインダクタンス電流が生じ、操作モード制御回路は、電流ミラー回路と、電圧回路と、抵抗と、キャパシタンスと、制御コンパレータと、を含む。【選択図】図３

Description

本発明は、外部のピンによって操作モードを調整可能な駆動回路に関し、特に、外部のピンを増加することにより、抵抗又はキャパシタンスを選択することによって被駆動回路の操作モードを選択する、外部のピンによって操作モードを調整可能な駆動回路に関するものである。

図１を参照する。図１は従来の操作素子統合回路の回路図である。従来の操作素子統合回路ＰＡ１は、被駆動回路ＰＡ１１と、駆動回路ＰＡ１２と、を含む。被駆動回路ＰＡ１１は発光ダイオード回路であり、電圧源ＰＡ１１１と、フルブリッジ整流回路ＰＡ１１２と、抵抗ＰＡ１１３と、ダイオードＰＡ１１４と、キャパシタンスＰＡ１１５と、発光ダイオードである少なくとも一つの操作素子ＰＡ１１６と、インダクタンスＰＡ１１７と、第１スイッチＰＡ１１８と、抵抗ＰＡ１１９と、キャパシタンスＰＡ１２０と、キャパシタンスＰＡ１２１と、を含む。

フルブリッジ整流回路ＰＡ１１２は電圧源ＰＡ１１１に連結されており、ダイオードＰＡ１１４、キャパシタンスＰＡ１１５及び操作素子ＰＡ１１６に連結されている。インダクタンスＰＡ１１７は、一端がダイオードＰＡ１１４と第１スイッチＰＡ１１８のドレインとに連結されており、他端がキャパシタンスＰＡ１１５と操作素子ＰＡ１１６とに連結されている。抵抗ＰＡ１１９は、第１スイッチＰＡ１１８のソースに連結されており、駆動回路ＰＡ１２のＣＳ端に連結されている。キャパシタンスＰＡ１２０は、抵抗ＰＡ１１３に連結されており、駆動回路ＰＡ１２のＶＣＣ端に連結されている。キャパシタンスＰＡ１２１は駆動回路ＰＡ１２のＣＯＭＰ端に連結されている。第１スイッチＰＡ１１８は駆動回路ＰＡ１２のＯＵＴ端に連結されている。

第１スイッチＰＡ１１８が導通しているときには、インダクタンスＰＡ１１７にインダクタンス電流が生じ、一般的には、被駆動回路ＰＡ１１の操作モードが第１スイッチＰＡ１１８の導通時間（インダクタンス電流の上昇及び降下を制御する）によって決められる。そして上記の操作モードは、主に、連続電流導通モード（ＣＣＭ）、不連続電流導通モード（ＤＣＭ）及び境界導通モード（ＢＣＭ）を有するが、その操作モードがインダクタンス電流の充放電によって決定する。

しかし、上記のこれらの操作モードは、それぞれ長所及び欠点を有するが、従来の被駆動回路ＰＡ１１が回路構成の設計に制限されるため、使用するときに、メーカは、効率、電磁干渉及び部品コストを考慮して、これらの操作モードのうちの一つを選択して使用する。だが、別の応用には、選択された操作モード以外の操作モードで使用することができないため、極めて不便である。

本発明の主な目的は、外部のピンによって、抵抗の抵抗値又はキャパシタンスのキャパシタンス値を変更することにより、異なる操作モードに選択的に調整することが可能である、外部のピンによって操作モードを調整可能な駆動回路を提供することにある。

本発明の外部のピンによって操作モードを調整可能な駆動回路によると、操作モード制御回路と、駆動処理回路と、を含み、被駆動回路を駆動するためのものであり、被駆動回路の操作モードを選択的に制御し、被駆動回路は、第１スイッチと、インダクタンスと、少なくとも一つの操作素子と、を含み、第１スイッチは、電圧源と電気的に接続し、インダクタンスの一端と連結し、インダクタンスの他端が操作素子と連結し、第１スイッチが導通されているときに、電圧源によりインダクタンスにインダクタンス電流が生じ、操作モード制御回路は、第１出力端と、第２出力端と、を有する電流ミラー回路と、第１出力端に連結されており、電圧入力端を有し、電圧入力端が入力電圧を有する電圧回路と、電圧回路の電圧入力端に連結されている抵抗と、電流ミラー回路の第２出力端に連結されているキャパシタンスと、第１比較入力端と、第２比較入力端と、比較出力端と、を有し、第１比較入力端が第１参考電圧を入力し、第２比較入力端が第２出力端とキャパシタンスとに連結されており、入力電圧により抵抗に抵抗電流が生じ、電流ミラー回路が抵抗電流によって充電電流を生じて、充電電流によりキャパシタンスが充電され、第２比較入力端の充電電圧が遅延時間を経て第１参考電圧と同じになるときには、比較出力端がトリガ信号を出力する制御コンパレータと、を含み、駆動処理回路は、比較出力端及び第１スイッチと電気的に接続し、トリガ信号を入力するためのものであり、トリガ信号によって第１スイッチを導通し、これにより、インダクタンスのインダクタンス電流を制御して被駆動回路の操作モードを選択する駆動回路において、電圧入力端と第２比較入力端のうちの一つが外部のピンとされて、抵抗の抵抗値とキャパシタンスのキャパシタンス値のうちの一つを選択することにより、被駆動回路の操作モードが選択されることを特徴とする。

本発明の外部のピンによって操作モードを調整可能な駆動回路によると、電圧回路は、制御プロセッサと、トランジスタと、を含み、制御プロセッサは、演算入力端と、電圧入力端と、演算出力端と、を有し、演算入力端は、入力電圧の電圧と同じ第２参考電圧を入力し、電圧入力端が抵抗の一端に連結されており、抵抗の他端がアーシングされ、演算出力端がトランジスタのゲートに連結されており、トランジスタのソースが電圧入力端に連結されており、トランジスタのドレインが第１出力端に連結されていることを特徴とする。

本発明の外部のピンによって操作モードを調整可能な駆動回路によると、操作モード制御回路は、更に、第２スイッチを含み、電流ミラー回路の第２出力端、第２比較入力端及びキャパシタンスの一端が第２スイッチに連結されており、第２スイッチは、駆動処理回路に連結されており、導通制御信号を入力するためのものであり、遅延時間を制御することを特徴とする。

本発明の外部のピンによって操作モードを調整可能な駆動回路によると、駆動処理回路は、第１駆動比較入力端と、第２駆動比較入力端と、第１駆動比較出力端と、を有し、第１駆動比較入力端は第３参考電圧を入力するためのものであり、第２駆動比較入力端が駆動回路に連結されており、第１駆動比較出力端が第２スイッチに連結されており、第２駆動比較入力端の電圧が第３参考電圧と同じになるときに、第１駆動比較出力端が第２スイッチを触発して導通する第１駆動コンパレータと、第１駆動演算入力端と、第２駆動演算入力端と、駆動演算出力端と、を有し、第１駆動演算入力端は第４参考電圧を入力するためのものであり、第２駆動演算入力端が駆動回路と第２駆動比較入力端とに連結されており、駆動演算出力端は、駆動回路に連結されており、第４参考電圧と第２駆動演算入力端の電圧とによって直流電圧を出力する駆動オペアンプと、ＯＲゲートと、ＯＲゲートに連結されているＳＲフリップフロップと、ＳＲフリップフロップに連結されているドライブ回路と、制御コンパレータの比較出力端と第１駆動コンパレータの第１駆動比較出力端とに連結されており、比較出力端がトリガ信号を出力し且つ第１駆動比較出力端がハイレベル信号を出力するときには、第１ハイレベル信号がＳＲフリップフロップに伝送されて、ドライブ回路が触発されて第１スイッチを導通するＡＮＤゲートと、第３駆動比較入力端と、第４駆動比較入力端と、第２駆動比較出力端と、を有し、第３駆動比較入力端が鋸歯状波を入力するためのものであり、第４駆動比較入力端が駆動演算出力端と駆動回路とに連結されており、第２駆動比較出力端は、ＯＲゲートに連結されており、鋸歯状波の電圧が直流電圧と同じになるときに、第２ハイレベル信号がＯＲゲートに伝送されて、ＯＲゲートにより第２ハイレベル信号がＳＲフリップフロップに伝送されて、ドライブ回路が触発されて第１スイッチをシャットダウンする第２駆動コンパレータと、を含むことを特徴とする。

本発明の外部のピンによって操作モードを調整可能な駆動回路によると、操作モードは、連続電流導通モード（ＣＣＭ）、不連続電流導通モード（ＤＣＭ）及び境界導通モード（ＢＣＭ）のうちの一つであることを特徴とする。

本発明の外部のピンによって操作モードを調整可能な駆動回路によると、被駆動回路は発光ダイオード回路であり、操作素子は発光ダイオードであることを特徴とする。

本発明の外部のピンによって操作モードを調整可能な駆動回路によれば、外部のピンによって、抵抗の抵抗値又はキャパシタンスのキャパシタンス値を変更することにより、キャパシタンスの充電時間を制御することが可能であり、ひいては異なる操作モードに選択的に調整することが可能であり、ユーザは、効率、エネルギー法令、又は電磁干渉などの実際の状況によって、好適な操作モードに調整することが可能であるという効果を有する。

従来の操作素子統合回路を示す回路図である。 本発明の実施例１によって被駆動回路を駆動する回路を示す図である。 本発明の実施例１の回路を示す図である。 被駆動回路の操作モードの波形を示す図である。 本発明の実施例２によって被駆動回路を駆動する回路を示す図である。 本発明の実施例２の回路を示す図である。 本発明の実施例３によって被駆動回路を駆動する回路を示す図である。 本発明の実施例４によって被駆動回路を駆動する回路を示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。本発明の外部のピンによって操作モードを調整可能な駆動回路は、実施可能な形態が数多くあるため、ここでは、二つの好適な実施例を挙げて説明する。

（実施例１）
図２及び図３を参照する。図２は本発明の実施例１によって被駆動回路を駆動する回路を示す図であり、図３は本発明の実施例１の回路を示す図である。本発明の好適な実施例での連結とは、直接連結、又は間接連結を指す。

本実施例の外部のピンによって操作モードを調整可能な駆動回路１は、被駆動回路１００を駆動して、被駆動回路１００の操作モードを選択することが可能である。前記操作モードは、連続電流導通モード（ＣＣＭ）、不連続電流導通モード（ＤＣＭ）及び境界導通モード（ＢＣＭ）のうちの一つである。

駆動回路１のＩＣパッケージは、ＶＣＣ端Ｐ１と、ＯＵＴ端Ｐ２と、ＣＯＭＰ端Ｐ３と、ＣＳ端Ｐ４と、ＧＮＤ端Ｐ５（一般がアーシングされ）と、を含むことが一般的である。本実施では、更に、ＥＸＲ端Ｐ６を含む。一方、被駆動回路１００は、発光ダイオード回路であり、電圧源１００１と、フルブリッジ整流回路１００２と、抵抗１００３と、ダイオード１００４と、キャパシタンス１００５と、少なくとも一つの操作素子１００６と、インダクタンス１００７と、第１スイッチ１００８と、抵抗１００９と、キャパシタンス１０１０と、キャパシタンス１０１１と、を含む。

一方、被駆動回路１００は電源回路でもよく、すなわち、インダクタンスを有し、上記の操作モードに調整することが可能な回路であれば、本発明の特許請求の範囲から逸脱することはない。

フルブリッジ整流回路１００２は電圧源１００１に連結されており、抵抗１００３、ダイオード１００４、キャパシタンス１００５及び操作素子１００６に連結されている。操作素子１００６は発光ダイオードである。インダクタンス１００７は、一端がダイオード１００４と第１スイッチ１００８のドレインとに連結されており、他端がキャパシタンス１０１０と操作素子１００６とに連結されている。抵抗１００９は、第１スイッチ１００８のソースに連結されており、駆動回路１のＣＳ端Ｐ４に連結されている。

キャパシタンス１０１０は、抵抗１００３に連結されており、駆動回路１のＶＣＣ端Ｐ１に連結されている。キャパシタンス１０１１は駆動回路１のＣＯＭＰ端Ｐ３に連結されている。第１スイッチ１００８のゲートは、駆動回路１のＯＵＴ端Ｐ２に連結されており、ダイオード１００４及びフルブリッジ整流回路１００２を経由して電圧源１００１に連結されており、これにより、電圧源１００１の電圧を入力し、導通しているときに、電圧源１００１の電圧により、インダクタンス１００７にインダクタンス電流（図示せず）が生じる。

駆動回路１は、図３に示すように、操作モード制御回路１１と、駆動処理回路１２と、を含む。操作モード制御回路１１は、電流ミラー回路１１１と、電圧回路１１２と、抵抗１１３と、キャパシタンス１１４と、制御コンパレータ１１５と、第２スイッチ１１６と、を含む。電流ミラー回路１１１は、第１出力端１１１１と、第２出力端１１１２と、を有し、電圧源（図示せず）に連結されている。本実施例では、電流ミラー回路１１１が二つのＭＯＳトランジスタから構成されるが、もちろん、その他の種類の電流ミラーを採用してもよい。

電圧回路１１２は第１出力端１１１１に連結されている。具体的には、電圧回路１１２は、制御プロセッサ１１２１と、トランジスタ１１２２と、を含む。制御プロセッサ１１２１は、演算入力端１１２１１と、電圧入力端１１２１２と、演算出力端１１２１３と、を有する。演算入力端１１２１１は第２参考電圧Ｖ２を入力する。電圧入力端１１２１２は、抵抗１１３の一端に連結されており、その電圧が第２参考電圧Ｖ２と同じである。本実施例では、電圧入力端１１２１２の電圧を入力電圧と定義し、すなわち、電圧入力端１１２１２の入力電圧は第２参考電圧Ｖ２とほぼ同じである。抵抗１１３の他端はアーシングされる。演算出力端１１２１３はトランジスタ１１２２のゲートに連結されている。トランジスタ１１２２のソースは電圧入力端１１２１２に連結されている。トランジスタ１１２２のドレインは第１出力端１１１１に連結されている。

キャパシタンス１１４は電流ミラー回路１１１の第２出力端１１１２に連結されている。制御コンパレータ１１５は、第１比較入力端１１５１と、第２比較入力端１１５２と、比較出力端１１５３と、を有する。第１比較入力端１１５１は第１参考電圧Ｖ１を入力する。第２比較入力端１１５２は第２出力端１１１２とキャパシタンス１１４とに連結されている。

電流ミラー回路１１１の第２出力端１１１２、第２比較入力端１１５２及びキャパシタンス１１４の一端は、第２スイッチ１１６に連結されている。第２スイッチ１１６は駆動処理回路１２に連結されている。第２スイッチ１１６は、ＮＭＯＳスイッチ、又はＰＭＯＳスイッチから構成される。本実施例では、第２スイッチ１１６がＮＭＯＳスイッチを採用する。

駆動処理回路１２は、比較出力端１１５３及び第１スイッチ１００８と電気的に接続する。具体的には、駆動処理回路１２は、第１駆動コンパレータ１２１と、駆動オペアンプ１２２と、第２駆動コンパレータ１２３と、ＯＲゲート１２４と、ＡＮＤゲート１２５と、ＳＲフリップフロップ１２６と、ドライブ回路１２７と、を含む。第１駆動コンパレータ１２１は、第１駆動比較入力端１２１１と、第２駆動比較入力端１２１２と、第１駆動比較出力端１２１３と、を有する。第１駆動比較入力端１２１１は第３参考電圧Ｖ３を入力するためのものである。第２駆動比較入力端１２１２は駆動回路１のＣＳ端Ｐ４に連結されている。第１駆動比較出力端１２１３は第２スイッチ１１６に連結されている。

駆動オペアンプ１２２は、第１駆動演算入力端１２２１と、第２駆動演算入力端１２２２と、駆動演算出力端１２２３と、を有する。第１駆動演算入力端１２２１は第４参考電圧Ｖ４を入力するためのものである。第２駆動演算入力端１２２２は駆動回路１のＣＳ端Ｐ４と第２駆動比較入力端１２１２とに連結されている。駆動演算出力端１２２３は、駆動回路１のＣＯＭＰ端Ｐ３に連結されている。

第２駆動コンパレータ１２３は、第３駆動比較入力端１２３１と、第４駆動比較入力端１２３２と、第２駆動比較出力端１２３３と、を有する。第３駆動比較入力端１２３１は鋸歯状波Ｓ２を入力するためのものである。第４駆動比較入力端１２３２は駆動演算出力端１２２３と駆動回路１のＣＯＭＰ端Ｐ３とに連結されている。

ＯＲゲート１２４は、一つの入力端（図示せず）が第２駆動比較出力端１２３３に連結されており、別の入力端が過電流保護回路（図示せず）に連結されている。ＡＮＤゲート１２５は、一つの入力端（図示せず）が制御コンパレータ１１５の比較出力端１１５３に連結されており、別の入力端が第１駆動比較出力端１２１３に連結されている。ＳＲフリップフロップ１２６は、Ｒ端がＯＲゲート１２４の出力端に連結されており、Ｓ端がＡＮＤゲート１２５の出力端に連結されている。ドライブ回路１２７はＳＲフリップフロップ１２６のＱ端に連結されており、且つ駆動回路１のＯＵＴ端Ｐ２に連結されている。ドライブ回路１２７は処理能力を有する回路である。

電圧入力端１１２１２の入力電圧により、抵抗１１３に抵抗電流Ｉ１が生じ、且つ電流ミラー回路１１１が抵抗電流Ｉ１によって充電電流Ｉ２を生じる。第２スイッチ１１６が導通しているときには、充電電流Ｉ２によりキャパシタンス１１４が充電される。第２比較入力端１１５２の充電電圧が遅延時間を経て第１参考電圧Ｖ１と同じになるときには、制御コンパレータ１１５の比較出力端１１５３がトリガ信号Ｓ１を出力して、駆動処理回路１２がトリガ信号Ｓ１（すなわち、「１」）を入力して、トリガ信号Ｓ１によって第１スイッチ１００８を導通する。このように、インダクタンス１００７のインダクタンス電流を制御することにより、駆動回路１の操作モードを選択することが可能である。

具体的には、第２駆動比較入力端１２１２の電圧が第３参考電圧Ｖ３と同じになるときには、ハイレベル信号（すなわち、「１」）を出力して、第２スイッチ１１６が導通されて、充電電流Ｉ２によりキャパシタンス１１４が充電される。そして比較出力端１１５３がトリガ信号Ｓ１を出力するときには、ＡＮＤゲート１２５が第１ハイレベル信号（すなわち、「１」）をＳＲフリップフロップ１２６に伝送して、ＳＲフリップフロップ１２６のＱ端が触発されて、ドライブ回路１２７が第１スイッチ１００８を導通する。

一方、第１スイッチ１００８をシャットダウンすることについて、駆動演算出力端１２２３が直流電圧を持続的に出力して、前記直流電圧が第２駆動コンパレータ１２３の第４駆動比較入力端１２３２に伝送される。第３駆動比較入力端１２３１が鋸歯状波Ｓ２を入力する過程中には、電圧が第４駆動比較入力端１２３２の直流電圧と同じになるときに、第２駆動比較出力端１２３３が第２ハイレベル信号（すなわち、「１」）を出力して、ＯＲゲート１２４が第２ハイレベル信号（すなわち、「１」）をＳＲフリップフロップ１２６のＲ端に出力して、ドライブ回路１２７が触発されて第１スイッチ１００８をシャットダウンする。本実施例では、上記のようなメカニズムにより、第１スイッチ１００８を導通し、又はシャットダウンすることが可能である。

図２から図４を参照する。図４は被駆動回路の操作モードの波形を示す図である。本実施例の従来のものと相違する点は、駆動回路１のＩＣに外部のピン（例えば図２に示すＥＸＲ端Ｐ６；図５に示すＥＸＣ端Ｐ６ａ）を増加して、外部のピンによって第１スイッチ１００８の導通の有無を制御して、操作モードを調整することにある。具体的には、操作モードがＣＣＭであるときに、インダクタンス電流がゼロになっていない間に、第１スイッチ１００８を導通して、インダクタンス電流が再び徐々に上昇する。操作モードがＢＣＭであるときには、インダクタンス電流が殆どゼロになる瞬間に、第１スイッチ１００８を導通して、インダクタンス電流が再び徐々に上昇する。操作モードがＤＣＭであるときには、インダクタンス電流がゼロになったときに、第１スイッチ１００８を導通して、インダクタンス電流が再び徐々に上昇する。これにより、本実施例では、外部のピンにより、第１スイッチ１００８を導通する時間を調整することが可能である。

具体的には、駆動処理回路１２の構成及び設定が変更しない場合には、ＣＣＭからＢＣＭに調整したいときに、図２から図４に示すように、実施例１の外部のピンのＥＸＲ端Ｐ６が電圧入力端１１２１２に設けられているため、抵抗１１３の抵抗値の大きさを調整することにより、導通の時間を制御することが可能である。すなわち、抵抗１１３の抵抗値が大きいほど、抵抗電流Ｉ１が小さく、ひいては充電電流Ｉ２も小さくなる。これにより、キャパシタンス１１４を充電する時間が増加して、第１スイッチ１００８の導通が遅延されるため、インダクタンス電流が殆どゼロになる瞬間に第１スイッチ１００８を導通することが可能である。なお、ＤＣＭに調整したいときには、抵抗１１３の抵抗値を増加することにより、第１スイッチ１００８の導通をもっと遅延することが可能なため、インダクタンス電流がゼロになったときに第１スイッチ１００８を導通することが可能である。このため、本実施例では、外部のピンの抵抗値を調整することにより、操作モードを選択することが可能である。

（実施例２）
図５及び図６を参照する。図５は本発明の実施例２によって被駆動回路を駆動する回路を示す図であり、図６は本発明の実施例２の回路を示す図である。本実施例の実施例１と相違する点は、駆動回路１ａは、外部のピンが第２比較入力端１１５２ａに設けられており、抵抗電流Ｉ１ａを一定にする場合に、キャパシタンス１１４ａのキャパシタンス値を調整することにより、充電電流Ｉ２ａによりキャパシタンス１１４ａを１００％に充電する時間（キャパシタンス値が大きいほど、充電時間が長く、キャパシタンス値が小さいほど、充電時間が短い）を制御することが可能であり、ひいては被駆動回路１００ａの操作モードを制御することが可能であることにある。その他については実施例１と同じため、説明を省略する。

（実施例３）
図７を参照する。図７は本発明の実施例３によって被駆動回路を駆動する回路を示す図である。本実施例の実施例１と相違する点は、被駆動回路１００ｂにおける素子の連結方式が異なることにある。すなわち、スイッチ１００８ｂのソースはダイオード１００４ｂと抵抗１００９ｂとの一端に連結されており、抵抗１００９ｂとダイオード１００４ｂとの他端がアーシングされ、インダクタンス１００７ｂは、一端がアーシングされ、他端がキャパシタンス１００５ｂと操作素子１００６ｂとに連結されており、キャパシタンス１００５ｂの他端と操作素子１００６ｂの他端とがアーシングされる。このように、本実施例は、駆動回路１ｂが外部のピンのＥＸＲ端Ｐ６ｂを採用し、その他については実施例１と同じため、説明を省略する。

（実施例４）
図８を参照する。図８は本発明の実施例４によって被駆動回路を駆動する回路を示す図である。本実施例の実施例３と相違する点は、駆動回路１ｃが外部のピンのＥＸＣ端Ｐ６ｃを採用することにある。その他については実施例３と同じため、説明を省略する。

本発明の外部のピンによって操作モードを調整可能な駆動回路によれば、外部のピンによって、抵抗の抵抗値又はキャパシタンスのキャパシタンス値を変更することにより、キャパシタンスの充電時間を制御することが可能であり、ひいては異なる操作モードに選択的に調整することが可能であり、ユーザは、効率、エネルギー法令、又は電磁干渉などの実際の状況によって、好適な操作モードに調整することが可能であり、極めて便利である。

このように、本発明の特定の例を参照して説明したが、それらの例は、説明のためだけのものであり、本発明を限定するものではなく、この分野に通常の知識を有する者には、本発明の要旨および特許請求の範囲を逸脱することなく、ここで開示された実施例に変更、追加、または、削除を施してもよいことがわかる。

本発明は、駆動回路に適用することができる。

１、１ａ、１ｂ、１ｃ 駆動回路
１１ 操作モード制御回路
１２ 駆動処理回路
１００、１００ｂ、１００ｃ 被駆動回路
１１１ 電流ミラー回路
１１２ 電圧回路
１１３ 抵抗
１１４、１１４ａ キャパシタンス
１１５ 制御コンパレータ
１１６ 第２スイッチ
１２１ 第１駆動コンパレータ
１２２ 駆動オペアンプ
１２３ 第２駆動コンパレータ
１２４ ＯＲゲート
１２５ ＡＮＤゲート
１２６ ＳＲフリップフロップ
１２７ ドライブ回路
１００１ 電圧源
１００２ フルブリッジ整流回路
１００３ 抵抗
１００４、１００４ｂ、１００４ｃ ダイオード
１００５、１００５ｂ、１００５ｃ キャパシタンス
１００６、１００６ｂ、１００６ｃ 操作素子
１００７、１００７ｂ、１００７ｃ インダクタンス
１００８、１００８ｂ、１００８ｃ 第１スイッチ
１００９、１００９ｂ、１００９ｃ 抵抗
１０１０、１０１１ キャパシタンス
１１１１ 第１出力端
１１１２ 第２出力端
１１２１ 制御プロセッサ
１１２２ トランジスタ
１１５１ 第１比較入力端
１１５２、１１５２ａ 第２比較入力端
１１５３ 比較出力端
１２１１ 第１駆動比較入力端
１２１２ 第２駆動比較入力端
１２１３ 第１駆動比較出力端
１２２１ 第１駆動演算入力端
１２２２ 第２駆動演算入力端
１２２３ 駆動演算出力端
１２３１ 第３駆動比較入力端
１２３２ 第４駆動比較入力端
１２３３ 第２駆動比較出力端
１１２１１ 演算入力端
１１２１２ 電圧入力端
１１２１３ 演算出力端
Ｉ１、Ｉ１ａ 抵抗電流
Ｉ２、Ｉ２ａ 充電電流
Ｐ１ ＶＣＣ端
Ｐ２ ＯＵＴ端
Ｐ３ ＣＯＭＰ端
Ｐ４ ＣＳ端
Ｐ５ ＧＮＤ端
Ｐ６、Ｐ６ｂ ＥＸＲ端
Ｐ６ａ、Ｐ６ｃ ＥＸＣ端
ＰＡ１ 操作素子統合回路
ＰＡ１１ 被駆動回路
ＰＡ１２ 駆動回路
ＰＡ１１１ 電圧源
ＰＡ１１２ フルブリッジ整流回路
ＰＡ１１３ 抵抗
ＰＡ１１４ ダイオード
ＰＡ１１５ キャパシタンス
ＰＡ１１６ 操作素子
ＰＡ１１７ インダクタンス
ＰＡ１１８ 第１スイッチ
ＰＡ１１９ 抵抗
ＰＡ１２０、ＰＡ１２１ キャパシタンス
Ｓ１ トリガ信号
Ｓ２ 鋸歯状波

Claims (6)

1. 操作モード制御回路と、駆動処理回路と、を含み、被駆動回路を駆動するためのものであり、前記被駆動回路の操作モードを選択的に制御し、前記被駆動回路は、第１スイッチと、インダクタンスと、少なくとも一つの操作素子と、を含み、前記第１スイッチは、電圧源と電気的に接続し、前記インダクタンスの一端と連結し、前記インダクタンスの他端が前記操作素子と連結し、前記第１スイッチが導通されているときに、前記電圧源により前記インダクタンスにインダクタンス電流が生じ、
   前記操作モード制御回路は、
   第１出力端と、第２出力端と、を有する電流ミラー回路と、
   前記第１出力端に連結されており、電圧入力端を有し、前記電圧入力端が入力電圧を有する電圧回路と、
   前記電圧回路の前記電圧入力端に連結されている抵抗と、
   前記電流ミラー回路の前記第２出力端に連結されているキャパシタンスと、
   第１比較入力端と、第２比較入力端と、比較出力端と、を有し、前記第１比較入力端が第１参考電圧を入力し、前記第２比較入力端が前記第２出力端と前記キャパシタンスとに連結されており、前記入力電圧により前記抵抗に抵抗電流が生じ、前記電流ミラー回路が前記抵抗電流によって充電電流を生じて、前記充電電流により前記キャパシタンスが充電され、前記第２比較入力端の充電電圧が遅延時間を経て前記第１参考電圧と同じになるときには、前記比較出力端がトリガ信号を出力する制御コンパレータと、
   を含み、
   前記駆動処理回路は、前記比較出力端及び前記第１スイッチと電気的に接続し、前記トリガ信号を入力するためのものであり、前記トリガ信号によって前記第１スイッチを導通し、これにより、前記インダクタンスの前記インダクタンス電流を制御して前記被駆動回路の操作モードを選択する駆動回路において、
   前記電圧入力端と前記第２比較入力端のうちの一つが外部のピンとされて、前記抵抗の抵抗値と前記キャパシタンスのキャパシタンス値のうちの一つを選択することにより、前記被駆動回路の操作モードが選択されることを特徴とする駆動回路。
2. 前記電圧回路は、制御プロセッサと、トランジスタと、を含み、前記制御プロセッサは、演算入力端と、電圧入力端と、演算出力端と、を有し、前記演算入力端は、前記入力電圧の電圧と同じ第２参考電圧を入力し、前記電圧入力端が前記抵抗の一端に連結されており、前記抵抗の他端がアーシングされ、前記演算出力端が前記トランジスタのゲートに連結されており、前記トランジスタのソースが前記電圧入力端に連結されており、前記トランジスタのドレインが前記第１出力端に連結されていることを特徴とする、請求項１に記載の駆動回路。
3. 前記操作モード制御回路は、更に、第２スイッチを含み、前記電流ミラー回路の前記第２出力端、前記第２比較入力端及び前記キャパシタンスの一端が前記第２スイッチに連結されており、前記第２スイッチは、前記駆動処理回路に連結されており、導通制御信号を入力するためのものであり、前記遅延時間を制御することを特徴とする、請求項１または２に記載の駆動回路。
4. 前記駆動処理回路は、
   第１駆動比較入力端と、第２駆動比較入力端と、第１駆動比較出力端と、を有し、前記第１駆動比較入力端は第３参考電圧を入力するためのものであり、前記第２駆動比較入力端が前記駆動回路に連結されており、前記第１駆動比較出力端が前記第２スイッチに連結されており、前記第２駆動比較入力端の電圧が前記第３参考電圧と同じになるときに、前記第１駆動比較出力端が前記第２スイッチを触発して導通する第１駆動コンパレータと、
   第１駆動演算入力端と、第２駆動演算入力端と、駆動演算出力端と、を有し、前記第１駆動演算入力端は第４参考電圧を入力するためのものであり、前記第２駆動演算入力端が前記駆動回路と前記第２駆動比較入力端とに連結されており、前記駆動演算出力端は、前記駆動回路に連結されており、前記第４参考電圧と前記第２駆動演算入力端の電圧とによって直流電圧を出力する駆動オペアンプと、
   ＯＲゲートと、
   前記ＯＲゲートに連結されているＳＲフリップフロップと、
   前記ＳＲフリップフロップに連結されているドライブ回路と、
   前記制御コンパレータの前記比較出力端と前記第１駆動コンパレータの前記第１駆動比較出力端とに連結されており、前記比較出力端が前記トリガ信号を出力し且つ前記第１駆動比較出力端がハイレベル信号を出力するときには、第１ハイレベル信号が前記ＳＲフリップフロップに伝送されて、前記ドライブ回路が触発されて前記第１スイッチを導通するＡＮＤゲートと、
   第３駆動比較入力端と、第４駆動比較入力端と、第２駆動比較出力端と、を有し、前記第３駆動比較入力端が鋸歯状波を入力するためのものであり、前記第４駆動比較入力端が前記駆動演算出力端と前記駆動回路とに連結されており、前記第２駆動比較出力端は、前記ＯＲゲートに連結されており、前記鋸歯状波の電圧が前記直流電圧と同じになるときに、第２ハイレベル信号が前記ＯＲゲートに伝送されて、前記ＯＲゲートにより前記第２ハイレベル信号が前記ＳＲフリップフロップに伝送されて、前記ドライブ回路が触発されて前記第１スイッチをシャットダウンする第２駆動コンパレータと、
   を含むことを特徴とする、請求項３に記載の駆動回路。
5. 前記操作モードは、連続電流導通モード（ＣＣＭ）、不連続電流導通モード（ＤＣＭ）及び境界導通モード（ＢＣＭ）のうちの一つであることを特徴とする、請求項１から４のいずれか一項に記載の駆動回路。
6. 前記被駆動回路は発光ダイオード回路であり、前記操作素子は発光ダイオードであることを特徴とする、請求項１から５のいずれか一項に記載の駆動回路。

Images