JP2016082064A - 半導体装置の製造方法、半導体装置、金型およびリードフレーム - Google Patents

半導体装置の製造方法、半導体装置、金型およびリードフレーム Download PDF

Info

Publication number
JP2016082064A
JP2016082064A JP2014211824A JP2014211824A JP2016082064A JP 2016082064 A JP2016082064 A JP 2016082064A JP 2014211824 A JP2014211824 A JP 2014211824A JP 2014211824 A JP2014211824 A JP 2014211824A JP 2016082064 A JP2016082064 A JP 2016082064A
Authority
JP
Japan
Prior art keywords
mold
lead
semiconductor device
die pad
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014211824A
Other languages
English (en)
Other versions
JP6335752B2 (ja
Inventor
登志幸 玉手
Toshiyuki Tamate
登志幸 玉手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2014211824A priority Critical patent/JP6335752B2/ja
Publication of JP2016082064A publication Critical patent/JP2016082064A/ja
Application granted granted Critical
Publication of JP6335752B2 publication Critical patent/JP6335752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】半導体装置の製造コストを低減できる半導体装置の製造方法を提供する。【解決手段】第一型1と第二型2との間にリード12を挟み込み、空間S1にダイパッド11等を収容する工程と、空間S1に樹脂を注入し、樹脂を硬化することによりダイパッド11等を樹脂で封止する工程と、を含む半導体装置の製造方法を提供する。ダイパッド11の第一面11aを第二型2に向けたときに、第二面11bが第一凹部4の底面4aから離間する。ダイパッド11の第一面11aを第一型1に向けたときに、第二面11bが第二の凹部5の底面5aと接触する。樹脂によって第二面11bが覆われたタイプの半導体装置を製造する場合には、第一面11aを第二型2に向けてダイパッド11等を空間S1に収容する。樹脂から第二面11bが露出したタイプの半導体装置を製造する場合には、第一面11aを第一型1に向けてダイパッド11等を空間S1に収容する。【選択図】図1

Description

本発明は、半導体装置の製造方法、半導体装置、金型およびリードフレームに関する。
従来、半導体装置を製造する際には、リードフレームのダイパッドの第一の面に半導体素子を接合し、リードを第一の型と第二の型との間に挟み込む。このとき、ダイパッドの第一の面は常に同じ型、例えば第二の型の側に向けられる。そして、ダイパッドおよび半導体素子を収容した空間に、樹脂を注入し、樹脂を硬化することにより、ダイパッドおよび半導体素子を樹脂で封止する(例えば、特許文献1参照)。
特開平11−274196号公報
半導体装置には様々な種類がある。例えば、半導体装置は、ダイパッドの第一の面と反対側の第二の面が樹脂で覆われた第一のタイプ(フルモールドタイプ)と、ダイパッドの第二の面が樹脂の外部に露出した第二のタイプ(ヒートシンク露出タイプ)との2タイプに分類される。
従来の製造方法では、ピンの本数やピッチが同じ半導体装置であっても、上記タイプが異なるごとに、第一および第二の型やリードフレームを個別に用意する必要が生じていた。このため、第一および第二の型やリードフレームの設計・作製の工費が嵩むので、半導体装置の製造コストが高くなっていた。
本発明は、上述の事情に鑑みてなされたものであり、半導体装置の製造コストを低減することができる半導体装置の製造方法、前記製造方法によって製造される半導体装置、前記製造方法に用いられる金型、および前記製造方法に用いられるリードフレームを提供することを課題とする。
この課題を解決するために、本発明は、板状のダイパッドと、前記ダイパッドの厚さ方向に間隔をあけて前記ダイパッドと平行に配置されるリードとを含むリードフレームを用意し、前記ダイパッドの第一の面に半導体素子を接合する第一の工程と、互いに対向する第一の型と第二の型との間に前記リードを挟み込み、前記第一の型の前記第二の型と対向する面に設けられた第一の凹部と、前記第二の型の前記第一の型と対向する面に設けられた第二の凹部と、により形成される空間に前記ダイパッドおよび前記半導体素子を収容する第二の工程と、前記空間に樹脂を注入し、前記樹脂を硬化することにより、前記ダイパッドおよび前記半導体素子を前記樹脂で封止する第三の工程と、を含む半導体装置の製造方法であって、前記第一の型として、前記第一の面を前記第二の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第一の面とは反対側の前記ダイパッドの第二の面が前記第一の凹部の底面と離間して配置されるような型を用い、前記第二の型として、前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第二の面が前記第二の凹部の底面と接触して配置されるような型を用い、前記第二の工程では、製造すべき半導体装置のパッケージが、前記樹脂によって前記第二の面が覆われた第一のタイプのパッケージである場合には、前記第一の面を前記第二の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容し、製造すべき半導体装置のパッケージが、前記樹脂から前記第二の面が露出した第二のタイプのパッケージである場合には、前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容する半導体装置の製造方法を提供する。
本発明の半導体装置の製造方法によれば、同一の第一および第二の型を用い、リードフレームの向きを変えることで、第一と第二の2つのタイプの半導体装置を製造することができる。
これにより、第一および第二の型やリードフレームを複数の半導体装置の製造工程で共用できるため、半導体装置の製造コストを低減することができる。
本発明の実施形態に係る半導体装置の製造方法によって第一のタイプの半導体装置を製造する場合に用いられる金型およびリードフレームを示す模式図である。 本発明の実施形態に係る半導体装置の製造方法を説明する図であって、半導体素子を接合したリードフレームを示す模式図である。 前図に続く製造方法の説明図であって、金型内の空間に樹脂を注入する工程を説明する模式図である。 前図に続く製造方法の説明図であって、金型から取り外した半導体装置を示す模式図である。 本発明の実施形態に係る半導体装置の製造方法によって製造される第一のタイプの半導体装置を示す図であり、(a)は下方から見た平面図、(b)は一側方から見た透視図、(c)は上方から見た透視図、(d)は他側方から見た透視図である。 本発明の実施形態に係る半導体装置の製造方法によって第二のタイプの半導体装置を製造する場合に用いられる金型およびリードフレームを示す模式図である。 本発明の実施形態に係る半導体装置の製造方法を説明する図であって、半導体素子を接合したリードフレームを示す模式図である。 前図に続く製造方法の説明図であって、金型内の空間に樹脂を注入する工程を説明する模式図である。 前図に続く製造方法の説明図であって、金型から取り外した半導体装置を示す模式図である。 本発明の実施形態に係る半導体装置の製造方法によって製造される第二のタイプの半導体装置を示す図であり、(a)は下方から見た透視図、(b)は一側方から見た透視図、(c)は上方から見た平面図、(d)は他側方から見た透視図である。
以下、本発明の半導体装置の製造方法の一実施形態について説明する。
本実施形態の製造方法によれば、第一のタイプ(フルモールドタイプ)である半導体装置30(図5参照)と、第二のタイプ(ヒートシンク露出タイプ)の半導体装置40(図10参照)とを製造することができる。
以下、第一のタイプの半導体装置30の説明に続いて、半導体装置30を製造する方法について説明する。次いで、第二のタイプの半導体装置40の説明に続いて、半導体装置40を製造する方法について説明する。
まず、半導体装置30について説明する。
図5に示すように、半導体装置30は、板状のダイパッド11と、ダイパッド11に搭載される半導体素子31と、半導体素子31に電気接続されるリード12と、リード12とダイパッド11とを連結する連結部13と、ダイパッド11から延出する一対の当接部14と、ダイパッド11および半導体素子31を封止する封止樹脂33と、を備えている。
以下の説明において、ダイパッド11の、半導体素子31が搭載される面を第一主面11a(第一の面)といい、第一主面11aとは反対の面を第二主面11b(第二の面)という。
図5(d)に示すように、リード12は、基端部がダイパッド11の一方の端部に近接した位置にあり、ダイパッド11から離れる方向に延出している。リード12は、ダイパッド11の厚さ方向に間隔をあけて、ダイパッド11と平行に形成されている。
図5(c)に示すように、リード12は、中央リード12aと、中央リード12aの一方および他方の側方にそれぞれ配置された側部リード部12b,12bとを備えている。
側部リード部12bは、中央リード12aの幅方向に間隔をあけて、中央リード12aと平行に設けられている。なお、幅方向とは、ダイパッド11の主面11aに沿う方向であって、中央リード12aの長手方向に直交する方向である。
側部リード部12bの基端部12b1には、ダイパッド11に搭載される半導体素子31と電気接続するためのワイヤー32が接合される。
連結部13は、ダイパッド11の一方の端部と、中央リード12aの基端部12a1とを連結している。
連結部13は、図5(d)においてダイパッド11の上面(第一主面11a)より高い位置にある中央リード12aとダイパッド11とを接続するため、ダイパッド11に近づくほど下降するように傾斜している。
ダイパッド11は、平面視矩形状に形成され、第一主面11aに半導体素子31を搭載することができる。
図5(d)に示すように、当接部14は、ダイパッド11から離れるほど上昇する傾斜部14aと、傾斜部14aの端部から、ダイパッド11の主面11aと平行に、ダイパッド11から離れる方向に形成された当接主部14bとを有する。
図5(c)に示すように、一対の当接部14は、ダイパッド11の他方の端部に、幅方向に間隔をおいて形成されている。
当接部14は、リードフレーム10(図1参照)を位置決めするためのサポートピン(図示略)が当接する部分である。なお、サポートピンは、例えば、型1,2の凹部4,5の底面4a,5aから内部空間S1内に突出して形成される(図1参照)。
ダイパッド11、リード12、連結部13、および当接部14は、銅板等のように導電性を有する板材からなる。
封止樹脂33は、半導体素子31、ダイパッド11、リード12の基端部、連結部13、当接部14およびワイヤー32を覆って形成されている。
封止樹脂33の外面のうち、第一主面11aと同じ側の面(図5(d)において上面)を第一面33aといい、第一面33aとは反対の面を第二面33bという。
図5(a)〜図5(d)に示すように、半導体装置30のパッケージは、封止樹脂33によって、ダイパッド11の第一主面11aおよび第二主面11bが覆われた、第一のタイプ(フルモールドタイプ)のパッケージである。
半導体素子31は、例えば、上面にゲート電極及びソース電極を有し、下面にドレイン電極を有するMOSFETである。半導体素子31は、半導体素子31の下面がはんだ(不図示)によってダイパッド11の第一主面11aに接合されることで、半導体素子31のドレイン電極がダイパッド11に電気接続されている。
次いで、半導体装置30を製造する方法を説明する。
図2に示すように、リードフレーム10を用意する。
リードフレーム10は、ダイパッド11と、リード12と、連結部13と、当接部14とを有する。中央リード12aと側部リード部12bとは、連結フレーム部(図示略)によって互いに接続されていてもよい。
リードフレーム10は、銅板等のように導電性を有する板材にプレス加工等を施すことで得られる。
(接合工程)(第一の工程)
図2、図5(b)〜図5(d)に示すように、半導体素子31をダイパッド11の第一主面11aに搭載する。この工程では、例えばはんだ(図示略)によって半導体素子31を第一主面11aに接合する。
次いで、半導体素子31とリード12とを電気接続する。詳しくは、ワイヤー(接続子)32の両端を、それぞれ半導体素子31およびリード12に接合する。ワイヤー32は、側部リード部12bの基端部12b1に接合される。
(収容工程)(第二の工程)
図1に示すように、第一の型1と、第二の型2とを有する金型3を用意する。
第一の型1は、第二の型2と対向する面に、第一凹部4(第一の凹部)が形成されている。
第一の型1は、基壁部6と、基壁部6の周縁に立設された側壁部7とを有する容器状に形成されている。
側壁部7の立設方向の端部(図1の上端部)には、リード12が配置されるリード用凹部7aが形成されている。
リード用凹部7aの内面は、第一の型1と第二の型2との間にリード12を挟み込んだときにリード12と接する。
リード用凹部7aと、後述するリード用凹部9aとは、リード12が挿通するリード挿通孔18を形成する。
リード用凹部7aの内面のうち、第一凹部4の底面4a(基壁部6の内面。図1では上面)と平行な面を対向面7bという。対向面7bは、リード12に接する。
第一の型1は、ダイパッド11の第一主面11aを第二の型2に向けて、ダイパッド11、半導体素子31等を内部空間S1に収容したときに、第二主面11bが第一凹部4の底面4aと離間して配置されるように形成されている。
なお、内部空間S1とは、第一凹部4および第二凹部5によって形成される空間である。
第二の型2は、第一の型1と対向する面に、第二凹部5(第二の凹部)が形成されている。
第二の型2は、基壁部8と、基壁部8の周縁に形成された側壁部9とを有する容器状に形成されている。側壁部9の端部(図1の下端部)には、リード12が配置されるリード用凹部9aが形成されている。
リード用凹部9aの内面は、第一の型1と第二の型2との間にリード12を挟み込んだときにリード12と接する。
リード用凹部9aの内面のうち、第二凹部5の底面5a(基壁部8の内面。図1では下面)と平行な面を対向面9bという。対向面9bは、リード12に接する。
金型3は、第一の型1と第二の型2とを向い合せた状態で、第一凹部4の底面4aと第二凹部5の底面5aとが互いに平行となる。
第二の型2は、後述するように、ダイパッド11の第一主面11aを第一の型1に向けて、ダイパッド11、半導体素子31等を内部空間S1に収容したときに、第二主面11bが第二凹部5の底面5aと接触して配置されるように形成されている(図6参照)。
図1に示すように、第二凹部5の底面5aと、リード用凹部9aの対向面9bとの高さ方向(底面5aに垂直な方向)の距離(高低差)をaとする。
また、第一凹部4の底面4aと、リード用凹部7aの対向面7bとの高さ方向(底面4aに垂直な方向)の距離(高低差)をbとする。
ダイパッド11の第二主面11bと、第二主面11bと同じ側のリード12の第二面12d(図1では下面)との高さ方向(ダイパッド11の厚さ方向)の距離(高低差)をcとする。
距離a,b,cは、「c=a<b」という関係を有する。
この関係が成立することによって、図1に示す姿勢でリードフレーム10が金型3内に配置された場合には、ダイパッド11の第二主面11bは確実に第一凹部4の底面4aと非接触となり、かつ図6に示す姿勢でリードフレーム10が金型3内に配置された場合には、ダイパッド11の第二主面11bは確実に二凹部5の底面5aと接触する。
このため、金型3は、第一のタイプ(フルモールドタイプ)である半導体装置30だけでなく、ダイパッド11の第二主面11bが封止樹脂33の外部に露出した第二のタイプ(ヒートシンク露出タイプ)の半導体装置40(図10参照)も、精度よく作製できる。
第一の型1と第二の型2とを、第一凹部4と第二凹部5とが向かい合うように配置し、第一の型1と第二の型2との間に、リードフレーム10のリード12を挟み込む。この際、半導体素子31、ダイパッド11、リード12の基端部、連結部13、当接部14およびワイヤー32を、内部空間S1に収容する。
リードフレーム10は、ダイパッド11の第一主面11aを第二の型2に向けた姿勢とする。
リード12は、リード挿通孔18に挿通し、リード用凹部7a,9aの対向面7b,9bに当接する。
(樹脂封止工程)(第三の工程)
図3に示すように、金型3の内部空間S1に、液状の樹脂19を注入する。樹脂19としては、液状硬化性の樹脂が用いられ、例えば熱硬化性樹脂を使用できる。樹脂19は、例えば側壁部7,9(図1参照)等に形成された注入口(図示略)を通して内部空間S1に導入することができる。
次いで、加熱等により樹脂19を硬化させることによって、半導体素子31、ダイパッド11、リード12の基端部、連結部13、当接部14およびワイヤー32が封止樹脂33で封止された半導体装置30を得る。
次いで、図4に示すように、金型3から半導体装置30を取り外す。
半導体装置30は、上述の距離a,b,cに関する関係「c=a<b」を満たすように形成された第一の型1および第二の型2を用いて作製された場合には、次のような寸法関係を有するものとなる。
図4に示すように、第一主面11aと同じ側にある封止樹脂33の第一面33aと、第一主面11aと同じ側にあるリード12の第一面12eとの距離はaとなる。
第二主面11bと同じ側にある封止樹脂33の第二面33bと、第二主面11bと同じ側にあるリード12の第二面12dとの距離はbとなる。
第二主面11bと、第二面12dとの距離はcとなる。
距離a,b,cとの間には「c=a<b」が成立する。
次に、図6〜図10を参照して、第二のタイプの半導体装置40について説明する。
半導体装置40は、ダイパッド11の第二主面11bが封止樹脂43の外部に露出した第二のタイプ(ヒートシンク露出タイプ)の半導体装置である。
以下、第一のタイプの半導体装置30と同じ構成については、同じ符号を付してその説明を省略または簡略化する。
図10に示すように、半導体装置40は、ダイパッド11と、半導体素子31と、リード12と、連結部13と、当接部14と、ダイパッド11および半導体素子31を封止する封止樹脂43と、を備えている。
封止樹脂43は、半導体素子31、リード12の基端部、連結部13、当接部14およびワイヤー32を覆っている。
封止樹脂43の、第二主面11b側の面(図10(d)において上面)を第一面43aといい、第一面43aとは反対の面を第二面43bという。
図10(c)に示すように、半導体装置40のパッケージは、ダイパッド11の第二主面11bが封止樹脂43の外部に露出した、第二のタイプ(ヒートシンク露出タイプ)のパッケージである。
半導体装置40は、実装基板(不図示)に実装する場合、リード12、またはダイパッド11の第二主面11bを実装基板のランド(不図示)に接合することができる。
半導体装置40では、通電により半導体素子31に大きな熱が発生した場合でも、半導体素子31の熱を、主にダイパッド11を介して実装基板(外部)に伝えることができる。また、半導体素子31の熱を、絶縁シート(図示略)等を介してヒートシンク(図示略)に伝えることもできる。
次いで、半導体装置40を製造する方法を説明する。
図7に示すように、リードフレーム10を用意する。
(接合工程)(第一の工程)
図7、図10(b)〜図10(d)に示すように、半導体素子31をダイパッド11の第一主面11aに搭載し、半導体素子31とリード12とをワイヤー32によって電気接続する。
(収容工程)(第二の工程)
図6に示すように、第一の型1と第二の型2とを、第一凹部4と第二凹部5とが向かい合うように配置し、第一の型1と第二の型2との間に、リードフレーム10のリード12を挟み込む。この際、半導体素子31、ダイパッド11、リード12の基端部、連結部13、当接部14およびワイヤー32を、内部空間S1に収容する。
リードフレーム10は、ダイパッド11の第一主面11aを第一の型1に向けた姿勢とする。
上述のように、第二の型2は、ダイパッド11の第一主面11aを第一の型1に向けて、ダイパッド11、半導体素子31等を内部空間S1に収容したときに、第二主面11bが第二凹部5の底面5aと接触して配置される。
第二主面11bは、全面にわたって底面5aに接触することが好ましい。これによって、第二主面11bの全面が封止樹脂43の外部に露出するため、熱を外部に伝える性能を高めることができる。
また、底面5aと対向面9bとの距離aと、底面4aと対向面7bとの距離bと、第二主面11bと第二面12dとの距離cとが「c=a<b」という関係を満たすことによって、図6に示す姿勢で金型3内に配置されたダイパッド11の第二主面11bは、確実に第二凹部5の底面5aと接触する。
(樹脂封止工程)(第三の工程)
図8に示すように、金型3の内部空間S1に、液状の樹脂19を注入し、硬化させることによって、半導体素子31、ダイパッド11等が封止樹脂43で封止された半導体装置40を得る。
次いで、図9に示すように、金型3から半導体装置40を取り外す。
本実施形態の製造方法によれば、製造すべき半導体装置のパッケージが第一のタイプのパッケージである場合には、リードフレーム10を、第一主面11aが第二凹部5に向いた姿勢として樹脂封止を行うことによって、第一のタイプの半導体装置30を製造することができる。
製造すべき半導体装置のパッケージが第二のタイプのパッケージである場合には、リードフレーム10を、第一主面11aが第一凹部4に向いた姿勢として樹脂封止を行うことによって、第二のタイプの半導体装置40を製造することができる。
このように、本実施形態の製造方法によれば、同一の第一および第二の型4,5を用いて、2つのタイプの半導体装置を製造することができる。
これにより、第一および第二の型4,5やリードフレーム10を複数の半導体装置の製造工程で共用できるため、半導体装置30、40の製造コストを低減することができる。
以上、本発明の詳細について説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、図1等に示すリードフレーム10の構成は、一つの半導体装置を製造するための構成であるが、複数の半導体装置を一度に製造できるように、一つの半導体装置を製造するためのユニット(一つのダイパッド11および複数のリード12を含むユニット)を複数接続して構成されたリードフレームを用いてもよい。
具体的には、複数のユニットを幅方向に互いに間隔をあけて並べた状態で、これら複数のユニットが連結フレーム部(図示略)によって互いに接続された構造を採用できる。
また、上記実施形態では、半導体素子31とリード12とがワイヤー32によって電気接続されるが、少なくとも導電性を有する接続子によって電気接続されればよく、例えば導電性の板材によって接続されてもよい。
また、図1等に示すように、上記実施形態では、当接部14は、傾斜部14aと、ダイパッド11の主面11aと平行な当接主部14bとを有するが、当接部14の構成はこれに限らず、全長にわたってダイパッド11の主面11aと平行に形成されていてもよい。
1 第一の型
2 第二の型
3 金型
4 第一凹部(第一の凹部)
4a 第一凹部の底面(第一の凹部の底面)
5a 第二凹部の底面(第二の凹部の底面)
5 第二凹部(第二の凹部)
7b 対向面(リードと接する第一の型の面)
9b 対向面(リードと接する第二の型の面)
10 リードフレーム
11 ダイパッド
11a 第一主面(第一の面)
11b 第二主面(第二の面)
12 リード
12d 第二面(第二の面と同じ側にあるリードの面)
30,40 半導体装置
31 半導体素子
33,43 封止樹脂(樹脂)
33a 封止樹脂(樹脂)の第一面
33b 封止樹脂(樹脂)の第二面
S1 内部空間(空間)

Claims (6)

  1. 板状のダイパッドと、前記ダイパッドの厚さ方向に間隔をあけて前記ダイパッドと平行に配置されるリードとを含むリードフレームを用意し、前記ダイパッドの第一の面に半導体素子を接合する第一の工程と、
    互いに対向する第一の型と第二の型との間に前記リードを挟み込み、前記第一の型の前記第二の型と対向する面に設けられた第一の凹部と、前記第二の型の前記第一の型と対向する面に設けられた第二の凹部と、により形成される空間に前記ダイパッドおよび前記半導体素子を収容する第二の工程と、
    前記空間に樹脂を注入し、前記樹脂を硬化することにより、前記ダイパッドおよび前記半導体素子を前記樹脂で封止する第三の工程と、
    を含む半導体装置の製造方法であって、
    前記第一の型として、前記第一の面を前記第二の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第一の面とは反対側の前記ダイパッドの第二の面が前記第一の凹部の底面と離間して配置されるような型を用い、
    前記第二の型として、前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第二の面が前記第二の凹部の底面と接触して配置されるような型を用い、
    前記第二の工程では、製造すべき半導体装置のパッケージが、前記樹脂によって前記第二の面が覆われた第一のタイプのパッケージである場合には、前記第一の面を前記第二の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容し、
    製造すべき半導体装置のパッケージが、前記樹脂から前記第二の面が露出した第二のタイプのパッケージである場合には、前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容する、半導体装置の製造方法。
  2. 前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードと接する前記第二の型の面であって且つ前記第二の凹部の底面と平行な面と、前記第二の凹部の底面と、の間の距離をaとし、
    前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードが接する前記第一の型の面であって且つ前記第一の凹部の底面と平行な面と、前記第一の凹部の底面と、の間の距離をbとし、
    前記第二の面と、前記第二の面と同じ側にある前記リードの面と、の間の距離をcとしたときに、
    c=a<bという関係を満たす、請求項1に記載の半導体装置の製造方法。
  3. 前記第一の面を前記第一の型に向けて前記ダイパッドおよび前記半導体素子を前記空間に収容したときに、前記第二の面が、全面にわたって前記第二の凹部の底面と接触して配置される、請求項1または請求項2に記載の半導体装置の製造方法。
  4. 請求項1から請求項3のいずれか一項に記載の半導体装置の製造方法によって製造される半導体装置であって、
    前記ダイパッドと、前記リードと、前記ダイパッドの第一の面に接合された半導体素子と、前記ダイパッドおよび前記半導体素子を封止する前記樹脂と、を備え、
    前記第一の面と同じ側にある前記樹脂の面と、前記第一の面と同じ側にある前記リードの面との距離をaとし、
    前記第二の面と同じ側にある前記樹脂の面と、前記第二の面と同じ側にある前記リードの面との距離をbとし、
    前記第二の面と、前記第二の面と同じ側にある前記リードの面と、の間の距離をcとしたときに、
    c=a<bという関係を満たす、半導体装置。
  5. 請求項1から請求項3のいずれか一項に記載の半導体装置の製造方法に用いられる金型であって、
    前記第一の型と、前記第二の型とを備え、
    前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードと接する前記第二の型の面であって且つ前記第二の凹部の底面と平行な面と、前記第二の凹部の底面と、の間の距離をaとし、
    前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードが接する前記第一の型の面であって且つ前記第一の凹部の底面と平行な面と、前記第一の凹部の底面と、の間の距離をbとし、
    前記第二の面と、前記第二の面と同じ側にある前記リードの面と、の間の距離をcとしたときに、
    c=a<bという関係を満たす、金型。
  6. 請求項1から請求項3のいずれか一項に記載の半導体装置の製造方法に用いられるリードフレームであって、
    前記ダイパッドと、前記リードとを備え、
    前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードと接する前記第二の型の面であって且つ前記第二の凹部の底面と平行な面と、前記第二の凹部の底面と、の間の距離をaとし、
    前記第一の型と前記第二の型との間に前記リードを挟み込んだときに前記リードが接する前記第一の型の面であって且つ前記第一の凹部の底面と平行な面と、前記第一の凹部の底面と、の間の距離をbとし、
    前記第二の面と、前記第二の面と同じ側にある前記リードの面と、の間の距離をcとしたときに、
    c=a<bという関係を満たす、リードフレーム。
JP2014211824A 2014-10-16 2014-10-16 半導体装置の製造方法、半導体装置、金型およびリードフレーム Active JP6335752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014211824A JP6335752B2 (ja) 2014-10-16 2014-10-16 半導体装置の製造方法、半導体装置、金型およびリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014211824A JP6335752B2 (ja) 2014-10-16 2014-10-16 半導体装置の製造方法、半導体装置、金型およびリードフレーム

Publications (2)

Publication Number Publication Date
JP2016082064A true JP2016082064A (ja) 2016-05-16
JP6335752B2 JP6335752B2 (ja) 2018-05-30

Family

ID=55959023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014211824A Active JP6335752B2 (ja) 2014-10-16 2014-10-16 半導体装置の製造方法、半導体装置、金型およびリードフレーム

Country Status (1)

Country Link
JP (1) JP6335752B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132434A (ja) * 1984-07-24 1986-02-15 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPH10189864A (ja) * 1996-12-04 1998-07-21 Texas Instr Inc <Ti> モールドパッケージ用多層リードフレーム
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
JP2016082065A (ja) * 2014-10-16 2016-05-16 新電元工業株式会社 半導体装置の製造方法、半導体装置、金型およびリードフレーム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132434A (ja) * 1984-07-24 1986-02-15 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPH10189864A (ja) * 1996-12-04 1998-07-21 Texas Instr Inc <Ti> モールドパッケージ用多層リードフレーム
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
JP2016082065A (ja) * 2014-10-16 2016-05-16 新電元工業株式会社 半導体装置の製造方法、半導体装置、金型およびリードフレーム

Also Published As

Publication number Publication date
JP6335752B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
US9640453B2 (en) Power semiconductor device
JP6672113B2 (ja) 電子回路装置及び電子回路装置の製造方法
JP2015516693A5 (ja)
JP2008306128A (ja) 半導体装置およびその製造方法
CN103887273A (zh) 半导体模块
CN103871987A (zh) 功率模块封装
CN111587486B (zh) 半导体装置以及半导体装置的制造方法
JP5935374B2 (ja) 半導体モジュールの製造方法
US10008430B2 (en) Semiconductor device, manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device, and semiconductor module
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
JP2015056638A (ja) 半導体装置およびその製造方法
KR101331737B1 (ko) 반도체 패키지
CN104600038A (zh) 半导体装置
JP6335752B2 (ja) 半導体装置の製造方法、半導体装置、金型およびリードフレーム
KR102362724B1 (ko) 전력 모듈 및 그 제조 방법
JP6228904B2 (ja) 半導体装置の製造方法、半導体装置、金型およびリードフレーム
JP2005191147A (ja) 混成集積回路装置の製造方法
JP2008078164A (ja) 半導体装置とその製造方法
JP2019016792A (ja) 収容されたic構成要素
US9324627B2 (en) Electronic assembly for mounting on electronic board
JPWO2020129273A1 (ja) 半導体装置および半導体装置の製造方法
JP5124329B2 (ja) 半導体装置
JP2005167072A (ja) 半導体装置およびその製造方法
TWI722724B (zh) 功率模組
KR102185064B1 (ko) 전력 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180501

R150 Certificate of patent or registration of utility model

Ref document number: 6335752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150