JP2016066972A - Pll回路、集積回路装置、電子機器及び移動体 - Google Patents
Pll回路、集積回路装置、電子機器及び移動体 Download PDFInfo
- Publication number
- JP2016066972A JP2016066972A JP2014196090A JP2014196090A JP2016066972A JP 2016066972 A JP2016066972 A JP 2016066972A JP 2014196090 A JP2014196090 A JP 2014196090A JP 2014196090 A JP2014196090 A JP 2014196090A JP 2016066972 A JP2016066972 A JP 2016066972A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pass filter
- low
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】PLL回路は、フラクショナル分周器50と、基準クロック信号REFCKとフラクショナル分周器50の出力信号とを比較する位相比較回路10と、位相比較回路10の出力信号に基づいて出力電流を出力するチャージポンプ回路20と、チャージポンプ回路20の出力電流の電流電圧変換とフィルター処理を行うローパスフィルター回路30と、ローパスフィルター回路30の出力電圧VFに基づいて発振する電圧制御発振器40と、を含む。ローパスフィルター回路30は、電流電圧変換及びフィルター処理の結果の通過と保持を、基準クロック信号REFCKに基づいて切り替える切り替え回路を有する。
【選択図】 図1
Description
本適用例は、フラクショナル分周器と、基準クロック信号と前記フラクショナル分周器の出力信号とを比較する位相比較回路と、前記位相比較回路の出力信号に基づいて出力電流を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電流の電流電圧変換とフィルター処理を行うローパスフィルター回路と、前記ローパスフィルター回路の出力電圧に基づいて発振する電圧制御発振器と、を含み、前記ローパスフィルター回路は、前記電流電圧変換及び前記フィルター処理の結果の通過と保持を、前記基準クロック信号に基づいて切り替える切り替え回路を有するPLL回路に関係する。
本適用例では、前記ローパスフィルター回路は、少なくとも1つの容量素子と少なくとも1つの抵抗素子によって構成される第1のフィルター部と、少なくとも1つの容量素子によって構成される第2のフィルター部と、を有し、前記切り替え回路は、前記第1のフィルター部と前記第2のフィルター部の間に設けられてもよい。
本適用例では、前記第1のフィルター部の次数は、前記第2のフィルター部の次数以上であってもよい。
本適用例では、前記切り替え回路は、前記基準クロック信号に同期して前記通過と前記保持を切り替えてもよい。
本適用例では、前記切り替え回路は、前記基準クロック信号が第1論理レベルである第1期間と、前記基準クロック信号が第2論理レベルである第2期間のうち、前記チャージポンプ回路が出力電流を出力する期間において、前記通過から前記保持に切り替えてもよい。
本適用例では、前記切り替え回路は、前記基準クロック信号に基づいて制御されるスイッチ素子により構成されてもよい。
本適用例では、前記ローパスフィルター回路は、3次のローパスフィルター又は4次のローパスフィルターであってもよい。
本適用例は、フラクショナル分周器と、基準クロックと前記フラクショナル分周器の出力信号とを比較する位相比較回路と、前記位相比較回路の出力信号に基づいて出力電流を出力するチャージポンプ回路と、前記チャージポンプ回路の出力電流の電流電圧変換とフィルター処理を行うローパスフィルター回路と、前記ローパスフィルター回路の出力電圧に基づいて発振する電圧制御発振器と、を含み、前記ローパスフィルター回路は、少なくとも1つの容量素子と少なくとも一つの抵抗素子によって構成される第1のフィルター部と、少なくとも1つの容量素子によって構成される第2のフィルター部と、前記第1のフィルター部と前記第2のフィルター部の間に設けられる切り替え回路と、を有するPLL回路に関係する。
本適用例は、フラクショナル分周器と、基準クロックと前記フラクショナル分周器の出力信号の位相差に基づいて、発振周波数を制御するための制御信号を出力する制御信号出力部と、前記制御信号に対応する周波数で発振し、前記発振により得られたクロック信号を前記フラクショナル分周器へ出力する発振器と、を含み、前記制御信号出力部は、前記基準クロックが第1の論理レベルである第1の期間及び第2の論理レベルである第2の期間のうち一方の期間において、前記制御信号の出力をホールドするPLL回路に関係する。
本適用例は、上記のいずれか1つの適用例に記載されたPLL回路を含む集積回路装置に関係する。
本適用例は、上記のいずれか1つの適用例に記載されたPLL回路を含む電子機器に関係する。
本適用例は、上記のいずれか1つの適用例に記載されたPLL回路を含む移動体に関係する。
図1に、本実施形態のPLL回路(フラクショナルN型PLL回路)の構成例を示す。このPLL回路(PLL: Phase Locked Loop)は、位相比較回路10(PFD: Phase Frequency Detector)と、チャージポンプ回路20と、ローパスフィルター回路30(ループフィルター)と、電圧制御発振器40(VCO: Voltage Controlled Oscillator)と、フラクショナル分周器50と、を含む。
図2に、ローパスフィルター回路30の比較例を示す。図2のローパスフィルター回路30は、抵抗素子RA1、RA3、キャパシターCA1〜CA3を含む。これらの抵抗素子RA1、RA3、キャパシターCA1〜CA3は3次のローパスフィルターを構成している。
図5(A)、図5(B)に、上記のような課題を解決できる本実施形態のローパスフィルター回路30の構成例を示す。また、図6に、図1のPLL回路に本実施形態のローパスフィルター回路30を適用した場合のタイミングチャートを示す。
次に、第1のフィルター部31、第2のフィルター部32、切り替え回路33の詳細な構成例について説明する。
上述したように、ローパスフィルター回路30は少なくとも2次(キャパシター2個)であればよいため、種々の構成が考えられる。以下、例として2つの変形例を説明する。
なお、以上の実施形態では電圧制御発振器40を用いたPLL回路を例にとって説明したが、PLL回路の構成は、これに限定されない。即ち、制御電圧に限らず制御信号に基づいて発振する発振器があり、その制御信号が基準クロック信号に基づいて通過・保持されていればよい。
図11に、位相比較回路10とチャージポンプ回路20の第1の詳細な構成例を示す。位相比較回路10は、フリップフロップ回路FE1、FE2、論理積回路ANEを含む。チャージポンプ回路20は、電流源IE1、IE2、スイッチ素子SWE1、SWE2を含む。
以上では、主にアップ信号UPのパルスが出力される場合を例にとって説明したが、ダウン信号DNのパルスが出力される場合にも、同様にしてフラクショナルノイズを低減できる。以下、ダウン信号DNのパルスが出力される場合の動作を説明する。
図16に、本実施形態のPLL回路が適用された集積回路装置の構成例を示す。集積回路装置200は、発振回路100と、発振回路100からの発振信号に基づいて無線通信処理を行う無線通信回路と、クロック分周器260と、を含む。無線通信回路としては、PLL回路210、パワーアンプ220、制御回路250、アンテナチューニング回路280を含む。
図17に、本実施形態のPLL回路を適用した電子機器を含むシステム構成例を示す。以下では、電子機器がキーレスエントリーモジュールである場合を例にとり、そのキーレスエントリーモジュールを含むキーレスエントリーシステムについて説明するが、これに限らず本実施形態のPLL回路は種々の電子機器に適用可能である。
図18に本実施形態のPLL回路を含む移動体の例を示す。本実施形態のPLL回路は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。
31 第1のフィルター部、32 第2のフィルター部、33 切り替え回路、
40 電圧制御発振器、50 フラクショナル分周器、51 整数分周器、
52 加算器、53 ΔΣ変調器、60 出力分周器、100 発振回路、
200 集積回路装置、206 自動車、208 ECU、210 PLL回路、
220 パワーアンプ、250 制御回路、260 クロック分周器、
280 アンテナチューニング回路、400 キーレスエントリーモジュール、
410 マイクロコンピューター、440 アンテナ、500 車体、
510 マイクロコンピューター、520 無線通信装置、
530 インターフェース部、540 アンテナ、550 ドアロック制御部、
560 トランクロック制御部、570 ライト制御部、
ANE 論理積回路、CB1〜CB3 キャパシター、DCN 小数部設定値、
DN ダウン信号、FBKCK 帰還クロック信号、
FE1,FE2 フリップフロップ回路、HOLD 保持期間、
IE1〜IE5 電流源、INB インバーター、ITN 整数部設定値、
QDS 変調値、RB1,RB3 抵抗素子、REFCK 基準クロック信号、
SWB スイッチ素子、SWE1〜SWE5 スイッチ素子、TRAN 通過期間、
UP アップ信号、VF ローパスフィルター回路の出力電圧、
VOUT 発振クロック信号
Claims (12)
- フラクショナル分周器と、
基準クロック信号と前記フラクショナル分周器の出力信号とを比較する位相比較回路と、
前記位相比較回路の出力信号に基づいて出力電流を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力電流の電流電圧変換とフィルター処理を行うローパスフィルター回路と、
前記ローパスフィルター回路の出力電圧に基づいて発振する電圧制御発振器と、
を含み、
前記ローパスフィルター回路は、
前記電流電圧変換及び前記フィルター処理の結果の通過と保持を、前記基準クロック信号に基づいて切り替える切り替え回路を有することを特徴とするPLL回路。 - 請求項1において、
前記ローパスフィルター回路は、
少なくとも1つの容量素子と少なくとも1つの抵抗素子によって構成される第1のフィルター部と、
少なくとも1つの容量素子によって構成される第2のフィルター部と、
を有し、
前記切り替え回路は、
前記第1のフィルター部と前記第2のフィルター部の間に設けられることを特徴とするPLL回路。 - 請求項2において、
前記第1のフィルター部の次数は、前記第2のフィルター部の次数以上であることを特徴とするPLL回路。 - 請求項1乃至3のいずれか一項において、
前記切り替え回路は、
前記基準クロック信号に同期して前記通過と前記保持を切り替えることを特徴とするPLL回路。 - 請求項4において、
前記切り替え回路は、
前記基準クロック信号が第1論理レベルである第1期間と、前記基準クロック信号が第2論理レベルである第2期間のうち、前記チャージポンプ回路が出力電流を出力する期間において、前記通過から前記保持に切り替えることを特徴とするPLL回路。 - 請求項1乃至5のいずれか一項において、
前記切り替え回路は、
前記基準クロック信号に基づいて制御されるスイッチ素子により構成されることを特徴とするPLL回路。 - 請求項1乃至6のいずれか一項において、
前記ローパスフィルター回路は、
3次又は4次のローパスフィルターであることを特徴とするPLL回路。 - フラクショナル分周器と、
基準クロックと前記フラクショナル分周器の出力信号とを比較する位相比較回路と、
前記位相比較回路の出力信号に基づいて出力電流を出力するチャージポンプ回路と、
前記チャージポンプ回路の出力電流の電流電圧変換とフィルター処理を行うローパスフィルター回路と、
前記ローパスフィルター回路の出力電圧に基づいて発振する電圧制御発振器と、
を含み、
前記ローパスフィルター回路は、
少なくとも1つの容量素子と少なくとも一つの抵抗素子によって構成される第1のフィルター部と、
少なくとも1つの容量素子によって構成される第2のフィルター部と、
前記第1のフィルター部と前記第2のフィルター部の間に設けられる切り替え回路と、
を有することを特徴とするPLL回路。 - フラクショナル分周器と、
基準クロックと前記フラクショナル分周器の出力信号の位相差に基づいて、発振周波数を制御するための制御信号を出力する制御信号出力部と、
前記制御信号に対応する周波数で発振し、前記発振により得られたクロック信号を前記フラクショナル分周器へ出力する発振器と、
を含み、
前記制御信号出力部は、
前記基準クロックが第1の論理レベルである第1の期間及び第2の論理レベルである第2の期間のうち一方の期間において、前記制御信号の出力を保持することを特徴とするPLL回路。 - 請求項1乃至9のいずれか一項に記載されたPLL回路を含むことを特徴とする集積回路装置。
- 請求項1乃至9のいずれか一項に記載されたPLL回路を含むことを特徴とする電子機器。
- 請求項1乃至9のいずれか一項に記載されたPLL回路を含むことを特徴とする移動体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014196090A JP6503671B2 (ja) | 2014-09-26 | 2014-09-26 | Pll回路、集積回路装置、電子機器及び移動体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014196090A JP6503671B2 (ja) | 2014-09-26 | 2014-09-26 | Pll回路、集積回路装置、電子機器及び移動体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016066972A true JP2016066972A (ja) | 2016-04-28 |
JP6503671B2 JP6503671B2 (ja) | 2019-04-24 |
Family
ID=55805884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014196090A Active JP6503671B2 (ja) | 2014-09-26 | 2014-09-26 | Pll回路、集積回路装置、電子機器及び移動体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6503671B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020191486A (ja) * | 2019-05-17 | 2020-11-26 | ローム株式会社 | 発振回路、半導体装置、オシレータic、発振回路の校正方法 |
CN113380285A (zh) * | 2020-03-09 | 2021-09-10 | 群联电子股份有限公司 | 时钟数据回复电路、存储器存储装置及信号产生方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295343A (ja) * | 2005-04-06 | 2006-10-26 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタ及びフィードバックシステム |
US20070126514A1 (en) * | 2005-12-01 | 2007-06-07 | Realtek Semiconductor Corp. | Switch-capacitor loop filter for phase lock loops |
US20070216489A1 (en) * | 2006-03-02 | 2007-09-20 | Texas Instruments Incorporated | Systems and methods for suppressing feedback and reference noise in a phase lock loop circuit |
JP2008035451A (ja) * | 2006-08-01 | 2008-02-14 | Niigata Seimitsu Kk | 周波数シンセサイザおよびこれに用いるループフィルタ |
JP2013223066A (ja) * | 2012-04-16 | 2013-10-28 | Fujitsu Semiconductor Ltd | Pll回路 |
-
2014
- 2014-09-26 JP JP2014196090A patent/JP6503671B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006295343A (ja) * | 2005-04-06 | 2006-10-26 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタ及びフィードバックシステム |
US20070126514A1 (en) * | 2005-12-01 | 2007-06-07 | Realtek Semiconductor Corp. | Switch-capacitor loop filter for phase lock loops |
US20070216489A1 (en) * | 2006-03-02 | 2007-09-20 | Texas Instruments Incorporated | Systems and methods for suppressing feedback and reference noise in a phase lock loop circuit |
JP2008035451A (ja) * | 2006-08-01 | 2008-02-14 | Niigata Seimitsu Kk | 周波数シンセサイザおよびこれに用いるループフィルタ |
JP2013223066A (ja) * | 2012-04-16 | 2013-10-28 | Fujitsu Semiconductor Ltd | Pll回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020191486A (ja) * | 2019-05-17 | 2020-11-26 | ローム株式会社 | 発振回路、半導体装置、オシレータic、発振回路の校正方法 |
JP7350512B2 (ja) | 2019-05-17 | 2023-09-26 | ローム株式会社 | 発振回路、半導体装置、オシレータic、発振回路の校正方法 |
CN113380285A (zh) * | 2020-03-09 | 2021-09-10 | 群联电子股份有限公司 | 时钟数据回复电路、存储器存储装置及信号产生方法 |
CN113380285B (zh) * | 2020-03-09 | 2023-07-25 | 群联电子股份有限公司 | 时钟数据回复电路、存储器存储装置及信号产生方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6503671B2 (ja) | 2019-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105577178B (zh) | 一种宽带低相位噪声Sigma-Delta锁相环 | |
US10715155B1 (en) | Apparatus and methods for digital phase locked loop with analog proportional control function | |
CN105049039B (zh) | 一种用于杂散抑制的小数分频电路 | |
EP3146632B1 (en) | Digital phase lock loop circuit including finite impulse response filtering to reduce aliasing of quantization noise | |
US9768790B2 (en) | Circuits and methods for eliminating reference spurs in fractional-N frequency synthesis | |
US8817841B2 (en) | System and method of controlling modulation frequency of spread-spectrum signal | |
CN104202048A (zh) | 一种宽带全集成锁相环频率综合器 | |
CN102122955B (zh) | 基于分数分频频率综合器的多标准i/q正交载波产生装置 | |
US20100321120A1 (en) | Fractional-n frequency synthesizer and method thereof | |
CN101783679A (zh) | 锁相环电路 | |
US9531392B2 (en) | Methods related to frequency synthesis control | |
CN105634481A (zh) | 一种应用于分数分频锁相环的低杂散线性化电路结构 | |
CN106170920A (zh) | 利用单个锁相回路锁定多个压控振荡器 | |
CN102946249A (zh) | 一种频率综合器 | |
CN103718463A (zh) | 高线性相位频率检测器 | |
JP6503671B2 (ja) | Pll回路、集積回路装置、電子機器及び移動体 | |
Elmallah et al. | A 3.2-GHz 405 fs rms jitter–237.2 dB FoM JIT ring-based fractional-N synthesizer | |
US8638141B1 (en) | Phase-locked loop | |
WO2015136242A1 (en) | Frequency synthesizer | |
CN109995362B (zh) | 锁相环集成电路 | |
CN116633349A (zh) | 一种低时钟抖动的分数锁相环 | |
US20150188552A1 (en) | Phase locked loop and control method thereof | |
CN110506394B (zh) | 频率产生器 | |
CN101841329A (zh) | 锁相环、压控装置及方法 | |
CN107113002B (zh) | 振荡器校准 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6503671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |