CN113380285A - 时钟数据回复电路、存储器存储装置及信号产生方法 - Google Patents

Abstract

本发明提供一种时钟数据回复电路，其包括相位检测电路、第一投票电路、低通滤波电路及相位内插电路。所述相位检测电路用以接收第一信号与时钟信号并产生相位信号。所述第一投票电路用以根据所述相位信号对至少一电容元件进行充电并根据充电结果产生第一投票信号。所述低通滤波电路用以根据所述第一投票信号产生相位控制信号。所述相位内插电路用以根据所述相位控制信号产生所述时钟信号。此外，本发明也提供一种存储器存储装置及信号产生方法。

Description

时钟数据回复电路、存储器存储装置及信号产生方法

技术领域

本发明涉及一种信号处理技术，尤其涉及一种时钟数据回复电路、存储器存储装置及信号产生方法。

背景技术

数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

图1A示出传统的时钟数据回复电路的示意图。请参照图1A，传统的时钟数据回复电路10包括相位检测器11、投票电路12(亦称为数字式投票电路)、数字滤波器13及相位内插器14。相位检测器11可接收数据信号DATA与还原(recovered)时钟信号CLK。相位检测器11可比较数据信号DATA与还原时钟信号CLK的相位并输出比较结果。投票电路12可根据相位检测器11的输出统计信号DATA与还原时钟信号CLK的相位之间相互领先和/或落后的次数并输出降速后的统计结果。数字滤波器13可根据降速后的统计结果指示相位内插器14调整还原时钟信号的相位。藉此，还原时钟信号可被锁定至数据信号DATA上正确的取样点。

图1B示出数字式投票电路的示意图。请参照图1B，以图1A的投票电路12为例，信号Q0～Q2会在时钟信号CLK的多个周期中被取样，并经由正反器FF0～FF3及逻辑元件L1与L2而将结果累加并输出带有累加信息的信号Q3。

在高速序列传输中，时钟数据回复电路10对信号的抖动容忍度(jittertolerance)可用于评估接收端的数据接收能力，且时钟数据回复电路10的反应时间直接影响抖动容忍度。在高速应用时，数字式投票电路(例如投票电路12)需对数据信号DATA作多个周期的取样(如图1B所示)，使得反应时间增加，进而导致时钟数据回复电路10对信号的抖动容忍度降低。

发明内容

本发明的范例实施例提供一种时钟数据回复电路、存储器存储装置及信号产生方法，可提高时钟数据回复电路的工作效率。

本发明的范例实施例提供一种时钟数据回复电路，其包括相位检测电路、第一投票电路、低通滤波电路及相位内插电路。所述相位检测电路用以接收第一信号与时钟信号并产生相位信号。所述第一投票电路连接至所述相位检测电路并用以根据所述相位信号对至少一电容元件进行充电并根据充电结果产生第一投票信号。所述低通滤波电路连接至所述第一投票电路并用以根据所述第一投票信号产生相位控制信号。所述相位内插电路连接至所述相位检测电路与所述低通滤波电路并用以根据所述相位控制信号产生所述时钟信号。

在本发明的一范例实施例中，所述第一投票电路包括电流积分电路，其连接至所述相位检测电路并且用以根据所述相位信号产生第一充电电压与第二充电电压。所述第一充电电压用以对所述第一电容元件充电，且所述第二充电电压用以对所述第二电容元件充电。

在本发明的一范例实施例中，所述第一投票电路包括比较电路，其用以比较所述第一电压与所述第二电压并根据所述数值关系产生所述第一投票信号。

在本发明的一范例实施例中，所述第一投票电路还包括取样时钟产生电路，其连接至所述比较电路并根据所述时钟信号产生一取样时钟信号。所述比较电路响应于所述取样时钟信号而比较所述第一电压与所述第二电压。

在本发明的一范例实施例中，所述的时钟数据回复电路还包括第二投票电路与多路复用器。所述第二投票电路连接至所述相位检测电路并根据所述相位信号产生第二投票信号。所述多路复用器连接至所述第二投票电路与所述低通滤波电路。其中所述多路复用器用以提供所述第一投票信号与所述第二投票信号的至少其中之一至所述低通滤波电路。

本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块、存储器控制电路单元及时钟数据回复电路。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述时钟数据回复电路设置于所述连接接口单元、所述可复写式非易失性存储器模块或所述存储器控制电路单元中，且所述时钟数据回复电路包括第一投票电路。所述时钟数据回复电路用以接收第一信号与时钟信号并产生相位信号。所述时钟数据回复电路更用以根据所述相位信号对所述第一投票电路中的至少一电容元件进行充电并根据充电结果产生第一投票信号。所述时钟数据回复电路更用以根据所述第一投票信号产生相位控制信号。所述时钟数据回复电路更用以根据所述相位控制信号产生所述时钟信号。

在本发明的一范例实施例中，所述至少一电容元件包括第一电容元件与第二电容元件。所述第一电容元件与所述第二电容元件的至少其中之一根据所述相位信号进行充电。所述充电结果反映所述第一电容元件的第一电压与所述第二电容元件的第二电压之间的数值关系。

在本发明的一范例实施例中，所述电流积分电路包括至少一第一开关与至少一第二开关。所述至少一第一开关连接至至少一电流源并且用以响应于所述相位信号中的第一相位信号而导通并产生所述第一充电电压。所述至少一第二开关连接至所述至少一电流源并且用以响应于所述相位信号中的第二相位信号而导通并产生所述第二充电电压。

在本发明的一范例实施例中，所述第一投票电路用以比较所述第一电压与所述第二电压并根据所述数值关系产生所述第一投票信号。

在本发明的一范例实施例中，所述第一投票电路还用以根据所述时钟信号产生一取样时钟信号。第一投票电路更用以响应于所述取样时钟信号而比较所述第一电压与所述第二电压。

在本发明的一范例实施例中，所述时钟数据回复电路还包括第二投票电路。所述第二投票电路用以根据所述相位信号产生第二投票信号。所述第二投票电路更用以经由多路复用器提供所述第一投票信号与所述第二投票信号的至少其中之一至低通滤波电路。

在本发明的一范例实施例中，所述第一投票电路受所述时钟信号的上升缘触发以产生所述第一投票信号。所述第二投票电路受所述时钟信号的下降缘触发以产生所述第二投票信号。

在本发明的一范例实施例中，在所述第一投票电路对所述至少一电容元件充电的期间，所述第二投票电路被重置。

本发明的范例实施例提供一种信号产生方法，其用于存储器存储装置。所述信号产生方法包括：接收第一信号与时钟信号并产生相位信号；根据所述相位信号对至少一电容元件进行充电并根据充电结果产生第一投票信号；根据所述第一投票信号产生相位控制信号；以及根据所述相位控制信号产生所述时钟信号。

在本发明的一范例实施例中，所述相位信号包括第一相位信号与第二相位信号。所述第一相位信号反映所述第一信号的相位领先所述时钟信号的相位。所述第二相位信号反映所述第一信号的所述相位落后所述时钟信号的所述相位。

在本发明的一范例实施例中，所述至少一电容元件包括第一电容元件与第二电容元件。根据所述相位信号对所述至少一电容元件进行充电的步骤包括：根据所述相位信号对所述第一电容元件与所述第二电容元件的至少其中之一进行充电。所述充电结果反映所述第一电容元件的第一电压与所述第二电容元件的一第二电压之间的数值关系。

在本发明的一范例实施例中，根据所述相位信号对所述第一电容元件与所述第二电容元件的所述至少其中之一进行充电的步骤包括：根据所述相位信号产生第一充电电压与第二充电电压；使用所述第一充电电压对所述第一电容元件充电；以及使用所述第二充电电压对所述第二电容元件充电。

在本发明的一范例实施例中，根据所述相位信号产生所述第一充电电压与所述第二充电电压的步骤包括：响应于所述相位信号中的第一相位信号而导通至少一第一开关以产生所述第一充电电压，其中所述至少一第一开关连接至至少一电流源；以及响应于所述相位信号中的第二相位信号而导通至少一第二开关并产生所述第二充电电压，其中所述至少一第二开关连接至所述至少一电流源。

在本发明的一范例实施例中，根据所述充电结果产生所述第一投票信号的步骤包括：比较所述第一电压与所述第二电压并根据所述数值关系产生所述第一投票信号。

在本发明的一范例实施例中，所述的信号产生方法还包括：根据所述时钟信号产生取样时钟信号；以及响应于所述取样时钟信号而比较所述第一电压与所述第二电压。

在本发明的一范例实施例中，所述的信号产生方法还包括：根据所述相位信号产生第二投票信号；以及根据所述第二投票信号产生所述相位控制信号。

在本发明的一范例实施例中，所述的信号产生方法还包括：响应于所述时钟信号的上升缘而产生所述第一投票信号；以及响应于所述时钟信号的下降缘而产生所述第二投票信号。

在本发明的一范例实施例中，所述的信号产生方法还包括：在对所述至少一电容元件充电的期间，重置用于产生所述第二投票信号的第二投票电路。

基于上述，在接收第一信号与时钟信号并产生相位信号之后，第一投票电路中的至少一电容元件可根据相位信号进行充电。根据充电结果，第一投票信号可被产生。根据第一投票信号，相位控制信号可被产生并且用于产生所述时钟信号(即还原时钟信号)。藉此，可有效提高时钟数据回复电路的工作效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理；

图1A示出传统的时钟数据回复电路的示意图；

图1B示出数字式投票电路的示意图；

图2是根据本发明的一范例实施例所示出的时钟与数据回复电路的示意图；

图3是根据本发明的一范例实施例所示出的投票电路的示意图；

图4是根据本发明的一范例实施例所示出的取样时钟产生电路的示意图；

图5是根据本发明的一范例实施例所示出的电流积分电路的示意图；

图6是根据本发明的一范例实施例所示出的时钟数据回复电路的示意图；

图7是根据本发明的一范例实施例所示出的多个投票电路轮流工作的时序示意图；

图8是根据本发明的一范例实施例所示出的存储器存储装置的示意图；

图9是根据本发明的一范例实施例所示出的信号产生方法的流程图。

附图标号说明

10：时钟数据回复电路；

11：相位检测器；

12：投票电路；

13：数字滤波器；

14：相位内插器；

DATA、Q1～Q3：信号；

CLK：还原时钟信号；

FF0～FF3：正反器；

L1、L2：逻辑元件；

20、60：时钟数据回复电路；

21：相位检测电路；

22、62：投票电路；

23：低通滤波电路；

24：相位内插电路；

201：电容元件；

31：电流积分电路；

32：比较电路；

321、322：比较元件；

301、302：电容元件；

401：延迟元件；

402：逻辑元件；

510(1)～510(4)：电流源；

501(1)～501(4)、502(1)～502(4)、503、504：开关；

65：多路复用器；

80：存储器存储装置；

81：连接接口单元；

82：存储器控制电路单元；

83：可复写式非易失性存储器模块；

DATA、CLK、PS、VS(1)、PCS、UP、DN、R(UP)、R(DN)、CLK(S)、UP(1)～UP(4)、DN(1)～DN(4)、VS(2)：信号；

V(UP)、V(DN)、VREF：电压；

S901：步骤(接收第一信号与时钟信号并产生相位信号)；

S902：步骤(根据所述相位信号对至少一电容元件进行充电并根据充电结果产生第一投票信号)；

S903：步骤(根据所述第一投票信号产生相位控制信号)；

S904：步骤(根据所述相位控制信号产生所述时钟信号)。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

以下提出多个范例实施例来说明本发明，然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应所述被解释成所述第一装置可以直接连接于所述第二装置，或者所述第一装置可以通过其他装置或某种连接手段而间接地连接至所述第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。

图2是根据本发明的一范例实施例所示出的时钟与数据回复电路的示意图。请参照图2，时钟与数据回复电路20包括相位检测电路21、投票电路(亦称为第一投票电路)22、低通滤波电路23及相位内插电路24。相位检测电路21可用以接收信号DATA与信号CLK。相位检测电路21可检测信号DATA与信号CLK之间的相位相对关系(例如相位差)并产生信号PS。例如，信号PS可反映在某一时间点，信号DATA的相位是领先或落后信号CLK的相位。

在一范例实施例中，信号DATA亦称为第一信号或数据信号。在一范例实施例中，信号CLK亦称为时钟信号或还原时钟信号。在一范例实施例中，信号PS亦称为相位信号。

投票电路22连接至相位检测电路21与低通滤波电路23。投票电路22包括至少一个电容元件201。电容元件201可用于充电与放电。投票电路22可根据信号PS对电容元件201进行充电并根据电容元件201的充电结果产生信号VS(1)。换言之，信号VS(1)可反映电容元件201的充电结果。在一范例实施例中，信号VS(1)亦称为第一投票信号。

低通滤波电路23连接至投票电路22与相位内插电路24。低通滤波电路23可根据信号VS(1)产生信号PCS。例如，信号PCS可用以指示相位内插电路24产生具有某一特定相位的信号CLK。在一范例实施例中，信号PCS亦称为相位控制信号。相位内插电路24连接至低通滤波电路23与相位检测电路21。相位内插电路24可根据信号PCS产生信号CLK。

在一范例实施例中，信号PS包括信号UP与DN。信号UP可反映信号DATA的相位领先信号CLK的相位。信号DN可反映信号DATA的相位落后信号CLK的相位。在一范例实施例中，信号UP亦称为第一相位信号。在一范例实施例中，信号DN亦称为第二相位信号。

在一范例实施例中，电容元件201的数目至少为两个，其中一个亦称为第一电容元件，其中的另一个亦称为第二电容元件。在一范例实施例中，第一电容元件与第二电容元件的至少其中之一可根据信号PS进行充电。此外，所述充电结果可反映第一电容元件的电压(亦称为第一电压)与第二电容元件的电压(亦称为第二电压)之间的数值关系。例如，此数值关系可反映第一电压大于、等于或小于第二电压。

在一范例实施例中，时钟与数据回复电路20可通过相位检测电路21、投票电路22、低通滤波电路23及相位内插电路24的共同运作而逐渐将信号CLK的相位与信号DATA的相位保持同步。当信号DATA的相位发生变化时，时钟与数据回复电路20可再次将信号CLK的相位与信号DATA的相位保持同步。在一范例实施例中，使信号CLK的相位与信号DATA的相位保持同步的操作亦称为锁相。

图3是根据本发明的一范例实施例所示出的投票电路的示意图。请参照图3，以图2的投票电路22为例，投票电路22包括电流积分电路31、电容元件301(即第一电容元件)、电容元件302(即第二电容元件)及比较电路32。电流积分电路31可接收信号UP、DN及CLK。电流积分电路31可根据信号UP、DN及CLK产生电压V(UP)与V(DN)。信号UP与DN可包含于图2的信号PS中。在一范例实施例中，电压V(UP)亦称为第一充电电压。在一范例实施例中，电压V(DN)亦称为第二充电电压。电压V(UP)可用以对电容元件301充电。电压V(DN)可用以对电容元件302充电。

在一范例实施例中，电压V(UP)是根据信号UP而产生，以反映在某一时间点信号DATA的相位领先信号CLK的相位。在一范例实施例中，电压V(DN)是根据信号DN而产生，以反映在某一时间点信号DATA的相位落后信号CLK的相位。

在一范例实施例中，电容元件301的电压(即第一电压)可反映在某一时间范围内，信号DATA的相位领先信号CLK的相位的次数。在一范例实施例中，电容元件302的电压(即第二电压)可反映在某一时间范围内，信号DATA的相位落后信号CLK的相位的次数。例如，在某一时间范围内，若信号DATA的相位领先信号CLK的相位的次数多于信号DATA的相位落后信号CLK的相位的次数，则经充电的电容元件301的电压(即第一电压)可高于经充电的电容元件302的电压(即第二电压)。或者，在某一时间范围内，若信号DATA的相位落后信号CLK的相位的次数多于信号DATA的相位领先信号CLK的相位的次数，则经充电的电容元件301的电压(即第一电压)可低于经充电的电容元件302的电压(即第二电压)。

比较电路32连接至电容元件301与302。比较电路32可用以比较电容元件301的电压(即第一电压)与的电容元件302的电压(即第二电压)并根据第一电压与第二电压之间的数值关系产生信号VS(1)。例如，信号VS(1)可包括信号R(UP)与R(DN)。信号R(UP)可反映第一电压与第二电压之间的某一数值关系(亦称为第一数值关系)。信号R(DN)可反映第一电压与第二电压之间的另一数值关系(亦称为第二数值关系)。

在一范例实施例中，第一数值关系为第一电压高于第二电压，且第二数值关系为第一电压低于第二电压。在一范例实施例中，若经充电的电容元件301的电压(即第一电压)高于经充电的电容元件302的电压(即第二电压)，则比较电路32可输出信号R(UP)，以反映在某一时间范围内，信号DATA的相位领先信号CLK的相位的次数多于信号DATA的相位落后信号CLK的相位的次数。在一范例实施例中，若经充电的电容元件301的电压(即第一电压)低于经充电的电容元件302的电压(即第二电压)，则比较电路32可输出信号R(DN)，以反映在某一时间范围内，信号DATA的相位落后信号CLK的相位的次数多于信号DATA的相位领先信号CLK的相位的次数。图2的低通滤波电路23可根据信号R(UP)和/或R(DN)来产生信号CS，以调整信号CLK的相位和/或频率。

在一范例实施例中，比较电路32包括比较元件321与322。比较元件321与322皆可用以比较第一电压与第二电压。响应于第一电压与第二电压之间的第一数值关系(例如第一电压大于第二电压)，比较元件321可输出信号R(UP)。响应于第一电压与第二电压之间的第二数值关系(例如第一电压小于第二电压)，比较元件322可输出信号R(DN)。

在一范例实施例中，比较元件321与322皆可进一步接收电压VREF。在一范例实施例中，电压VREF亦称为参考电压。响应于第一电压与第二电压之间的电压差大于参考电压，比较元件321可输出信号R(UP)。响应于第一电压与第二电压之间的电压差不大于参考电压，比较元件322可输出信号R(DN)。在一范例实施例中，比较元件321与322的至少其中之一为感测放大器。须注意的是，本发明并不限制比较电路32的实际电路结构，只要比较电路32可根据第一电压与第二电压之间的数值关系来动态产生信号R(UP)和/或R(DN)即可。

在一范例实施例中，比较元件321与322是响应于信号CLK(S)来比较第一电压与第二电压。例如，比较元件321与322皆可响应于信号CLK(S)的上升缘(或下降缘)来比较第一电压与第二电压并输出信号R(UP)和/或R(DN)。在一范例实施例中，信号CLK(S)亦称为取样时钟信号。在一范例实施例中，信号CLK(S)可通过延迟信号CLK而获得。

图4是根据本发明的一范例实施例所示出的取样时钟产生电路的示意图。请参照图4，取样时钟产生电路41可连接至图3的比较电路32并用以根据信号CLK产生信号CLK(S)。取样时钟产生电路41可包括延迟元件401与逻辑元件402。例如，延迟元件401可包括至少一个缓冲单元，且逻辑元件402可包括一个且(AND)闸。在一范例实施例中，信号CLK可经过延迟元件401的延迟并通过逻辑元件402而产生信号CLK(S)。

图5是根据本发明的一范例实施例所示出的电流积分电路的示意图。请参照图5，电流积分电路31包括电流源510(1)～510(1)、开关(亦称为第一开关)501(1)～501(4)、开关(亦称为第二开关)502(1)～502(4)、开关(亦称为第三开关)503及开关(亦称为第四开关)504。响应于信号CLK的上升缘(或下降缘)，开关503与504可同时被导通。

在一范例实施例中，电流积分电路31包含信号UP(1)～UP(4)可经由不同相位角的延迟信号UP而产生并分别提供至开关501(1)～501(4)，以反映4倍的取样速率。例如，信号UP(1)可以是经过45度的延迟信号UP而产生，信号UP(2)可以是经过90度的延迟信号UP而产生，信号UP(3)可以是经过135度的延迟信号UP而产生，信号UP(4)可以是经过180度的延迟信号UP而产生。类似的，信号DN(1)～DN(4)可经由不同相位角的延迟信号DN而产生并分别提供至开关502(1)～502(4)，以反映4倍的取样速率。例如，信号DN(1)可以是经过45度的延迟信号DN而产生，信号DN(2)可以是经过90度的延迟信号DN而产生，信号DN(3)可以是经过135度的延迟信号DN而产生，信号DN(4)可以是经过180度的延迟信号DN而产生。须注意的是，在另一范例实施例中，第一开关与第二开关的总数亦可皆为2或其他数值，以反映2倍或其他倍数的取样速率。

在开关503被导通的期间，开关501(1)～501(4)可响应于信号UP(1)～UP(4)而导通(或切断)并产生电压V(UP)以对电容元件301进行充电。经充电的电容元件301的电压(即第一电压)可反映在某一时间范围内，图2的信号DATA的相位领先信号CLK的相位的次数。类似的，在开关504被导通的期间，开关502(1)～502(4)可响应于信号DN(1)～DN(4)而导通(或切断)并产生电压V(DN)以对电容元件302进行充电。经充电的电容元件302的电压(即第二电压)可反映在某一时间范围内，图2的信号DATA的相位落后信号CLK的相位的次数。

须注意的是，在图5的另一范例实施例中，第一开关与第二开关的总数皆可以是更多或更少，视信号DATA的频率而定。例如，在一范例实施例中，若图2中信号DATA的频率越高，则图5中的第一开关与第二开关的总数可以对应增加。

在一范例实施例中，可通过多个投票电路来交替进行充放电并通过多路复用器交替输出充电结果，以更进一步提高时钟数据回复电路的工作效率。

图6是根据本发明的一范例实施例所示出的时钟数据回复电路的示意图。图7是根据本发明的一范例实施例所示出的多个投票电路轮流工作的时序示意图。请参照图6，相较于图2的时钟数据回复电路20，在本范例实施例中，时钟数据回复电路60更包括投票电路(亦称为第二投票电路)62与多路复用器65。投票电路22与投票电路62可平行连接于相位检测电路21与多路复用器65之间。

类似于投票电路22，投票电路62可根据信号PS对电容元件601进行充电并根据电容元件601的充电结果产生信号(亦称为第二投票信号)VS(2)。换言之，信号VS(2)可反映电容元件601的充电结果。须注意的是，投票电路62的电路结构和/或工作原理可相同或相似于投票电路22的电路结构和/或工作原理，在此便不重复赘述。多路复用器65可根据时钟信号CLK选择性地提供信号VS(1)与VS(2)的至少其中一者提供至低通滤波电路23。

请参照图7，根据时钟信号CLK，投票电路22与62可轮流工作。例如，投票电路22可受时钟信号CLK的上升缘触发以开始对电容元件201进行充电并产生信号VS(1)。响应于时钟信号CLK的上升缘，多路复用器65可将信号VS(1)提供至低通滤波电路23。在投票电路22对电容元件201进行充电的期间，投票电路62可被重置。例如，在重置投票电路62的期间，电容元件601可被放电。

另一方面，投票电路62可受时钟信号CLK的下降缘触发以开始对电容元件601进行充电并产生信号VS(2)。响应于时钟信号CLK的下降缘，多路复用器65可将信号VS(2)提供至低通滤波电路23。在投票电路62对电容元件601进行充电的期间，投票电路22可被重置。例如，在重置投票电路22的期间，电容元件201可被放电。通过投票电路22与投票电路62的轮流运作，时钟数据回复电路60的整体工作效率可被提升。

在一范例实施例中，图2的时钟数据回复电路20和/或图6的时钟数据回复电路60可设置于存储器存储装置中。在另一范例实施例中，图2的时钟数据回复电路20和/或图6的时钟数据回复电路60亦可设置于其他类型的电子装置中，而不限于存储器存储装置。

图8是根据本发明的一范例实施例所示出的存储器存储装置的示意图。请参照图8，存储器存储装置80例如是固态硬盘(Solid State Drive,SSD)等包含可复写式非易失性存储器模块83的存储器存储装置。存储器存储装置80可以与一主机系统一起使用，而主机系统可将数据写入至存储器存储装置80或从存储器存储装置80中读取数据。例如，所提及的主机系统为可实质地与存储器存储装置80配合以存储数据的任意系统，例如，台式计算机、笔记本计算机、数字相机、摄影机、通信装置、音频播放器、视频播放器或平板计算机等。

存储器存储装置80包括连接接口单元81、存储器控制电路单元82及可复写式非易失性存储器模块83。连接接口单元81用于将存储器存储装置80连接至主机系统。在一范例实施例中，连接接口单元81是相容于串行高级技术附件(Serial Advanced TechnologyAttachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元81亦可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准或其他适合的标准。连接接口单元81可与存储器控制电路单元82封装在一个芯片中，或者连接接口单元81也可以是布设于一包含存储器控制电路单元82的芯片外。

存储器控制电路单元82用以根据主机系统的指令在可复写式非易失性存储器模块83中进行数据的写入、读取与抹除等运作。在一范例实施例中，存储器控制电路单元82亦称为存储器控制器或快闪存储器控制器。

可复写式非易失性存储器模块83是连接至存储器控制电路单元82并且用以存储主机系统所写入的数据。可复写式非易失性存储器模块83可以是单阶存储单元(SingleLevel Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell，QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

在一范例实施例中，图2的时钟数据回复电路20和/或图6的时钟数据回复电路60可设置于连接接口单元81、存储器控制电路单元82和/或可复写式非易失性存储器模块83中。

值得一提的是，图2至图6所示出的电子电路结构仅为部分范例实施例中时钟数据回复电路的示意图，而非用以限定本发明。在部分未提及的应用中，更多的电子元件可以被加入至时钟数据回复电路中或替换部分电子元件，以提供额外、相同或相似的功能。此外，在部分未提及的应用中，时钟数据回复电路内部的电路布局和/或元件连接关系也可以被适当地改变，以符合实务上的需求。

图9是根据本发明的一范例实施例所示出的信号产生方法的流程图。请参照图9，在步骤S901中，接收第一信号与时钟信号并产生相位信号。在步骤S902中，根据所述相位信号对至少一电容元件进行充电并根据充电结果产生第一投票信号。在步骤S903中，根据所述第一投票信号产生相位控制信号。在步骤S904中，根据所述相位控制信号产生所述时钟信号。

然而，图9中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图9中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图9的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。

综上所述，在本发明的范例实施例中，时钟数据回复电路可根据多个信号彼此间的相位领先和/或落后的信息来对类比式的投票电路中的电容元件进行充电。根据充电结果，时钟数据回复电路可对时钟信号的频率和/或相位进行调整，以达到相位锁定的目的。相较于传统的数字投票电路，本发明的范例实施例所提出的时钟数据回复电路可具有更短的反应时间，从而提高时钟数据回复电路的整体工作效率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (30)

1.一种时钟数据回复电路，其特征在于，包括：

相位检测电路，用以接收第一信号与时钟信号并产生相位信号；

第一投票电路，连接至所述相位检测电路并用以根据所述相位信号对至少一电容元件进行充电并根据充电结果产生第一投票信号；

低通滤波电路，连接至所述第一投票电路并用以根据所述第一投票信号产生相位控制信号；以及

相位内插电路，连接至所述相位检测电路与所述低通滤波电路并用以根据所述相位控制信号产生所述时钟信号。

2.根据权利要求1所述的时钟数据回复电路，其中所述相位信号包括第一相位信号与第二相位信号，所述第一相位信号反映所述第一信号的相位领先所述时钟信号的相位，且所述第二相位信号反映所述第一信号的所述相位落后所述时钟信号的所述相位。

3.根据权利要求1所述的时钟数据回复电路，其中所述至少一电容元件包括第一电容元件与第二电容元件，所述第一电容元件与所述第二电容元件的至少其中之一根据所述相位信号进行充电，且所述充电结果反映所述第一电容元件的第一电压与所述第二电容元件的第二电压之间的数值关系。

4.根据权利要求3所述的时钟数据回复电路，其中所述第一投票电路包括：

电流积分电路，连接至所述相位检测电路并且用以根据所述相位信号产生第一充电电压与第二充电电压，其中所述第一充电电压用以对所述第一电容元件充电，且所述第二充电电压用以对所述第二电容元件充电。

5.根据权利要求4所述的时钟数据回复电路，其中所述电流积分电路包括：

至少一第一开关，连接至至少一电流源并且用以响应于所述相位信号中的第一相位信号而导通并产生所述第一充电电压；以及

至少一第二开关，连接至所述至少一电流源并且用以响应于所述相位信号中的第二相位信号而导通并产生所述第二充电电压。

6.根据权利要求3所述的时钟数据回复电路，其中所述第一投票电路包括：

比较电路，用以比较所述第一电压与所述第二电压并根据所述数值关系产生所述第一投票信号。

7.根据权利要求6所述的时钟数据回复电路，其中所述第一投票电路还包括：

取样时钟产生电路，连接至所述比较电路并根据所述时钟信号产生取样时钟信号，并且

所述比较电路响应于所述取样时钟信号而比较所述第一电压与所述第二电压。

8.根据权利要求1所述的时钟数据回复电路，还包括：

第二投票电路，连接至所述相位检测电路并根据所述相位信号产生第二投票信号；以及

多路复用器，连接至所述第二投票电路与所述低通滤波电路，

其中所述多路复用器用以提供所述第一投票信号与所述第二投票信号的至少其中之一至所述低通滤波电路。

9.根据权利要求8所述的时钟数据回复电路，其中所述第一投票电路受所述时钟信号的上升缘触发以产生所述第一投票信号，且所述第二投票电路受所述时钟信号的下降缘触发以产生所述第二投票信号。

10.根据权利要求8所述的时钟数据回复电路，其中在所述第一投票电路对所述至少一电容元件充电的期间，所述第二投票电路被重置。

11.一种存储器存储装置，包括：

连接接口单元，用以连接至主机系统；

可复写式非易失性存储器模块；

存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块；以及

时钟数据回复电路，设置于所述连接接口单元、所述可复写式非易失性存储器模块或所述存储器控制电路单元中，且所述时钟数据回复电路包括第一投票电路，

其中所述时钟数据回复电路用以接收第一信号与时钟信号并产生相位信号，

所述时钟数据回复电路更用以根据所述相位信号对所述第一投票电路中的至少一电容元件进行充电并根据充电结果产生第一投票信号，

所述时钟数据回复电路更用以根据所述第一投票信号产生相位控制信号，并且

所述时钟数据回复电路更用以根据所述相位控制信号产生所述时钟信号。

12.根据权利要求11所述的存储器存储装置，其中所述相位信号包括第一相位信号与第二相位信号，所述第一相位信号反映所述第一信号的相位领先所述时钟信号的相位，且所述第二相位信号反映所述第一信号的所述相位落后所述时钟信号的所述相位。

13.根据权利要求11所述的存储器存储装置，其中所述至少一电容元件包括第一电容元件与第二电容元件，所述第一电容元件与所述第二电容元件的至少其中之一根据所述相位信号进行充电，且所述充电结果反映所述第一电容元件的第一电压与所述第二电容元件的第二电压之间的数值关系。

14.根据权利要求13所述的存储器存储装置，其中所述时钟数据回复电路包括：

电流积分电路，用以根据所述相位信号产生第一充电电压与第二充电电压，其中所述第一充电电压用以对所述第一电容元件充电，且所述第二充电电压用以对所述第二电容元件充电。

15.根据权利要求14所述的存储器存储装置，其中所述电流积分电路包括：

至少一第一开关，连接至至少一电流源并且用以响应于所述相位信号中的第一相位信号而导通并产生所述第一充电电压；以及

至少一第二开关，连接至所述至少一电流源并且用以响应于所述相位信号中的第二相位信号而导通并产生所述第二充电电压。

16.根据权利要求13所述的存储器存储装置，其中所述第一投票电路用以比较所述第一电压与所述第二电压并根据所述数值关系产生所述第一投票信号。

17.根据权利要求16所述的存储器存储装置，其中所述第一投票电路更用以根据所述时钟信号产生取样时钟信号，并且

第一投票电路更用以响应于所述取样时钟信号而比较所述第一电压与所述第二电压。

18.根据权利要求11所述的存储器存储装置，其中所述时钟数据回复电路还包括第二投票电路，

所述第二投票电路用以根据所述相位信号产生第二投票信号，并且

所述第二投票电路更用以经由多路复用器提供所述第一投票信号与所述第二投票信号的至少其中之一至低通滤波电路。

19.根据权利要求18所述的存储器存储装置，其中所述第一投票电路受所述时钟信号的上升缘触发以产生所述第一投票信号，且所述第二投票电路受所述时钟信号的下降缘触发以产生所述第二投票信号。

20.根据权利要求18所述的存储器存储装置，其中在所述第一投票电路对所述至少一电容元件充电的期间，所述第二投票电路被重置。

21.一种信号产生方法，用于存储器存储装置，且所述信号产生方法包括：

接收第一信号与时钟信号并产生相位信号；

根据所述相位信号对至少一电容元件进行充电并根据充电结果产生第一投票信号；

根据所述第一投票信号产生相位控制信号；以及

根据所述相位控制信号产生所述时钟信号。

22.根据权利要求21所述的信号产生方法，其中所述相位信号包括第一相位信号与第二相位信号，所述第一相位信号反映所述第一信号的相位领先所述时钟信号的相位，且所述第二相位信号反映所述第一信号的所述相位落后所述时钟信号的所述相位。

23.根据权利要求21所述的信号产生方法，其中所述至少一电容元件包括第一电容元件与第二电容元件，且根据所述相位信号对所述至少一电容元件进行充电的步骤包括：

根据所述相位信号对所述第一电容元件与所述第二电容元件的至少其中之一进行充电，其中所述充电结果反映所述第一电容元件的第一电压与所述第二电容元件的第二电压之间的数值关系。

24.根据权利要求23所述的信号产生方法，根据所述相位信号对所述第一电容元件与所述第二电容元件的所述至少其中之一进行充电的步骤包括：

根据所述相位信号产生第一充电电压与第二充电电压；

使用所述第一充电电压对所述第一电容元件充电；以及

使用所述第二充电电压对所述第二电容元件充电。

25.根据权利要求24所述的信号产生方法，其中根据所述相位信号产生所述第一充电电压与所述第二充电电压的步骤包括：

响应于所述相位信号中的第一相位信号而导通至少一第一开关以产生所述第一充电电压，其中所述至少一第一开关连接至至少一电流源；以及

响应于所述相位信号中的第二相位信号而导通至少一第二开关并产生所述第二充电电压，其中所述至少一第二开关连接至所述至少一电流源。

26.根据权利要求23所述的信号产生方法，其中根据所述充电结果产生所述第一投票信号的步骤包括：

比较所述第一电压与所述第二电压并根据所述数值关系产生所述第一投票信号。

27.根据权利要求26所述的信号产生方法，还包括：

根据所述时钟信号产生取样时钟信号；以及

响应于所述取样时钟信号而比较所述第一电压与所述第二电压。

28.根据权利要求21所述的信号产生方法，还包括：

根据所述相位信号产生第二投票信号；以及

根据所述第二投票信号产生所述相位控制信号。

29.根据权利要求28所述的信号产生方法，还包括：

响应于所述时钟信号的上升缘而产生所述第一投票信号；以及

响应于所述时钟信号的下降缘而产生所述第二投票信号。

30.根据权利要求28所述的信号产生方法，还包括：

在对所述至少一电容元件充电的期间，重置用于产生所述第二投票信号的第二投票电路。

Images