JP2016063071A - 光電変換素子および光電変換素子の製造方法 - Google Patents

光電変換素子および光電変換素子の製造方法 Download PDF

Info

Publication number
JP2016063071A
JP2016063071A JP2014189945A JP2014189945A JP2016063071A JP 2016063071 A JP2016063071 A JP 2016063071A JP 2014189945 A JP2014189945 A JP 2014189945A JP 2014189945 A JP2014189945 A JP 2014189945A JP 2016063071 A JP2016063071 A JP 2016063071A
Authority
JP
Japan
Prior art keywords
semiconductor film
amorphous semiconductor
type amorphous
electrode
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014189945A
Other languages
English (en)
Other versions
JP6333139B2 (ja
Inventor
直城 浅野
Naoki Asano
直城 浅野
健 稗田
Takeshi Hieda
健 稗田
親扶 岡本
Chikao Okamoto
親扶 岡本
東　賢一
Kenichi Higashi
賢一 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014189945A priority Critical patent/JP6333139B2/ja
Priority to PCT/JP2015/064471 priority patent/WO2016042841A1/ja
Publication of JP2016063071A publication Critical patent/JP2016063071A/ja
Application granted granted Critical
Publication of JP6333139B2 publication Critical patent/JP6333139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】ギャップ領域の幅が重なり領域の幅よりも大きい光電変換素子においても特性の優れた光電変換素子を提供する。
【解決手段】光電変換素子は、第１導電型または第２導電型の半導体基板（１）と、半導体基板（１）の一方の側に設けられた第１導電型非晶質半導体膜（３）と第２導電型非晶質半導体膜（５）とを備えている。第１導電型非晶質半導体膜（３）上には第１電極（１１）が設けられ、第２導電型非晶質半導体膜（５）上には第２電極（１２）が設けられている。第１導電型非晶質半導体膜（３）の端部と第２導電型非晶質半導体膜（５）の端部とが重なっている領域である重なり領域（２１）が設けられている。隣り合う第１電極（１１）と第２電極（１２）との間のギャップ領域（２２）の幅Ｗｇが重なり領域（２１）の幅Ｗｏよりも広くなっている。ギャップ領域（２２）の幅Ｗｇが１２０μｍ以下またはギャップ領域（２２）の面積率が１６％以下である。
【選択図】図１

Description

本発明は、光電変換素子および光電変換素子の製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した太陽電池の開発が進められている（たとえば特許文献１および特許文献２参照）。
図１４に、特許文献１および特許文献２に記載の太陽電池の模式的な断面図を示す。図１４に示される特許文献１および特許文献２に記載の太陽電池は、半導体基板１１１と、半導体基板１１１の裏面側に交互に設けられた第１半導体層１１２と第２半導体層１１４とを備えている。ここで、第１半導体層１１２の両端部は、それぞれ、第２半導体層１１４の端部で覆われており、第１半導体層１１２と第２半導体層１１４とが重なっている重なり領域を形成している。そして、第１半導体層１１２の端部が第２半導体層１１４の端部で覆われている領域は、絶縁層１１６で覆われている。
また、第１半導体層１１２上には透明電極層１１８ａが設けられるとともに、第２半導体層１１４上には透明電極層１１８ｂが設けられている。また、透明電極層１１８ａ上には収集電極層１２０ａが設けられており、透明電極層１１８ｂ上には収集電極層１２０ｂが設けられている。透明電極層１１８ａと収集電極層１２０ａとの積層体と、透明電極層１１８ｂと収集電極層１２０ｂとの積層体とは分離溝１３０によって電気的に分離されており、分離溝１３０が電極間のギャップ領域を構成している。
特許第５０９４９４９号明細書 特許第５２３０２２２号明細書
特許文献１および特許文献２に記載の太陽電池は、絶縁層１１６上に分離溝１３０を形成して作製されているが、太陽電池の製造コストを低減するために、絶縁層１１６を形成することなく太陽電池を作製することが要望されている。また、絶縁層１１６を形成しない場合には、絶縁層１１６を形成する場合と比較して、収集電極層１２０ａと収集電極層１２０ｂとの間のギャップ領域に対する分離溝１３０の位置を厳密に決定することによって、太陽電池の特性を低下させないことも要望されている。
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広く、ギャップ領域の幅が１２０μｍ以下である光電変換素子である。
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広く、ギャップ領域の面積率が１６％以下である光電変換素子である。
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって半導体基板の一部を露出させる工程と、半導体基板および第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、第２導電型非晶質半導体膜は、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、第１電極および第２電極は、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広くなるとともに、ギャップ領域の幅が１２０μｍ以下となるように形成される光電変換素子の製造方法である。
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって半導体基板の一部を露出させる工程と、半導体基板および第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、第２導電型非晶質半導体膜は、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、第１電極および第２電極は、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広くなるとともに、ギャップ領域の面積率が１６％以下となるように形成される光電変換素子の製造方法である。
ここで開示された実施形態によれば、絶縁層を形成することなく特性の優れた光電変換素子を提供することができる。
実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。 ヘテロ接合型バックコンタクトセルの裏面の模式的な平面図である。 ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 （ａ）は電極ピッチＰを１．５ｍｍに固定したときの短絡電流密度Ｊscの相対値［％］とギャップ領域の幅Ｗｇ［μｍ］との関係を示す図であり、（ｂ）は電極ピッチＰを１．５ｍｍに固定したときのＦＦの相対値［％］とギャップ領域の幅Ｗｇ［μｍ］との関係を示す図である。 （ａ）は電極ピッチＰを１．５ｍｍに固定したときの短絡電流密度Ｊscの相対値［％］とギャップ領域の面積率［％］との関係を示す図であり、（ｂ）は電極ピッチＰを１．５ｍｍに固定したときのＦＦの相対値［％］とギャップ領域の面積率［％］との関係を示す図である。 特許文献１および特許文献２に記載の太陽電池の模式的な断面図である。
以下、実施形態について説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
［実施形態１］
＜ヘテロ接合型バックコンタクトセルの構成＞
図１に、実施形態１の光電変換素子としてのヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施形態１のヘテロ接合型バックコンタクトセル１０は、ｎ型単結晶シリコン基板である半導体基板１と、半導体基板１の一方側の表面（裏面）に接して設けられた第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４とを備えている。実施形態１においては、第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４は、それぞれ、ｉ型非晶質シリコン膜である。
第１のｉ型非晶質半導体膜２上には、第１のｉ型非晶質半導体膜２に接する第１導電型非晶質半導体膜３が設けられている。また、第２のｉ型非晶質半導体膜４上には、第２のｉ型非晶質半導体膜４に接する第２導電型非晶質半導体膜５が設けられている。実施形態１において、第１導電型非晶質半導体膜３はｐ型非晶質シリコン膜であり、第２導電型非晶質半導体膜５はｎ型非晶質シリコン膜である。
第１導電型非晶質半導体膜３上には、第１導電型非晶質半導体膜３に接する第１電極１１が設けられている。また、第２導電型非晶質半導体膜５上には、第２導電型非晶質半導体膜５に接する第２電極１２が設けられている。
隣り合う第１電極１１と第２電極１２との間のギャップ領域２２の幅は、Ｗｇとなっている。また、第１電極１１と第２電極１２とは、それぞれ、電極間ピッチＰでそれぞれ１本ずつ交互に配置されている。
第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体の両端部は、それぞれ、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体の端部を覆っている。そのため、第１導電型非晶質半導体膜３の端部と、第２導電型非晶質半導体膜５の端部とは、第２のｉ型非晶質半導体膜４を介して重なっている。そして、第１導電型非晶質半導体膜３の端部と第２導電型非晶質半導体膜５の端部とが第２のｉ型非晶質半導体膜４を介して重なっている領域を重なり領域２１とする。重なり領域２１は幅Ｗｏを有している。また、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体は、隣り合う第１電極１１と第２電極１２との間において半導体基板１の裏面側に突出している。
図２に、実施形態１のヘテロ接合型バックコンタクトセル１０の裏面の模式的な平面図を示す。図２に示すように、ヘテロ接合型バックコンタクトセル１０の半導体基板１の裏面には、帯状の第１電極１１と、帯状の第２電極１２とが、間隔を空けて、第１電極１１および第２電極１２のそれぞれの長手方向が同一の方向となるようにして、交互に配置されている。また、第１導電型非晶質半導体膜３と第２導電型非晶質半導体膜５とが第２のｉ型非晶質半導体膜４を介して重なっている重なり領域２１も帯状となっており、重なり領域２１も重なり領域２１の長手方向が第１電極１１および第２電極１２のそれぞれと同一の方向となるように配置されている。
なお、本明細書において、重なり領域２１は、第１導電型非晶質半導体膜３の端部と第２導電型非晶質半導体膜５の端部とが重なっている領域とされる。ここで、第１導電型非晶質半導体膜３の端部と第２導電型非晶質半導体膜５の端部とは直接接していてもよく、第１導電型非晶質半導体膜３の端部と第２導電型非晶質半導体膜５の端部との間には他の層が介在していてもよい。また、重なり領域２１の幅Ｗｏは、重なり領域２１の長手方向と直交する方向の長さとされる。
また、本明細書において、ギャップ領域２２は、隣り合う１対の第１電極１１と第２電極１２とにおいて、第１電極１１の第２電極１２側の側面１１ａと、第２電極１２の第１電極１１側の側面１２ａとの間の領域とされる。また、ギャップ領域２２の幅Ｗｇは、ギャップ領域２２の長手方向と直交する方向の長さとされる。
また、本明細書において、電極ピッチＰは、異なる極性の電極（たとえば第２電極１２）を挟んで配置された１対の電極（たとえば第１電極１１）のそれぞれの幅方向の中心間の最短距離とされる。
＜ヘテロ接合型バックコンタクトセルの製造方法＞
以下、図３〜図１１の模式的断面図を参照して、ヘテロ接合型バックコンタクトセル１０の製造方法の一例について説明する。まず、図３に示すように、半導体基板１の裏面の全面に第１のｉ型非晶質半導体膜２を形成する。第１のｉ型非晶質半導体膜２の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いることができる。
半導体基板１としては、ｎ型単結晶シリコン基板を好適に用いることができるがｎ型単結晶シリコン基板に限定されず、たとえば従来から公知のｎ型半導体基板を適宜用いることができる。
第１のｉ型非晶質半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
なお、本明細書において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。
また、本明細書において「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
次に、図４に示すように、第１のｉ型非晶質半導体膜２上に第１導電型非晶質半導体膜３を形成する。第１導電型非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第１導電型非晶質半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型非晶質半導体膜を用いることもできる。
なお、第１導電型非晶質半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。また、本明細書において、「ｐ型」とは、ｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
次に、図５に示すように、第１導電型非晶質半導体膜３上に、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体を厚さ方向にエッチングする箇所に開口部を有するフォトレジスト等のエッチングマスク３１を形成する。
次に、図６に示すように、エッチングマスク３１をマスクとして、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体の一部を厚さ方向にエッチングする。これにより、半導体基板１の裏面の一部を露出させる。その後、図７に示すように、エッチングマスク３１をすべて除去する。
次に、図８に示すように、半導体基板１および第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体を覆うようにして第２のｉ型非晶質半導体膜４を形成する。第２のｉ型非晶質半導体膜４の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第２のｉ型非晶質半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
次に、図９に示すように、第２のｉ型非晶質半導体膜４上に第２導電型非晶質半導体膜５を形成する。第２導電型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
第２導電型非晶質半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型非晶質半導体膜を用いることもできる。
なお、第２導電型非晶質半導体膜５を構成するｎ型非晶質シリコン膜に含まれるｎ型不純物としては、たとえばリンを用いることができる。また、本明細書において、「ｎ型」とは、ｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
次に、図１０に示すように、半導体基板１の裏面上の第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体を残す部分にのみフォトレジスト等のエッチングマスク３２を形成する。
次に、エッチングマスク３２をマスクとして、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体の一部を厚さ方向にウエットエッチングすることによって、図１１に示すように、第１導電型非晶質半導体膜３の一部を露出させる。その後、エッチングマスク３２を完全に除去する。
次に、図１に示すように、第１導電型非晶質半導体膜３に接するように第１電極１１を形成し、第２導電型非晶質半導体膜５に接するように第２電極１２を形成する。なお、第１電極１１および第２電極１２の形成方法は特に限定されないが、たとえば蒸着法などを用いることができる。以上により、実施形態１のヘテロ接合型バックコンタクトセル１０が完成する。
＜特性の評価＞
電極ピッチＰを１．５ｍｍに固定し、ギャップ領域２２の幅Ｗｇをそれぞれ３０μｍ、４０μｍ、６０μｍ、１２０μｍおよび１６０μｍとした実施形態１のヘテロ接合型バックコンタクトセル１０のサンプルを上述のようにして作製した。そして、上述のようにして作製したそれぞれのサンプルに対して、ソーラシミュレータを用いて、疑似太陽光（エアマス１．５）を１ｋＷ／ｃｍ2のエネルギー密度で照射して電流−電圧曲線を作製し、短絡電流密度Ｊscの相対値［％］およびフィルファクター（ＦＦ）の相対値［％］を求めた。その結果を図１２（ａ）および図１２（ｂ）に示す。図１２（ａ）に、短絡電流密度Ｊscの相対値［％］とギャップ領域２２の幅Ｗｇ［μｍ］との関係を示し、図１２（ｂ）に、ＦＦの相対値［％］とギャップ領域２２の幅Ｗｇ［μｍ］との関係を示す。
なお、図１２（ａ）に示す短絡電流密度Ｊscの相対値［％］および図１２（ｂ）に示すＦＦの相対値［％］は、それぞれ、ギャップ領域２２の幅Ｗｇが６０μｍであるときの短絡電流密度Ｊscの最高値およびＦＦの最高値をそれぞれ１００［％］としたときの相対値［％］で表されている。なお、図１２（ａ）および図１２（ｂ）の右に進むにしたがってギャップ領域の幅Ｗｇが広くなり、図１２（ａ）および図１２（ｂ）の上に進むにしたがってＪscの相対値およびＦＦの相対値が大きくなっている。
図１２（ａ）および図１２（ｂ）に示すように、ギャップ領域２２の幅Ｗｇがそれぞれ３０μｍ、４０μｍ、６０μｍおよび１２０μｍであるサンプルは、ギャップ領域２２の幅Ｗｇが１６０μｍであるサンプルと比べて、ＪscおよびＦＦがともに高くなる傾向にあることが確認された。
また、図１２（ａ）および図１２（ｂ）に示すように、ギャップ領域２２の幅Ｗｇが１２０μｍ以下である場合にはＪscおよびＦＦがともに高くなり、ギャップ領域２２の幅Ｗｇが３０μｍ以上６０μｍ以下である場合、特に、４０μｍ以上６０μｍ以下である場合にＪscおよびＦＦがともに高くなることが確認された。
上記の結果から、特許文献１および特許文献２に記載の太陽電池のような絶縁層１１６を形成することなく特性の優れた光電変換素子を得る観点からは、ギャップ領域２２の幅Ｗｇは１２０μｍ以下であること、特に６０μｍ以下であることが好ましく、ギャップ領域２２の幅Ｗｇが３０μｍ以上６０μｍ以下である場合、特に、４０μｍ以上６０μｍ以下である場合にはＪscおよびＦＦがさらに高い光電変換素子を得ることができると考えられる。
［実施形態２］
電極ピッチＰを１．５ｍｍに固定し、ギャップ領域２２の面積率をそれぞれ４％、５％、８％、１６％および２４％としたヘテロ接合型バックコンタクトセル１０のサンプルを実施形態１と同様にして作製した。そして、それぞれのサンプルに対して、ソーラシミュレータを用いて、疑似太陽光（エアマス１．５）を１ｋＷ／ｃｍ2のエネルギー密度で照射して電流−電圧曲線を作製し、短絡電流密度Ｊscの相対値［％］およびフィルファクター（ＦＦ）の相対値［％］を求めた。その結果を図１３（ａ）および図１３（ｂ）に示す。図１３（ａ）に、短絡電流密度Ｊscの相対値［％］とギャップ領域２２の面積率［％］との関係を示し、図１３（ｂ）に、ＦＦの相対値［％］とギャップ領域２２の面積率［％］との関係を示す。
なお、図１３（ａ）に示す短絡電流密度Ｊscの相対値［％］および図１３（ｂ）に示すＦＦの相対値［％］は、それぞれ、ギャップ領域の面積率が８％であるときの短絡電流密度Ｊscの最高値およびＦＦの最高値をそれぞれ１００［％］としたときの相対値［％］で表されている。なお、図１３（ａ）および図１３（ｂ）の右に進むにしたがってギャップ領域の面積率が大きくなり、図１３（ａ）および図１３（ｂ）の上に進むにしたがってＪscの相対値およびＦＦの相対値が大きくなっている。
また、本明細書において、ギャップ領域２２の面積率［％］は、半導体基板１の裏面における隣り合う１対の第１電極１１と第２電極１２とのそれぞれの面積とこれらの電極の間のギャップ領域２２の面積との総和に対するギャップ領域２２の面積の割合［％］とされる。たとえば、図２を用いて、ギャップ領域２２の面積率［％］の算出方法を説明すると、半導体基板１の裏面における１本の第１電極１１の面積をＳ１とし、その第１電極１１の隣りに配置された１本の第２電極１２の面積をＳ２とし、これらの電極の間の１つのギャップ領域２２の面積をＳ３としたとき、ギャップ領域２２の面積率［％］は以下の式（Ｉ）で表される。なお、図２において、第１電極１１は２本示されており、第２電極１２は１本示されており、ギャップ領域２２は２つ示されている。
ギャップ領域２２の面積率［％］＝１００×２×Ｓ３／（Ｓ１＋Ｓ２＋２×Ｓ３） …（Ｉ）
図１３（ａ）および図１３（ｂ）に示す結果から、ギャップ領域２２の面積率がそれぞれ４％、５％、８％および１６％であるサンプルは、ギャップ領域２２の面積率が２４％であるサンプルと比べて、ＪscおよびＦＦがともに高くなることが確認された。
また、図１３（ａ）および図１３（ｂ）に示す結果から、ギャップ領域２２の面積率が１６％以下である場合にＪscおよびＦＦがともに高くなり、ギャップ領域２２の面積率が４％以上８％以下である場合、特に、５％以上８％以下である場合にＪscおよびＦＦがともに高くなることが確認された。
［ギャップ領域の面積率についての特性の評価］
実施形態２の結果から、特性の優れた光電変換素子を得る観点からは、ギャップ領域２２の面積率は、１６％以下であることが好ましく、８％以下であることがより好ましいと考えられる。
また、実施形態２の結果から、特性の優れた光電変換素子を得る観点からは、ギャップ領域２２の面積率は、４％以上であることが好ましく、５％以上であることがより好ましいと考えられる。
［実施形態３］
上記の実施形態１および実施形態２においては、第１電極１１および第２電極１２の形状がそれぞれ帯状である場合について説明したが、第１電極１１および第２電極１２の形状は帯状に限定されず、第１電極１１および／または第２電極１２の形状が、たとえばドット状等の他の形状であっても同様の効果を得ることができる。
［実施形態４］
第１電極１１の形状を帯状とし、第２電極１２の形状のみをドット状等の帯状以外の形状とする態様であっても同様の効果を得ることができる。
［付記］
（１）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極と、を備え、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広く、ギャップ領域の幅が１２０μｍ以下である光電変換素子である。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（２）ここで開示された実施形態の光電変換素子においては、ギャップ領域の幅は６０μｍ以下であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（３）ここで開示された実施形態の光電変換素子においては、ギャップ領域の幅は３０μｍ以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（４）ここで開示された実施形態の光電変換素子においては、ギャップ領域の幅は４０μｍ以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（５）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極と、を備え、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、隣り合う第１電極と第２電極との間のギャップ領域の幅が、重なり領域の幅よりも広く、ギャップ領域の面積率が１６％以下である光電変換素子である。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（６）ここで開示された実施形態の光電変換素子において、ギャップ領域の面積率は８％以下であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（７）ここで開示された実施形態の光電変換素子において、ギャップ領域の面積率は４％以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（８）ここで開示された実施形態の光電変換素子において、ギャップ領域の面積率は５％以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（９）ここで開示された実施形態の光電変換素子において、第１電極および第２電極は、それぞれ、帯状であることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１０）ここで開示された実施形態の光電変換素子は、半導体基板と第１導電型非晶質半導体膜との間の第１のｉ型非晶質半導体膜と、半導体基板と第２導電型非晶質半導体膜との間の第２のｉ型非晶質半導体膜とをさらに含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１１）ここで開示された実施形態の光電変換素子において、第１のｉ型非晶質半導体膜は、ｉ型非晶質シリコンを含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１２）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質半導体膜は、ｉ型非晶質シリコンを含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１３）ここで開示された実施形態の光電変換素子において、半導体基板と第１のｉ型非晶質半導体膜とが接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１４）ここで開示された実施形態の光電変換素子において、半導体基板と第２のｉ型非晶質半導体膜とが接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１５）ここで開示された実施形態の光電変換素子において、第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜とが接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１６）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質半導体膜と第２導電型非晶質半導体膜とが接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１７）ここで開示された実施形態の光電変換素子において、第１導電型非晶質半導体膜と第２導電型非晶質半導体膜との間に第２のｉ型非晶質半導体膜の端部が位置していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１８）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質半導体膜の端部が、第１導電型非晶質半導体膜および第２導電型非晶質半導体膜のそれぞれと接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（１９）ここで開示された実施形態の光電変換素子において、半導体基板は、ｎ型結晶シリコンを含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（２０）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって半導体基板の一部を露出させる工程と、半導体基板および第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、第２導電型非晶質半導体膜は、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、第１電極および第２電極は、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広くなるとともに、ギャップ領域の幅が１２０μｍ以下となるように形成される光電変換素子の製造方法である。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（２１）ここで開示された実施形態の光電変換素子の製造方法においては、ギャップ領域の幅は６０μｍ以下であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（２２）ここで開示された実施形態の光電変換素子の製造方法において、第１電極および第２電極は、ギャップ領域の幅が３０μｍ以上となるように形成されることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（２３）ここで開示された実施形態の光電変換素子の製造方法において、第１電極および第２電極は、ギャップ領域の幅が４０μｍ以上となるように形成されることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
（２４）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって半導体基板の一部を露出させる工程と、半導体基板および第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、第２導電型非晶質半導体膜は、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、第１電極および第２電極は、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広くなるとともに、ギャップ領域の面積率が１６％以下となるように形成される光電変換素子の製造方法である。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
（２５）ここで開示された実施形態の光電変換素子の製造方法において、第１電極および第２電極は、ギャップ領域の面積率が８％以下となるように形成されることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
（２６）ここで開示された実施形態の光電変換素子の製造方法において、ギャップ領域の面積率は４％以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
（２７）ここで開示された実施形態の光電変換素子の製造方法において、ギャップ領域の面積率は５％以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
（２８）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜を形成する工程は、半導体基板の一方の側に第１のｉ型非晶質半導体膜を形成する工程と、第１のｉ型非晶質半導体膜上に第１導電型非晶質半導体膜を形成する工程と、を含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
（２９）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型非晶質半導体膜を形成する工程は、半導体基板の一方の側に第２のｉ型非晶質半導体膜を形成する工程と、第２のｉ型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、を含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
（３０）ここで開示された実施形態の光電変換素子の製造方法は、第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜との第１の積層体の一部を除去することによって半導体基板の一部を露出させる工程と、半導体基板の露出面と第１の積層体を覆うように第２のｉ型非晶質半導体膜を形成する工程と、を含むことが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
（３１）ここで開示された実施形態の光電変換素子の製造方法は、第２のｉ型非晶質半導体膜と第２導電型非晶質半導体膜との第２の積層体の一部を除去することによって第１導電型非晶質半導体膜の一部を露出させる工程をさらに含み、第１導電型非晶質半導体膜の露出面上に第１電極を形成することが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
以上のように本発明の実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、ヘテロ接合型バックコンタクトセルおよびその製造方法に好適に利用することができる。
１ 半導体基板、２ 第１のｉ型非晶質半導体膜、３ 第１導電型非晶質半導体膜、４ 第２のｉ型非晶質半導体膜、５ 第２導電型非晶質半導体膜、１０ ヘテロ接合型バックコンタクトセル、１１ 第１電極、１１ａ 側面、１２ 第２電極、１２ａ 側面、２１ 重なり領域、２２ ギャップ領域、３１，３２ エッチングマスク、１１１ 半導体基板、１１２ 第１半導体層、１１４ 第２半導体層、１１６ 絶縁層、１１８ａ，１１８ｂ 透明電極層、１２０ａ，１２０ｂ 収集電極層、１３０ 分離溝。

Claims (5)

  1. 第１導電型または第２導電型の半導体基板と、
    前記半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、
    前記第１導電型非晶質半導体膜上の第１電極と、
    前記第２導電型非晶質半導体膜上の第２電極と、を備え、
    前記第１導電型非晶質半導体膜の端部と前記第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、
    隣り合う前記第１電極と前記第２電極との間のギャップ領域の幅が、前記重なり領域の幅よりも広く、
    前記ギャップ領域の幅が１２０μｍ以下である、光電変換素子。
  2. 第１導電型または第２導電型の半導体基板と、
    前記半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、
    前記第１導電型非晶質半導体膜上の第１電極と、
    前記第２導電型非晶質半導体膜上の第２電極と、を備え、
    前記第１導電型非晶質半導体膜の端部と前記第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、
    隣り合う前記第１電極と前記第２電極との間のギャップ領域の幅が、前記重なり領域の幅よりも広く、
    前記ギャップ領域の面積率が１６％以下である、光電変換素子。
  3. 前記第１電極および前記第２電極は、それぞれ、帯状である、請求項１または請求項２に記載の光電変換素子。
  4. 第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、
    前記第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって前記半導体基板の一部を露出させる工程と、
    前記半導体基板および前記第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、
    前記第１導電型非晶質半導体膜上に第１電極を形成する工程と、
    前記第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、
    前記第２導電型非晶質半導体膜は、前記第１導電型非晶質半導体膜の端部と前記第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、
    前記第１電極および前記第２電極は、隣り合う前記第１電極と前記第２電極との間のギャップ領域の幅が前記重なり領域の幅よりも広くなるとともに、前記ギャップ領域の幅が１２０μｍ以下となるように形成される、光電変換素子の製造方法。
  5. 第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、
    前記第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって前記半導体基板の一部を露出させる工程と、
    前記半導体基板および前記第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、
    前記第１導電型非晶質半導体膜上に第１電極を形成する工程と、
    前記第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、
    前記第２導電型非晶質半導体膜は、前記第１導電型非晶質半導体膜の端部と前記第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、
    前記第１電極および前記第２電極は、隣り合う前記第１電極と前記第２電極との間のギャップ領域の幅が前記重なり領域の幅よりも広くなるとともに、前記ギャップ領域の面積率が１６％以下となるように形成される、光電変換素子の製造方法。
JP2014189945A 2014-09-18 2014-09-18 光電変換素子および光電変換素子の製造方法 Active JP6333139B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014189945A JP6333139B2 (ja) 2014-09-18 2014-09-18 光電変換素子および光電変換素子の製造方法
PCT/JP2015/064471 WO2016042841A1 (ja) 2014-09-18 2015-05-20 光電変換素子および光電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014189945A JP6333139B2 (ja) 2014-09-18 2014-09-18 光電変換素子および光電変換素子の製造方法

Publications (2)

Publication Number Publication Date
JP2016063071A true JP2016063071A (ja) 2016-04-25
JP6333139B2 JP6333139B2 (ja) 2018-05-30

Family

ID=55532886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014189945A Active JP6333139B2 (ja) 2014-09-18 2014-09-18 光電変換素子および光電変換素子の製造方法

Country Status (2)

Country Link
JP (1) JP6333139B2 (ja)
WO (1) WO2016042841A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023648A (ja) * 2009-07-17 2011-02-03 Sharp Corp 太陽電池セル
JP2011176010A (ja) * 2010-02-23 2011-09-08 Sharp Corp 裏面電極型太陽電池セル、配線シート、配線シート付き太陽電池セルおよび太陽電池モジュール
WO2012017517A1 (ja) * 2010-08-03 2012-02-09 シャープ株式会社 太陽電池セル
JP2013131586A (ja) * 2011-12-21 2013-07-04 Sharp Corp 裏面電極型太陽電池の製造方法
JP2014067804A (ja) * 2012-09-25 2014-04-17 Sharp Corp 光電変換素子
WO2014133392A1 (en) * 2013-03-01 2014-09-04 Energieonderzoek Centrum Nederland Photo-voltaic cell and method of manufacturing such a cell

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023648A (ja) * 2009-07-17 2011-02-03 Sharp Corp 太陽電池セル
JP2011176010A (ja) * 2010-02-23 2011-09-08 Sharp Corp 裏面電極型太陽電池セル、配線シート、配線シート付き太陽電池セルおよび太陽電池モジュール
WO2012017517A1 (ja) * 2010-08-03 2012-02-09 シャープ株式会社 太陽電池セル
JP2013131586A (ja) * 2011-12-21 2013-07-04 Sharp Corp 裏面電極型太陽電池の製造方法
JP2014067804A (ja) * 2012-09-25 2014-04-17 Sharp Corp 光電変換素子
WO2014133392A1 (en) * 2013-03-01 2014-09-04 Energieonderzoek Centrum Nederland Photo-voltaic cell and method of manufacturing such a cell

Also Published As

Publication number Publication date
JP6333139B2 (ja) 2018-05-30
WO2016042841A1 (ja) 2016-03-24

Similar Documents

Publication Publication Date Title
JP6360471B2 (ja) 光電変換素子、光電変換モジュールおよび太陽光発電システム
JP2006332453A (ja) 薄膜太陽電池の製造方法および薄膜太陽電池
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
US10276737B2 (en) Solar cell and solar cell module
KR20100021045A (ko) 박막형 태양전지 및 그 제조방법
JP2013537364A (ja) 太陽光発電装置及びその製造方法
TWI597857B (zh) 太陽能電池及太陽能電池之製造方法
JP2013131586A (ja) 裏面電極型太陽電池の製造方法
TW201724538A (zh) 薄膜型太陽能電池及其製造方法
JP6489785B2 (ja) 光電変換素子および光電変換素子の製造方法
JP2014135343A (ja) 光電変換素子および光電変換素子の製造方法
JP7089473B2 (ja) 光電変換素子および光電変換装置
JP6476015B2 (ja) 光電変換素子およびその製造方法
JP2016063129A (ja) ヘテロ接合型バックコンタクトセルおよび光電変換装置
JP6333139B2 (ja) 光電変換素子および光電変換素子の製造方法
TW201431108A (zh) 指叉狀背部電極太陽能電池之製造方法及其元件
WO2016027530A1 (ja) 光電変換装置
WO2015141338A1 (ja) 光電変換素子および光電変換素子の製造方法
JP6762304B2 (ja) 光電変換素子
JP2013219143A (ja) 薄膜太陽電池モジュールおよび薄膜太陽電池モジュールの製造方法
WO2016121532A1 (ja) 光電変換素子および光電変換素子の製造方法
JP6748688B2 (ja) 光電変換装置
JP2017157781A (ja) 光電変換素子および光電変換素子の製造方法
TWI703737B (zh) 薄膜型太陽能電池及其製造方法
JP2014072210A (ja) 光電変換素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180424

R150 Certificate of patent or registration of utility model

Ref document number: 6333139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150